JPH0685088A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0685088A JPH0685088A JP23672792A JP23672792A JPH0685088A JP H0685088 A JPH0685088 A JP H0685088A JP 23672792 A JP23672792 A JP 23672792A JP 23672792 A JP23672792 A JP 23672792A JP H0685088 A JPH0685088 A JP H0685088A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- oxide film
- titanium nitride
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】金属膜と窒化チタン膜（又は酸化チタン膜）と
を積層して設けた配線上にテトラエトキシシランを主成
分とするプラズマＣＶＤ法で堆積する酸化シリコン膜の
段差被覆性を向上させる。 【構成】チタン膜３，窒化チタン膜４，アルミニウム合
金膜５，窒化チタン膜６を順次積層して設けた配線を含
む表面にリンを含む酸化シリコン膜９を堆積して配線の
表面を被覆した後、テトラエトキシシランを主成分とす
るプラズマＣＶＤ法で酸化シリコン膜７を堆積すること
により、アルミニウム合金膜５と窒化チタン膜６との境
界に生ずるオーバーハングを無くし、その上に形成する
スピンオングラスの平坦化を向上させる。
を積層して設けた配線上にテトラエトキシシランを主成
分とするプラズマＣＶＤ法で堆積する酸化シリコン膜の
段差被覆性を向上させる。 【構成】チタン膜３，窒化チタン膜４，アルミニウム合
金膜５，窒化チタン膜６を順次積層して設けた配線を含
む表面にリンを含む酸化シリコン膜９を堆積して配線の
表面を被覆した後、テトラエトキシシランを主成分とす
るプラズマＣＶＤ法で酸化シリコン膜７を堆積すること
により、アルミニウム合金膜５と窒化チタン膜６との境
界に生ずるオーバーハングを無くし、その上に形成する
スピンオングラスの平坦化を向上させる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、特に層間絶縁膜及びその製造方法に関
する。
製造方法に関し、特に層間絶縁膜及びその製造方法に関
する。
【０００２】
【従来の技術】半導体チップ上に形成される金属配線
は、エレクトロマイグレーション或はストレスマイグレ
ーション対策、或は、微細加工の向上を目的として、多
層金属配線が用いられる。
は、エレクトロマイグレーション或はストレスマイグレ
ーション対策、或は、微細加工の向上を目的として、多
層金属配線が用いられる。
【０００３】図２は、従来の半導体装置の一例を説明す
るための半導体チップの断面図である。
るための半導体チップの断面図である。
【０００４】図２に示すように、シリコン基板１の上に
酸化シリコン膜２を形成した後チタン膜３，窒化チタン
膜４，アルミニウム合金膜５及び窒化チタン膜６を順次
堆積して選択的に順次エッチングし金属配線を形成す
る。次に、この金属配線を含む表面に層間絶縁膜として
通常テトラエキシシラン及び酸素を原料とするプラズマ
ＣＶＤ法により酸化シリコン膜７を形成する。然る後
に、酸化シリコン膜７の上にスピンオングラス膜を形成
して表面を平坦化し、上層の配線を形成する。
酸化シリコン膜２を形成した後チタン膜３，窒化チタン
膜４，アルミニウム合金膜５及び窒化チタン膜６を順次
堆積して選択的に順次エッチングし金属配線を形成す
る。次に、この金属配線を含む表面に層間絶縁膜として
通常テトラエキシシラン及び酸素を原料とするプラズマ
ＣＶＤ法により酸化シリコン膜７を形成する。然る後
に、酸化シリコン膜７の上にスピンオングラス膜を形成
して表面を平坦化し、上層の配線を形成する。
【０００５】
【発明が解決しようとする課題】この従来の半導体装置
では、エトラエトキシシランと酸素を材料とするプラズ
マＣＶＤ法によって堆積される酸化シリコン膜の堆積速
度が下地膜種に依存するという性質があり、堆積の初期
では窒化チタン膜上における堆積速度はアルミニウム合
金膜上に比較して小さい。この結果、酸化シリコン膜堆
積の初期過程において、表面に吸着されるテトラエトキ
シシラン量は、窒化チタン膜６とアルミニウム合金膜と
の界面部分で極大となり、この部分の堆積速度が部分的
に大きくなるため、酸化シリコン膜７の表面がオーバー
ハング形状となる。このようなオーバーハング形状によ
り、次工程で塗布されるスピンオングラス膜が段差凹部
に埋込まれないという問題が生じる。
では、エトラエトキシシランと酸素を材料とするプラズ
マＣＶＤ法によって堆積される酸化シリコン膜の堆積速
度が下地膜種に依存するという性質があり、堆積の初期
では窒化チタン膜上における堆積速度はアルミニウム合
金膜上に比較して小さい。この結果、酸化シリコン膜堆
積の初期過程において、表面に吸着されるテトラエトキ
シシラン量は、窒化チタン膜６とアルミニウム合金膜と
の界面部分で極大となり、この部分の堆積速度が部分的
に大きくなるため、酸化シリコン膜７の表面がオーバー
ハング形状となる。このようなオーバーハング形状によ
り、次工程で塗布されるスピンオングラス膜が段差凹部
に埋込まれないという問題が生じる。
【０００６】その結果、絶縁膜の表面平坦化が十分にな
されず、２層目以降の金属配線形成工程における加工性
の低下や配線の短絡や断線等を生じ半導体装置の信頼性
を低下させるという問題点がある。
されず、２層目以降の金属配線形成工程における加工性
の低下や配線の短絡や断線等を生じ半導体装置の信頼性
を低下させるという問題点がある。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に金属膜と前記金属膜上に積層して設けた
窒化チタン膜又は酸化窒化チタン膜とを有する配線と、
前記配線を含む表面に設けたリンを含む第１の酸化シリ
コン膜と、前記リンを含む酸化シリコン膜の上に設けた
第２の酸化シリコン膜とを有する。
半導体基板上に金属膜と前記金属膜上に積層して設けた
窒化チタン膜又は酸化窒化チタン膜とを有する配線と、
前記配線を含む表面に設けたリンを含む第１の酸化シリ
コン膜と、前記リンを含む酸化シリコン膜の上に設けた
第２の酸化シリコン膜とを有する。
【０００８】本発明の半導体装置の製造方法は、半導体
基板上に設けた絶縁膜の上に少くとも金属膜を堆積し前
記金属膜上に窒化チタン膜又は酸化窒化チタン膜を堆積
して積層した後選択的に順次エッチングして配線を形成
する工程と、前記配線を含む表面にフォスフィン，トリ
メチルフォスフェイト，トリメチルフォスファイトのい
ずれかとテトラエトキシシランと酸素とを材料とするプ
ラズマＣＶＤ法でリンを含む第１の酸化シリコン膜を堆
積する工程と、前記第１の酸化シリコン膜の上にテトラ
エトキシシラン及び酸素を材料とするプラズマＣＶＤ法
で第２の酸化シリコン膜を堆積する工程とを含んで構成
される。
基板上に設けた絶縁膜の上に少くとも金属膜を堆積し前
記金属膜上に窒化チタン膜又は酸化窒化チタン膜を堆積
して積層した後選択的に順次エッチングして配線を形成
する工程と、前記配線を含む表面にフォスフィン，トリ
メチルフォスフェイト，トリメチルフォスファイトのい
ずれかとテトラエトキシシランと酸素とを材料とするプ
ラズマＣＶＤ法でリンを含む第１の酸化シリコン膜を堆
積する工程と、前記第１の酸化シリコン膜の上にテトラ
エトキシシラン及び酸素を材料とするプラズマＣＶＤ法
で第２の酸化シリコン膜を堆積する工程とを含んで構成
される。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１０】図１は本発明の一実施例を説明するための
半導体チップの断面図である。
半導体チップの断面図である。
【００１１】図１に示すように、シリコン基板１の表面
に形成した酸化シリコン膜２の上にチタン膜３，窒化チ
タン膜４，シリコン及び銅を含むアルミニウム合金膜
５，窒化チタン膜６を順次堆積して選択的に順次エッチ
ングし金属配線を形成する。この金属配線を含む表面
に、リンを含む酸化シリコン膜９をプラズマＣＶＤ法に
よって３０ｎｍの厚さに堆積する。堆積条件としては、
例えばテトラエトキシシラン１００ＳＣＣＭ，トリメチ
ルフォスフェイト８ＳＣＣＭ，酸素１０００ＳＣＣＭ，
ヘリウム３００ＳＣＣＭのガス流量と、圧力４Ｔｏｒ
ｒ，温度３５０℃，プラズマパワー５００Ｗの条件で堆
積する。
に形成した酸化シリコン膜２の上にチタン膜３，窒化チ
タン膜４，シリコン及び銅を含むアルミニウム合金膜
５，窒化チタン膜６を順次堆積して選択的に順次エッチ
ングし金属配線を形成する。この金属配線を含む表面
に、リンを含む酸化シリコン膜９をプラズマＣＶＤ法に
よって３０ｎｍの厚さに堆積する。堆積条件としては、
例えばテトラエトキシシラン１００ＳＣＣＭ，トリメチ
ルフォスフェイト８ＳＣＣＭ，酸素１０００ＳＣＣＭ，
ヘリウム３００ＳＣＣＭのガス流量と、圧力４Ｔｏｒ
ｒ，温度３５０℃，プラズマパワー５００Ｗの条件で堆
積する。
【００１２】リンを酸化シリコン膜９に導入することに
よって、酸化シリコン膜９の堆積の初期過程における下
地膜種依存性が無くなり、窒化チタン膜６上とアルミニ
ウム合金膜５上とで、堆積速度の差が解消され、その結
果、従来法において見られた窒化チタン膜６とアルミニ
ウム合金膜５との界面で生ずるオーバーハングが防止で
きる。
よって、酸化シリコン膜９の堆積の初期過程における下
地膜種依存性が無くなり、窒化チタン膜６上とアルミニ
ウム合金膜５上とで、堆積速度の差が解消され、その結
果、従来法において見られた窒化チタン膜６とアルミニ
ウム合金膜５との界面で生ずるオーバーハングが防止で
きる。
【００１３】次に、酸化シリコン膜９の上に酸化シリコ
ン膜７をプラズマＣＶＤ法によって堆積する。堆積条件
は、例えば、テトラエトキシシラン１００ＳＣＣＭ，酸
素１０００ＳＣＣＭ，ヘリウム３００ＳＣＣＭのガス流
量と、圧力４Ｔｏｒｒ，温度３５０℃，プラズマパワー
５００Ｗにて堆積を行なう。ここで、金属配線が酸化シ
リコン膜９で被覆されている為、オーバーハング形状と
はならない。その結果、次工程のスピンオングラス膜が
凹部に十分に埋込まれ、表面が平坦化される。
ン膜７をプラズマＣＶＤ法によって堆積する。堆積条件
は、例えば、テトラエトキシシラン１００ＳＣＣＭ，酸
素１０００ＳＣＣＭ，ヘリウム３００ＳＣＣＭのガス流
量と、圧力４Ｔｏｒｒ，温度３５０℃，プラズマパワー
５００Ｗにて堆積を行なう。ここで、金属配線が酸化シ
リコン膜９で被覆されている為、オーバーハング形状と
はならない。その結果、次工程のスピンオングラス膜が
凹部に十分に埋込まれ、表面が平坦化される。
【００１４】従って、さらに次工程の上層の金属配線形
成において、加工性が向上し、金属配線の短絡や断線が
従来例の１％以下に低減でき、信頼性の向上が得られ
る。また、リンを含む酸化シリコン膜９の膜厚は３０ｎ
ｍ程度で十分な効果が得られ、その結果、しばしば見ら
れる段差被覆性の悪化や吸水量の増加は最小限に抑制さ
れ、酸化シリコン膜７の表面形状にオーバーハングを生
じることは無く、また、シリコン基板１上に形成された
トランジスタ等の素子の特性劣化を引き起こすことは無
い。
成において、加工性が向上し、金属配線の短絡や断線が
従来例の１％以下に低減でき、信頼性の向上が得られ
る。また、リンを含む酸化シリコン膜９の膜厚は３０ｎ
ｍ程度で十分な効果が得られ、その結果、しばしば見ら
れる段差被覆性の悪化や吸水量の増加は最小限に抑制さ
れ、酸化シリコン膜７の表面形状にオーバーハングを生
じることは無く、また、シリコン基板１上に形成された
トランジスタ等の素子の特性劣化を引き起こすことは無
い。
【００１５】本実施例においては、リンのドーパントと
してトリメチルフォスフェイトを用いたが、トリメチル
フォスファイト或は、フォスフィンを用いても良い。
してトリメチルフォスフェイトを用いたが、トリメチル
フォスファイト或は、フォスフィンを用いても良い。
【００１６】なお、金属配線形成後、リンを含む酸化シ
リコン膜９と酸化シリコン膜７を連続的に堆積する方
法、即ち、例えば当初テトラエトキシシラン１００ＳＣ
ＣＭ，トリメチルフォスフェイト８ＳＣＣＭ，酸素１０
００ＳＣＣＭ，ヘリウム３００ＳＣＣＭのガス流量と、
圧力４Ｔｏｒｒ，温度３５０℃，プラズマパワー５００
Ｗにて堆積開始した後、２０秒間かけてトリメチルフォ
スフェイトを漸減させ０ＳＣＣＭとし所望の膜厚まで酸
化シリコン膜を堆積しても良い。この場合、表面形状は
同等で、リンの含有量を低減させることが可能となる。
また、リンを含む酸化シリコン膜９と酸化シリコン膜７
を連続的に堆積する為、生産性が向上するという利点が
ある。
リコン膜９と酸化シリコン膜７を連続的に堆積する方
法、即ち、例えば当初テトラエトキシシラン１００ＳＣ
ＣＭ，トリメチルフォスフェイト８ＳＣＣＭ，酸素１０
００ＳＣＣＭ，ヘリウム３００ＳＣＣＭのガス流量と、
圧力４Ｔｏｒｒ，温度３５０℃，プラズマパワー５００
Ｗにて堆積開始した後、２０秒間かけてトリメチルフォ
スフェイトを漸減させ０ＳＣＣＭとし所望の膜厚まで酸
化シリコン膜を堆積しても良い。この場合、表面形状は
同等で、リンの含有量を低減させることが可能となる。
また、リンを含む酸化シリコン膜９と酸化シリコン膜７
を連続的に堆積する為、生産性が向上するという利点が
ある。
【００１７】また、金属配線の構成材料として窒化チタ
ン膜を用いたが、酸化窒化チタン膜を用いても良い。
ン膜を用いたが、酸化窒化チタン膜を用いても良い。
【００１８】さらに、リンを含む酸化シリコン膜９の形
成方法としては、テトラエトキシシラン及びトリメチル
フォスフェイト或はトリメチルフォスファイト及びオゾ
ンを材料とする熱分解ＣＶＤ法を用いても同様の効果が
得られる。
成方法としては、テトラエトキシシラン及びトリメチル
フォスフェイト或はトリメチルフォスファイト及びオゾ
ンを材料とする熱分解ＣＶＤ法を用いても同様の効果が
得られる。
【００１９】
【発明の効果】以上説明したように本発明は、アルミニ
ウム合金膜と窒化チタン膜または酸化窒化チタン膜とを
積層して形成した金属配線上に、テトラエトキシシラン
を主原料とするプラズマＣＶＤ法によって酸化シリコン
膜を堆積するのに先立って、リンを含む酸化シリコン膜
を堆積することによって、酸化シリコン膜のオーバーハ
ング形状が形成されるのを防ぎ、その結果、上層の金属
配線の形成工程における加工性が向上し、金属配線の短
絡や断線による不良を低減でき、半導体装置の信頼性を
大幅に向上できるという効果を有する。
ウム合金膜と窒化チタン膜または酸化窒化チタン膜とを
積層して形成した金属配線上に、テトラエトキシシラン
を主原料とするプラズマＣＶＤ法によって酸化シリコン
膜を堆積するのに先立って、リンを含む酸化シリコン膜
を堆積することによって、酸化シリコン膜のオーバーハ
ング形状が形成されるのを防ぎ、その結果、上層の金属
配線の形成工程における加工性が向上し、金属配線の短
絡や断線による不良を低減でき、半導体装置の信頼性を
大幅に向上できるという効果を有する。
【図１】本発明の一実施例を説明するための半導体チッ
プの断面図。
プの断面図。
【図２】従来の半導体装置の一例を説明するための半導
体チップの断面図。
体チップの断面図。
１ シリコン基板 ２，７，９ 酸化シリコン膜 ３ チタン膜 ４，６ 窒化チタン膜 ５ アルミニウム合金膜
Claims (2)
- 【請求項１】 半導体基板上に金属膜と前記金属膜上に
積層して設けた窒化チタン膜又は酸化窒化チタン膜とを
有する配線と、前記配線を含む表面に設けたリンを含む
第１の酸化シリコン膜と、前記リンを含む酸化シリコン
膜の上に設けた第２の酸化シリコン膜とを有することを
特徴とする半導体装置。 - 【請求項２】 半導体基板上に設けた絶縁膜の上に少く
とも金属膜を堆積し前記金属膜上に窒化チタン膜又は酸
化窒化チタン膜を堆積して積層した後選択的に順次エッ
チングして配線を形成する工程と、前記配線を含む表面
にフォスフィン，トリメチルフォスフェイト，トリメチ
ルフォスファイトのいずれかとテトラエトキシシランと
酸素とを材料とするプラズマＣＶＤ法でリンを含む第１
の酸化シリコン膜を堆積する工程と、前記第１の酸化シ
リコン膜の上にテトラエトキシシラン及び酸素を材料と
するプラズマＣＶＤ法で第２の酸化シリコン膜を堆積す
る工程とを含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4236727A JP2833370B2 (ja) | 1992-09-04 | 1992-09-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4236727A JP2833370B2 (ja) | 1992-09-04 | 1992-09-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0685088A true JPH0685088A (ja) | 1994-03-25 |
| JP2833370B2 JP2833370B2 (ja) | 1998-12-09 |
Family
ID=17004895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4236727A Expired - Lifetime JP2833370B2 (ja) | 1992-09-04 | 1992-09-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833370B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02140955A (ja) * | 1988-11-22 | 1990-05-30 | Seiko Epson Corp | 半導体装置 |
| JPH03203240A (ja) * | 1989-12-28 | 1991-09-04 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1992
- 1992-09-04 JP JP4236727A patent/JP2833370B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02140955A (ja) * | 1988-11-22 | 1990-05-30 | Seiko Epson Corp | 半導体装置 |
| JPH03203240A (ja) * | 1989-12-28 | 1991-09-04 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2833370B2 (ja) | 1998-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5721156A (en) | Method of manufacturing a semiconductor device with a planarized integrated circuit | |
| JP3967567B2 (ja) | 半導体装置およびその製造方法 | |
| US6268274B1 (en) | Low temperature process for forming inter-metal gap-filling insulating layers in silicon wafer integrated circuitry | |
| JP3244058B2 (ja) | 半導体装置の製造方法 | |
| US5795820A (en) | Method for simplifying the manufacture of an interlayer dielectric stack | |
| JP2002203899A (ja) | 銅相互接続構造の形成方法 | |
| JP2000200786A (ja) | 絶縁膜の形成方法 | |
| JPH0685088A (ja) | 半導体装置およびその製造方法 | |
| JPH0555199A (ja) | 半導体装置 | |
| JP2830604B2 (ja) | 半導体装置の製造方法 | |
| JP2636715B2 (ja) | 半導体装置の製造方法 | |
| JP2002289609A (ja) | 半導体装置及びその製造方法 | |
| KR100713896B1 (ko) | 절연막 형성방법 | |
| JPH05335299A (ja) | 半導体装置の製造方法 | |
| US6309963B1 (en) | Method for manufacturing semiconductor device | |
| JPH05243226A (ja) | 半導体装置の製造方法 | |
| KR100567892B1 (ko) | 반도체 소자 제조시 금속배선층간 저유전율 절연막 형성방법 | |
| JP2674654B2 (ja) | 半導体装置の製造方法 | |
| JPH07130847A (ja) | 半導体装置およびその製造方法 | |
| JPH07263553A (ja) | 半導体装置の製造方法 | |
| JPH0714917A (ja) | 半導体装置の製造方法 | |
| JPH0810692B2 (ja) | 半導体装置の製造方法 | |
| JPH06120358A (ja) | 高集積半導体装置及びその製造方法 | |
| JPH07142578A (ja) | 半導体装置及びその製造方法 | |
| JPH1022382A (ja) | 半導体装置の製造方法 |