JP6362716B2 - マスクおよび半導体装置 - Google Patents

マスクおよび半導体装置 Download PDF

Info

Publication number
JP6362716B2
JP6362716B2 JP2017018261A JP2017018261A JP6362716B2 JP 6362716 B2 JP6362716 B2 JP 6362716B2 JP 2017018261 A JP2017018261 A JP 2017018261A JP 2017018261 A JP2017018261 A JP 2017018261A JP 6362716 B2 JP6362716 B2 JP 6362716B2
Authority
JP
Japan
Prior art keywords
pixel
region
pattern
data
effective pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017018261A
Other languages
English (en)
Other versions
JP2017083906A (ja
Inventor
寛之 百濃
寛之 百濃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2017018261A priority Critical patent/JP6362716B2/ja
Publication of JP2017083906A publication Critical patent/JP2017083906A/ja
Application granted granted Critical
Publication of JP6362716B2 publication Critical patent/JP6362716B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、マスクおよびその製造方法、ならびに半導体装置に関し、特に、いわゆるシュリンク領域を有する半導体装置およびその製造方法に関するものである。
半導体装置の形成において、異なる2つのパターンを重ね合わせ形成するプロセスの際の重ね合わせ位置のずれを抑制する観点から、ずれの量を検証するためのパターンが用いられることがある。このパターンとしては、たとえば特開平10−335205号公報(特許文献1)、特開平9−17715号公報(特許文献2)、特開平11−145047号公報(特許文献3)および特開2008−205312号公報(特許文献4)に開示されるいわゆるノギスパターンがある。
特開平10−335205号公報 特開平9−17715号公報 特開平11−145047号公報 特開2008−205312号公報
たとえばCMOS(Complementary Metal Oxide Semiconductor)イメージセンサにおいては、複数の画素が配置される有効画素領域において、当該複数の画素を構成する遮光膜などが、有効画素領域の外側の有効外領域の遮光膜などに比べて、有効画素領域の中央側にずれるように配置されることが好ましい。このようにすれば、遮光膜は所望の画素以外の画素に入ろうとする光などの遮光すべき光のみを遮光し、所望の画素に入ろうとする光の遮光を抑制する効果が高まり、結果として遮光膜が適正に遮光する効率が高まる。
しかしながら現状、有効画素領域に画素が配置されるべき位置を高精度に示す手法が確立されていない。上記の各特許文献が示すノギスパターンの思想を応用して、有効画素領域と有効画素領域の外部の領域とのそれぞれを形成する際の重ね合わせのずれの量を管理することが考えられるが、上記の各特許文献はいずれも、異なる2つのパターン間のずれの相対量を管理する手法であるにすぎない。
したがって、上記の各特許文献の開示する手法によっては、上記重ね合わせのずれの量を高精度に管理することはできても、有効画素領域とその外部の領域とのそれぞれが形成されるべき基準位置に対するずれの量を検証することができない。具体的には、たとえば2つのパターンの位置が双方とも同じ位相となるようにずれた場合には、さも重ね合わせ精度が極めて高くなるよう加工できたかのように錯覚する可能性がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、マスクは、基板と、有効画素形成用領域と、基準用パターン形成用領域とを備える。有効画素形成用領域は、基板の主表面に配置された矩形の平面形状を有している。基準用パターン形成用領域は、有効画素形成用領域の周囲に配置されている。有効画素形成用領域には、画素を形成するための複数の画素用パターンが配置されている。基準用パターン形成用領域には、有効画素形成用領域の外縁を構成する4辺のうち、第1方向に延在する第1辺と第1方向に垂直な第2方向に延在する第2辺とにそれぞれ対向するように、有効画素形成用領域の中央を中心として対称に2か所ずつ、複数の画素用パターンが本来配置される基準位置を示すように基準用パターンが配置される。複数の画素用パターンは、基準位置よりも有効画素形成用領域の中央側にずれるように配置される。
一実施の形態によれば、マスクは、基板と、有効画素形成用領域と、基準用パターン形成用領域とを備える。基準用パターン形成用領域には、有効画素形成用領域において画素用パターンが本来配置される基準位置を示すための基準用パターンが配置される。画素用パターンは、基準位置よりも有効画素形成用領域の中央側にずれるように配置される。
他の実施の形態によれば、半導体装置は、半導体基板と、有効画素領域と、基準部配置領域とを備える。有効画素領域は、半導体基板の主表面に配置された矩形の平面形状を有している。基準部配置領域は、有効画素領域の周囲に配置されている。有効画素領域には複数の画素が配置されている。基準部配置領域には、有効画素領域の外縁を構成する4辺のうち、第1方向に延在する第1辺と第1方向に垂直な第2方向に延在する第2辺とにそれぞれ対向するように、有効画素領域の中央を中心として対称に2か所ずつ、複数の画素が本来配置される基準位置を示すように基準部が配置される。複数の画素は、基準位置よりも有効画素領域の中央側にずれるように配置される。
他の実施の形態によれば、半導体装置は、半導体基板と、有効画素領域と、基準部配置領域とを備える。基準部配置領域には、有効画素領域において画素構成部材が本来配置される基準位置を示すための基準部が配置される。画素構成部材は、基準位置よりも有効画素形成用領域の中央側にずれるように配置される。
下記第3の実施の形態のマスクの製造方法によれば、まず主表面を有する基板が準備される。基板の主表面のうち、画素を構成するための複数の画素用パターンが形成される、矩形の平面形状を有する有効画素形成用領域に複数の画素用パターンを描画するための、第1のレイヤに描かれた第1のデータが準備される。基板の主表面のうち、有効画素形成用領域の周囲に配置される基準用パターン形成用領域に基準用パターンを描画するための、第1のレイヤとは異なる第2のレイヤに描かれた第2のデータが準備される。第1のデータを用いて有効画素形成用領域に複数の画素用パターンを複数の画素用パターンが本来配置される基準位置よりも有効画素形成用領域の中央側にずれるように描画する。第2のデータを用いて基準用パターン形成用領域に、有効画素形成用領域の外縁を構成する4辺のうち、第1方向に延在する第1辺と第1方向に垂直な第2方向に延在する第2辺とにそれぞれ対向するように、有効画素形成用領域の中央を中心として対称に2か所ずつ、基準位置を示すように基準用パターンを描画する。
さらに他の実施の形態のマスクの製造方法によれば、まず主表面を有する基板が準備される。基板の主表面のうち、画素を構成する画素構成部材を形成するための画素用パターンが形成される有効画素形成用領域に画素用パターンを描画するための、第1のレイヤに描かれた第1のデータが準備される。有効画素形成用領域を取り囲み、有効画素形成用領域において画素用パターンが本来配置される基準位置を示すための基準用パターンが形成される基準用パターン形成用領域に基準用パターンを描画するための、第1のレイヤとは異なる第2のレイヤに描かれた第2のデータが準備される。第1のデータを用いた描画がなされる。第2のデータを用いて基準用パターン形成用領域に基準用パターンが描画される。
下記第4の実施の形態のマスクの製造方法によれば、まず主表面を有する基板が準備される。基板の主表面のうち、画素を構成するための複数の画素用パターンが形成される、矩形の平面形状を有する有効画素形成用領域に複数の画素用パターンを描画するための、第1のレイヤに描かれた第1のデータと、基板の主表面のうち、有効画素形成用領域の周囲に配置される基準用パターン形成用領域に基準用パターンを描画するための、第1のレイヤとは異なる第2のレイヤに描かれた第2のデータとが準備される。有効画素形成用領域と、基準用パターン形成用領域とを識別するための識別データが準備される。第1のデータに識別データを重畳させた状態で、第1のデータを用いて有効画素形成用領域に複数の画素用パターンを複数の画素用パターンが本来配置される基準位置よりも有効画素形成用領域の中央側にずれるように描画する。第2のデータを用いて基準用パターン形成用領域に、有効画素形成用領域の外縁を構成する4辺のうち、第1方向に延在する第1辺と第1方向に垂直な第2方向に延在する第2辺とにそれぞれ対向するように、有効画素形成用領域の中央を中心として対称に2か所ずつ、基準位置を示すように基準用パターンが描画される。
さらに他の実施の形態のマスクの製造方法によれば、まず主表面を有する基板が準備される。有効画素形成用領域に画素用パターンを描画するための第1のデータが準備される。有効画素形成用領域を取り囲み、有効画素形成用領域において画素用パターンが本来配置される基準位置を示すための基準用パターンが形成される基準用パターン形成用領域に基準用パターンを描画するための第2のデータが準備される。有効画素形成用領域と、基準用パターン形成用領域とを識別するための識別データが準備される。第1のデータに識別データを重畳させた状態で第1のデータを用いた描画がなされる。第2のデータを用いて基準用パターン形成用領域に基準用パターンが描画される。
下記第5の実施の形態のマスクの製造方法によれば、まず主表面を有する基板が準備される。基板の主表面のうち、画素を構成するための複数の画素用パターンが形成される、矩形の平面形状を有する有効画素形成用領域に複数の画素用パターンを描画するための、第1のセルに描かれた第1のデータが準備される。基板の主表面のうち、有効画素形成用領域の周囲に配置される基準用パターン形成用領域に基準用パターンを描画するための、第1のセルとは異なる第2のセルに描かれた第2のデータが準備される。第1のデータを用いて有効画素形成用領域に複数の画素用パターンを複数の画素用パターンが本来配置される基準位置よりも有効画素形成用領域の中央側にずれるように描画する。第2のデータを用いて基準用パターン形成用領域に、有効画素形成用領域の外縁を構成する4辺のうち、第1方向に延在する第1辺と第1方向に垂直な第2方向に延在する第2辺とにそれぞれ対向するように、有効画素形成用領域の中央を中心として対称に2か所ずつ、基準位置を示すように基準用パターンを描画する。第1のセルと第2のセルとは同一のレイヤで描かれる。
さらに他の実施の形態のマスクの製造方法によれば、まず上記のマスクの製造方法と同様に基板が準備される。有効画素形成用領域に画素用パターンを描画するための第1のセルに描かれた第1のデータが準備され、基準用パターン形成用領域に基準用パターンを描画するための第2のセルに書かれた第2のデータが準備される。第2のデータを用いて基準用パターン形成用領域に基準用パターンが描画される。第1のセルと第2のセルとは同一のレイヤで描かれる。
下記第6の実施の形態のマスクの製造方法によれば、まず主表面を有する基板が準備される。基板の主表面のうち、画素を構成するための複数の画素用パターンが形成される、矩形の平面形状を有する有効画素形成用領域と、基板の主表面のうち、有効画素形成用領域の周囲に配置される基準用パターン形成用領域との、基板の主表面における座標の範囲が特定される。有効画素形成用領域に画素用パターンを描画するための第1のデータと、基準用パターン形成用領域に基準用パターンを描画するための第2のデータとが準備される。座標の範囲を識別しながら、第1のデータを用いて有効画素形成用領域に複数の画素用パターンを複数の画素用パターンが本来配置される基準位置よりも有効画素形成用領域の中央側にずれるように描画する。座標の範囲を識別しながら、第2のデータを用いて基準用パターン形成用領域に、有効画素形成用領域の外縁を構成する4辺のうち、第1方向に延在する第1辺と第1方向に垂直な第2方向に延在する第2辺とにそれぞれ対向するように、有効画素形成用領域の中央を中心として対称に2か所ずつ、基準位置を示すように基準用パターンを描画する。
さらに他の実施の形態のマスクの製造方法によれば、まず上記のマスクの製造方法と同様に基板が準備され、有効画素形成用領域と基準用パターン形成用領域との、基板の主表面における座標の範囲が特定される。有効画素形成用領域に画素用パターンを描画するための第1のデータと、基準用パターン形成用領域に基準用パターンを描画するための第2のデータとが準備される。座標の範囲を特定しながら第1のデータを用いた描画がなされる。座標の範囲を特定しながら第2のデータを用いて基準用パターン形成用領域に基準用パターンが描画される。
一実施の形態によれば、基準用パターンにより、画素用パターンの基準位置に対するずれの量をより高精度に管理することができるマスクを提供することができる。
他の実施の形態によれば、基準部により、画素構成部材の基準位置に対するずれの量をより高精度に管理することができる半導体装置を提供することができる。
さらに他の実施の形態のマスクの製造方法によれば、基準用パターンにより、画素用パターンの基準位置に対するずれの量をより高精度に管理することができるマスクを提供することができる。その他の各実施の形態のマスクの製造方法についても基本的に上記のマスクの製造方法と同様の効果を奏する。
実施の形態1のマスクの概略平面図である。 実施の形態1のマスクの有効画素形成用領域の、基準用パターン形成用領域に対する位置のずれを説明するための概略平面図である。 実施の形態1のマスクを用いて形成された半導体チップの概略平面図である。 半導体チップの有効画素領域に光が入射される態様を示す概略断面図である。 実施の形態2のマスクの第1例の概略平面図である。 実施の形態2のマスクの第2例の概略平面図である。 実施の形態2(図5)のマスクの有効画素形成用領域の、基準用パターン形成用領域に対する位置のずれを説明するための概略平面図である。 実施の形態2のマスクの第3例の概略平面図である。 実施の形態2(図5)のマスクを用いて形成された半導体チップの概略平面図である。 実施の形態3の製造方法において用いられる、実施の形態1のマスクを形成するためのレイヤを説明するための概略平面図である。 実施の形態3の製造方法において用いられる、実施の形態2のマスクを形成するためのレイヤを説明するための概略平面図である。 実施の形態3の製造方法を説明するためのフローチャートである。 実施の形態4の製造方法において用いられる、実施の形態1のマスクを形成するためのレイヤを説明するための概略平面図である。 実施の形態4の製造方法において用いられる、実施の形態2のマスクを形成するためのレイヤを説明するための概略平面図である。 実施の形態4の製造方法を説明するためのフローチャートである。 実施の形態5の製造方法において用いられる、実施の形態1のマスクを形成するためのセルを説明するための概略平面図である。 実施の形態5の製造方法において用いられる、実施の形態2のマスクを形成するためのセルを説明するための概略平面図である。 実施の形態5の製造方法を説明するためのフローチャートである。 実施の形態6の製造方法において用いられる、実施の形態1のマスクを形成するためのレイヤを説明するための概略平面図である。 実施の形態6の製造方法において用いられる、実施の形態2のマスクを形成するためのレイヤを説明するための概略平面図である。 実施の形態6の製造方法を説明するためのフローチャートである。
以下、一実施の形態について図に基づいて説明する。
(実施の形態1)
まず一実施の形態の半導体装置の加工に用いられるマスクの構成について、図1、図2を用いて説明する。
図1を参照して、一実施の形態のマスクMSKは、たとえばCMOSイメージセンサを形成するために用いられるマスクである。マスクMSKは、たとえばCMOSイメージセンサに形成されるフォトダイオードなどの画素を構成する遮光膜、インナーレンズまたはカラーフィルタの薄膜を形成するために用いられる。
マスクMSKは、上記の遮光膜やインナーレンズ、カラーフィルタなどを形成するためのパターンが、一般公知の材料(ガラスなど)により形成された基板SBの一方の主表面に複数配置された構成を有している。
具体的には、マスクMSKの主表面はいわゆる画素形成用領域であり、CMOSイメージセンサの画素領域を形成するための領域である。画素形成用領域には、有効画素形成用領域と、基準用パターン形成用領域とを有している。
有効画素形成用領域は、CMOSイメージセンサを構成する実際の画素が形成される有効画素領域を形成するための領域である。たとえばマスクMSKが矩形の平面形状を有する場合、その矩形の主表面の中央部に有効画素形成用領域が配置される。
基準用パターン形成用領域は、基板SBの主表面において有効画素形成用領域を取り囲むように、言い換えれば基板SBの主表面における有効画素形成用領域の外周部に配置されている。有効画素形成用領域と基準用パターン形成用領域との境界は、有効画素形成用領域の外周線としての境界線BL1m,BL2m,BL3m,BL4mであり、これらの境界線BL1m〜BL4mを形成する矩形に囲まれるように有効画素形成用領域が、これらの境界線BL1m〜BL4mの外側に基準用パターン形成用領域が、それぞれ配置されている。
有効画素形成用領域には、複数の画素用パターンPTN1mが配置されている。ここでは画素用パターンPTN1mとして、たとえば遮光膜などの、画素を構成する画素構成部材を形成するためのパターンが、一般公知の材料(クロムなど)により形成されたものが複数、行列状に配置されている。この画素用パターンPTN1mにより、CMOSイメージセンサの画素構成部材が形成される。
基準用パターン形成用領域には、複数の非画素用パターンPTN2mが配置されている。非画素用パターンPTN2mは、画素用パターンPTN1m以外のパターンであり、画素構成部材以外の部材(たとえば後述する基準部など)を形成するためのパターンである。
非画素用パターンPTN2mは、境界線BL1m〜BL4mの両端の近傍に対向する領域に配置されており、言い換えれば非画素用パターンPTN2mのグループが、各境界線BL1m〜BL4mのそれぞれに対向する領域に2か所ずつ、合計8か所に配置されている。
それぞれの非画素用パターンPTN2mのグループは、1つの基準用パターンPTN21m〜PTN28mと、複数(ここでは5つ)のダミー形成用パターンDMmとから構成されている。
基準用パターンPTN21m,PTN22mは境界線BL1mに対向する領域に、基準用パターンPTN23m,PTN24mは境界線BL2mに対向する領域に、それぞれ配置されている。また基準用パターンPTN25m,PTN26mは境界線BL3mに対向する領域に、基準用パターンPTN27m,PTN28mは境界線BL4mに対向する領域に、それぞれ配置されている。すなわち基準用パターンPTN21m〜PTN28mは、有効画素形成用領域の境界線BL1m〜BL4mを介在して、画素用パターンPTN1mと対向するように配置されている。
図1においては有効画素形成用領域の複数の画素用パターンPTN1m同士の間隔と基準用パターン形成用領域の非画素用パターンPTN2m同士の間隔とはほぼ等しい態様で示されている。そして画素用パターンPTN1mと非画素用パターンPTN2mとは平面的にすべて同じ大きさであり、境界線BL1m〜BL4mを介在して互いに対向する画素用パターンPTN1mと非画素用パターンPTN2mとは互いにツライチになるように(互いに境界線BL1m〜BL4mに沿う方向に関する座標が等しくなるように)配置されている。
たとえば基準用パターンPTN21mと、境界線BL1mを介在して基準用パターンPTN21mと対向する画素用パターンPTN1m(画素用パターンPTN11m)とは、境界線BL1mに沿う図の左右方向に関する座標が等しくなるように配置されている。画素用パターンPTN11m(基準用パターンPTN21m)は、たとえば図1の横方向に9行並ぶ画素用パターンPTN1mのうち左端から2番目の行の位置に配置される。他の基準用パターンPTN22m〜PTN28mについても同様に、たとえば画素用パターンPTN1mの行(または列)の端から2番目の行(または列)と等しい座標の位置に配置されている。
しかし実際には、隣り合う画素用パターンPTN1m同士の間隔と隣り合う非画素用パターンPTN2m同士の(図の行方向または列方向に関する)間隔とは等しくない。具体的には、図2を参照して、画素用パターンPTN1mは非画素用パターンPTN2mに対して全体的に有効画素形成用領域の中央側にずれるように(中央側に集中するように)配置されている。すなわち隣り合う1対の画素用パターンPTN1mの間隔は、隣り合う1対の非画素用パターンPTN2mの間隔より短くなっている。その結果、たとえば基準用パターンPTN21mと、境界線BL1mを介在して基準用パターンPTN21mと対向する画素用パターンPTN11mとは、境界線BL1mに沿う図の左右方向に関する座標が異なる。
基準用パターンPTN21m〜PTN28mは、それぞれが境界線BL1m〜BL4mを介在して対向する有効画素形成用領域の画素用パターンPTN11m〜PTN18mが、境界線BL1m〜BL4mに沿う方向に関して本来配置される基準位置を示すように配置されている。具体的には、たとえば基準用パターンPTN21mは、画素用パターンPTN11mが境界線BLK1mに沿う図の左右方向に関して本来配置される基準位置と等しい位置に配置されている。ここで本来配置される基準位置とは、有効画素形成用領域の画素用パターンPTN1mの(境界線を介在して対向する)非画素用パターンPTN2mに対する位置のずれを考慮する必要がない(画素用パターンPTN1mに全くずれが存在しない)場合における画素用パターンPTN1mの配置される位置を意味する。したがって図1における画素用パターンPTN11m〜PTN18mは、これが本来存在すべき基準位置(基準用パターンPTN21m〜PTN28mが配置される位置)よりも中央側に集中するようにずれて配置されている。
基準用パターン形成用領域において、基準用パターンPTN21m〜PTN28mの周囲には、基準用パターンPTN21m〜PTN28mと間隔をあけてダミー形成用パターンDMmが形成されている。ダミー形成用パターンDMmはここでは平面視における基準用パターンPTN21m〜PTN28mの第1の方向(たとえば図の行方向)、第2の方向(たとえば図の列方向)および第3の方向(たとえば図の約45°斜め方向)に配置される。ただし基準用パターンPTN21m〜PTN28mは、境界線BL1m〜BL4mを介在してそれぞれが対向する画素用パターンPTN11m〜PTN18mとの、境界線BL1m〜BL4mに交差する方向の間隔が、隣り合う1対の画素用パターンPTN1mの間隔とほぼ等しくなるように配置される。このため各基準用パターンPTN21m〜PTN28mの、境界線BL1m〜BL4m側にはダミー形成用パターンDMmが配置されるスペースがなく、ダミー形成用パターンDMmは配置されない。その結果ここでは、各基準用パターンの周囲には5つのダミー形成用パターンDMmが配置される。ただしこれに限らず、より多数のダミー形成用パターンDMmが配置されてもよい。
ダミー形成用パターンDMmと基準用パターンとの、上記第1または第2の方向に関する間隔は、隣り合う1対の画素用パターンPTN1mの上記第1または第2の方向に関する間隔よりも長く、画素用パターンPTN1mが基準用パターンに対して全くずれないように配置される場合と同じ間隔となっている。
画素用パターンPTN11m〜PTN18mの基準用パターンPTN21m〜PTN28mに対する位置のずれは、以下の2つの要因により生じる。1つ目は上記のように、画素用パターンPTN1mが、非画素用パターンPTN2mに対して全体的に有効画素形成用領域の中央側にずれるように配置されるためである。全体的に有効画素形成用領域の中央側に詰め寄るように配置されるため、各画素用パターンPTN1mの間隔がたとえば各非画素用パターンPTN2mの間隔に比べて小さくなる。
複数の画素用パターンPTN1mが全体的に有効画素形成用領域の中央側にずれるように配置されることから、あたかも有効画素形成用領域がこのように中央側にずれない場合に比べて基板SBの主表面の中央側にシュリンクしたように見える。このため以下において画素用パターンPTN1mが中央側に集中した状態をシュリンクということにする。
位置のずれの要因の2つ目は、加工の精度により、有効画素形成用領域の画素用パターンPTN1mを形成する際に、非画素用パターンPTN2mの位置に対する誤差が発生するためである。これは手作業や設備の寸法精度など多種の要因により発生するものである。これらの要因が組み合わさることにより図2に示すように、有効画素形成用領域において、たとえば本来の位置がc1である点がc2へと図の右方向にzだけ位置ずれする。
また図2に示すように、画素用パターンPTN11mの左側の縁部は、基準用パターンPTN21mに対して図の右方向にaだけずれており、画素用パターンPTN12mの右側の縁部は、基準用パターンPTN22mに対して図の右方向にbだけずれている。
基準用パターンPTN21mの左側の縁部と基準用パターンPTN22mの右側の縁部との、図の左右方向に関する距離をLとする。このとき、シュリンク率をSとすれば
Figure 0006362716
Figure 0006362716
となる。これらの数式は、上記の位置のずれの2つの要因を組み合わせることにより導き出される。
また、上記の数式より、シュリンク率Sは
Figure 0006362716
となりかつ、ずれ量zは
Figure 0006362716
となる。
なおここでは画素用パターンPTN1mおよび非画素用パターンPTN2m(基準用パターンPTN21m〜PTN28mおよびダミー形成用パターンDMm)は図を簡略化するために矩形の平面形状を有しているが、これに限らず、これらのパターンは任意の平面形状を取り得る。
図3を参照して、一実施の形態の半導体チップCHPは、図1および図2のマスクMSKを用いて形成される半導体装置としてのCMOSイメージセンサである。半導体チップCHPは、一般公知の材料(たとえばシリコンの単結晶)により形成された半導体基板SUBの一方の主表面に配置されている。
半導体基板SUBの一方の主表面には、画素領域と、周辺回路領域とを有している。画素領域はCMOSイメージセンサのフォトダイオードなどの画素が配置される、半導体チップCHPの主要部分である。たとえば半導体チップCHPが矩形の平面形状を有する場合、その矩形の主表面の中央部に画素領域が配置される。
また周辺回路領域は、たとえば半導体チップCHPの外部の回路との電気信号の入出力などを行なうための回路が配置される領域である。周辺回路領域は、半導体基板SUBの主表面において画素領域を取り囲むように、言い換えれば半導体基板SUBの主表面における画素領域の外周部に配置されている。画素領域と周辺回路領域との境界は、画素領域の外周線としての境界線B1c,B2c,B3c,B4cであり、これらの境界線B1c〜B4cを形成する矩形に囲まれるように画素領域が、これらの境界線B1c〜B4cの外側に周辺回路領域が、それぞれ配置されている。
画素領域には、有効画素領域と、基準部配置領域とを有している。有効画素領域は、たとえば画素領域が矩形の平面形状を有する場合、その矩形の主表面の中央部に配置される。有効画素領域は画素が光を吸収して電気信号に変換する、フォトダイオードとして有効な機能を有する、画素領域の主要部分である。
基準部配置領域は、画素領域の主表面において有効画素領域を取り囲むように、言い換えれば半導体基板SUBの主表面における有効画素領域の外周部に配置されている。有効画素領域と基準部配置領域との境界は、有効画素領域の外周線としての境界線BL1c,BL2c,BL3c,BL4cであり、これらの境界線BL1c〜BL4cを形成する矩形に囲まれるように有効画素領域が、これらの境界線BL1c〜BL4cの外側に基準部配置領域が、それぞれ配置されている。
有効画素領域には、複数の画素構成部材PTN1cが配置されている。画素構成部材PTN1cはマスクMSKの画素用パターンPTN1mにより形成される、遮光膜やインナーレンズ、カラーフィルタなどの画素の構成要素であり、これが画素用パターンPTN1mと同様に複数、行列状に配置されている。
図3の有効画素領域には、画素としてのフォトダイオードPDが配置されている。ここでは一例として、行列状に配置される1対の画素構成部材PTN1cの間に挟まれる位置にフォトダイオードPDが図示されるが、これは図を簡略化するためであり、フォトダイオードPDの構成はこのような態様に限られない。
基準部配置領域には、複数の非画素構成部材PTN2cが配置されている。非画素構成部材PTN2cは、画素構成部材PTN1cと同一の層として配置されるが画素の構成要素ではない部材である。
非画素構成部材PTN2cは、境界線BL1c〜BL4cの両端の近傍に対向する領域に配置されており、言い換えれば非画素構成部材PTN2cのグループが、各境界線BL1c〜BL4cのそれぞれに対向する領域に2か所ずつ、合計8か所配置されている。
それぞれの非画素構成部材PTN2cのグループは、1つの基準部PTN21c〜PTN28cと、複数(ここでは5つ)のダミー構造DMcとから構成されている。基準部PTN21c〜PTN28cは基準用パターンPTN21m〜PTN28mにより、ダミー構造DMcはダミー形成用パターンDMmにより、それぞれ形成される。
このように画素構成部材PTN1cはマスクMSKの画素用パターンPTN1mにより、非画素構成部材PTN2cはマスクMSKの非画素用パターンPTN2mにより形成される。このため、画素構成部材PTN1cおよび非画素構成部材PTN2cは基本的に画素用パターンPTN1mおよび非画素用パターンPTN2mと同様の構成となっている。
具体的には、画素構成部材PTN1c(画素構成部材PTN11c〜PTN18cを含む)は、非画素構成部材PTN2cに対して全体的に有効画素領域の中央側にずれるように、すなわちシュリンクするように配置されている。一方、非画素構成部材PTN2cの特に基準部PTN21c〜PTN28cは、それぞれが境界線BL1c〜BL4cを介在して、有効画素領域の画素構成部材PTN11c〜PTN18cと対向するように配置されている。基準部PTN21c〜PTN28cのそれぞれは、有効画素領域の画素構成部材PTN11c〜PTN18cが、境界線BL1m〜BL4mに沿う方向に関して本来配置される基準位置を示すように配置されている。
また基準部配置領域において、基準部PTN21c〜PTN28cの周囲には、基準部PTN21c〜PTN28cと間隔をあけてダミー構造DMcが形成されている。
その他の画素構成部材PTN1cおよび非画素構成部材PTN2cの各部の構成は、基本的に上記の画素用パターンPTN1mおよび非画素用パターンPTN2mの各部と同様の構成である。
なおここでは画素構成部材PTN1cおよび非画素構成部材PTN2c(基準部PTN21c〜PTN28cおよびダミー構造DMc)は図を簡略化するために矩形の平面形状を有しているが、これに限らず、これらのパターンは任意の平面形状を取り得る。
次に一実施の形態の作用効果について説明する。まず図4を参照して、一実施の形態のマスクMSKおよび半導体チップCHPの有効画素(形成用)領域においてパターンなどをシュリンクさせる意義について説明する。
図4を参照して、たとえば半導体チップCHPの上方に配置されたレンズLNSを通って半導体チップCHP(CMOSイメージセンサ)の特にフォトダイオードPD(有効画素領域)に入射する、レンズLNSの真上からの光は、以下のようにレンズLNSを透過する。レンズLNSの中央部を通る光は、レンズLNSによる屈折をほとんど受けずに有効画素領域の中央部のフォトダイオードPDに入射する。これに対して、レンズLNSの端部からレンズLNSに入射する光は、レンズLNSにより屈折して、図4の上下方向に対して大きな角度を有する方向に進行する。このように、光がレンズLNSに入射する位置がレンズLNSの中央部から離れるにつれて、当該光がレンズLNSにより大きく屈折する。
ここで有効画素領域に配置される個々のフォトダイオードPDには、その上方に遮光膜が配置されている。この遮光膜は、半導体チップCHPの主表面において、所望のフォトダイオードPDの隣りに配置されるフォトダイオードPDに意図せず光が入射することを抑制するものであり、図4中に遮光膜PTNとして示される。たとえば図3の画素構成部材PTN1cが図4の遮光膜PTNに相当する。したがって遮光膜PTNは、たとえばフォトダイオードPDと平面的に隣り合う領域に配置されることがある。
ところが上記のようにレンズLNSの作用により入射する光が大きく屈折すれば、特に有効画素領域の端部において、遮光膜PTNが、遮光すべき光のみならず、所望のフォトダイオードPDに入射されるべき光の一部までも遮光する可能性がある。
このような問題を解決するためには、半導体チップCHP内の遮光膜PTNを有効画素領域において平面的に中心側にずれるようにシュリンクさせることが好ましい。このようにすれば、有効画素領域の平面視における比較的外側に遮光膜PTNが配置されなくなるため、有効画素領域の端部のレンズLNSにより大きく屈折した光が意図せず遮光膜PTNにより遮られる可能性を低減することができる。上記においてマスクMSKの画素用パターンPTN1mおよび半導体チップCHPの画素構成部材PTN1cがシュリンクされることはこのような意義を有する。
ところがたとえばマスクMSKの画素用パターンPTN1mが本来配置される基準位置に対してシュリンクによりずれる量が高精度に把握できなければ、当該ずれる量を高精度に管理することが困難となる。しかしながらこれまで、本来配置される基準位置を示す手段が確立されていなかった。
そこで一実施の形態において、シュリンクされない場合の基準位置を示す基準用パターンPTN21m〜PTN28mが設けられる。基準用パターンPTN21m〜PTN28mはシュリンクを考慮せずに形成することができるため、通常の設計仕様により容易に形成可能である。このため、画素用パターンPTN11m〜PTN18mの基準用パターンPTN21m〜PTN28mに対する位置のずれを測定することにより、画素用パターンPTN11m〜PTN18mの基準位置からのずれの量を高精度に把握し、当該ずれの量を所望の値となるよう制御することができる。
基準用パターンPTN21m〜PTN28mは境界線BL1m〜BL4mを介在して、画素用パターンPTN11mと対向するように配置される。そして基準用パターンPTN21m〜PTN28mは、境界線BLに沿う方向に関して本来配置される基準位置を示す。画素用パターンPTN11m〜PTN18mと基準用パターンPTN21m〜PTN28mとの距離が短くなるため、画素用パターンPTN11m〜PTN18mの位置をより正確に把握することができる。
一実施の形態においては、ダミー形成用パターンDMmが基準用パターンPTN21m〜PTN28mの周りを囲むように配置される。このため、基準用パターンPTN21m〜PTN28mがパターニングにより形成される際に光近接効果やマイクロローディング効果などにより形状が変動する可能性を低減することができる。
すなわち、平面視における端部に存在し周囲にダミーパターンが形成されないパターンは、光近接効果やマイクロローディング効果などにより形状が変動する可能性がある。ところがマスクMSKにおいて基準位置を示す重要な役割を担う基準用パターンPTN21m〜28mの周りをダミー形成用パターンDMmで囲むことにより、基準用パターンPTN21m〜28mを平面視における中央部に配置することができる。このようにすれば、周囲のダミー形成用パターンDMmが基準用パターンPTN21m〜PTN28mのダメージから保護する役割を果たすことにより、基準用パターンPTN21m〜PTN28mの形状変化を抑制することができる。
なお上記のように、各基準用パターンPTN21m〜PTN28mの、境界線BL1m〜BL4m側にはダミー形成用パターンDMmが配置されるスペースがなく、ダミー形成用パターンDMmは配置されない。しかし各基準用パターンPTN21m〜PTN28mの境界線BL1m〜BL4m側には、境界線BL1m〜BL4mを超えた有効画素形成用領域に、基準用パターンPTN21m〜PTN28mと同様の構成を有する画素用パターンPTN1mが配置される。すなわち基準用パターンPTN21m〜PTN28mは境界線BL1m〜BL4m側の方向についてはこの画素用パターンPTN1mに囲まれる。この画素用パターンPTN1mはダミー形成用パターンDMmと同様の役割を有するため、上記の基準用パターンPTN21m〜PTN28mの形状変化を抑制する効果をより高めることができる。
また半導体チップCHPにおいて上記のマスクMSKと同様の構成を有することにより、上記のマスクMSKが有する作用効果と同様の作用効果を奏する。
(実施の形態2)
本実施の形態は、実施の形態1と比較して、基準用パターンおよび基準部の平面形状において異なっている。まず本実施の形態のマスクの構成について、図5、図6を用いて説明する。
図5を参照して、本実施の形態のマスクMSKは、基本的に実施の形態1のマスクMSKと同様の構成を有している。しかし図5のマスクMSKは、基準用パターン形成用領域に配置される非画素用パターンPTN2mの平面形状が矢印状(楔形形状)となっている。
具体的には、非画素用パターンPTN2mは、境界線BL1m〜BL4mの両端の近傍に対向する領域に配置されており、各境界線BL1m〜BL4mのそれぞれに対向する領域に非画素用パターンPTN2mが2つずつ、合計8つ配置されている。ただしそれぞれの非画素用パターンPTM2mには単一の基準用パターンPTN21m〜PTN28mのみが配置されている。したがって図5のマスクMSKにおいてはダミー形成用パターンDMmが配置されていない。ただし図5のマスクMSKにおいて基準用パターンPTN21m〜PTN28mが配置される場所は、図1のマスクMSKと同じであり、具体的には、画素用パターンPTN1mの行(または列)の端から2番目の行(または列)と等しい座標の位置に配置されている。
基準用パターンPTN2m(PTN21m〜PTN28m)は、マスクMSKの基板SBの主表面において、境界線BL1m〜BL4mのそれぞれに対して垂直に延びる仮想の直線lを対称線とする対称な平面形状を有している。図5の基準用パターンPTN21m〜PTN28mが示す楔形の平面形状は、上記の対称の条件を満たす形状の一例として用いられている。したがって、たとえば図6を参照して、本実施の形態の基準用パターンPTN21m〜PTN28mは、図5に示す楔形形状の代わりに、菱形の平面形状を有していてもよい。この場合も、当該菱形の基準用パターンPTN21m〜PTN28mは、境界線BL1m〜BL4mに垂直な仮想の直線を対称線として対称な平面形状を有する。
図5および図6は、有効画素形成用領域の画素用パターンPTN11mのシュリンクおよび有効画素形成用領域の位置ずれを考慮していない。しかし実際には、図7を参照して、本実施の形態においても実施の形態1と同様に、画素用パターンPTN1mは非画素用パターンPTN2mに対して全体的に有効画素形成用領域の中央側にずれるように(中央側に集中するように)配置されている。
なお図6のように菱形の基準用パターンPTN21m〜PTN28mについても実際には図7に示すようなシュリンクおよび位置ずれが存在するがここではその図示が省略されている。
基準用パターンPTN21mの中央部(仮想の直線l)と基準用パターンPTN22mの中央部(仮想の直線l)との、図の左右方向に関する距離をLとする。このとき、シュリンク率をSとすれば、基準用パターンPTN21mの中央部と画素用パターンPTN11mの中央部との距離a0は
Figure 0006362716
となり、基準用パターンPTN22mの中央部と画素用パターンPTN12mの中央部との距離b0は
Figure 0006362716
となる。ここでa1は基準用パターンPTN21mの中央部と画素用パターンPTN11mの縁部との距離であり、b1は基準用パターンPTN22mの中央部と画素用パターンPTN12mの縁部との距離である。
図5〜図7においてはダミー形状用パターンDMmが配置されていないが、図8を参照して、本実施の形態においても実施の形態1と同様に基準用パターンPTN21m〜PTN28mの周りにこれらを取り囲むようにダミー形状用パターンDMmが配置されてもよい。
図9を参照して、図5のマスクMSKを用いて形成される本実施の形態の半導体チップCHPは、基本的に実施の形態1の半導体チップCHPと同様の構成を有している。しかし図9の半導体チップCHPは、基準部配置領域に配置される非画素構成部材PTN2c(基準部PTN21c〜PTN28c)の平面形状が矢印状(楔形形状)となっている。図9の半導体チップCHPは図5のマスクMSKにより形成されるため、画素構成部材PTN1cおよび非画素構成部材PTN2cは基本的に画素用パターンPTN1mおよび非画素用パターンPTN2mと同様の構成となっている。本実施の形態の半導体チップCHPは、たとえば図6のマスクMSKにより形成された、菱形の非画素構成部材PTN2c(基準部PTN21c〜PTN28c)を有するものであってもよい。
次に本実施の形態の作用効果について説明する。
本実施の形態のマスクMSKの非画素用パターンPTN2mは、境界線BL1m〜BL4mに対して垂直に延びる仮想の直線lを対称線とする対称な平面形状を有する。すなわち非画素用パターンPTN2mは、仮想の直線lに垂直な方向について、仮想の直線lの左側および右側の双方において同じ距離だけパターンが配置された態様となっている。したがって本実施の形態の非画素用パターンPTN2mには、仮想の直線lの左側と右側との双方に、光近接効果およびマイクロローディング効果がほぼ同様に加わる。このため本実施の形態の非画素用パターンPTN2mには、仮想の直線lの左側と右側との双方において、光近接効果およびマイクロローディング効果に起因する変形などが互いに逆方向に発生する。
したがって、たとえ非画素用パターンPTN2mの仮想の直線lの左側および右側において光近接効果などにより形状が変化したとしても、非画素用パターンPTN2mの中央部である仮想の直線lにおいては仮想の直線lの左側の形状変化と右側の形状変化とが互いに相殺され、形状や位置の変化が起こらなくなる。つまり少なくとも仮想の直線lが所望の位置に確保されることにより、たとえば図5に示す楔形の非画素用パターンPTN2mおよび図6に示す菱形の非画素用パターンPTN2mの先端部(尖った部分)の位置は基準位置としての信頼性が高くなり、この位置を利用して画素用パターンPTN11m〜PTN18mの基準用パターンPTN21m〜PTN28mに対する位置のずれを高精度に測定することができる。
上記のように本実施の形態においては、少なくとも仮想の直線l上の非画素用パターンPTN2mの位置が確保できればよく、仮想の直線l上以外の領域の非画素用パターンPTN2mが変形等しても問題はない。このため図5などに示すように、本実施の形態の非画素用パターンPTN2mのグループにはダミー形成用パターンDMmが配置されなくてもよい。ただし図8のように本実施の形態の非画素用パターンPTN2mのグループについても実施の形態1と同様に、1つの基準用パターンPTN21m〜PTN28mと、複数(ここでは5つ)のダミー形成用パターンDMmとから構成されれば、基準用パターンPTN21mの変形を抑制することができるため、さらに高精度に基準位置を示すことができる。
また半導体チップCHPにおいて上記のマスクMSKと同様の構成を有することにより、上記のマスクMSKが有する作用効果と同様の作用効果を奏する。
(実施の形態3)
実施の形態1〜2のマスクMSKの第1の製造方法は以下のとおりである。ここでは特に、CAD上における設計(レイアウト)の手法について述べる。
図10および図11を参照して、本実施の形態においては、マスクMSKに有効画素形成用領域(およびそのパターン)を形成するためのCAD上のデータの集まりであるレイヤと、マスクMSKに基準用パターン形成用領域(およびそのパターン)を形成するためのCAD上のレイヤとが別のレイヤとして準備される。
すなわち、有効画素形成用領域を形成するためのレイヤはシュリンク領域のレイヤLYR1であり、基準用パターン形成用領域を形成するためのレイヤは非シュリンク領域のレイヤLYR2である。これは有効画素形成用領域に形成される画素用パターンPTN1mはシュリンクされるのに対し、基準用パターン形成用領域に形成される非画素用パターンPTN2mはシュリンクされないためである。
シュリンク領域のレイヤには、画素用パターンPTN1m(画素用パターンPTN11m〜PTN18mを含む)を形成するための画素用データPTN1が含まれており、画素用データPTN1には画素用データPTN11〜PTN18が含まれている。画素用データPTN11〜PTN18のそれぞれは、画素用パターンPTN11m〜PTN18mを形成するためのデータに対応する。
非シュリンク領域のレイヤには、非画素用パターンPTN2mすなわち基準用パターンPTN21m〜PTN28mと、ダミー形成用パターンDMmとを形成するための非画素用データPTN2が含まれており、非画素用データPTN2には基準用データPTN21〜PTN28およびダミー形成用パターンDMmを形成するためのデータが含まれている。基準用データPTN21〜PTN28のそれぞれは、基準用パターンPTN21m〜PTN28mを形成するためのデータに対応する。
図10に示す図1(実施の形態1)のマスクMSK、および図11に示す図5(実施の形態2)のマスクMSKの双方ともに、本実施の形態のようにシュリンク領域のレイヤと非シュリンク領域のレイヤとの2つのレイヤを用いることにより形成することができる。
なおここでは、レイヤLYR1,LYR2に存在するデータの集まりをイメージしやすくするために、各データをマスクMSKなどと同様に行列状に配置されるように図示している。
次に、図12を参照しながら、本実施の形態のマスクMSKの製造方法(CADを用いた設計手法)について説明する。
図12を参照して、まずマスク用の基板SBが準備される(S00)。次に図10および図11に示すようなシュリンク領域のデータ(第1のデータ)が集まることができる第1のレイヤと、非シュリンク領域のデータ(第2のデータ)が集まることができる第2のレイヤとのそれぞれが準備される(S10)。
次に第1のレイヤには、画素構成部材PTN1c(図3、図9参照)を形成するための画素用パターンPTN1mが形成される有効画素形成用領域に画素用パターンPTN1mを描画するための、シュリンクデータPTN1(第1のデータ)が描かれる(S20)。
次に第2のレイヤには、画素用パターンPTN1mが本来配置される基準位置を示すための(基準部PTN21c〜PTN28cを形成するための)基準用パターンPTN21m〜PTN28mが形成される基準用パターン形成用領域に基準用パターンPTN21m〜PTN28mを描画するための、非シュリンクデータPTN2(第2のデータ)が描かれる(S30)。
以上をより簡潔に言い換えれば、シュリンク領域のレイヤである第1のレイヤにシュリンク領域のデータである第1のデータPTN1(PTN11〜PTN18)が描かれ、非シュリンク領域のレイヤである第2のレイヤに非シュリンク領域のデータである第2のデータPTN2(PTN21〜PTN28)が描かれる。ここでの第2のデータPTN2には、ダミー形成用パターンDMmを形成するためのデータが含まれる。
なお工程(S20)と工程(S30)との順序は不問であり、工程(S30)が工程(S20)より先になされてもよいし、工程(S20)と工程(S30)とが同時になされてもよい。
次に、シュリンク領域のデータである第1のデータを用いて、マスク用基板SBへの画素用パターンPTN1m(PTN11m〜PTN18m)の描画がなされる(S40)。このとき、画素用パターンPTN1mは、シュリンクがない場合に本来配置される位置よりも有効画素形成用領域の中央側にずれるようにシュリンクするよう制御される(S41)。
次に、非シュリンク領域のデータである第2のデータを用いて、マスク用基板SBへの非画素用パターンPTN2m(基準用パターンPTN21m〜PTN28mおよびダミー形成用パターンDMm)の描画がなされる(S50)。ここでの描画はシュリンクされずに、基準位置を示すことが可能となるように、通常の手法により容易に描画される。
なお工程(S40)と工程(S50)との順序は不問であり、工程(S50)が工程(S40)より先になされてもよいし、工程(S40)と工程(S50)とが同時になされてもよい。
本実施の形態のようにシュリンク領域のデータと非シュリンク領域のデータとを異なるレイヤに描くことにより、実際のマスクMSKの基板SBへの描画の際にシュリンク領域のデータのみを非シュリンク領域のデータに対してシュリンクさせることができる。また非シュリンク領域のデータは通常の基準位置を示すように描画することができるので、特別な手法を用いずに容易に形成することができる。したがって、実施の形態1〜2に示す高精度なマスクMSKを提供することができる。
(実施の形態4)
実施の形態1〜2のマスクMSKの第2の製造方法は以下のとおりである。ここでも特に、CAD上における設計(レイアウト)の手法について述べる。
図13および図14を参照して、本実施の形態においては、たとえば単一のレイヤ内に、有効画素形成用領域の画素用パターンPTN1mを形成するためのデータと、基準用パターン形成用領域の非画素用パターンPTN2mを形成するためのデータとが混在している。しかしこれらのデータのうちたとえば画素用パターンPTN1mを形成するためのデータのみに、当該データをシュリンクさせたうえでマスクMSKの基板SBに形成すべきことを示す識別データが重畳される。この識別データの存在により、実際に基板SBにパターンPTN1m,PTN2mが描画される際には、シュリンク領域用のデータのみ、非シュリンク領域用のデータに対してシュリンクするよう制御されたうえで描画される。
以上の点において本実施の形態は、上記の実施の形態3と異なっており、他の構成要素などは実施の形態3と同様であるため、その説明を省略する。
次に、図15を参照しながら、本実施の形態のマスクMSKの製造方法(CADを用いた設計手法)について説明する。
図15を参照して、まずマスク用の基板SBが準備される(S00)。
次に図13および図14に示すように、有効画素形成用領域(シュリンク領域)に画素用パターンPTN1mを描画するための第1のデータと、基準用パターン形成用領域(非シュリンク領域)に非画素用パターンPTN2mを描画するための第2のデータとが描かれるための、たとえば単一のレイヤが準備される(S10)。
次に、工程(S10)において準備されたレイヤに描かれる、上記の第1のデータと第2のデータとが準備される(S20)。
次に、有効画素形成用領域(シュリンク領域)に画素用パターンPTN1mを描画するための第1のデータと、基準用パターン形成用領域(非シュリンク領域)に非画素用パターンPTN2mを描画するための第2のデータとを識別するための識別データが準備される(S30)。識別データとは具体的には、たとえば第1のデータのみに重畳するためのデータである。このようにすれば、識別データが重畳されていれば第1のデータであり、識別データが重畳されていなければ第2のデータであることを識別することができる。ただし逆に、第2のデータのみに重畳するための識別データが準備されてもよい。この場合は、識別データが重畳されていれば第2のデータであり、識別データが重畳されていなければ第1のデータであることを識別することができる。ただし以下においては、第1のデータに識別データが重畳されたものとして説明を進める。
次に、シュリンク領域の第1のデータのみに、工程(S30)において準備された識別データが重畳される(S40)。すなわち第1のデータに識別データが、重ね合わせるように描画される。このようにすれば、たとえ第1のデータと第2のデータとが混在しても、識別データが重畳されたデータは第1のデータであり、識別データが重畳されないデータは第2のデータであることを容易に判別することができる。
次に、上記第1のデータのみに識別データが重畳された状態で、図12の工程(S40)と同様に、マスク用基板SBへの画素用パターンPTN1m(PTN11m〜PTN18m)の描画がなされる(S50)。このとき、図12の工程(S41)と同様にシュリンクするよう制御される(S51)。
次に、非シュリンク領域のデータである第2のデータを用いて、図12の工程(S50)と同様に、マスク用基板SBへの非画素用パターンPTN2m(基準用パターンPTN21m〜PTN28mおよびダミー形成用パターンDMm)の描画がなされる(S60)。
なおここでも工程(S50)と工程(S60)との順序は不問であり、工程(S60)が工程(S50)より先になされてもよいし、工程(S50)と工程(S60)とが同時になされてもよい。
本実施の形態のようにシュリンク領域のデータに、これを非シュリンク領域のデータと識別するための識別データを重畳させることにより、シュリンク領域のデータと非シュリンク領域のデータとを同一のレイヤに描いたとしても、実際のマスクMSKの基板SBへの描画の際にシュリンク領域のデータのみを非シュリンク領域のデータに対してシュリンクさせることができる。その結果、実施の形態1〜2に示す高精度なマスクMSKを提供することができる。
(実施の形態5)
実施の形態1〜2のマスクMSKの第3の製造方法は以下のとおりである。ここでも特に、CAD上における設計(レイアウト)の手法について述べる。
図15および図16を参照して、本実施の形態においては、たとえば単一のレイヤ内に、第1のセルCE1と第2のセルCE2との2つのセルが含まれている。このうち第1のセルには、有効画素形成用領域(シュリンク領域)の画素用パターンPTN1mを描画するためのデータ(画素用データPTN1)が含まれており、第2のセルには、基準用パターン形成用領域(非シュリンク領域)に基準用パターンPTN2mを描画するためのデータ(非画素用データPTN2)が含まれている。
すなわち、有効画素形成用領域を形成するためのセルはシュリンク領域のセルCE1であり、基準用パターン形成用領域を形成するためのセルは非シュリンク領域のセルCE2である。
このように本実施の形態においては、CAD上のデータの集まりであるレイヤの中に、さらに小さいデータの集まりの単位であるセルが含まれている。
以上の点において本実施の形態は、上記の実施の形態3と異なっており、他の構成要素などは実施の形態3と同様であるため、その説明を省略する。
次に、図18を参照しながら、本実施の形態のマスクMSKの製造方法(CADを用いた設計手法)について説明する。
図18を参照して、まずマスク用の基板SBが準備される(S00)。
次に、図16および図17に示すように、有効画素形成用領域(シュリンク領域)に画素用パターンPTN1mを描画するための第1のデータと、基準用パターン形成用領域(非シュリンク領域)に基準用パターンPTN2mを描画するための第2のデータとが描かれるための、たとえば単一のレイヤが準備される(S10)。この工程は図15の工程(S10)と同様である。
次に上記レイヤに、有効画素形成用領域(シュリンク領域)のセルとしての第1のセルCE1と、基準用パターン形成用領域(非シュリンク領域)のセルとしての第2のセルCE2とが描かれる。またシュリンク領域のセルCE1には、有効画素形成用領域(シュリンク領域)に画素用パターンPTN1mを描画するための第1のデータが描画される(S20)。
また非シュリンク領域のセルCE2には、基準用パターン形成用領域(非シュリンク領域)に非画素用パターンPTN2mを描画するための第2のデータが描画される(S30)。
以下、たとえば実施の形態3(図12)の工程(S40)、(S41)、(S50)と同様の処理により、マスク用基板への描画がなされる(S40〜S50)。
本実施の形態のようにシュリンク領域のデータと非シュリンク領域のデータとを、同一のレイヤ内の異なるセルに描いた場合においても、たとえば実施の形態3のようにシュリンク領域のデータと非シュリンク領域のデータとが異なるレイヤに描かれた場合と同様の効果を奏する。すなわち実際のマスクMSKの基板SBへの描画の際にシュリンク領域のデータのみを非シュリンク領域のデータに対してシュリンクさせることができ、実施の形態1〜2に示す高精度なマスクMSKを提供することができる。
なお本実施の形態を応用し、たとえば実施の形態4においてレイヤ内のデータにシュリンク領域または非シュリンク領域を認識するためのデータを重畳させているが、そのようにする代わりに、単一のセル内のデータにシュリンク領域または非シュリンク領域を認識するためのデータを重畳させてもよい。
(実施の形態6)
実施の形態1〜2のマスクMSKの第4の製造方法は以下のとおりである。ここでも特に、CAD上における設計(レイアウト)の手法について述べる。
図19および図20を参照して、本実施の形態においては、たとえば単一のレイヤ内に、有効画素形成用領域の画素用パターンPTN1mを形成するためのデータと、基準用パターン形成用領域の非画素用パターンPTN2mを形成するためのデータとが混在している。そしてそれぞれのデータがマスクMSKの基板SB上において描画されるべき位置の座標が決められている。
本実施の形態においては、有効画素形成用領域の画素用パターンPTN1mを描画するための第1のデータ(シュリンク領域のデータ)と、基準用パターン形成用領域の非画素用パターンPTN2mを描画するための第2のデータ(非シュリンク領域のデータ)とを、それぞれのデータが描画される位置の座標により識別する。そしてシュリンク領域のデータのみ、非シュリンク領域用のデータに対してシュリンクするよう制御されたうえで描画される。
たとえば図19および図20に示すように、当該レイヤがマスクMSKのx1≦x≦x2でありかつy1≦y≦y2である座標範囲内に描画される場合には、これはシュリンク領域内に描画されるため、その元のデータは第1のデータ(シュリンク領域のデータ)であるといえる。また当該レイヤがマスクMSKの上記の座標範囲外に描画される場合には、その元のデータは第2のデータ(非シュリンク領域のデータ)であるといえる。
すなわち実施の形態4においては各データに重畳された識別データによりシュリンク領域のデータか否かを識別するのに対し、本実施の形態においては各データが描画される位置の座標を識別することによりシュリンク領域のデータか否かを識別する。
以上の点において本実施の形態は、上記の実施の形態4と異なっており、他の構成要素などは実施の形態4と同様であるため、その説明を省略する。
次に、図21を参照しながら、本実施の形態のマスクMSKの製造方法(CADを用いた設計手法)について説明する。
図21を参照して、まずマスク用の基板SBが準備される(S00)。
次に図21に示すように、マスク用の基板SBにおいて、有効画素形成用領域(シュリンク領域)と基準用パターン形成用領域(非シュリンク領域)との座標の範囲が特定される(S10)。ここでは上記のように、x1≦x≦x2でありかつy1≦y≦y2である座標範囲内がシュリンク領域であり、それ以外の座標範囲が非シュリンク領域であると特定される。
次に、有効画素形成用領域(シュリンク領域)に画素用パターンPTN1mを描画するための第1のデータと、基準用パターン形成用領域(非シュリンク領域)に非画素用パターンPTN2mを描画するための第2のデータとが描かれるための、たとえば単一のレイヤが準備される(S20)。この工程は図15の工程(S10)と同様である。
次に、工程(S20)において準備されたレイヤに描かれる、上記の第1のデータと第2のデータとが準備される(S30)。この工程は図15の工程(S20)と同様である。
以下、たとえば実施の形態3(図12)の工程(S40)、(S41)、(S50)と同様の処理により、マスク用基板への描画がなされる(S40〜S50)。このとき、座標の範囲を識別しながら、シュリンク領域または非シュリンク領域のいずれの領域のデータであるかを識別し、シュリンク領域のデータのみシュリンクしながら描画される。
本実施の形態のようにシュリンク領域と非シュリンク領域との座標の範囲を特定してこれを識別させることによっても、他の実施の形態と同様に、実際のマスクMSKの基板SBへの描画の際にシュリンク領域のデータのみを非シュリンク領域のデータに対してシュリンクさせることができる。その結果、実施の形態1〜2に示す高精度なマスクMSKを提供することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
上述した実施の形態と一部重複する部分もあるが、実施の形態に記載された内容の一部を以下に記載する。
(1)マスクの製造方法は、主表面を有する基板を準備する工程を備える。基板の主表面のうち、画素を構成する画素構成部材を形成するための画素用パターンが形成される有効画素形成用領域に画素用パターンを描画するための第1のデータを準備する工程を備える。基板の主表面のうち、有効画素形成用領域を取り囲み、有効画素形成用領域において画素用パターンが本来配置される基準位置を示すための基準用パターンが形成される基準用パターン形成用領域に基準用パターンを描画するための第2のデータを準備する工程を備える。有効画素形成用領域と、基準用パターン形成用領域とを識別するための識別データを準備する工程を備える。第1のデータに識別データを重畳させた状態で、第1のデータを用いて有効画素形成用領域に画素用パターンを、基準位置よりも有効画素形成用領域の中央側にずれるように描画する工程を備える。第2のデータを用いて基準用パターン形成用領域に基準用パターンを描画する工程を備える。
(2)マスクの製造方法は、主表面を有する基板を準備する工程を備える。基板の主表面のうち、画素を構成する画素構成部材を形成するための画素用パターンが形成される有効画素形成用領域に画素用パターンを描画するための、第1のセルに描かれた第1のデータを準備する工程を備える。基板の主表面のうち、有効画素形成用領域を取り囲み、有効画素形成用領域において画素用パターンが本来配置される基準位置を示すための基準用パターンが形成される基準用パターン形成用領域に基準用パターンを描画するための、第1のセルとは異なる第2のセルに描かれた第2のデータを準備する工程を備える。第1のデータを用いて有効画素形成用領域に画素用パターンを、基準位置よりも有効画素形成用領域の中央側にずれるように描画する工程を備える。第2のデータを用いて基準用パターン形成用領域に基準用パターンを描画する工程を備える。第1のセルと第2のセルとは同一のレイヤで描かれる。
(3)マスクの製造方法は、主表面を有する基板を準備する工程を備える。基板の主表面のうち、画素を構成する画素構成部材を形成するための画素用パターンが形成される有効画素形成用領域と、基板の主表面のうち、有効画素形成用領域を取り囲み、有効画素形成用領域において画素用パターンが本来配置される基準位置を示すための基準用パターンが形成される基準用パターン形成用領域との、基板の主表面における座標の範囲を特定する工程を備える。有効画素形成用領域に画素用パターンを描画するための第1のデータと、基準用パターン形成用領域に基準用パターンを描画するための第2のデータとを準備する工程を備える。座標の範囲を識別しながら、第1のデータを用いて有効画素形成用領域に画素用パターンを、基準位置よりも有効画素形成用領域の中央側にずれるように描画する工程を備える。座標の範囲を識別しながら、第2のデータを用いて基準用パターン形成用領域に基準用パターンを描画する工程を備える。
B1c,B2c,B3c,B4c,BL1c,BL2c,BL3c,BL4c,BL1m,BL2m,BL3m,BL4m 境界線、CE1,CE2 セル、CHP 半導体チップ、DMc ダミー構造、DMm ダミー形成用パターン、LNS レンズ、LYR1 シュリンク領域のレイヤ、LYR2 非シュリンク領域のレイヤ、MSK マスク、PD フォトダイオード、PTN1,PTN11,PTN12,PTN13,PTN14,PTN15,PTN16,PTN17,PTN18 画素用データ、PTN2 非画素用データ、PTN21,PTN22,PTN23,PTN24,PTN25,PTN26,PTN27,PTN28 基準用データ、PTN1c 画素構成部材、PTN2c 非画素構成部材、PTN21c,PTN22c,PTN23c,PTN24c,PTN25c,PTN26c,PTN27c,PTN28c 基準部、PTN1m,PTN11m,PTN12m,PTN13m,PTN14m,PTN15m,PTN16m,PTN17m,PTN18m 画素用パターン、PTN2m 非画素用パターン、PTN21m,PTN22m,PTN23m,PTN24m,PTN25m,PTN26m,PTN27m,PTN28m 基準用パターン、SB 基板、SUB 半導体基板。

Claims (8)

  1. 主表面を有する基板と、
    前記基板の前記主表面に配置された矩形の平面形状を有する有効画素形成用領域と、
    前記有効画素形成用領域の周囲に配置された基準用パターン形成用領域とを備え、
    前記有効画素形成用領域には、画素を形成するための複数の画素用パターンが配置され、
    前記基準用パターン形成用領域には、前記有効画素形成用領域の外縁を構成する4辺のうち、第1方向に延在する第1辺と前記第1方向に垂直な第2方向に延在する第2辺とにそれぞれ対向するように、前記有効画素形成用領域の中央を中心として対称に2か所ずつ、前記複数の画素用パターンが本来配置される基準位置を示すように基準用パターンが配置され、
    前記複数の画素用パターンは、前記基準位置よりも前記有効画素形成用領域の中央側にずれるように配置される、マスク。
  2. 前記基準用パターン形成用領域には、前記第1辺に対向する第3辺と前記第2辺に対向する第4辺とにそれぞれ対向するように、前記有効画素形成用領域の中央を中心として対称に2か所ずつ、前記複数の画素用パターンが本来配置される基準位置を示すように前記基準用パターンがさらに配置される、請求項1に記載のマスク。
  3. 前記基準用パターン形成用領域において、前記基準用パターンの周囲に、前記基準用パターンと間隔をあけてダミー形成用パターンが形成される、請求項1に記載のマスク。
  4. 前記第1辺に対向する前記基準用パターンは、前記第2方向に対称な平面形状を有し、前記第2辺に対向する前記基準用パターンは、前記第1方向に対称な平面形状を有する、請求項1に記載のマスク。
  5. 主表面を有する半導体基板と、
    前記半導体基板の前記主表面に配置された矩形の平面形状を有する有効画素領域と、
    前記有効画素領域の周囲に配置された基準部配置領域とを備え、
    前記有効画素領域には、複数の画素が配置され、
    前記基準部配置領域には、前記有効画素領域の外縁を構成する4辺のうち、第1方向に延在する第1辺と前記第1方向に垂直な第2方向に延在する第2辺とにそれぞれ対向するように、前記有効画素領域の中央を中心として対称に2か所ずつ、前記複数の画素が本来配置される基準位置を示すように基準部が配置され、
    前記複数の画素は、前記基準位置よりも前記有効画素領域の中央側にずれるように配置される、半導体装置。
  6. 前記基準部配置領域には、前記第1辺に対向する第3辺と前記第2辺に対向する第4辺とにそれぞれ対向するように、前記有効画素領域の中央を中心として対称に2か所ずつ、前記複数の画素が本来配置される基準位置を示すように前記基準部がさらに配置される、請求項5に記載の半導体装置。
  7. 前記基準部配置領域において、前記基準部の周囲に、前記基準部と間隔をあけてダミー構造が形成されている、請求項5に記載の半導体装置。
  8. 前記第1辺に対向する前記基準部は、前記第2方向に対称な平面形状を有し、前記第2辺に対向する前記基準部は、前記第1方向に対称な平面形状を有する、請求項5に記載の半導体装置。
JP2017018261A 2017-02-03 2017-02-03 マスクおよび半導体装置 Active JP6362716B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017018261A JP6362716B2 (ja) 2017-02-03 2017-02-03 マスクおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017018261A JP6362716B2 (ja) 2017-02-03 2017-02-03 マスクおよび半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012258646A Division JP2014107383A (ja) 2012-11-27 2012-11-27 マスクおよびその製造方法、ならびに半導体装置

Publications (2)

Publication Number Publication Date
JP2017083906A JP2017083906A (ja) 2017-05-18
JP6362716B2 true JP6362716B2 (ja) 2018-07-25

Family

ID=58713149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017018261A Active JP6362716B2 (ja) 2017-02-03 2017-02-03 マスクおよび半導体装置

Country Status (1)

Country Link
JP (1) JP6362716B2 (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01186617A (ja) * 1988-01-14 1989-07-26 Seiko Epson Corp 半導体装置
JP2988393B2 (ja) * 1996-08-29 1999-12-13 日本電気株式会社 露光方法
JPH10274855A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp レチクルおよびそれによって転写されたパターンならびに補正方法
JP4326088B2 (ja) * 1999-11-05 2009-09-02 富士通マイクロエレクトロニクス株式会社 描画パターン検査方法
JP2001201844A (ja) * 2000-01-21 2001-07-27 Hitachi Ltd 半導体集積回路装置の製造方法およびフォトマスクの製造方法
WO2001097096A1 (en) * 2000-06-13 2001-12-20 Mentor Graphics Corporation Integrated verification and manufacturability tool
JP2006145563A (ja) * 2004-11-16 2006-06-08 Sony Corp パターン形成方法及び装置
JP2008103472A (ja) * 2006-10-18 2008-05-01 Sony Corp 固体撮像素子及び撮像装置
JP5023653B2 (ja) * 2006-10-19 2012-09-12 富士通セミコンダクター株式会社 露光用マスク、電子装置の製造方法、及び露光用マスクの検査方法
JP2009026045A (ja) * 2007-07-19 2009-02-05 Toshiba Corp 半導体集積回路のレイアウト作成装置および半導体集積回路の製造方法
JP2010060937A (ja) * 2008-09-04 2010-03-18 Nikon Corp フォトマスクセット、フォトマスク、デバイスの製造方法、並びに、測定方法及びその装置
JP2010113185A (ja) * 2008-11-07 2010-05-20 Sony Corp 露光用マスクおよびプロセス評価方法

Also Published As

Publication number Publication date
JP2017083906A (ja) 2017-05-18

Similar Documents

Publication Publication Date Title
CN108321143B (zh) 掩模及其制造方法、半导体装置
WO2013021985A1 (ja) 露光装置用のアライメント装置及びアライメントマーク
KR102633183B1 (ko) 포토리소그래피 마스크의 정렬 방법 및 반도체 재료의 웨이퍼에서 집적 회로를 제조하기 위한 대응 공정 방법
CN105828000A (zh) 固态图像传感器和照相机
US20160071255A1 (en) Methods for measuring overlays
CN105280655A (zh) 光电转换装置与成像系统
CN108681142A (zh) 一种显示面板的制作方法
CN104570170A (zh) 光学元件阵列、光电转换装置以及图像拾取系统
TWI484236B (zh) 影像感測器
CN105319622A (zh) 光学元件阵列和包括该阵列的固态成像装置
TWI547918B (zh) 面板裝置及其檢測方法
JP6362716B2 (ja) マスクおよび半導体装置
JP6222989B2 (ja) 電子装置の製造方法
US10481196B2 (en) Image sensor with test region
CN105301677A (zh) 光掩模、光学元件阵列的制造方法、光学元件阵列
CN114256209A (zh) 一种大尺寸芯片设计版图结构
JP2008085007A (ja) 多層ウェハ、その製造方法、およびその検査装置
JP2012114270A (ja) 半導体チップの製造方法
JP2002334974A (ja) 固体撮像装置及びその製造方法
CN102034736B (zh) 接触孔的光刻方法
US20090152661A1 (en) Image sensor and method for manufacturing the same
JPH04162670A (ja) 固体撮像素子の製造方法
WO2023032851A1 (ja) マーカ、検出装置、及び、検出方法
TWI401529B (zh) 光罩上的對位標尺及應用對位標尺的遮蔽件位置確認方法
JPWO2022180722A5 (ja)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180626

R150 Certificate of patent or registration of utility model

Ref document number: 6362716

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150