JP2012114270A - 半導体チップの製造方法 - Google Patents

半導体チップの製造方法 Download PDF

Info

Publication number
JP2012114270A
JP2012114270A JP2010262400A JP2010262400A JP2012114270A JP 2012114270 A JP2012114270 A JP 2012114270A JP 2010262400 A JP2010262400 A JP 2010262400A JP 2010262400 A JP2010262400 A JP 2010262400A JP 2012114270 A JP2012114270 A JP 2012114270A
Authority
JP
Japan
Prior art keywords
pattern
mask
main
region
peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010262400A
Other languages
English (en)
Inventor
Norifumi Ishinuki
法文 石貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010262400A priority Critical patent/JP2012114270A/ja
Publication of JP2012114270A publication Critical patent/JP2012114270A/ja
Pending legal-status Critical Current

Links

Abstract

【課題】本発明は、メインパターン領域内にマーク類を形成することなく、N×Nショットのサイズの半導体チップを製造することが可能な、半導体チップの製造方法の提供を目的とする。
【解決手段】本発明は、チップ領域5の寸法がイメージフィールドよりも大きい半導体チップの製造方法であって、(a)メインパターン5aを形成するメインマスク1と、周辺パターン5bの中でメインパターン5aの上下に位置する部分を形成する上下マスク2と、周辺パターン5bの中でメインパターン5aの左右に位置する部分を形成する左右マスク3と、周辺パターン5bの中でメインパターン5aの角部に位置する部分を形成する隅マスク4を準備する工程と、(b)メインマスク1、上下マスク2、左右マスク3、隅マスク4を組み合わせてチップ領域5を含むショット配列を形成する工程と、(c)当該ショット配列に従いマスク毎に露光する工程とを備える。
【選択図】図2

Description

この発明は、大面積の半導体チップの製造方法に関する。
35mmフルサイズのイメージセンサ(チップサイズが露光装置におけるイメージフィールド以上であるチップ)が搭載されたデジタル一眼レフカメラに代表されるように、近年、半導体チップの分野では複数のマスクを用いた繋ぎ露光によって、露光装置のイメージフィールド以上のサイズのチップを製造する技術が盛んに開発・研究されている。
例えば、特許文献1では、チップ中央用と周辺用の2組のマスクを用いて繋ぎ露光することにより、イメージフィールド以上のチップを製造する技術が開示されている。レイヤー間のパターン合わせに必要なマーク類はチップの両端に設けられている。
また、特許文献2では、チップ中央(画素)用、周辺左側用、周辺右側用の3組のマスクを用いて繋ぎ露光することにより、イメージフィールド以上のチップを製造する技術が開示されている。レイヤー間のパターン合わせに必要なマーク類は、チップ内の画素領域の外周に設けられている。
特開平2−5568号公報 特開2003−249640号公報
露光装置のイメージフィールド以上のサイズのチップを上述のような繋ぎ露光で作成する場合、レイヤー間や同一レイヤーにおけるパターン合わせを高精度で実施するためには、複数のマーク類を各ショット領域の外周部分、例えば4隅に配置するのが一般的である。そのため、チップサイズがN×Nショット(Nは複数)のサイズになると、メインパターン領域(イメージセンサであれば画素領域)にマーク類が入りこんでしまうため、チップサイズは最大でも1×Nショットに制限されてしまう。
そこで、本発明は上述の問題点に鑑み、メインパターン領域内にマーク類を形成することなく、N×Nショットのサイズの半導体チップを製造することが可能な、半導体チップの製造方法の提供を目的とする。
本発明の半導体チップの製造方法は、矩形のメインパターンと前記メインパターンを囲う周辺パターンとで構成されるチップ領域を備え、前記チップ領域の寸法が露光装置のイメージフィールドの寸法よりも大きい半導体チップの製造方法であって、(a)前記メインパターンを形成するメインマスクと、前記周辺パターンの中で、前記メインパターンの上下に位置する部分を形成する上下マスクと、前記周辺パターンの中で、前記メインパターンの左右に位置する部分を形成する左右マスクと、前記周辺パターンの中で、前記メインパターンの角部に位置する部分を形成する隅マスクを準備する工程と、(b)前記メインマスク、前記上下マスク、前記左右マスク、前記隅マスクを組み合わせて前記チップ領域を含むショット配列を形成する工程と、(c)前記ショット配列に従い、前記マスク毎に露光する工程とを備える。
本発明の半導体チップの製造方法は、メインマスク、上下マスク、左右マスク、隅マスクを組み合わせることにより、N×Nショットのサイズの半導体チップを製造することが可能であり、35mmサイズ以上の中判や大判カメラに対応したフルサイズのイメージセンサも製造可能となる。
本発明の半導体チップの製造方法に用いるマスクを示す平面図である。 製品チップ領域を形成するショット配列を示す平面図である。 メインマスクの構成を示す平面図である。 製品チップ領域と合わせ確認領域を分離して形成するショット配列を示す平面図である。 製品チップ領域を形成するメインマスクの露光におけるマスクブラインドを説明する平面図である。 合わせ確認領域を形成するメインマスクの露光におけるマスクブラインドを説明する平面図である。 本発明の変形例に係るショット配列を示す平面図である。 パターン合わせずれ検査マークの具体例を示す図である。 パターン合わせずれ検査マークの具体例を示す図である。 パターン合わせずれ検査マークの具体例を示す図である。
(実施の形態1)
<構成>
図1に、本発明の半導体チップの製造方法において用いる4種類のマスク1〜4を示す。半導体チップは矩形のメインパターン5aと、メインパターン5aを囲う周辺パターン5bとを含む(図2右図参照)。メインパターン5aを形成するためのメインマスク1、周辺パターン5bのメインパターン5aの左右に位置する領域を形成するための左右マスク2、周辺パターン5bのメインパターン5aの上下に位置する領域を形成するための上下マスク3、周辺パターン5bのメインパターン5aの角部(隅)に位置する領域を形成するための隅マスク4が存在する。これらのマスク1〜4は正方形であり、露光装置のイメージフィールドに対応したサイズである。メインマスク1は全面がメインパターン5aを形成するための領域である。左右マスク2は、左端と右端の領域が周辺パターン5bを形成するための領域である。上下マスク3は、上端と下端の領域が周辺パターン5bを形成するための領域である。隅マスク4は、4隅の正方形領域が周辺パターン5bを形成するための領域である。
これら4種類のマスク1〜4を用いた大面積の半導体チップの作成例を図2に示す。図2の左図は、マスク1〜4を組み合わせたショット配列の例である。複数のメインマスク1を中央に配置して矩形のメインパターン5aを形成し、メインマスク1の上下、左右に上下マスク3、左右マスク2を夫々配置し、メインパターン5aの角部には隅マスク4を配置する。このようなマスク配列に従って繋ぎ露光を行うことにより、大面積の製品チップ領域5が生成される。図2の右図に示すように、製品チップ領域5はメインパターン5aとその周囲の周辺パターン5bとで構成される。例えば製品チップ領域5がイメージセンサである場合、メインパターン5aは画素部に相当する。
<マーク類>
図3(a)に、メインマスク1の詳細を示す。図1では、メインマスク1の全面がメインパターンを形成する領域であると示したが、メインマスク1については、メインパターン5aを形成するパターン領域1aと、パターン領域1aを囲う周辺領域1bを含むものとする。そして、パターン領域1aから所定間隔(スリット)を介した周辺領域1b上にパターン合わせずれ検査マーク6aと露光装置のためのアライメントマーク6bが設けられる。ここでパターン合わせずれ検査マーク6aとは、レイヤー間及び同一レイヤーでのマスクパターン合わせのずれを検査するためのマークのことであり、詳細は後述する。
露光装置はアライメントマーク6bをレーザーやCCDカメラを用いて認識することにより、ウエハ上のパターン位置を把握し、その情報を元に露光を行う。
パターン合わせずれ検査マーク6aはパターン領域1aの4隅に設けられる。図3では、パターン領域1aの一つの隅に対して、パターン領域1aの各辺に沿った位置と、正方形であるパターン領域1aの対角線を延長した位置の計3箇所にパターン合わせずれ検査マーク6aの集団が設けられた様子を示しており、これら3集団のパターン合わせずれ検査マーク6aがパターン領域1aの4隅に配置されるので、計12集団のパターン合わせずれ検査マーク6aが1つのメインマスク1に配置されることになる。また、露光装置用のアライメントマーク6bは、パターン領域1aの4辺のうちの隣接する2辺に配置されているが、配置箇所や配置個数はこれに限定されない。なお、パターン合わせずれ検査マーク6aとパターン領域1aとの間隔は、アライメントマーク6bとパターン領域1aとの間隔とは異なってもいても良い。また、パターン領域1aは正方形に限定されず、長方形など他の形状であっても良い。
図3のメインマスク1及び図1のマスク2〜4を用いたショット配列の例を図4に示す。図4のショット配列では、マスク1〜4の組み合わせにより、4つの製品チップ領域5と、製品チップ領域5の上下左右に6つの合わせ確認領域8が形成されている。
マスク1は、周辺パターン1bの一定領域をマスクブラインドして露光される。製品チップ領域5(図5の左図)を形成する場合は、図5の右図に示すように、周辺領域1bが全てマスキングされて露光される。これにより、図5の左図に示すように、製品チップ領域5ではメインパターン5a内にマーク類が一切形成されない。一方、合わせ確認領域8を形成する場合は、図6の右図に示すように、パターン合わせずれ検査マーク6aおよび露光装置用アライメントマーク6bを残すよう開口を拡げてマスクブラインドし、露光を行う。これにより、図6の左図に示すように、合わせ確認領域8の周辺パターン5bにはパターン合わせずれ検査マーク6a等のマーク類が形成される。
図4の拡大図に示すように、1×1ショットのサイズの合わせ確認領域8ではパターン合わせずれ検査マーク6a等のマーク類が形成されており、合わせ確認領域8のマーク類を用いてレイヤー間や同一レイヤーにおいてパターンがずれているか否かの検査を行う。一方、製品チップ領域5では上記のマーク類を形成しないため、パターン領域1aにマーク類が入り込むことなくN×Nショットのサイズの製品チップ領域を形成することが可能である。
すなわち、製品チップ領域5におけるメインパターン5aにパターン合わせずれ検査マーク6aを形成しなくても、合わせ確認領域8にて各種パターン合わせずれ検査が実施可能である。また、メインパターン5a領域においては、ショットとショット繋ぎ目が発生するが、ずれ量としては露光装置のステージ精度に依存するため、比較的高精度でつなぎ合わせることが可能である。
パターン合わせずれ検査の具体例を以下に示す。パターン合わせずれ検査マーク6aは、例えば図8に示すインナーマーク6aiとアウターマーク6aoからなり、インナーマーク6aiとアウターマーク6aoの重なり間隔を検査装置で計測することにより、ずれ量を算出する。
同一レイヤーにおいて隣り合うマスク(Aマスク、Bマスク)のパターン合わせずれ検査を行う場合には、図9に示すようにAマスクにインナーマーク6ai、Bマスクにアウターマーク6aoを配置する。そして、両マーク6ai,6aoが重なるようにAマスクとBマスクを配置し、両マーク6ai,6aoの間隔を測定することにより、マスク間のパターンずれ量を測定する。
また、図10に示すように、レイヤー間でパターン合わせずれ検査を行う場合は、上層マスクにインナーマスク6ai、下層マスクにアウターマスク6aoを配置することにより、レイヤー間のパターンずれ量が測定可能である。
検査の結果、ずれ量が規格値を超えている場合にはパターン形成をやり直す。
<変形例>
図4では、ショット配列において4つの製品チップ領域5の寸法を同一にしたが、マスク1〜4の組み合わせにより、サイズが異なる複数の製品チップ領域5を同一ウエハ上に形成することも可能である。図7にそのショット配列を示す。これにより、チップサイズが異なる複数の製品チップを同一ウエハ上に製造することができる。
<効果>
本実施の形態の半導体チップの製造方法は、矩形のメインパターン5aと前記メインパターンを囲う周辺パターン5bとで構成されるチップ領域5,8を備え、チップ領域5,8の寸法が露光装置のイメージフィールドの寸法よりも大きい半導体チップの製造方法であって、(a)メインパターン5aを形成するメインマスク1と、周辺パターン5bの中で、メインパターン5aの上下に位置する部分を形成する上下マスク2と、周辺パターン5bの中で、メインパターン5aの左右に位置する部分を形成する左右マスク3と、周辺パターン5bの中で、メインパターン5aの角部に位置する部分を形成する隅マスク4を準備する工程と、(b)メインマスク1、上下マスク2、左右マスク3、隅マスク4を組み合わせてチップ領域5,8を含むショット配列を形成する工程と、(c)前記ショット配列に従い、各マスク1〜4毎に露光する工程とを備えるので、露光装置のイメージフィールドの寸法よりも大きい半導体チップを製造することが可能である。
また、工程(a)において、パターンを形成するパターン領域1aと、パターン領域1aを囲う周辺領域1bとで構成され、パターン領域1aから所定間隔を介した周辺領域1b上に、レイヤー間および同一レイヤーにおけるマスク間の位置合わせを行うパターン合わせずれ検査マーク6aと、露光装置用のアライメントマーク6bが形成されたメインマスク1を準備する。パターン領域1a外にある程度の間隔を空けてマークを配置することで、マスクブラインドによりマーク類をウエハ上に形成する場合としない場合を選択することができる。
さらに、工程(b)において、同一ウエハ上で製品チップ領域5と合わせ確認領域8を分離してショット配列を形成し、工程(c)において、製品チップ領域5ではメインマスク1の周辺領域1bを全てブラインドして露光し、合わせ確認領域8ではメインマスク1の周辺領域1bを、マーク類を残してブラインドして露光するので、製品チップ領域5におけるメインパターン5aにマーク類を形成することなく、合わせ確認領域8にて各種パターン合わせずれ検査を実施することが出来る。
また、工程(b)において、寸法の異なる複数の製品チップ領域5を含むショット配列を形成することにより、チップサイズが異なる複数の製品チップを同一ウエハ上に製造することが可能である。
1 メインマスク、1a パターン領域、1b 周辺領域、2 左右マスク、3 上下マスク、4 隅マスク、5 製品チップ領域、5a メインパターン、5b 周辺パターン、6a パターン合わせずれ検査マーク、6b アライメントマーク、7 マスクブラインド領域、8 合わせ確認領域。

Claims (4)

  1. 矩形のメインパターンと前記メインパターンを囲う周辺パターンとで構成されるチップ領域を備え、前記チップ領域の寸法が露光装置のイメージフィールドの寸法よりも大きい半導体チップの製造方法であって、
    (a)前記メインパターンを形成するメインマスクと、前記周辺パターンの中で、前記メインパターンの上下に位置する部分を形成する上下マスクと、前記周辺パターンの中で、前記メインパターンの左右に位置する部分を形成する左右マスクと、前記周辺パターンの中で、前記メインパターンの角部に位置する部分を形成する隅マスクを準備する工程と、
    (b)前記メインマスク、前記上下マスク、前記左右マスク、前記隅マスクを組み合わせて前記チップ領域を含むショット配列を形成する工程と、
    (c)前記ショット配列に従い、前記マスク毎に露光する工程と
    を備える半導体チップの製造方法。
  2. 前記工程(a)は、パターンを形成するパターン領域と、前記パターン領域を囲う周辺領域とで構成され、前記パターン領域から所定間隔を介した前記周辺領域上に、レイヤー間および同一レイヤーにおけるマスク間の位置合わせずれ検査を行うパターン合わせずれ検査マークと、露光装置用のアライメントマークが形成された前記メインマスクを準備する工程である、
    請求項1に記載の半導体チップの製造方法。
  3. 前記工程(b)は、同一ウエハ上で製品チップ領域と合わせ確認領域を分離してショット配列を形成する工程であり、
    前記工程(c)は、前記製品チップ領域では前記メインマスクの周辺領域を全てブラインドして露光し、前記合わせ確認領域では前記メインマスクの周辺領域を、前記マークを残してブラインドして露光する工程である、
    請求項2に記載の半導体チップの製造方法。
  4. 前記工程(b)は、寸法の異なる複数の前記製品チップ領域を含むショット配列を形成する工程である、
    請求項3に記載の半導体チップの製造方法。
JP2010262400A 2010-11-25 2010-11-25 半導体チップの製造方法 Pending JP2012114270A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010262400A JP2012114270A (ja) 2010-11-25 2010-11-25 半導体チップの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010262400A JP2012114270A (ja) 2010-11-25 2010-11-25 半導体チップの製造方法

Publications (1)

Publication Number Publication Date
JP2012114270A true JP2012114270A (ja) 2012-06-14

Family

ID=46498154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010262400A Pending JP2012114270A (ja) 2010-11-25 2010-11-25 半導体チップの製造方法

Country Status (1)

Country Link
JP (1) JP2012114270A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103412468A (zh) * 2013-08-27 2013-11-27 中国电子科技集团公司第四十四研究所 光刻大尺寸ccd芯片拼接曝光方法
EP3451062A4 (en) * 2016-05-18 2019-06-05 Towerjazz Panasonic Semiconductor Co., Ltd. SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
JP2020098285A (ja) * 2018-12-18 2020-06-25 キヤノン株式会社 決定方法、露光方法、露光装置、および物品製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62271428A (ja) * 1986-05-20 1987-11-25 Toshiba Corp 投影露光方法及び投影露光装置
JPH022606A (ja) * 1988-06-15 1990-01-08 Nec Corp 半導体装置の製造方法
JPH025568A (ja) * 1988-02-11 1990-01-10 Eev Ltd イメージ装置の製作方法
JPH0737801A (ja) * 1993-07-21 1995-02-07 Nikon Corp 露光パターンの分割方法
JPH1138638A (ja) * 1997-07-23 1999-02-12 Fujitsu Ltd 露光方法及び装置、並びに液晶表示装置
JPH11220116A (ja) * 1998-01-30 1999-08-10 Nikon Corp 半導体装置及びその製造方法
JP2006310446A (ja) * 2005-04-27 2006-11-09 Canon Inc 半導体装置の製造方法、および露光装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62271428A (ja) * 1986-05-20 1987-11-25 Toshiba Corp 投影露光方法及び投影露光装置
JPH025568A (ja) * 1988-02-11 1990-01-10 Eev Ltd イメージ装置の製作方法
JPH022606A (ja) * 1988-06-15 1990-01-08 Nec Corp 半導体装置の製造方法
JPH0737801A (ja) * 1993-07-21 1995-02-07 Nikon Corp 露光パターンの分割方法
JPH1138638A (ja) * 1997-07-23 1999-02-12 Fujitsu Ltd 露光方法及び装置、並びに液晶表示装置
JPH11220116A (ja) * 1998-01-30 1999-08-10 Nikon Corp 半導体装置及びその製造方法
JP2006310446A (ja) * 2005-04-27 2006-11-09 Canon Inc 半導体装置の製造方法、および露光装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103412468A (zh) * 2013-08-27 2013-11-27 中国电子科技集团公司第四十四研究所 光刻大尺寸ccd芯片拼接曝光方法
EP3451062A4 (en) * 2016-05-18 2019-06-05 Towerjazz Panasonic Semiconductor Co., Ltd. SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
JP2020098285A (ja) * 2018-12-18 2020-06-25 キヤノン株式会社 決定方法、露光方法、露光装置、および物品製造方法
CN111338186A (zh) * 2018-12-18 2020-06-26 佳能株式会社 决定方法、曝光方法、曝光装置以及物品制造方法
KR20200075742A (ko) * 2018-12-18 2020-06-26 캐논 가부시끼가이샤 결정 방법, 노광 방법, 노광 장치, 및 물품제조 방법
JP7240166B2 (ja) 2018-12-18 2023-03-15 キヤノン株式会社 決定方法、露光方法、露光装置、および物品製造方法
CN111338186B (zh) * 2018-12-18 2023-05-12 佳能株式会社 决定方法、曝光方法、曝光装置以及物品制造方法
TWI803710B (zh) * 2018-12-18 2023-06-01 日商佳能股份有限公司 決定方法、曝光方法、曝光裝置及物品製造方法
KR102649936B1 (ko) * 2018-12-18 2024-03-22 캐논 가부시끼가이샤 결정 방법, 노광 방법, 노광 장치, 및 물품제조 방법

Similar Documents

Publication Publication Date Title
JP7249994B2 (ja) フォトリソグラフィマスクを整列させる方法及び半導体材料のウェファの集積回路を製造する対応する工程
US9024457B2 (en) Semiconductor device and method for manufacturing the same
EP2622413B1 (en) Production methods using two exposure tools and adjacent exposures
JP5792431B2 (ja) 半導体装置の製造方法
TW201543175A (zh) 計量圖案佈局及其使用方法
US20210231840A1 (en) Method for forming micro-lens array and photomask therefor
JP2006310446A (ja) 半導体装置の製造方法、および露光装置
US20060115743A1 (en) Reticle and method of fabricating semiconductor device
TWI434135B (zh) 光罩及利用該光罩形成疊對標記之方法
JP2012114270A (ja) 半導体チップの製造方法
JP2008277463A (ja) 半導体装置の製造方法、露光方法、パターン補正方法および半導体装置
JP2019035874A (ja) 半導体装置の製造方法
JP2013084743A (ja) 半導体装置及びその製造方法
JP4976210B2 (ja) 露光方法およびイメージセンサの製造方法
KR100655080B1 (ko) 오버레이 계측설비 및 그의 오버레이 계측방법
JP2006253463A (ja) カラーフィルタの製造方法及び固体撮像素子
JP2010060937A (ja) フォトマスクセット、フォトマスク、デバイスの製造方法、並びに、測定方法及びその装置
JP2010066486A (ja) 大型lcos表示素子及びその製造方法
JP2015206927A (ja) フォトマスク及び半導体装置の製造方法
JP2005084379A (ja) フォトマスクおよび半導体装置の製造方法
JP2007310048A (ja) フォトマスク、ウエハおよび半導体チップ
JP2017021263A (ja) レチクル、及び、半導体装置の製造方法
JP2006093417A (ja) パターン形成方法およびこれを用いた固体撮像素子の製造方法
JP2006203032A (ja) 素子の製造方法
JP2004172196A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140401