JPH11220116A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 縮小投影型露光装置の露光エリアより大きい
チップサイズの半導体装置を画面合成法を用いて製造し
た場合でも、画面合成の繋ぎ目の影響を抑制できる半導
体装置及びその製造方法を提供する。 【解決手段】 本発明は、半導体基板上に形成された周
期的構造をなす領域である受光部とそれ以外の領域であ
る周辺回路部とを有する半導体装置を製造する製造方法
であって、該受光部全体のパターンデータ３５ａを備え
た第１のフォトマスクにより該半導体基板を露光する工
程と、該周辺回路部の少なくとも一部に相当するパター
ンデータ３７ａ，３９ａを備えた第２のフォトマスクに
より該半導体基板を露光する工程と、を具備することを
特徴とする。従って、画面合成の繋ぎ目の影響を抑制で
きる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係わり、特に、複数のレチクルを用いて画
面合成により作製される周期的構造をなすアナログ変換
回路を含む大面積の半導体装置及びその製造方法に関す
る。

【０００２】

【従来の技術】周期的構造をなすアナログ変換回路を含
む代表的な半導体装置としては固体撮像素子が知られて
いる。固体撮像素子は受光部を有しており、その受光部
は単位画素が周期的に配列された構造になっている。そ
の単位画素に入射した光は信号電荷に変換され、アナロ
グ電気信号として単位画素から固体撮像素子内部の出力
回路部へ読み出される。

【０００３】固体撮像素子の解像度を向上するには、よ
り多くの画素を受光部内に配置するために画素サイズを
縮小することが考えられる。しかし、感度あるいは光学
系からの制約により画素サイズの縮小には限界があり、
解像度向上には固体撮像素子の受光部を大面積化するこ
とが重要な条件であることが明らかになってきた。これ
については、例えば１９９７年映像情報メディア学会年
次大会講演予稿集の３８５頁〜３８８頁に掲載された
「超高精細映像入力デバイスの現状と動向」及び同予稿
集の３８９頁〜３９２頁に掲載された「超高精細映像入
力システム」で指摘されている。

【０００４】図５は、大面積の固体撮像素子のチップ構
造を示す平面図である。この固体撮像素子３０は受光部
１を有し、この受光部１の周囲には周辺回路部２が形成
されている。

【０００５】図６は、図５に示す固体撮像素子の製造方
法（従来の半導体装置の製造方法）を説明する平面図で
ある。この固体撮像素子３０のチップサイズは縮小投影
型露光装置の露光エリアより大きい。従って、この固体
撮像素子３０を作製する際、画面合成法が用いられる。
この画面合成法は次のようなものである。つまり、露光
エリアより小さいサイズでチップを分割し、各々の領域
に形成するパターンに対してフォトマスクを作製する。
そして、該フォトマスクにより各々の領域のパターンデ
ータを露光し、その露光エリアを合成することにより１
つのチップのパターンを形成する。

【０００６】具体的には、図６に示すように、固体撮像
素子３０においてほぼ中央の繋ぎ部分３１で左右に２分
割し、左側の領域３０Ｌに対応するフォトマスクと右側
の領域３０Ｒに対応するフォトマスクとを用意する。次
に、それぞれのフォトマスクによりチップ３０の左右の
領域３０Ｌ，３０Ｒそれぞれにパターンデータを露光
し、１つの固体撮像素子３０のパターンとして合成して
いる。この方法で作製される固体撮像素子の画面合成の
繋ぎ部分３１における具体的な手法に関しては、例えば
特開平９−１９０９６２に開示されている。

【０００７】

【発明が解決しようとする課題】上述した左右２つの領
域３０Ｌ，３０Ｒを画面合成して１つの固体撮像素子３
０を作製する画面合成法において、繋ぎ部分３１でパタ
ーンのずれが生じないためには縮小投影型露光装置のア
ライメント精度が一つのポイントとなる。しかし、現状
の縮小投影型露光装置のアライメント精度は固体撮像素
子のデザインルールに比べて十分に小さいため、繋ぎ部
分３１での加工精度に関しては特に問題はない。ところ
が、露光時に発生する露光エリア内の不均一性、例え
ば、露光量むらや光学系の歪みのためにパターンサイズ
が不均一になる。その結果、図６に示す画面合成の繋ぎ
部分３１で感度等の画素に関わる素子特性にとびが生
じ、段差状に変化するという現象が起こる。

【０００８】図７は、図６に示す固体撮像素子に入射さ
れた均一な強度の光に対する画像出力信号波形（受光部
水平位置と画像出力信号との関係）を示す図である。こ
の画像出力信号波形は図６に示すＬ−Ｒ部分の信号波形
に対応する。

【０００９】１つの露光エリア全体に渡って画素の素子
特性が緩やかに変化する場合は、画像出力信号も緩やか
に変化するのでその映像は視覚的に違和感を感じない。
具体的な信号強度の変化量は、図７に示すようにΔＶで
ある。尚、１つの露光エリアは固体撮像素子の画面全体
に対する１／２程度以上の領域、例えば図６に示す受光
部水平位置Ｌと繋ぎ部分３１との間の領域に相当する。

【００１０】しかし、上述したように画面合成の繋ぎ部
分３１では画像出力信号強度が段差状に急激に変化して
しまい、その変化量はΔＢである。この場合、たとえそ
の変化量ΔＢが１つの露光エリア全体に渡る緩やかな変
化量ΔＶに比べて小さくても、その映像は視覚的に違和
感を感じ、非常に目立ち、縦線として知覚されるという
問題があった。従って、固体撮像素子に代表されるアナ
ログ変換回路が周期的に配列された構造を有する大面積
の半導体装置を複数組のフォトマスクを使用して作製し
ても、画面合成の繋ぎ目の影響を受けない半導体装置の
製造方法が求められていた。

【００１１】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、縮小投影型露光装置の露
光エリアより大きいチップサイズの半導体装置を画面合
成法を用いて製造した場合でも、画面合成の繋ぎ目の影
響を抑制できる半導体装置及びその製造方法を提供する
ことにある。

【００１２】

【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置は、半導体基板上に形成さ
れた周期的構造をなす領域とそれ以外の領域とを有する
半導体装置であって；該周期的構造をなす領域全体が第
１のフォトマスクの露光により形成され、該周期的構造
をなす領域以外の領域が第２のフォトマスクの露光によ
り形成されていることを特徴とする。

【００１３】また、本発明に係る半導体装置の製造方法
は、半導体基板上に形成された周期的構造をなす領域と
それ以外の領域とを有する半導体装置を製造する製造方
法であって； 該周期的構造をなす領域全体のパターン
データを備えた第１のフォトマスクにより該半導体基板
を露光する工程と、 該周期的構造をなす領域以外の領
域の少なくとも一部に相当するパターンデータを備えた
第２のフォトマスクにより該半導体基板を露光する工程
と、 を具備することを特徴とする。

【００１４】この半導体装置の製造方法では、周期的構
造をなす領域全体を第１のフォトマスクで露光すること
により、該領域に相当するパターンデータを半導体基板
に形成し、それ以外の領域の少なくとも一部を第２のフ
ォトマスクで露光することにより、該領域の少なくとも
一部に相当するパターンデータを該半導体基板に形成す
る。このように周期的構造をなす領域全体を１枚のフォ
トマスクで一括露光するため、周期的構造をなす領域に
画面合成の繋ぎ目が入ることがない。従って、半導体装
置を画面合成法を用いて製造した場合でも、画面合成の
繋ぎ目の影響を抑制できる。

【００１５】また、本発明に係る半導体装置は、半導体
基板上に形成された複数の層からなり、該層が、単位構
造を繰り返す周期的構造をなす領域とそれ以外の領域と
からなる半導体装置であって； 隣接する該単位構造の
境界で切られるパターンを有する層における該周期的構
造をなす領域全体が第１のフォトマスクの露光により形
成され、該周期的構造をなす領域以外の領域の少なくと
も一部が第２のフォトマスクの露光により形成されてい
ることを特徴とする。

【００１６】また、上記隣接する該単位構造の境界で切
られるパターンを有しない層における領域であって該境
界で分割した該周期的構造をなす領域の一方側の領域が
第３のフォトマスクの露光により形成され、該分割した
該周期的構造をなす領域の他方側の領域が第４のフォト
マスクの露光により形成されていることが好ましい。

【００１７】また、本発明に係る半導体装置の製造方法
は、半導体基板上に形成された複数の層からなり、該層
が、単位構造を繰り返す周期的構造をなす領域とそれ以
外の領域とからなる半導体装置を製造する製造方法であ
って； 隣接する該単位構造の境界で切られるパターン
を有する層における該周期的構造をなす領域全体のパタ
ーンデータを備えた第１のフォトマスクにより該半導体
基板を露光する工程と、 該周期的構造をなす領域以外
の領域の少なくとも一部に相当するパターンデータを備
えた第２のフォトマスクにより該半導体基板を露光する
工程と、 を具備することを特徴とする。上記半導体装
置の製造方法では、隣接する該単位構造の境界で切られ
るパターンを有する層については、この層における該周
期的構造をなす領域全体のパターンデータを備えた１枚
のフォトマスク（第１のフォトマスク）により該半導体
基板を一括露光する。このため、周期的構造をなす領域
に画面合成の繋ぎ目が入ることがない。

【００１８】また、上記隣接する該単位構造の境界で切
られるパターンを有しない層におけるパターンデータで
あって該境界で分割した該周期的構造をなす領域の一方
に相当するパターンデータを備えた第３のフォトマスク
により該半導体基板を露光する工程と、該分割した該周
期的構造をなす領域の他方に相当するパターンデータを
備えた第４のフォトマスクにより該半導体基板を露光す
る工程と、をさらに含むことが好ましい。境界で切られ
るパターンを有しない層についてはパターンデータを分
割して半導体基板に露光しても、画面合成の繋ぎ目の影
響を受けることは少ない。従って、画面合成の繋ぎ目の
影響を抑制しつつ、必要とされるフォトマスクの枚数を
少なくできる。

【００１９】尚、上記半導体装置が固体撮像素子の場合
は、周期的構造をなす領域が受光部に相当し、それ以外
の領域が周辺回路部に相当し、周期的構造を構成する単
位構造が一つのフォトダイオードを含む単位画素に相当
し、該単位構造の境界が画素分離領域に相当し、該単位
構造の境界で切られるパターンが出力信号特性に対して
敏感な構造パラメータに相当する。従って、隣接する該
単位構造の境界で切られるパターンを有する層では、周
期的構造をなす領域で分割することができない。しか
し、隣接する該単位構造の境界で切られるパターンを有
しない層では、該境界で該周期的構造をなす領域を分割
し、一方のパターンデータと他方のパターンデータを相
互に接続しても、この接続による繋ぎ目の影響は少な
い。

【００２０】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１は、大面積の固体撮像素子の
チップ構造を示す平面図である。この固体撮像素子１０
は周期的構造をなす受光部１を有し、該周期的構造を構
成する単位構造が一つのフォトダイオードを含む単位画
素である。また、この受光部１の周囲には周辺回路部２
が形成されている。該固体撮像素子１０は、複数層のパ
ターンデータを各層毎に複数のフォトマスクにより順次
半導体基板上に露光形成することにより得られる。

【００２１】この固体撮像素子１０は互いにオーバーラ
ップする３つの領域３５，３７，３９に分割されてい
る。第１の領域３５は受光部１及び周辺回路部２の一部
からなる領域である。第２の領域３７はチップ１０のほ
ぼ左半分からなる領域である。第３の領域３９はチップ
１０のほぼ右半分からなる領域である。

【００２２】固体撮像素子１０のチップサイズは縮小投
影型露光装置の１つの露光エリアより大きいが、チップ
を３つの領域３５，３７，３９に分割することにより、
各領域のサイズを１つの露光エリアより小さくできる。
各々の領域は３組のフォトマスクのデータエリアに対応
している。

【００２３】図２は、図１に示す固体撮像素子の製造方
法を説明するものであり、本発明の第１の実施の形態に
よる半導体装置の製造方法を説明する平面図である。固
体撮像素子１０のパターンを３つのパターンデータ領域
３５ａ，３７ａ，３９ａに分割する。第１のパターンデ
ータ領域３５ａは図１に示す受光部１の全体に相当し、
第２のパターンデータ領域３７ａは図１に示す素子１０
の略左半分の周辺回路部２に相当し、第３のパターンデ
ータ領域３９ａは図１に示す素子１０の略右半分の周辺
回路部２に相当する。

【００２４】第１のパターンデータ領域３５ａを第１の
領域３５に対応するフォトマスクに割り付け、第２のパ
ターンデータ領域３７ａを第２の領域３７に対応するフ
ォトマスクに割り付け、第３のパターンデータ領域３９
ａを第３の領域３９に対応するフォトマスクに割り付け
る。そして、これら３つのフォトマスクによりチップ１
０の第１〜第３の領域３５，３７，３９それぞれにパタ
ーンデータを露光し、１つの固体撮像素子１０のパター
ンとして合成する画面合成法で素子を作製する。

【００２５】上記第１の実施の形態によれば、固体撮像
素子１０のパターンデータを分割する際、周期的に配列
されたアナログ変換回路部である受光部１全体のパター
ン（第１のパターンデータ領域３５ａ）を１枚のフォト
マスクに形成し、このフォトマスクで一括露光により形
成する。これにより、受光部１に画面合成の繋ぎ目が入
らず、従来の方法で製造された固体撮像素子のように画
像出力信号が受光部内で段差状に変化することがない。
つまり、従来の大面積半導体装置に見られた画面合成の
繋ぎ部分でのアナログ電気信号のとびがなくなる。した
がって、高解像度でありながら画面合成の影響を受けな
い高画質な映像を得ることができる。

【００２６】尚、上記第１の実施の形態では、受光部１
を構成する各層の全てについて画面合成の繋ぎ目が入ら
ないようにしているが、これに限られず、受光部１を構
成する各層のうち画面合成の繋ぎ目の影響を受けないか
或いはその影響の少ない層については画面合成の繋ぎ目
が入るようなフォトマスクを用いることも可能である。

【００２７】次に、本発明の第２の実施の形態による半
導体装置の製造方法について説明する。

【００２８】固体撮像素子が複数層からなる素子構造を
有する場合、固体撮像素子の製造プロセスにはそれに対
応する複数枚のフォトマスクが使用される。素子の層数
をｎとすると、第１の実施の形態による図１の固体撮像
素子の製造プロセスには３ｎ枚のフォトマスクが必要と
なる。これに対し、図５の従来の固体撮像素子では２ｎ
枚のフォトマスクが使用される。従って、第１の実施の
形態による半導体装置の製造方法では、その方法で製造
された固体撮像素子１０の致命的な画質の劣化を抑える
ことはできるが、従来の方法に比べて必要なフォトマス
クがｎ枚増えることになる。第２の実施の形態による半
導体装置の製造方法は、必要なフォトマスクの枚数を極
力抑え且つ高画質な画像出力信号が得られる大面積固体
撮像素子を製造するものである。

【００２９】図３（ａ）は、本発明の第２の実施の形態
による半導体装置の製造方法により製造した増幅型固体
撮像素子の一部を示す単位画素の平面図であり、図３
（ｂ）は、図３（ａ）に示す３ｂ−３ｂ線に沿った断面
図であり、図３（ｃ）は、図３（ａ）に示す３ｃ−３ｃ
線に沿った断面図である。

【００３０】図３（ａ）に示すように、増幅型固体撮像
素子２０は、光電変換部となる埋込型フォトダイオード
１０３、出力部であるｎチャネル接合型電界効果トラン
ジスタ（以下、「ＪＦＥＴ」という。）１０４、ＪＦＥ
Ｔ１０４の制御電極１０４１の電位を制御するためのリ
セット用トランジスタ（ｐチャネルＭＯＳＦＥＴ）１０
５、及び、該フォトダイオード１０３とＪＦＥＴ１０４
との間の転送部となる転送ゲートＴＧ１０６などから構
成されている。

【００３１】図３（ｂ），（ｃ）に示すように、Ｐ型半
導体基板１０１の上にはＮ型半導体領域１０２が形成さ
れており、このＮ型半導体領域１０２にはフォトダイオ
ード１０３及びＪＦＥＴ１０４が形成されている。ま
た、ＪＦＥＴ１０４の制御電極１０４１はＮ型半導体領
域からなるソース１０４２、ドレイン１０４３で挟まれ
ており、ドレイン１０４３は画素間の分離領域も兼ねて
いる。また、ＪＦＥＴ１０４のＮチャネル領域１０４４
はソース１０４２とドレイン１０４３との間に形成され
ている。また、Ｎ型半導体領域１０２にはリセット用ト
ランジスタ１０５の主電極であるＰ型領域（以下、「Ｒ
ＳＤ（リセットドレイン）」という。）１０５１が形成
されている。

【００３２】また、図３（ｂ）に示すように、ＲＳＤ１
０５１とＪＦＥＴ１０４との間にはリセット用トランジ
スタ１０５の制御電極ＲＳＧ１０５２が形成されてい
る。この制御電極ＲＳＧ１０５２及び上記転送ゲートＴ
Ｇ１０６はともにポリシリコンからなる。また、ＪＦＥ
Ｔ１０４のソース１０４２はソース配線１０４５に接続
されており、ドレイン１０４３はドレイン配線１０４６
に接続されている。これらソース配線１０４５とドレイ
ン配線１０４６は第１層アルミで形成されている。ドレ
インコンタクトは、図３（ａ）に示すように画素分離領
域であるＮ型半導体領域１０４３でコンタクトホール１
０４７を介してとられる。

【００３３】また、図３（ｂ）に示すように、ＲＳＤ１
０５１のコンタクト１０５３は第１層アルミでとられて
おり、スルーホール１０５４を介して第２層アルミで形
成されたＲＳＤ電極１０５５に接続されている。このＲ
ＳＤ電極１０５５は、遮光も兼ねてＪＦＥＴ１０４及び
ＲＳＤ１０５１を覆うように形成されている。

【００３４】図４は、図３に示す増幅型固体撮像素子の
製造方法を説明するものであり、本発明の第２の実施の
形態による半導体装置の製造方法を説明する平面図であ
る。この増幅型固体撮像素子２０は互いにオーバーラッ
プする３つの領域３５，３７，３９に分割されている。
第１の領域３５は受光部及び周辺回路部の一部からなる
領域である。第２の領域３７はチップ２０のほぼ左半分
からなる領域である。第３の領域３９はチップ２０のほ
ぼ右半分からなる領域である。

【００３５】増幅型固体撮像素子２０のチップサイズは
縮小投影型露光装置の１つの露光エリアより大きいが、
チップを３つの領域３５，３７，３９に分割することに
より、各領域のサイズを１つの露光エリアより小さくで
きる。各々の領域は３組のフォトマスクのデータエリア
に対応している。

【００３６】この増幅型固体撮像素子のパターンを３つ
のパターンデータ領域３５ａ，３７ｂ，３９ｂに分割す
る。第１のパターンデータ領域３５ａは受光部の全体に
相当し、第２のパターンデータ領域３７ｂは素子２０の
略左半分の受光部及び周辺回路部に相当し、第３のパタ
ーンデータ領域３９ｂは素子２０の略右半分の受光部及
び周辺回路部に相当する。

【００３７】第１のパターンデータ領域３５ａを第１の
領域３５に対応するフォトマスクに割り付け、第２のパ
ターンデータ領域３７ｂを第２の領域３７に対応するフ
ォトマスクに割り付け、第３のパターンデータ領域３９
ｂを第３の領域３９に対応するフォトマスクに割り付け
る。

【００３８】図３（ａ）に示すように、第２のパターン
データ領域３７ｂと第３のパターンデータ領域３９ｂと
の繋ぎ部分３１をＪＦＥＴ１０４のドレインでもある画
素分離領域１０４３上に位置させるようにする。

【００３９】固体撮像素子２０において、画素から出力
される画像信号特性に対して敏感な構造パラメータは、
不純物濃度の高い領域であるＮ型半導体領域１０４２，
１０４３、開口率を決める第１層及び第２層アルミ配線
１０４５，１０４６，１０５５、また繋ぎ部分３１にあ
るサイズの小さいドレインコンタクト１０４７である。
その他の構造パラメータ、例えば、ＪＦＥＴ１０４の制
御電極１０４１やＮチャネル領域１０４４、あるいはフ
ォトダイオード１０３については、そのパターン寸法が
製造時に多少ばらついたとしても実質的なサイズは、ソ
ース、ドレイン（画素分離領域）であるＮ型半導体領域
１０４２，１０４３でほぼ決まる。このため、画像出力
信号特性はＪＦＥＴ１０４の制御電極１０４１やＮチャ
ネル領域１０４４、あるいはフォトダイオード１０３の
構造パラメータに対して敏感ではない。

【００４０】したがって、出力特性に対して敏感でない
構造のパラメータは、画素分離領域１０４３上で画面合
成を行っても画質に影響を与えない。よって、出力特性
に対して敏感でないパターンデータについては、図４に
示す第２のパターンデータ領域３７ｂと第３のパターン
データ領域３９ｂとに分割することができる。

【００４１】一方、出力特性に対して敏感なパターンデ
ータについては、第１の実施の形態の場合と同様に図４
に示す第１〜第３のパターンデータ領域３５ａ，３７
ｂ，３９ｂの３つの領域に分割する。これにより、出力
特性に対して敏感なパターンデータに画面合成の繋ぎ目
が入らない。

【００４２】すなわち、図３の増幅型固体撮像素子２０
において、出力信号特性に対して敏感な構造パラメータ
であるＮ型半導体領域１０４２，１０４３を形成する
層、第１層、第２層アルミ配線１０４５，１０４６，１
０５５の２層、及びドレインコンタクト１０４７を形成
する層の計４層については、図４に示す第１の領域３５
に相当するフォトマスクと、周辺回路部の層について
は、第２、第３の領域３７、３９に相当するフォトマス
クにパターンデータを割り付ける。更に、Ｎチャネル領
域１０４４は出力信号特性に対して敏感でない構造パラ
メータであるが、Ｎチャネル領域１０４４は受光部にの
み形成される拡散領域であるので、第２、第３の領域３
７，３９に相当するフォトマスクに周辺回路部のパター
ンデータを割り付ける必要がないため、第１の領域３５
に相当するフォトマスクにのみパターンデータを割り付
けている。そして、これら３つのフォトマスクによりチ
ップ２０の第１〜第３の領域３５，３７，３９それぞれ
にパターンデータを露光し、画面合成を行う。

【００４３】また、図３の増幅型固体撮像素子２０にお
いて、出力信号特性に対して敏感でない構造パラメータ
のパターンデータについては、図４に示す第２、第３の
領域３７，３９に相当するフォトマスクにパターンデー
タを割り付ける。そして、これら２つのフォトマスクに
よりチップ２０の第２、第３の領域３７，３９それぞれ
にパターンデータを露光し、画面合成を行う。

【００４４】上記第２の実施の形態においても第１の実
施の形態と同様の効果を得ることができる。

【００４５】さらに、第２の実施の形態では、周期的構
造を有する受光部において、出力信号特性に対して敏感
な構造パラメータについてのみ３つのフォトマスクにパ
ターンデータを分割し、出力信号特性に対して敏感でな
い構造パラメータについては２つのフォトマスクにパタ
ーンデータを分割している。更に、出力信号特性に対し
て敏感でない構造パラメータであっても、周期的構造を
有する受光部に相当するパターンデータのみの層につい
ては、１つのフォトマスクにパターンデータを割り付け
ている。このため、フォトマスクの枚数を第１の実施の
形態の場合より少なくすることができる。具体的には、
３つのフォトマスクにパターンデータを分割する層が４
層、１つのフォトマスクにパターンデータを割り付ける
層が１層、残りが２つのフォトマスクにパターンデータ
を分割するので、製造プロセスに必要なフォトマスクは
２（ｎ−５）＋３×４＋１＝２ｎ＋３枚となり、フォト
リソグラフィ工程数を従来の半導体装置の製造方法に比
べてわずかな増加で済ませることができ、製造コストの
上昇を抑えることができる。

【００４６】尚、出力信号特性に対して敏感な構造パラ
メータであるか否かについては、本実施の形態では画素
分離領域上で切られるパターンであるか否かで判断す
る。つまり、画素分離領域上で切られるパターンであれ
ば出力信号特性に対して敏感な構造パラメータであると
判断する。しかしながら、必ずしも画素分離領域上に限
定されるのではなく、例えば画素分離領域上にはないが
画素分離領域近傍に位置するパターンを出力信号特性に
対して敏感な構造パラメータと判断することもできる。

【００４７】また、上記第１及び第２の実施の形態で
は、周期的構造をなすアナログ変換回路を含む半導体装
置として固体撮像素子を用いているが、これに限定され
ず、本発明を他の周期的構造をなすアナログ変換回路を
含む半導体装置、例えばアレイ状の圧力センサのように
物理量を電気信号に変換する装置に適用することも可能
である。

【００４８】

【発明の効果】以上説明したように本発明によれば、縮
小投影型露光装置の露光エリアより大きいチップサイズ
の半導体装置を画面合成法を用いて製造した場合でも、
画面合成の繋ぎ目の影響を抑制できる半導体装置及びそ
の製造方法を提供することができる。

【図面の簡単な説明】

【図１】大面積の固体撮像素子のチップ構造を模式的に
示す平面図である。

【図２】本発明の第１の実施の形態による半導体装置の
製造方法を説明する平面図である。

【図３】図３（ａ）は、本発明の第２の実施の形態によ
る半導体装置の製造方法により製造した増幅型固体撮像
素子の単位画素の構造を模式的に示す平面図であり、図
３（ｂ）は、図３（ａ）に示す３ｂ−３ｂ線に沿った断
面図であり、図３（ｃ）は、図３（ａ）に示す３ｃ−３
ｃ線に沿った断面図である。

【図４】本発明の第２の実施の形態による半導体装置の
製造方法を説明する平面図である。

【図５】大面積の固体撮像素子のチップ構造を示す平面
図である。

【図６】従来の半導体装置の製造方法を説明する平面図
である。

【図７】図６に示す固体撮像素子に入射された均一な強
度の光に対する画像出力信号波形を示す図である。

【符号の説明】 １…受光部 ２…周辺回路部 １０，２０，３０…固体撮像素子 ３１…画面合成繋ぎ部分 ３５，３７，３９…チップ分割領域（第１〜第３の領
域） ３０Ｌ，３０Ｒ…パターンデータ領域 ３５ａ，３７ａ，３７ｂ，３９ａ，３９ｂ…パターンデ
ータ領域 １０１…Ｐ型半導体基板 １０２…Ｎ型半導体基
板 １０３…フォトダイオード １０４…ｎチャネル接合型電界効果トランジスタ １０４１…制御電極 １０４２…ソース １０４３…ドレイン １０４４…Ｎチャネル
領域 １０４５…ソース配線 １０４６…ドレイン配
線 １０４７…コンタクトホール １０５…リセット用トランジスタ １０５１…リセットドレイン（ＲＳＤ） １０５２…制御電極ＲＳＧ １０５３…コンタクト １０５４…スルーホール １０５５…ＲＳＤ電極 １０６…転送ゲートＴＧ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に形成された周期的構造を
   なす領域とそれ以外の領域とを有する半導体装置であっ
   て；該周期的構造をなす領域全体が第１のフォトマスク
   の露光により形成され、該周期的構造をなす領域以外の
   領域が第２のフォトマスクの露光により形成されている
   ことを特徴とする半導体装置。
2. 【請求項２】 半導体基板上に形成された周期的構造を
   なす領域とそれ以外の領域とを有する半導体装置を製造
   する製造方法であって；該周期的構造をなす領域全体の
   パターンデータを備えた第１のフォトマスクにより該半
   導体基板を露光する工程と、 該周期的構造をなす領域以外の領域の少なくとも一部に
   相当するパターンデータを備えた第２のフォトマスクに
   より該半導体基板を露光する工程と、 を具備することを特徴とする半導体装置の製造方法。
3. 【請求項３】 半導体基板上に形成された複数の層から
   なり、該層が、単位構造を繰り返す周期的構造をなす領
   域とそれ以外の領域とからなる半導体装置であって；隣
   接する該単位構造の境界で切られるパターンを有する層
   における該周期的構造をなす領域全体が第１のフォトマ
   スクの露光により形成され、該周期的構造をなす領域以
   外の領域の少なくとも一部が第２のフォトマスクの露光
   により形成されていることを特徴とする半導体装置。
4. 【請求項４】 上記隣接する該単位構造の境界で切られ
   るパターンを有しない層における領域であって該境界で
   分割した該周期的構造をなす領域の一方側の領域が第３
   のフォトマスクの露光により形成され、該分割した該周
   期的構造をなす領域の他方側の領域が第４のフォトマス
   クの露光により形成されていることを特徴とする請求項
   ３記載の半導体装置。
5. 【請求項５】 半導体基板上に形成された複数の層から
   なり、該層が、単位構造を繰り返す周期的構造をなす領
   域とそれ以外の領域とからなる半導体装置を製造する製
   造方法であって；隣接する該単位構造の境界で切られる
   パターンを有する層における該周期的構造をなす領域全
   体のパターンデータを備えた第１のフォトマスクにより
   該半導体基板を露光する工程と、 該周期的構造をなす領域以外の領域の少なくとも一部に
   相当するパターンデータを備えた第２のフォトマスクに
   より該半導体基板を露光する工程と、 を具備することを特徴とする半導体装置の製造方法。
6. 【請求項６】 上記隣接する該単位構造の境界で切られ
   るパターンを有しない層におけるパターンデータであっ
   て該境界で分割した該周期的構造をなす領域の一方に相
   当するパターンデータを備えた第３のフォトマスクによ
   り該半導体基板を露光する工程と、該分割した該周期的
   構造をなす領域の他方に相当するパターンデータを備え
   た第４のフォトマスクにより該半導体基板を露光する工
   程と、をさらに含むことを特徴とする請求項５記載の半
   導体装置の製造方法。