JP2872237B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2872237B2 JP2872237B2 JP62099738A JP9973887A JP2872237B2 JP 2872237 B2 JP2872237 B2 JP 2872237B2 JP 62099738 A JP62099738 A JP 62099738A JP 9973887 A JP9973887 A JP 9973887A JP 2872237 B2 JP2872237 B2 JP 2872237B2
- Authority
- JP
- Japan
- Prior art keywords
- state imaging
- solid
- imaging device
- photoelectric conversion
- conversion element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 title claims description 65
- 239000004065 semiconductor Substances 0.000 claims description 65
- 238000006243 chemical reaction Methods 0.000 claims description 51
- 239000012535 impurity Substances 0.000 claims description 14
- 238000002834 transmittance Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 19
- 230000003287 optical effect Effects 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 241000252185 Cobitidae Species 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 108010025899 gelatin film Proteins 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14645—Colour imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、固体撮像装置に関し、特に、カラー用MOS
型固体撮像装置に適用して有効な技術に関するものであ
る。 〔従来の技術〕 ビデオカメラ等の撮像装置には、カラー用MOS型固体
撮像装置が使用されている。この主の固体撮像装置の各
画素を構成する固体撮像素子は、基本的には、スイッチ
MOSと光電変換素子（フォトダイオード素子）との直列
回路で構成されている。固体撮像素子の上部には、カラ
ーフィルタが設けられている。 カラーフィルタは、各色を検出する固体撮像素子に対
応した色で形成されている。つまり、カラーフィルタ
は、例えば、白を検出する固体撮像素子上では白、黄を
検出する固体撮像素子上では黄、緑を検出する固体撮像
素子上では緑、シアンを検出する固体撮像素子上ではシ
アンで形成されている。 このように構成されるカラー用MOS型固体撮像装置
は、各色毎にカラーフィルタの光の透過率が異なるの
で、各色毎に固体撮像素子の光電変換素子の光電変換特
性が変化し、各色毎に光電変換素子の飽和光量が変化す
る。具体的には、白及び黄のカラーフィルタを使用する
光電変換素子に比べて、緑及びシアンのカラーフィルタ
を使用する光電変換素子は飽和光量が小さい。このた
め、特に緑のカラーフィルタを使用する光電変換素子は
他の色の光電変換素子よりも飽和光量が大きいため、高
被写体部が緑色に変化する所謂ハイライトグリーン現象
が生じる。 そこで、固体撮像装置は、各色毎に独立に設けられた
固体撮像素子の出力信号線に、各色毎のビデオ信号（ビ
デオバイアス）を印加、飽和信号電流を制御すること
で、前述のハイライトグリーン現象を防止している。 なお、固体撮像装置については、例えば、映像情報
（Ｉ）、1986年５月号、pp19〜24に記載されている。 〔発明が解決しようとする問題点〕 しかしながら、本発明者は、スミア及び固定雑音の低
減に好適な水平読出（TSL:Transversal Signal Lin
e）方式のカラー用MOS型固体撮像装置の研究開発中に、
次の問題点が生じることを見出した。 出力信号線は、主に、スミアを低減する目的で配置さ
れた水平帰線期間リセット部のリセット用MOSに接続さ
れている。このリセット用MOSは一定のリセット制御信
号（リセットバイアス）で制御されているので、前記出
力信号線は一定のビデオバイアスで制御されている。こ
のため、TSL方式のMOS型固体撮像装置は、ビデオバイア
スに必要なピン数を削減することができる特徴がある
が、前述のビデオバイアスによってハイライトグリーン
現象を防止することができないという問題を生じる。 本発明の目的は、カラー用MOS型固体撮像装置におい
て、ハイライト現象を防止することが可能な技術を提供
することにある。 本発明の他の目的は、前記目的を達成すると共に、カ
ラー用MOS型固体撮像装置のピン数を削減することが可
能な技術を提供することにある。 本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述及び添付図面によって明らかになるであ
ろう。 〔問題点を解決するための手段〕 本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、下記のとおりである。 固体撮像素子の上部に単板のカラーフィルタが設けら
れたカラー用MOS型固体撮像装置において、前記固体撮
像素子の光電変換素子を、前記カラーフィルタの色毎
に、不純物濃度の異なるPN接合で構成する。 〔作用〕 上述した手段によれば、前記カラーフィルタの色に規
定される光電変換素子の感度に基づき、前記PN接合の不
純物濃度で飽和信号電流を制御し、各色の光電変換素子
の飽和光量を一定に設定することができるので、ハイラ
イト現象を防止することができる。 以下、本発明の構成について、ビデオカメラ等の撮像
装置に使用されるTSL方式のカラー用MOS型固体撮像装置
に本発明を適用した一実施例とともに説明する。 なお、実施例を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。 〔実施例〕 本発明の実施例であるTSL方式の固体撮像装置を第１
図（概略構成図）および第２図（等価回路図）で示す。 第１図に示すように、TSL方式の固体撮像装置（固体
撮像チップ）CHIは、中央部にセル（画素）を行列状に
複数配置したフォトダイオードアレイARRが構成されて
いる。 フォトダイオードアレイARRは、受光部SAとオプチカ
ルブラック部OBとで構成されている。受光部SAは、光学
レンズを通して入射された光信号を電荷に変換して蓄積
できるように構成されている。オプチカルブラック部OB
は、暗電流によるノイズを補正する基準値（光学的黒レ
ベル）を構成するように構成されている。 フォトダイオードアレイARRの右側の周辺には、水平
帰線期間リセット部RES、インタレース走査制御部INT、
垂直走査用シフトレジスタ部（垂直走査用回路）Vregが
設けられている。下側周辺には、水平走査用シフトレジ
スタ部（水平走査用回路）Hreg、左側には、出力回路
（読出回路）OUTが設けられている。 第２図に示すように、前記フォトダイオードアレイAR
Rの受光部SA、垂直走査線VL1,VL2,…、水平走査線HL1,H
L2,…出力信号線HS1,HS2,…の夫々の交差部に配置され
ている。垂直走査線VLは、行方向に延在し、列方向に複
数本配置されている。水平走査線HLは、列方向に延在
し、行方向に複数本配置されている。出力信号線HSは、
垂直走査線VLと同一の行方向に延在し、列方向に複数本
配置されている。 前記画素は、水平スイッチMOSQh、垂直スイッチMOSQv
（Qv1,Qv2）、光電変換素子（フォトダイオード）PD（P
D1,PD2）で構成されている。水平スイッチMOSQhの一方
の半導体領域と垂直スイッチMOSQvの他方の半導体領域
は接続されており、両者は直列に接続されている。光電
変換素子PD1は、垂直スイッチMOSQv1の他方の半導体領
域に接続され、光電変換素子PD2は、垂直スイッチMOSQv
2の一方の半導体領域に接続されてる。 列方向に配置された複数の固体撮像素子の水平スイッ
チMOSQhのゲート電極は、１本の水平走査線HLに接続さ
れている。水平走査線HLは、水平走査用シフトレジスタ
部Hregに接続されている。水平走査用シフトレジスタ部
Hregは、入力信号Hin及びクロック信号φh1，φh2によ
って、行方向に配置される複数の水平走査線HLを順次走
査し、行方向の画素を選択するように構成されている。 行方向に配置された複数の画素の垂直スイッチMOSQv
（Qv1,Qv2の夫々）のゲート電極は、１本の垂直走査線V
Lに接続されている。垂直走査線VLの一端は、インタレ
ース走査制御部INTを介在させて垂直走査用シフトレジ
スタ部Vregは、入力信号Vin及びクロック信号φv1，φv
2によって、列方向に配置される複数の垂直走査線VLを
順次走査するための選択信号R1，R2，…をインタレース
走査制御部INTに出力するように構成されている。 インタレース走査制御部INTは、フィールド選択信号F
e又はFoでスイッチMOSQFe又はQFo制御し、選択信号Ｒを
伝達する駆動用MOSQdを選択するように構成されてい
る。駆動用MOSQdのゲート電極と一方の半導体領域（垂
直走査線VL）との間には、昇圧コンデサが設けられてい
る。駆動用MOSQdの他方の半導体領域には、垂直走査信
号φ3又はφ4が印加されている。つまり、垂直走査信号
φ3又はφ4は、選択信号Ｒに基づき、駆動用MOSQdは、
前記昇圧コンデンサによって、しきい値電圧に相当する
電圧降下を生じることなく、垂直走査信号φ3又はφ4を
垂直走査線VLに印加することができる。 このインタレース走査制御部INTは、２行同時読出及
びインタレース走査が行えるように構成されている。す
なわち、まず、インタレース走査制御部INTは、フィー
ルド選択信号Ｆによって、奇数フィールドＡの隣接する
２行の垂直走査線VL（例えば、VL1とVL2、VL3とVL4）を
選択する。次に、インタレース走査制御部INTは、他の
フィールド選択信号Ｆによって、１行分ずらした偶数フ
ィールドＢの２本の垂直走査線VL（例えば、VL2とVL3、
VL4とVL5）を選択するように構成されている。 垂直走査線VLの他端は、出力回路OUTの出力制御用MOS
QSye,QScy,QSw,QSgのゲート電極に接続されている。出
力制御用MOSQSは、出力信号線HSの一端と出力回路OUTの
各色毎の出力線SYe,SCy,SW,SGとを接続するように構成
されている。 出力信号線HSは、行方向に配置された複数の固体撮像
素子の水平スイッチMOSQhの他方の半導体領域（ドレイ
ン領域）に接続されている。出力信号線HSの他端は、水
平帰線期間リセット部RESのリセット用MOSQrを介在させ
て、リセット用出力線（ビデオバイアス信号線）Vrに接
続されている。リセット用MOSQrのゲート電極は、リセ
ット信号線（リセットバイアス信号線）RPに接続され制
御されている。リセット用MOSQrは、一対の出力信号線H
S（HS1とHS2、HS3とHS4）において、一定のリセットバ
イアスが印加されるように構成されている。このため、
各色毎の出力信号線HSには、一定のビデオバイアスを印
加させるように構成しているので、リセット用出力線Vr
の端子（ピン）は、その数を削減することができるよう
になっている。水平帰線期間リセット部RESは、水平走
査期間内に蓄えられてた偽信号をリセットするように構
成されている。 次に、TSL方式の固体撮像素子CHIの具体的なデバイス
構造について、第３図乃至第６図を用いて説明する。第
３図は、受光部SAの固体撮像素子を示す要部平面図、第
４図は、オプチカルブラック部OBの固体撮像素子を示す
要部平面図である。第５図は、第３図のＶ−Ｖ切断線で
切った断面図、第６図は、第３図のVI−VI切断線で切っ
た断面図である。 第３図乃至第６図に示すように、受光部、オプチカル
ブラック部OBの夫々の画素は、基本的には同一構造で構
成されている。 受光部SA、オプチカルブラック部OBの夫々の固体撮像
素子は、半導体基板SUBに設けられたウエル領域WELLの
主面に形成され、素子間分離絶縁膜LOCにその周囲を規
定されている。 半導体基板SUBは、単結晶シリコンからなるＮ型で構
成されている。ウエル領域WELLは、Ｐ型で構成されてお
り、主に、ＮチャネルMOSFETを形成する。なお、ウエル
領域WELLを設けない場合には、Ｐ型半導体基板SUBを使
用する。 素子間分離絶縁膜LOCは、ウエル領域WELLの主面を選
択的に熱酸化して形成した酸化シリコン膜で構成されて
いる。素子間分離絶縁膜LOCは、第３図及び第４図に示
すように、画素形成領域をＵ字形状で構成している。詳
述すれば、素子間分離絶縁膜LOCは、水平スイッチMOSQh
形成領域の面積は小さく、光電変換素子PDの開口面積
（開口率）を大きくするために、垂直スイッチMOSQv形
成領域の面積は大きくなるように、Ｕ字形状で構成す
る。 画素の水平スイッチMOSQhは、第３図乃至第６図、及
び第７図（所定の製造工程における要部平面図）に示す
ように、主に、ウエル領域WELL、ゲート絶縁膜、ゲート
電極、ソース領域又はドレイン領域である一対のN+型半
導体領域（N+）で構成されている。 ゲート絶縁膜は、例えば、ウエル領域WELL領域の主面
に酸化して形成した酸化シリコン膜を用い、300〜500
［Å］程度の膜厚で形成されている。 ゲート電極は、ゲート電極材料例えば多結晶シリコン
膜（半導体膜）Ｐ−Siで形成する。多結晶シリコン膜Ｐ
−Siは、例えば、3000〜4000［Å］程度の膜厚で形成す
る。また、ゲート電極は、高融点金属（Mo,Ti,Ta,W）膜
若しくは高融点金属シリサイド（MoSi2，TiSi2，TaS
i2，WSi2）膜、或は多結晶シリコン膜とそれらとの複合
膜で形成してもよい。 半導体領域N+は、ゲート電極をマスクとしたイオン打
込みでウエル流域WELLの主面部にＮ型不純物を導入し、
これに引き伸し拡散を施して形成する。 前記水平スイッチMOSQhのドレイン領域である半導体
領域N+は、ウエル領域WELLよりも高不純物濃度のP+型半
導体領域（P+）の主面部に構成されている。半導体領域
P+は水平スイッチMOSQhのチャネル形成領域まで拡散さ
れている。この半導体領域P+は、水平スイッチMOSQhの
しきい値電圧を上昇するように構成されている。つま
り、半導体領域P+は、ブルーミングを生じるような電子
が光電変換素子PD側から出力信号線HSに移動することを
低減するように構成されている。 垂直スイッチMOSQv1は、水平スイッチMOSQhと実質的
に同様に、主に、ウエル領域WELL、ゲート絶縁膜、ゲー
ト電極、ソース領域、又はドレイン領域である一対の半
導体領域N+で構成されている。 垂直スイッチMOSQv2は、水平スイッチMOSQhと実質的
に同様に、主に、ウエル領域WELL、ゲート絶縁膜、ゲー
ト電極、ソース領域、又はドレイン領域である一対の半
導体領域N+で構成されている。 垂直スイッチMOSQv1,Qv2の夫々のゲート電極は、水平
スイッチMOSQhのゲート電極と同一製造工程で形成され
ている。垂直スイッチMOSQv1,Qv2の夫々のゲート電極
は、フォトダイオード形成領域（或は受光部）の中央部
を行方向に横切るように延在し、かつ、一体に（共通
に）構成されている。さらに、垂直スイッチMOSQv1、Qv
2の夫々のゲート電極は、行方向に延在する垂直走査線V
Lと一体に構成されている。つまり、垂直走査線VLは、
実質的に固体撮像素子の中央上部に行方向に延在するよ
うに構成されている。実際には、垂直走査線VLは、光電
変換素子PDの上部、詳細には、光電変換素子PD1と光電
変換素子PD2との間（固体撮像素子内の光電変換素子PD
1、PD2の夫々の近傍）に延在するように構成されてい
る。 垂直スイッチMOSQv1の一方の半導体領域N+は、水平ス
イッチMOSQhの一方の半導体領域N+と一体に構成（共
有）されている。垂直スイッチMOSQv1の他方の半導体領
域N+は、垂直スイッチMOSQv2の他方の半導体領域N+と一
体に構成（共有）されている。つまり、垂直スイッチMO
SQv1,Qv2の夫々は、ゲート電極を共通にし、かつ直列に
接続されている。 光電変換素子PD1は、特に、第５図に示すように、垂
直スイッチMOSQv1の他方の半導体領域N+又は垂直スイッ
チMOSQv2の他方の半導体領域N+とウエル領域WELLとのPN
接合部で構成される。なお、スイッチMOSQv1の一方の半
導体領域N+又は水平スイッチMOSQhの一方の半導体領域N
+とウエル領域WELLとのPN接合部にも光電変換素子（フ
ォトダイオード素子）は形成されるが、MOSQhは毎水平
走査（Ｈ）ごとにON状態となるためQv1・Qh共通のN+領
域に蓄えられた情報は毎Ｈごとにリセットされ1H分のみ
が出力に寄与するので無視できる。例えば、もしホトダ
イオードPDと、上記Qv1・Qh共通のN+領域が同じ面積だ
としても、Qv1・Qh共通のN+領域はPDに比べて2/525の情
報しか蓄えることができない。前記光電変換素子PD1を
構成する半導体領域N+は、例えば1020［atoms/cm3］程
度の不純物濃度で形成し、ウエル領域WELLは例えば1015
〜1016［atoms/cm3］程度の不純物濃度で形成する。 光電変換素子PD2は、基本的には、垂直スイッチMOSQv
2の一方の半導体領域N+とウエル領域WELLとのPN接合部
で構成されている。この光電変換素子PD2には、第５図
及び第６図に点線で示すカラーフィルタＦの各色毎に、
第３図乃至第７図に示すP+半導体領域（P+ PD）が設けら
れている。 前記カラーフィルタＦは、固体撮像素子少なくとも光
電変換素子PDの上部であって、後述するオプチカルブラ
ック部OBの遮蔽膜SFよりも上層の図示していない保護膜
中に設けられている。本実施例では、カラーフィルタＦ
は、各固体撮像素子毎に染料で染め分けた透明ゼラチン
膜を使用する。カラーフィルタＦは、第３図及び第４図
に示すように、黄Ye、白Ｗ、シアンCy、線Ｇの４色で形
成されている。 前記半導体領域P+ PDは、垂直スイッチMOSQv2の一方の
半導体領域N+とウエル領域WELLとの間に構成されてい
る。つまり、半導体領域P+ PDは、半導体領域N+とウエル
領域WELLとのPN接合部と共に、光電変換素子PD2（PDで
もある）を構成するようになっている。半導体領域P+ PD
は、第３図、第４図及び第７図に点線で示す（Ｐ型不純
物導入用マスクの開口パターンを表す）ように、少なく
とも、半導体領域N+とウエル領域WELLとで形成されるPN
接合部に（半導体領域N+に沿って）極部的に形成され
る。半導体領域P+ PDは、ウエル領域WELLと同一導電型で
あり、それより高不純物濃度例えば1017［atoms/cm3］
程度の不純物濃度で形成する。半導体領域P+ PDは、半導
体領域N+を形成するＮ型不純物を導入（イオン打込み或
は拡散）する前又は後に、Ｐ型不純物を導入する（イオ
ン打込み或は拡散）ことで形成できる。また、半導体領
域P+ PDは、水平スイッチMOSQh側に形成される半導体領
域P+と同一製造工程でかつ同一不純物濃度で形成しても
よいし、夫々異なる条件で形成することもできる。 この半導体領域P+ PDは、カラーフィルタＦの各色毎に
面積を変えて構成している。具体的には、カラーフィル
タＦにシアンCy及び緑Ｇが形成される領域の光電変換素
子PD2に比べて、カラーフィルタＦに黄Ye及び白Ｗが形
成される領域の光電変換素子PD2は、半導体領域P+ PDを
大きな面積で構成している。換言すれば、後者の光電変
換素子PD2は、前者のそれに比べて、半導体領域N+と半
導体領域P+ PDとで形成される高不純物濃度のPN接合部の
面積が大きく構成されている。 光電変換素子PD2に設ける半導体領域P+ PDの面積は、
カラーフィルタＦの色で規定される感度に基づき、カラ
ーフィルタＦの各色に対応する光電変換素子PDの飽和光
量が一定となるように、次のように設定する。 カラーフィルタＦの各色に対応する光電変換素子PDの
飽和光量Lisatは、＜１＞式〜＜４＞式によって求める
ことができる。 前記＜１＞式〜＜４＞式に基づき、カラーフィルタＦ
の各色に対応する光電変換素子PDの半導体領域P+ PDの面
積は、夫々の飽和光量Lisatが一定（LY esat＝LWsat＝L
Cysat＝LGsat）となるように、前記A+i、A-iの夫々を設
定すれば求めることができる。例えば、カラーフィルタ
Ｆの透過率（フィルタを使用しないときを１とし、光学
レンズを使用した時）の比が、黄Ye:1.01、白W:1.08、
シアンCy:0.74、緑G:0.72である時、光電変換素子PDの
半導体領域P+ PDの面積比は、黄Ye:1、白W:1、シアンCy:
0.7、緑G:0.7にすることできる。 つまり、第８図（入射光量とそれに基づいて発生する
信号電流量と関係を示す光電変換特性図）に示すよう
に、カラーフィルタＦの透過率が高い黄Ye、白Ｗの夫々
の領域に構成される光電変換素子PDは、シアンCy、緑Ｇ
の夫々の領域に構成される光電変換素子PDに比べて、積
極的に半導体領域P+ PDを設けることにより、PN接合部の
接合容量を増加し、飽和信号を電流増加することができ
るので、各黄Ye、白Ｗ、シアンCy、緑Ｇの夫々の領域に
構成される光電変換素子PDの飽和光量Lsatを一定にする
ことができる。したがって、固体撮像装置CHIのハイラ
イト現象を防止することができる。しかも、前述のよう
に、固体撮像装置CHIは、ピン数を削減すると共に、ハ
イライト現象を防止することができる。 水平走査線HLは、第９図（所定の製造工程における要
部平面図）に詳細に示すように、行方向に配置された固
体撮像素子形成領域間（素子間分離絶縁膜LOC）上に、
列方向に延在するように構成されている。水平走査線HL
は、前述の多結晶シリコン膜Ｐ−Siよりも上層の導電
層、例えば第１層目のアルミニウム膜AL1で構成されて
いる。アルミニウム膜AL1は、例えば8000〜9000［Å］
程度の膜厚で形成されている。アルミニウム膜AL1は、
水平スイッチMOSQh等を覆う層間絶縁膜（例えば、PSG
膜）IA上に設けられている。水平走査線HLは、前記層間
絶縁膜IAに形成された接続孔C2を通して、水平スイッチ
MOSQhのゲート電極（多結晶シリコン膜Ｐ−Si）に接続
されている。 水平スイッチMOSQhのドレイン領域である半導体領域N
+には、接続孔C1を通して、中間導電層ML1又はML2が接
続されている。中間導電層ML1は、黄Ye、白Ｗの夫々の
カラーフィルタが設けられる固体撮像素子に設けられ、
中間導電層ML2は、シアンCy、緑Ｇの夫々のカラーフィ
ルタが設けられる固体撮像素子に設けられている。中間
導電層ML1、ML2の夫々は、水平走査線HLと同一導電層で
形成されている。 中間導電層ML1は、水平スイッチMOSQhの半導体領域N+
と実質的にその上層に延在する出力信号線HS1,HS3,…と
を接続するように構成されている。中間導電層ML1は、
主に、前記接続の際の段差形状を低減し、接続の信頼性
を向上するように構成されている。中間導電層ML2は、
水平スイッチMOSQhの半導体領域N+とその領域と異なる
領域の上層に延在する出力信号線HS2,HS4,…とを接続す
るように構成されている。中間導電層ML2は、主に、前
記接続の信頼性を向上すると共に、異なる領域に半導体
領域N+と出力信号HSとを接続するように構成されてい
る。 前記中間導電層ML1には、列方向に配置された固体撮
像素子間（素子間分離絶縁膜LOC）上に行方向に延在す
る出力信号線HS1,HS3,…が接続されている。出力信号線
HSは、前述のアルミニウムAL1よりも上層の導電層、例
えば第２層目のアルミニウム膜AL2で構成されている。
アルミニウム膜AL2は、例えば8000〜9000［Å］程度の
膜厚で形成する。アルミニウム膜AL2は、アルミニウム
膜AL1を覆う層間絶縁膜（例えば、PSG膜）IB上に設けら
れている。出力信号線HSは、前記層間絶縁膜IBに形成さ
れた接続孔C3を通して、中間導電層ML1に接続されてい
る。 中間導電層ML2には、第３図及び第４図に示すよう
に、列方向に配置された固体撮像素子の略中央部に、垂
直走査線VLの上部にそれと重ね合わされて行方向に延在
する出力信号線HS2、HS4,…が接続されている。出力信
号線HSは、例えば第２層目のアルミニウム膜AL2で構成
されている。出力信号線HSは、接続孔C3を通して中間導
電層ML2に接続されている。受光部SAの出力信号線HS2,H
S4,…は、光電変換素子（光電変換領域）PDの開口面積
を可能な限り大きく形成できるように、前述のように、
垂直走査線VLと出力信号線HS2,HS4,…とを重ね合わせて
いる。 オプチカルブラック部OB領域には、第４図に示すよう
に、出力信号線HSの上部に、層間絶縁膜（例えば、PSG
膜）ICを介在させて遮光膜SFが設けられている。遮光SF
は、例えば、第３層目のアルミニウム膜AL3で形成す
る。アルミニウム膜AL3は、例えば、蒸着やスパッタで
形成し、10000［Å］程度の膜厚で形成する。 なお、本発明は、前述のTSL方式の固体撮像装置にお
いて、固体撮像素子の光電変換素子PD1を構成する半導
体領域N+とウエル領域WELLとの接合部に半導体領域P+ PD
を設けてもよい。 また、本発明は、前述のTSL方式の固体撮像装置にお
いて、前記半導体領域P+ PDに代えて、半導体領域N+とウ
エル領域WELLとの接合部に、半導体領域N++を設けても
よい。 また、本発明は、カラーフィルタＦの黄Ye、白Ｗが形
成された領域の光電変換素子PDに半導体領域P+ PDを設
け、カラーフィルタＦのシアンCy、緑Ｇが形成された光
電変換素子PDに半導体領域P+ PDを設けてもよい。 以上、本発明者によってなされた発明を、前記実施例
に基づき具体的に説明したが、本発明は、前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲に
おいて種々変更可能であることは勿論である。 本発明は、前述のTSL方式の固体撮像装置に限定され
ず、スイッチMOSと光電変換素子とで形成される固体撮
像素子の上部に単板のカラーフィルタが設けられたカラ
ー用MOS型固体撮像装置に適用することができる。 また、本発明は、透明フィルタに各色のフィルタを張
り付けたカラーフィルタを使用するカラー用MOS型固体
撮像装置に適用することができる。 〔発明の効果〕 本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。 固体撮像素子の上部に単板のカラーフィルタが設けら
れた固体撮像装置において、ハイライト現像を防止する
ことができる。
型固体撮像装置に適用して有効な技術に関するものであ
る。 〔従来の技術〕 ビデオカメラ等の撮像装置には、カラー用MOS型固体
撮像装置が使用されている。この主の固体撮像装置の各
画素を構成する固体撮像素子は、基本的には、スイッチ
MOSと光電変換素子（フォトダイオード素子）との直列
回路で構成されている。固体撮像素子の上部には、カラ
ーフィルタが設けられている。 カラーフィルタは、各色を検出する固体撮像素子に対
応した色で形成されている。つまり、カラーフィルタ
は、例えば、白を検出する固体撮像素子上では白、黄を
検出する固体撮像素子上では黄、緑を検出する固体撮像
素子上では緑、シアンを検出する固体撮像素子上ではシ
アンで形成されている。 このように構成されるカラー用MOS型固体撮像装置
は、各色毎にカラーフィルタの光の透過率が異なるの
で、各色毎に固体撮像素子の光電変換素子の光電変換特
性が変化し、各色毎に光電変換素子の飽和光量が変化す
る。具体的には、白及び黄のカラーフィルタを使用する
光電変換素子に比べて、緑及びシアンのカラーフィルタ
を使用する光電変換素子は飽和光量が小さい。このた
め、特に緑のカラーフィルタを使用する光電変換素子は
他の色の光電変換素子よりも飽和光量が大きいため、高
被写体部が緑色に変化する所謂ハイライトグリーン現象
が生じる。 そこで、固体撮像装置は、各色毎に独立に設けられた
固体撮像素子の出力信号線に、各色毎のビデオ信号（ビ
デオバイアス）を印加、飽和信号電流を制御すること
で、前述のハイライトグリーン現象を防止している。 なお、固体撮像装置については、例えば、映像情報
（Ｉ）、1986年５月号、pp19〜24に記載されている。 〔発明が解決しようとする問題点〕 しかしながら、本発明者は、スミア及び固定雑音の低
減に好適な水平読出（TSL:Transversal Signal Lin
e）方式のカラー用MOS型固体撮像装置の研究開発中に、
次の問題点が生じることを見出した。 出力信号線は、主に、スミアを低減する目的で配置さ
れた水平帰線期間リセット部のリセット用MOSに接続さ
れている。このリセット用MOSは一定のリセット制御信
号（リセットバイアス）で制御されているので、前記出
力信号線は一定のビデオバイアスで制御されている。こ
のため、TSL方式のMOS型固体撮像装置は、ビデオバイア
スに必要なピン数を削減することができる特徴がある
が、前述のビデオバイアスによってハイライトグリーン
現象を防止することができないという問題を生じる。 本発明の目的は、カラー用MOS型固体撮像装置におい
て、ハイライト現象を防止することが可能な技術を提供
することにある。 本発明の他の目的は、前記目的を達成すると共に、カ
ラー用MOS型固体撮像装置のピン数を削減することが可
能な技術を提供することにある。 本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述及び添付図面によって明らかになるであ
ろう。 〔問題点を解決するための手段〕 本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、下記のとおりである。 固体撮像素子の上部に単板のカラーフィルタが設けら
れたカラー用MOS型固体撮像装置において、前記固体撮
像素子の光電変換素子を、前記カラーフィルタの色毎
に、不純物濃度の異なるPN接合で構成する。 〔作用〕 上述した手段によれば、前記カラーフィルタの色に規
定される光電変換素子の感度に基づき、前記PN接合の不
純物濃度で飽和信号電流を制御し、各色の光電変換素子
の飽和光量を一定に設定することができるので、ハイラ
イト現象を防止することができる。 以下、本発明の構成について、ビデオカメラ等の撮像
装置に使用されるTSL方式のカラー用MOS型固体撮像装置
に本発明を適用した一実施例とともに説明する。 なお、実施例を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。 〔実施例〕 本発明の実施例であるTSL方式の固体撮像装置を第１
図（概略構成図）および第２図（等価回路図）で示す。 第１図に示すように、TSL方式の固体撮像装置（固体
撮像チップ）CHIは、中央部にセル（画素）を行列状に
複数配置したフォトダイオードアレイARRが構成されて
いる。 フォトダイオードアレイARRは、受光部SAとオプチカ
ルブラック部OBとで構成されている。受光部SAは、光学
レンズを通して入射された光信号を電荷に変換して蓄積
できるように構成されている。オプチカルブラック部OB
は、暗電流によるノイズを補正する基準値（光学的黒レ
ベル）を構成するように構成されている。 フォトダイオードアレイARRの右側の周辺には、水平
帰線期間リセット部RES、インタレース走査制御部INT、
垂直走査用シフトレジスタ部（垂直走査用回路）Vregが
設けられている。下側周辺には、水平走査用シフトレジ
スタ部（水平走査用回路）Hreg、左側には、出力回路
（読出回路）OUTが設けられている。 第２図に示すように、前記フォトダイオードアレイAR
Rの受光部SA、垂直走査線VL1,VL2,…、水平走査線HL1,H
L2,…出力信号線HS1,HS2,…の夫々の交差部に配置され
ている。垂直走査線VLは、行方向に延在し、列方向に複
数本配置されている。水平走査線HLは、列方向に延在
し、行方向に複数本配置されている。出力信号線HSは、
垂直走査線VLと同一の行方向に延在し、列方向に複数本
配置されている。 前記画素は、水平スイッチMOSQh、垂直スイッチMOSQv
（Qv1,Qv2）、光電変換素子（フォトダイオード）PD（P
D1,PD2）で構成されている。水平スイッチMOSQhの一方
の半導体領域と垂直スイッチMOSQvの他方の半導体領域
は接続されており、両者は直列に接続されている。光電
変換素子PD1は、垂直スイッチMOSQv1の他方の半導体領
域に接続され、光電変換素子PD2は、垂直スイッチMOSQv
2の一方の半導体領域に接続されてる。 列方向に配置された複数の固体撮像素子の水平スイッ
チMOSQhのゲート電極は、１本の水平走査線HLに接続さ
れている。水平走査線HLは、水平走査用シフトレジスタ
部Hregに接続されている。水平走査用シフトレジスタ部
Hregは、入力信号Hin及びクロック信号φh1，φh2によ
って、行方向に配置される複数の水平走査線HLを順次走
査し、行方向の画素を選択するように構成されている。 行方向に配置された複数の画素の垂直スイッチMOSQv
（Qv1,Qv2の夫々）のゲート電極は、１本の垂直走査線V
Lに接続されている。垂直走査線VLの一端は、インタレ
ース走査制御部INTを介在させて垂直走査用シフトレジ
スタ部Vregは、入力信号Vin及びクロック信号φv1，φv
2によって、列方向に配置される複数の垂直走査線VLを
順次走査するための選択信号R1，R2，…をインタレース
走査制御部INTに出力するように構成されている。 インタレース走査制御部INTは、フィールド選択信号F
e又はFoでスイッチMOSQFe又はQFo制御し、選択信号Ｒを
伝達する駆動用MOSQdを選択するように構成されてい
る。駆動用MOSQdのゲート電極と一方の半導体領域（垂
直走査線VL）との間には、昇圧コンデサが設けられてい
る。駆動用MOSQdの他方の半導体領域には、垂直走査信
号φ3又はφ4が印加されている。つまり、垂直走査信号
φ3又はφ4は、選択信号Ｒに基づき、駆動用MOSQdは、
前記昇圧コンデンサによって、しきい値電圧に相当する
電圧降下を生じることなく、垂直走査信号φ3又はφ4を
垂直走査線VLに印加することができる。 このインタレース走査制御部INTは、２行同時読出及
びインタレース走査が行えるように構成されている。す
なわち、まず、インタレース走査制御部INTは、フィー
ルド選択信号Ｆによって、奇数フィールドＡの隣接する
２行の垂直走査線VL（例えば、VL1とVL2、VL3とVL4）を
選択する。次に、インタレース走査制御部INTは、他の
フィールド選択信号Ｆによって、１行分ずらした偶数フ
ィールドＢの２本の垂直走査線VL（例えば、VL2とVL3、
VL4とVL5）を選択するように構成されている。 垂直走査線VLの他端は、出力回路OUTの出力制御用MOS
QSye,QScy,QSw,QSgのゲート電極に接続されている。出
力制御用MOSQSは、出力信号線HSの一端と出力回路OUTの
各色毎の出力線SYe,SCy,SW,SGとを接続するように構成
されている。 出力信号線HSは、行方向に配置された複数の固体撮像
素子の水平スイッチMOSQhの他方の半導体領域（ドレイ
ン領域）に接続されている。出力信号線HSの他端は、水
平帰線期間リセット部RESのリセット用MOSQrを介在させ
て、リセット用出力線（ビデオバイアス信号線）Vrに接
続されている。リセット用MOSQrのゲート電極は、リセ
ット信号線（リセットバイアス信号線）RPに接続され制
御されている。リセット用MOSQrは、一対の出力信号線H
S（HS1とHS2、HS3とHS4）において、一定のリセットバ
イアスが印加されるように構成されている。このため、
各色毎の出力信号線HSには、一定のビデオバイアスを印
加させるように構成しているので、リセット用出力線Vr
の端子（ピン）は、その数を削減することができるよう
になっている。水平帰線期間リセット部RESは、水平走
査期間内に蓄えられてた偽信号をリセットするように構
成されている。 次に、TSL方式の固体撮像素子CHIの具体的なデバイス
構造について、第３図乃至第６図を用いて説明する。第
３図は、受光部SAの固体撮像素子を示す要部平面図、第
４図は、オプチカルブラック部OBの固体撮像素子を示す
要部平面図である。第５図は、第３図のＶ−Ｖ切断線で
切った断面図、第６図は、第３図のVI−VI切断線で切っ
た断面図である。 第３図乃至第６図に示すように、受光部、オプチカル
ブラック部OBの夫々の画素は、基本的には同一構造で構
成されている。 受光部SA、オプチカルブラック部OBの夫々の固体撮像
素子は、半導体基板SUBに設けられたウエル領域WELLの
主面に形成され、素子間分離絶縁膜LOCにその周囲を規
定されている。 半導体基板SUBは、単結晶シリコンからなるＮ型で構
成されている。ウエル領域WELLは、Ｐ型で構成されてお
り、主に、ＮチャネルMOSFETを形成する。なお、ウエル
領域WELLを設けない場合には、Ｐ型半導体基板SUBを使
用する。 素子間分離絶縁膜LOCは、ウエル領域WELLの主面を選
択的に熱酸化して形成した酸化シリコン膜で構成されて
いる。素子間分離絶縁膜LOCは、第３図及び第４図に示
すように、画素形成領域をＵ字形状で構成している。詳
述すれば、素子間分離絶縁膜LOCは、水平スイッチMOSQh
形成領域の面積は小さく、光電変換素子PDの開口面積
（開口率）を大きくするために、垂直スイッチMOSQv形
成領域の面積は大きくなるように、Ｕ字形状で構成す
る。 画素の水平スイッチMOSQhは、第３図乃至第６図、及
び第７図（所定の製造工程における要部平面図）に示す
ように、主に、ウエル領域WELL、ゲート絶縁膜、ゲート
電極、ソース領域又はドレイン領域である一対のN+型半
導体領域（N+）で構成されている。 ゲート絶縁膜は、例えば、ウエル領域WELL領域の主面
に酸化して形成した酸化シリコン膜を用い、300〜500
［Å］程度の膜厚で形成されている。 ゲート電極は、ゲート電極材料例えば多結晶シリコン
膜（半導体膜）Ｐ−Siで形成する。多結晶シリコン膜Ｐ
−Siは、例えば、3000〜4000［Å］程度の膜厚で形成す
る。また、ゲート電極は、高融点金属（Mo,Ti,Ta,W）膜
若しくは高融点金属シリサイド（MoSi2，TiSi2，TaS
i2，WSi2）膜、或は多結晶シリコン膜とそれらとの複合
膜で形成してもよい。 半導体領域N+は、ゲート電極をマスクとしたイオン打
込みでウエル流域WELLの主面部にＮ型不純物を導入し、
これに引き伸し拡散を施して形成する。 前記水平スイッチMOSQhのドレイン領域である半導体
領域N+は、ウエル領域WELLよりも高不純物濃度のP+型半
導体領域（P+）の主面部に構成されている。半導体領域
P+は水平スイッチMOSQhのチャネル形成領域まで拡散さ
れている。この半導体領域P+は、水平スイッチMOSQhの
しきい値電圧を上昇するように構成されている。つま
り、半導体領域P+は、ブルーミングを生じるような電子
が光電変換素子PD側から出力信号線HSに移動することを
低減するように構成されている。 垂直スイッチMOSQv1は、水平スイッチMOSQhと実質的
に同様に、主に、ウエル領域WELL、ゲート絶縁膜、ゲー
ト電極、ソース領域、又はドレイン領域である一対の半
導体領域N+で構成されている。 垂直スイッチMOSQv2は、水平スイッチMOSQhと実質的
に同様に、主に、ウエル領域WELL、ゲート絶縁膜、ゲー
ト電極、ソース領域、又はドレイン領域である一対の半
導体領域N+で構成されている。 垂直スイッチMOSQv1,Qv2の夫々のゲート電極は、水平
スイッチMOSQhのゲート電極と同一製造工程で形成され
ている。垂直スイッチMOSQv1,Qv2の夫々のゲート電極
は、フォトダイオード形成領域（或は受光部）の中央部
を行方向に横切るように延在し、かつ、一体に（共通
に）構成されている。さらに、垂直スイッチMOSQv1、Qv
2の夫々のゲート電極は、行方向に延在する垂直走査線V
Lと一体に構成されている。つまり、垂直走査線VLは、
実質的に固体撮像素子の中央上部に行方向に延在するよ
うに構成されている。実際には、垂直走査線VLは、光電
変換素子PDの上部、詳細には、光電変換素子PD1と光電
変換素子PD2との間（固体撮像素子内の光電変換素子PD
1、PD2の夫々の近傍）に延在するように構成されてい
る。 垂直スイッチMOSQv1の一方の半導体領域N+は、水平ス
イッチMOSQhの一方の半導体領域N+と一体に構成（共
有）されている。垂直スイッチMOSQv1の他方の半導体領
域N+は、垂直スイッチMOSQv2の他方の半導体領域N+と一
体に構成（共有）されている。つまり、垂直スイッチMO
SQv1,Qv2の夫々は、ゲート電極を共通にし、かつ直列に
接続されている。 光電変換素子PD1は、特に、第５図に示すように、垂
直スイッチMOSQv1の他方の半導体領域N+又は垂直スイッ
チMOSQv2の他方の半導体領域N+とウエル領域WELLとのPN
接合部で構成される。なお、スイッチMOSQv1の一方の半
導体領域N+又は水平スイッチMOSQhの一方の半導体領域N
+とウエル領域WELLとのPN接合部にも光電変換素子（フ
ォトダイオード素子）は形成されるが、MOSQhは毎水平
走査（Ｈ）ごとにON状態となるためQv1・Qh共通のN+領
域に蓄えられた情報は毎Ｈごとにリセットされ1H分のみ
が出力に寄与するので無視できる。例えば、もしホトダ
イオードPDと、上記Qv1・Qh共通のN+領域が同じ面積だ
としても、Qv1・Qh共通のN+領域はPDに比べて2/525の情
報しか蓄えることができない。前記光電変換素子PD1を
構成する半導体領域N+は、例えば1020［atoms/cm3］程
度の不純物濃度で形成し、ウエル領域WELLは例えば1015
〜1016［atoms/cm3］程度の不純物濃度で形成する。 光電変換素子PD2は、基本的には、垂直スイッチMOSQv
2の一方の半導体領域N+とウエル領域WELLとのPN接合部
で構成されている。この光電変換素子PD2には、第５図
及び第６図に点線で示すカラーフィルタＦの各色毎に、
第３図乃至第７図に示すP+半導体領域（P+ PD）が設けら
れている。 前記カラーフィルタＦは、固体撮像素子少なくとも光
電変換素子PDの上部であって、後述するオプチカルブラ
ック部OBの遮蔽膜SFよりも上層の図示していない保護膜
中に設けられている。本実施例では、カラーフィルタＦ
は、各固体撮像素子毎に染料で染め分けた透明ゼラチン
膜を使用する。カラーフィルタＦは、第３図及び第４図
に示すように、黄Ye、白Ｗ、シアンCy、線Ｇの４色で形
成されている。 前記半導体領域P+ PDは、垂直スイッチMOSQv2の一方の
半導体領域N+とウエル領域WELLとの間に構成されてい
る。つまり、半導体領域P+ PDは、半導体領域N+とウエル
領域WELLとのPN接合部と共に、光電変換素子PD2（PDで
もある）を構成するようになっている。半導体領域P+ PD
は、第３図、第４図及び第７図に点線で示す（Ｐ型不純
物導入用マスクの開口パターンを表す）ように、少なく
とも、半導体領域N+とウエル領域WELLとで形成されるPN
接合部に（半導体領域N+に沿って）極部的に形成され
る。半導体領域P+ PDは、ウエル領域WELLと同一導電型で
あり、それより高不純物濃度例えば1017［atoms/cm3］
程度の不純物濃度で形成する。半導体領域P+ PDは、半導
体領域N+を形成するＮ型不純物を導入（イオン打込み或
は拡散）する前又は後に、Ｐ型不純物を導入する（イオ
ン打込み或は拡散）ことで形成できる。また、半導体領
域P+ PDは、水平スイッチMOSQh側に形成される半導体領
域P+と同一製造工程でかつ同一不純物濃度で形成しても
よいし、夫々異なる条件で形成することもできる。 この半導体領域P+ PDは、カラーフィルタＦの各色毎に
面積を変えて構成している。具体的には、カラーフィル
タＦにシアンCy及び緑Ｇが形成される領域の光電変換素
子PD2に比べて、カラーフィルタＦに黄Ye及び白Ｗが形
成される領域の光電変換素子PD2は、半導体領域P+ PDを
大きな面積で構成している。換言すれば、後者の光電変
換素子PD2は、前者のそれに比べて、半導体領域N+と半
導体領域P+ PDとで形成される高不純物濃度のPN接合部の
面積が大きく構成されている。 光電変換素子PD2に設ける半導体領域P+ PDの面積は、
カラーフィルタＦの色で規定される感度に基づき、カラ
ーフィルタＦの各色に対応する光電変換素子PDの飽和光
量が一定となるように、次のように設定する。 カラーフィルタＦの各色に対応する光電変換素子PDの
飽和光量Lisatは、＜１＞式〜＜４＞式によって求める
ことができる。 前記＜１＞式〜＜４＞式に基づき、カラーフィルタＦ
の各色に対応する光電変換素子PDの半導体領域P+ PDの面
積は、夫々の飽和光量Lisatが一定（LY esat＝LWsat＝L
Cysat＝LGsat）となるように、前記A+i、A-iの夫々を設
定すれば求めることができる。例えば、カラーフィルタ
Ｆの透過率（フィルタを使用しないときを１とし、光学
レンズを使用した時）の比が、黄Ye:1.01、白W:1.08、
シアンCy:0.74、緑G:0.72である時、光電変換素子PDの
半導体領域P+ PDの面積比は、黄Ye:1、白W:1、シアンCy:
0.7、緑G:0.7にすることできる。 つまり、第８図（入射光量とそれに基づいて発生する
信号電流量と関係を示す光電変換特性図）に示すよう
に、カラーフィルタＦの透過率が高い黄Ye、白Ｗの夫々
の領域に構成される光電変換素子PDは、シアンCy、緑Ｇ
の夫々の領域に構成される光電変換素子PDに比べて、積
極的に半導体領域P+ PDを設けることにより、PN接合部の
接合容量を増加し、飽和信号を電流増加することができ
るので、各黄Ye、白Ｗ、シアンCy、緑Ｇの夫々の領域に
構成される光電変換素子PDの飽和光量Lsatを一定にする
ことができる。したがって、固体撮像装置CHIのハイラ
イト現象を防止することができる。しかも、前述のよう
に、固体撮像装置CHIは、ピン数を削減すると共に、ハ
イライト現象を防止することができる。 水平走査線HLは、第９図（所定の製造工程における要
部平面図）に詳細に示すように、行方向に配置された固
体撮像素子形成領域間（素子間分離絶縁膜LOC）上に、
列方向に延在するように構成されている。水平走査線HL
は、前述の多結晶シリコン膜Ｐ−Siよりも上層の導電
層、例えば第１層目のアルミニウム膜AL1で構成されて
いる。アルミニウム膜AL1は、例えば8000〜9000［Å］
程度の膜厚で形成されている。アルミニウム膜AL1は、
水平スイッチMOSQh等を覆う層間絶縁膜（例えば、PSG
膜）IA上に設けられている。水平走査線HLは、前記層間
絶縁膜IAに形成された接続孔C2を通して、水平スイッチ
MOSQhのゲート電極（多結晶シリコン膜Ｐ−Si）に接続
されている。 水平スイッチMOSQhのドレイン領域である半導体領域N
+には、接続孔C1を通して、中間導電層ML1又はML2が接
続されている。中間導電層ML1は、黄Ye、白Ｗの夫々の
カラーフィルタが設けられる固体撮像素子に設けられ、
中間導電層ML2は、シアンCy、緑Ｇの夫々のカラーフィ
ルタが設けられる固体撮像素子に設けられている。中間
導電層ML1、ML2の夫々は、水平走査線HLと同一導電層で
形成されている。 中間導電層ML1は、水平スイッチMOSQhの半導体領域N+
と実質的にその上層に延在する出力信号線HS1,HS3,…と
を接続するように構成されている。中間導電層ML1は、
主に、前記接続の際の段差形状を低減し、接続の信頼性
を向上するように構成されている。中間導電層ML2は、
水平スイッチMOSQhの半導体領域N+とその領域と異なる
領域の上層に延在する出力信号線HS2,HS4,…とを接続す
るように構成されている。中間導電層ML2は、主に、前
記接続の信頼性を向上すると共に、異なる領域に半導体
領域N+と出力信号HSとを接続するように構成されてい
る。 前記中間導電層ML1には、列方向に配置された固体撮
像素子間（素子間分離絶縁膜LOC）上に行方向に延在す
る出力信号線HS1,HS3,…が接続されている。出力信号線
HSは、前述のアルミニウムAL1よりも上層の導電層、例
えば第２層目のアルミニウム膜AL2で構成されている。
アルミニウム膜AL2は、例えば8000〜9000［Å］程度の
膜厚で形成する。アルミニウム膜AL2は、アルミニウム
膜AL1を覆う層間絶縁膜（例えば、PSG膜）IB上に設けら
れている。出力信号線HSは、前記層間絶縁膜IBに形成さ
れた接続孔C3を通して、中間導電層ML1に接続されてい
る。 中間導電層ML2には、第３図及び第４図に示すよう
に、列方向に配置された固体撮像素子の略中央部に、垂
直走査線VLの上部にそれと重ね合わされて行方向に延在
する出力信号線HS2、HS4,…が接続されている。出力信
号線HSは、例えば第２層目のアルミニウム膜AL2で構成
されている。出力信号線HSは、接続孔C3を通して中間導
電層ML2に接続されている。受光部SAの出力信号線HS2,H
S4,…は、光電変換素子（光電変換領域）PDの開口面積
を可能な限り大きく形成できるように、前述のように、
垂直走査線VLと出力信号線HS2,HS4,…とを重ね合わせて
いる。 オプチカルブラック部OB領域には、第４図に示すよう
に、出力信号線HSの上部に、層間絶縁膜（例えば、PSG
膜）ICを介在させて遮光膜SFが設けられている。遮光SF
は、例えば、第３層目のアルミニウム膜AL3で形成す
る。アルミニウム膜AL3は、例えば、蒸着やスパッタで
形成し、10000［Å］程度の膜厚で形成する。 なお、本発明は、前述のTSL方式の固体撮像装置にお
いて、固体撮像素子の光電変換素子PD1を構成する半導
体領域N+とウエル領域WELLとの接合部に半導体領域P+ PD
を設けてもよい。 また、本発明は、前述のTSL方式の固体撮像装置にお
いて、前記半導体領域P+ PDに代えて、半導体領域N+とウ
エル領域WELLとの接合部に、半導体領域N++を設けても
よい。 また、本発明は、カラーフィルタＦの黄Ye、白Ｗが形
成された領域の光電変換素子PDに半導体領域P+ PDを設
け、カラーフィルタＦのシアンCy、緑Ｇが形成された光
電変換素子PDに半導体領域P+ PDを設けてもよい。 以上、本発明者によってなされた発明を、前記実施例
に基づき具体的に説明したが、本発明は、前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲に
おいて種々変更可能であることは勿論である。 本発明は、前述のTSL方式の固体撮像装置に限定され
ず、スイッチMOSと光電変換素子とで形成される固体撮
像素子の上部に単板のカラーフィルタが設けられたカラ
ー用MOS型固体撮像装置に適用することができる。 また、本発明は、透明フィルタに各色のフィルタを張
り付けたカラーフィルタを使用するカラー用MOS型固体
撮像装置に適用することができる。 〔発明の効果〕 本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。 固体撮像素子の上部に単板のカラーフィルタが設けら
れた固体撮像装置において、ハイライト現像を防止する
ことができる。
【図面の簡単な説明】
第１図は、本発明の実施例であるTSL方式の固体撮像装
置を示す概略構成図、 第２図は、前記第１図に示す固体撮像装置の等価回路
図、 第３図は、受光部の固体撮像素子を示す要部平面図、 第４図は、オプチカルブラック部の固体撮像素子を示す
要部平面図、 第５図は、第３図のＶ−Ｖ切断線に切った断面図、 第６図は、第３図のVI−VI切断線に切った断面図、 第７図は、前記固体撮像装置の所定の製造工程における
要部平面図、 第８図は、前記固体撮像装置の固体撮像素子の光電変換
特性図、 第９図は、前記固体撮像装置の所定の製造工程における
要部平面図である。 図中、CHI…固体撮像装置（固体撮像チップ）、ARR…フ
ォトダイオードアレイ、SA…受光部、OB…オプチカルブ
ラック部、、INT…インタレース走査制御部、Vreg…垂
直走査用シフトレジスタ部、Hreg…水平走査用シフトレ
ジスタ部、OUT…出力回路、VL…垂直走査線、HL…水平
走査線、HS…出力信号線、Qh…水平スイッチMOS、Qv…
垂直スイッチMOS、PD…光電変換素子、ML…中間導電
層、SF…遮光膜、P+ PD…半導体領域、Ｆ…カラーフィル
タである。
置を示す概略構成図、 第２図は、前記第１図に示す固体撮像装置の等価回路
図、 第３図は、受光部の固体撮像素子を示す要部平面図、 第４図は、オプチカルブラック部の固体撮像素子を示す
要部平面図、 第５図は、第３図のＶ−Ｖ切断線に切った断面図、 第６図は、第３図のVI−VI切断線に切った断面図、 第７図は、前記固体撮像装置の所定の製造工程における
要部平面図、 第８図は、前記固体撮像装置の固体撮像素子の光電変換
特性図、 第９図は、前記固体撮像装置の所定の製造工程における
要部平面図である。 図中、CHI…固体撮像装置（固体撮像チップ）、ARR…フ
ォトダイオードアレイ、SA…受光部、OB…オプチカルブ
ラック部、、INT…インタレース走査制御部、Vreg…垂
直走査用シフトレジスタ部、Hreg…水平走査用シフトレ
ジスタ部、OUT…出力回路、VL…垂直走査線、HL…水平
走査線、HS…出力信号線、Qh…水平スイッチMOS、Qv…
垂直スイッチMOS、PD…光電変換素子、ML…中間導電
層、SF…遮光膜、P+ PD…半導体領域、Ｆ…カラーフィル
タである。
フロントページの続き
(56)参考文献 特開 昭57−35492（ＪＰ，Ａ)
特開 昭58−9362（ＪＰ，Ａ)
特開 昭61−227491（ＪＰ，Ａ)
特開 昭59−132162（ＪＰ，Ａ)
応用物理学会編「半導体デバイスとそ
の応用」（昭50−６−25）日刊工業新聞
社ｐ．157
(58)調査した分野(Int.Cl.6，ＤＢ名)
H01L 27/14
H04N 5/335
H04N 9/07
Claims (1)
- (57)【特許請求の範囲】 １．光電変換素子と、該光電変換素子と出力信号線との
間に直列に接続される複数のスイッチ素子を含む複数の
画素と、該画素の上部に設けられた複数色のカラーフィ
ルタと、上記出力信号線にリセットバイアスを供給し、
リセット信号で制御されるリセット用スイッチ素子とを
具備し、上記カラーフィルタの透過率に従って上記光電
変換素子の接合容量を高不純物濃度の半導体領域の面積
を大きくすることで、変化させたことを特徴とする固体
撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62099738A JP2872237B2 (ja) | 1987-04-24 | 1987-04-24 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62099738A JP2872237B2 (ja) | 1987-04-24 | 1987-04-24 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63266872A JPS63266872A (ja) | 1988-11-02 |
| JP2872237B2 true JP2872237B2 (ja) | 1999-03-17 |
Family
ID=14255368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62099738A Expired - Lifetime JP2872237B2 (ja) | 1987-04-24 | 1987-04-24 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2872237B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2768453B2 (ja) * | 1992-03-03 | 1998-06-25 | キヤノン株式会社 | 固体撮像装置及びそれを用いた装置 |
| KR100866718B1 (ko) * | 2005-06-17 | 2008-11-05 | 도판 인사츠 가부시키가이샤 | 촬상 소자 |
| JP4487944B2 (ja) | 2006-02-09 | 2010-06-23 | ソニー株式会社 | 固体撮像装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5735492A (en) * | 1980-08-13 | 1982-02-26 | Hitachi Ltd | Image pickup device |
| JPS589362A (ja) * | 1981-07-08 | 1983-01-19 | Hitachi Ltd | 固体撮像素子 |
| JPS59132162A (ja) * | 1983-01-17 | 1984-07-30 | Mitsubishi Electric Corp | 固体撮像装置 |
| JPS61227491A (ja) * | 1985-04-01 | 1986-10-09 | Hitachi Ltd | 固体撮像装置 |
-
1987
- 1987-04-24 JP JP62099738A patent/JP2872237B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 応用物理学会編「半導体デバイスとその応用」（昭５０−６−２５）日刊工業新聞社ｐ．１５７ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63266872A (ja) | 1988-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8409907B2 (en) | Method for manufacturing information aquiring semiconductor device | |
| JP4050906B2 (ja) | 固体撮像装置 | |
| US20050225655A1 (en) | Solid-state color image pickup apparatus with a wide dynamic range, and digital camera on which the solid-state image pickup apparatus is mounted | |
| US4697200A (en) | Field storage drive in interline transfer CCD image sensor | |
| JP2001230400A (ja) | 固体撮像装置 | |
| GB2046015A (en) | Solid-state imaging device | |
| JPS62272773A (ja) | 固体撮像装置 | |
| US7589773B2 (en) | Solid-state image sensor device and driving method | |
| US7164444B1 (en) | Vertical color filter detector group with highlight detector | |
| CN102246300A (zh) | 图像传感器内的紫外光滤光层 | |
| US20050231623A1 (en) | Imaging apparatus | |
| JP2872237B2 (ja) | 固体撮像装置 | |
| JPS6126270B2 (ja) | ||
| JP2569045B2 (ja) | 固体撮像装置 | |
| US4789888A (en) | Solid-state image sensor | |
| JPH05175471A (ja) | 固体撮像装置 | |
| JPS6242426B2 (ja) | ||
| JPH0425714B2 (ja) | ||
| JPH0821704B2 (ja) | 固体撮像素子 | |
| JP2728404B2 (ja) | 固体撮像装置 | |
| JPS63266875A (ja) | 固体撮像装置 | |
| JPS63266868A (ja) | 固体撮像装置 | |
| JPS6373658A (ja) | 固体撮像装置 | |
| KR910006244B1 (ko) | 다층(多層) 배선부재의 제조방법 | |
| JP4444990B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080108 Year of fee payment: 9 |