KR910006244B1 - 다층(多層) 배선부재의 제조방법 - Google Patents

다층(多層) 배선부재의 제조방법 Download PDF

Info

Publication number
KR910006244B1
KR910006244B1 KR1019880004660A KR880004660A KR910006244B1 KR 910006244 B1 KR910006244 B1 KR 910006244B1 KR 1019880004660 A KR1019880004660 A KR 1019880004660A KR 880004660 A KR880004660 A KR 880004660A KR 910006244 B1 KR910006244 B1 KR 910006244B1
Authority
KR
South Korea
Prior art keywords
metal complex
liquid metal
film
conductive film
horizontal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019880004660A
Other languages
English (en)
Other versions
KR880013262A (ko
Inventor
기요시 다나까
아끼오 하야사까
Original Assignee
가부시기가이샤 히다찌세이사구쇼
미따 가쯔시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 히다찌세이사구쇼, 미따 가쯔시게 filed Critical 가부시기가이샤 히다찌세이사구쇼
Publication of KR880013262A publication Critical patent/KR880013262A/ko
Application granted granted Critical
Publication of KR910006244B1 publication Critical patent/KR910006244B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

다층(多層)배선부재의 제조방법
제1도는, 본 발명의 실시예인 TSL 방식의 고체촬상장치를 도시한 개략구성도.
제2도는, 상기 제1도에 도시한 고체촬상장치의 등가회로도.
제3도는, 수광부의 고체촬상소자를 도시한 요부평면도.
제4도는, 광학적 블랙부의 고체촬상소자를 도시한 요부평면도.
제5도는, 제4도의 Ⅴ－Ⅴ 절단선에서 절단한 단면도.
제6도는, 제4도의 Ⅳ－Ⅳ 절단선에서 절단한 단면도.
제7도는, 상기 고체촬상장치의 소정의 제조공정에 있어서의 요부평면도.
제8도는, 상기 고체촬상장치의 소정의 제조공정에 있어서의 요부평면도.
제9도는, 상기 고체촬상장치의 소정의 제조공정에 있어서의 요부평면도.
*도면의 주요부분에 대한 부호의 설명
CH1 : 고체촬상장치(고체촬상칩) ARR : 포토다이오우드어레이
SA : 수광부 OB : 광학적 블랙부
RES : 수평귀선기간 리세트부 INT : 인터레이스 주사제어부
Vreg : 수직주사용 시프트레지스터부 Hreg : 수평주사용 시프트레지스터부
OUT : 출력회로 VL : 수직주사선
HL : 수평주사선 HS : 출력신호선
Qh : 수평스위치MOS Qv : 수직스위치MOS
PD : 광전변환소자 ML : 중간도전층
SF : 차광막 MCP : 액체금속착체(錯體)
본 발명은 다층(多層)배선기술, 특히, 반도체집적회로장치, 배선기판등의 다층배선기술에 적용해서 유효한 기술에 관한 것이다.
반도체집적회로장치로서, 수평판독(TSL : Transversal Signal Line)방식의 MOS형 고체촬상장치가 알려져 있다. 이 고체촬상장치의 수광부의 고체촬상소자는, 수평스위치 MOS형 전계효과 트랜지스터(이하MOS로 칭함), 수직스위치MOS, 광전변환소자(포토다이오우드소자)의 각각을 직렬로 접속해서 구성되어 있다.
수평스위치MOS는, 열(列)방향으로 뻗어 존재하는 수평주사선을 개재시켜, 수평주사용 시프트레지스터부(수평주사회로)에서 제어된다. 수직스위치 MOS는, 수평주사선과 교차하는 행(行)방향으로 뻗어 존재하는 수직주사선을 개재시켜, 수직주사용 시프트레지스터부(수직주사회로)에서 제어된다. 수평스위치 MOS의 드레인영역에는, 수직주사선과 동일한 행방향으로 뻗어 존재하는 출력신호선이 접속되어 있다.
출력신호선은, 출력회로(판독회로), 수평귀선기간 리세트부의 각각에 접속되어 있다. 수평귀선기간 리세트부는, 수평귀선기간내에 출력신호선에 축적된 허신호를 리세트하도록 구성되어 있다. 또 출력신호선은 수평주사기간내에 포토다이오우드의 판독마다 고속으로 리세트되고 있다. 즉, 이 TSL 방식의 고체촬상장치는, 스미어를 저감해서 고화질을 얻을 수 있는 특징이 있다.
한편, 종래 각열 공통으로 착설되어 있는 수평스위치 MOS 대신에, 상기한 바와 같이, TSL 방식의 고체촬상장치는, 셀(화소)마다 그것에 비해서 작은 수평스위치 MOS를 착설하고 있다. 이 고체촬상장치는, 수평스위치 MOS의 스위칭시에 발생하는 스파이크 잡음의 편차에 의한 고정잡음을 저감할 수 있는 특징이 있다.
또한, TSL 방식의 고체촬상장치에 대해서는 ,예를 들면, 일본국, 영상정보(1), 1986년 5월호, P19∼P24에 기재되어 있다.
상기한 TSL 방식의 고체촬상장치에는, 수광부외에, 광학적 블랙부가 구성되어 있다. 광학적 블랙부는, 암(暗) 전류성분에 의한 노이즈를 보정하기 위한 기준치(광학적 흑레벨)를 형성하도록 구성되어 있다. 광학적 블랙부는, 수광부와 동일 구조로 고체촬상소자와 광전변환소자의 상부에 차광막을 형성한 디바이스구조로 구성되어 있다. 차광막은, 증착이나 스퍼터로 형성한 최상층의 알루미늄막으로 형성하고 있다.
광학적 블랙부의 고체촬상소자와 차광막과의 사이에는, 수직주사선, 출력신호선등의 복수층의 도전막을 뻗어 존재시키고 있으며, 고체촬상장치는, 소위 다층배선구조로 구성되어 있다. 이 때문에, 최상층의 차광막의 밑바탕 절연막의 표면에 단차형상이 성장하고, 차광막의 층유효범위가 열화되므로, 광학적 블랙부의 차광성이 저하한다고 하는 문제를 일으킨다.
본 발명의 목적은, 도전막의 층유효범위(step coverage)를 향상하는 일이 가능한 다층배선기술을 제공하는데 있다.
본 발명의 다른 목적은, 고체촬상장치에 있어서, 광학적 블랙부의 차광막의 차광성을 향상하는 일이 가능한 다층배선기술을 제공하는데 있다.
본 발명의 다른 목적은, 하층도전막과 상층도전막을 확실하게 접속하는 것이 가능한 다층배선기술을 제공하는데 있다.
본 발명의 다른 목적은, 도전막의 제조공정을 저감하는 일이 가능한 다층배선기술을 제공하는데 있다.
본 발명의 상기 및 그외의 목적과 신규한 특징은, 본 명세서의 기술 및 첨부도면에 의해서 명백해질 것이다.
본원에 있어서 개시되는 발명중, 대표적인 것의 개요를 간단하게 설명하면 ,하기와 같다.
다층배선기술에 있어서, 절연막상에 할로겐화 은등의 액체금속착체를 도포하고, 이 액체금속착체의 소정영역에 금속을 석출시켜서 도전막을 형성하고, 그후, 금속을 석출시키지 않는 영역의 액체금속착체를 제거한다.
또, 고체촬상장치에 있어서는, 광학적 블랙부의 고체촬상소자의 광전변환소자의 상부에, 상기 액체금속착체로 전막으로 차광막을 형성한다.
또, 다층배선기술에 있어서는, 적어도, 양자간의 절연막에 형성된 접속구멍내에 상기 액체금속착체로 형성한 접속용 도전막을 채워넣고, 이 접속용 도전막을 개재해서 하층도전막과 상층도전막을 접속한다.
상기한 수단에 의하면, 상기 액체금속착체가 가진 유동성에 의해서, 밑바닥의 단차형상을 따라서 충실하게 액체금속착체가 도포되고, 이 액체금속착체로 금속을 석출해서 도전막을 형성할 수 있으므로, 상기 도전막의 충유효범위를 향상시킬 수 있다.
또, 광학적 블랙부의 차광막에 광누설을 발생하는 막두께의 불균일이나 핀호올의 발생할 확률을 저감할 수 있으므로, 차광막의 차광성을 향상시킬 수 있다.
또, 미세한 접속구멍이라도, 상기 접속구멍내에 확실하게 접속용 도전막을 채워넣을 수 있으므로, 하층도전막과 상층도전막을 확실하게 접속할 수 있다.
이하, 본 발명의 구성에 대해서, TSL 방식의 MOS형 고체촬상장치에 본 발명을 적용한 일실시예와 함께 설명한다.
또한, 실시예를 설명하기 위해서 전체도면에 있어서, 동일기능을 가진 것은 동일부호를 부여하고, 그 반복설명은 생략한다.
본 발명의 실시예인 TSL 방식의 고체촬상장치를 제1도(개략구성도) 및 제2도(등가회로도)에 도시한다. 제1도에 도시한 바와 같이, TSL 방식의 고체촬상장치(고체촬상칩)(CHI)는, 중앙부에 셀(화소)을 행렬형상으로 복수배치한 포토다이오우드어레이(ARR)가 구성되어 있다.
포토다이오우드어레이(ARR)는, 수광부(SA)와 광학적 블랙부(OB)로 구성되어 있다. 수광부(SA)는, 광학렌즈를 통해서 입사된 광신호를 전하로 변환해서 축적할 수 있도록 구성되어 있다. 광학적 블랙부(OB)는, 암전류성분에 의한 노이즈를 보정하기 위한 기준치(광학적 흑레벨)를 형성하도록 구성되어 있다.
포토다이오우드어레이(ARR)의 우측의 주변에는, 수평귀선기간 리세트부(RES), 인터레이스 주사제어부(INT), 수직주사용 시프트레지스터부(수직주사용 회로)(Vreg)가 착설되어 있다. 하측주변에는, 수평주사용 시프트레지스터부(수평주사용 회로)(Hreg), 좌측에는, 출력회로(판독회로)(OUT)가 배설되어 있다.
제2도에 도시한 바와 같이, 상기 포토다이오우드어레이(ARR)의 수광부(SA)는, 수직주사선(VL1),(VL2),..., 수평주사선(HL1),(HL2),..., 출력신호선(HS1),(HS2),...의 각각의 교차부에 배치되어 있다. 수직주사선(VL)은 행방향으로 뻗어 존재하고, 열방향으로 복수개 배치되어 있다. 수평주사실(HL)은, 열방향으로 뻗엉존재하고, 행방향으로 복수개 배치되어 있다. 출력신호선(HS)은, 수직주사선(VL)과 동일한 행방향으로 뻗어 존재하고, 열방향으로 복수개 배치되어 있다.
상기 화소는, 수평스위치 MOS(Qh), 수직수의치 MOS(Qv)(Qv1,Qv2), 광전변환소자(포토다이오우드)PD(PD1,PD2)로 구성되어 있다. 수평스위치 MOS(Qh)의 한쪽의 반도체영역과 수직스위치 MOS(Qv)의 다른쪽의 반도체영역은 접속되어 있으며, 양자는 직렬로 접속되어 있다. 광전변환소자(PD1)는, 수직스위치 MOS(Qv1)의 다른쪽의 반도체영역에 접속되고, 광전변환소자(PD2)는, 수직스위치 MOS(Qv2)의 한쪽의 반도체영역에 접속되어 있다.
열방향으로 배치된 복수의 고체촬상소자의 수평스위치 MOS(Qh)의 게이트전극은, 1개의 수평주사선(HL)에 접속되어 있다. 수평주사선(HL)은, 수평주사용 시프트레지스터부(Hreg)에 접속되어 있다. 수평주사용 시프트레지스터부(Hreg)는, 입력신호(Hin) 및 클록신호(øh1),(øh2)에 의해서, 행방향으로 배치되는 복수의 수평주사선(HL)을 순차적으로 주사하고, 행방향의 화소를 선택하도록 구성되어 있다.
행방향으로 배치된 복수의 화소의 수직스위치MOS(Qv)의 게이트전극은, 1개의 수직주사선(VL)에 접속되어 있다. 수직주사선(VL)의 일단은 인터레이스 주사제어부(Vreg)에 접속되어 있다. 수직주사용 시프트레지스터부 (Vreg)는, 입력신호(Vin) 및 클록신호(øv1),(øv2)에 의해서, 열방향으로 배치되는 복수의 수직주사선(VL)을 순차적으로 주사하기 위한 선택신호(R1)(R2),...를 인터레이스 주사제어부(INT)로 출력하도록 구성되어 있다.
인터레이스 주사제어부(INT)는, 피일드선택신호(Fe) 또는 (Fo)로 스위치MOS(QFe) 또는 (QFo)를 제어하고, 선택신호(R)를 전달하는 구동용MOS(Qd)를 선택하도록 구성되어 있다. 구동용MOS(Qd)는, 게이트전극과 한쪽의 반도체영역[수직주사선(VL)]과의 사이에 승압콘덴서가 착설되어 있다. 구동용 MOS(Qd)의 다른쪽의 반도체영역에는, 수직주사신호(ø3) 또는 (ø4)가 인가되어 있다. 즉, 수직주사신호(ø3) 또는 (ø4)는, 선택신호(R)에 의거해서, 구동용 MOS(Qd)에 의해서 수직주사선 (VL)에 인가된다. 구동용MOS(Qd)는, 상기 승압콘덴서에 의해서, 드레숄드치전압에 상당하는 전압강하를 발생하는 일없이, 수직주사신호(ø3) 또는 (ø4)를 수직주사선(VL)에 인가할 수 있다.
이 인터레이스 주사제어부(INT)는, 2행 동시판독을 행할 수 있도록 구성되어 있다. 즉, 먼저, 인터레이스 주사제어부(INT)는, 파일드선택신호(F)에 의해서, 인접하는 기수피일드의 2행의 수직주사선(VL)[예를 들면, (VL1)과 (VL2), (VL3)와 (VL4)]을 선택한다. 다음에, 인터레이스 주사제어부(INT)는, 다른 피일드선택신호(F)에 의해서, 2행의 수직주사선(VL)의 조합을 바꿔서 [예를 들면, (VL2)와 (VL3), (VL4)와 (VL5)]선택하도록 구성되어 있다.
수직주사선(VL)의 타단은, 출력회로(OUT)의 출력제어용 MOS(QSye), (QScy), (QSw), (QSg)의 게이트전극에 접속되어 있다. 출력제어용 MOS(QS)는, 출력신호선(HS)의 일단과 출력회로(OUT)의 각 색마다의 출력선(SYe), (SCy), (SW), (SG)을 접속하도록 구성되어 있다.
출력신호선(HS)은, 행방향으로 배치된 복수의 고체촬상소자의 수평스위치 MOS(Qh)의 다른쪽의 반도체영역(드레인영역)에 접속되어 있다. 출력신호선(HS)의 타단은, 수평귀선기간 리세트부(RES)의 리세트용 MOS(Qr)를 개재시켜, 리세트용 출력선(Vr)에 접속되어 있다. 리세트용 MOS(Qr)의 게이트전극은, 리세트신호선(RP)에 접속되어 제어되고 있다. 수평귀선기간 리세트부(RES)는, 수평주사기간내에 축적된 허신호를 리세트하게 구성되어 있다.
다음에, TSL 방식의 고체촬상소자(CHI)의 구체적인 다바이스구조에 대해서, 제3도 내지 제6도를 사용해서 설명한다. 제3도는, 수광부(SA)의 고체촬상소자를 도시한 요부평면도, 제4도는, 광학적 블랙부(OB)의 고체촬상소자를 도시한 요부평면도이다. 제5도는, 제4도의Ⅴ－Ⅴ 절단선에서 절단한 단면도, 제6도는, 제4도의 Ⅵ－Ⅵ절단선에서 절단한 단면도이다.
제3도 내지 제6도에 도시한 바와 같이, 수광부(SA)는, 광학적 블랙부(OB) 각각의 화소는, 기본적으로는 동일구조로 구성되어 있다.
수광부(SA), 광학적 블랙부(OB)의 각각의 고체촬상소자는, 반도체기판(SUB)에 형성된 웰영역(WELL)의 주면에 형성되어, 소자간의 분리절연막(LOC)에 그 주위가 규정되어 있다.
반도체기판(SUB)은, 단결정 실리콘으로 이루어지는 N형으로 구성되어 있다. 웰영역(WELL)은, P형으로 구성되어 있으며, 주로, N채널 MOS FET를 형성한다.
소자간 분리절연막(LOC)은, 웰영역(WELL)주면을 선택적으로 열산화해서 형성한 산화실리콘막으로 구성되어 있다. 소자간 분리절연막(LOC)은, 제3도 및 제4도에 도시한 바와 같이, 화소형성영역을 U자형상으로 구성하고 있다. 상세하게 설명하면, 소자간 분리절연막(LOC)은, 수평스위치 MOS(Qh)형성영역의 면적은 작고, 수직스위치 MOS(Qv)형성영역의 면적은 커지도록 U자 형상으로 구성한다.
화소의 수평스위치 MOS(Qh)는, 제3도 내지 제6도, 및 제7도(소정의 제조공정에 있어서의 요부평면도)에 도시한 바와 같이, 주로, 웰영역(WELL), 게이트절연막, 게이트전극, 소오스영역 또는 드레인영역인 1쌍의 N＋형 반도체영역(N＋)으로 구성되어 있다.
게이트절연막은, 예를 들면, 웰영역(WELL)의 주면을 산화해서 형성한 산화실리콘막으로 형성한다.
게이트전극은, 게이트전극재료 예를 들면 다결정 실리콘막(반도체막)(P－Si)으로 형성한다. 다결정 실리콘막(P－Si)은, 예를 들면, 3000∼4000[Å]정도의 막두께로 형성한다. 또, 게이트전극은, 고융점 금속(Mo, Ti, Ta, W)막 혹은 고용점 금속실리사이드(MoSi2, TiSi2, TaSi2, WSi2)막, 혹은 다결정 실리콘막과 그들과의 복합막으로 형성하여도 된다.
반도체영역(N＋)은, 게이트전극을 마스크로한 이온집어넣기로 웰영역(WELL)의 주면부에 N형 불순물을 도입하고, 여기에 확대확산을 실시해서 형성한다.
상기 수평스위치 MOS(Qh)의 드레인영역인 반도체영역(N＋)은, 웰영역(WELL)보다도 고불순물 농도의 P＋형 반도체영역(P＋)의 주면부에 구성되어 있다. 반도체영역(P＋)은, 수평스위치 MOS(Qh)의 채널형성영역까지 확산되어 있다. 이 반도체영역(P＋)은, 수평스위치 MOS(Qh)의 드레숄드치전압을 상승하도록 구성되어 있다. 즉, 반도체영역 (P＋)은, 블루밍을 발생하는 전자가 광전변환소자(PD)쪽에서 출력신호선(HS)으로 이동하는 것을 저감하도록 구성되어 있다.
수직스위치 MOS(Qv1)는, 수평스위치 MOS(Qh)와 실질적으로 동일하게, 주로, 웰영역(WELL), 게이트절연막, 게이트전극, 소오스영역 또는 드레인영역인 1쌍의 반도체영역(N＋)으로 구성되어 있다.
수직스위치 MOS(Qv2)는, 수평스위치 MOS(Qh)와 실질적으로 동일하게, 주로, 웰영역(WELL), 게이트절연막, 게이트전극, 소오스영역 또는 드레인영역인 1쌍의 반도체영역(N＋)으로 구성되어 있다.
수직스위치 MOS(Qv1),(Qv2)의 각각의 게이트전극은, 수평스위치 MOS(Qh)의 게이트전극과 동일제조공정으로 형성되어 있다. 수직스위치 MOS(Qv1),(Qv2)의 각각의 게이트전극은, 포토다이오우드 형성영역(혹은 수광부)의 중앙부를 행방향으로 가로지르도록 뻗어 존재하고, 또한, 일체로 구성되어 있다. 또한, 수직스위치 (Qv1),(Qv2)의 각각의 게이트전극은, 행방향으로 뻗어 존재하는 수직주사선(VL)과 일체로 구성되어 있다.
수직스위치 MOS(Qv1)의 한쪽의 반도체영역(N＋)은, 수평스위치 MOS(Qh)의 한쪽의 반도체영역(N＋)과 일체로 구성(공유)되어 있다. 수직스위치 MOS(Qv1)의 다른쪽의 반도체영역(N＋)은, 수직스위치 MOS(Qv2)의 다른쪽의 반도체영역(N＋)과 일체로 구성(공유)되어 있다.
광전변환소자(PD1)는, 수직스위치 MOS(Qv1)의 다른쪽의 반도체영역 N＋또는 수직스위치 MOS(Qv2)의 다른쪽의 반도체영역(N＋)과 웰영역(WELL)과의 PN으로 접합부로 구성된다. 여
광전변화소자(PD2)는, 수직스위치 MOS(QV2)의 한쪽의 반도체영역(N+)과 웬영여
수평주사선(HL)은, 제8도(소정의 제조공정에 있어서의 요부평면도)에 상세하게 도시하는 바와 같이, 행방향으로 배치된 고체촬상소자 형성영역간 [소자낙분리절연막(LOC)]상에 열방향으로 뻗어 존재하도록 구성되어 있다. 수평주사선 (HL)은, 상기의 다결정 실리콘막(P－Si)보다도 상층의 도전층, 예를 들면 제1층째의 알루미늄막(AL1)으로 구성되어 있다. 알류미늄막(AL1)은, 예를 들면 5000[Å]정도의 막두께로 형성되어 있다. 알류미늄막(AL1)은, 수평스위치 MOS(Qh)등을 덮는 층간절연막(예를 들면, PSG막)(IA)상에 착설되어 있다. 수평주사선(HL)은, 상기 층간 절연막(IA)에 형성된 접속구멍(C2)을 통해서, 수평스위치 MOS(Qh)의 게이트전극[다결정 실리콘막(P－Si)]에 접속되어 있다.
수평스위치 MOS(Qh)의 드레인영역인 반도체영역(N＋)에는, 접속구멍(C1)을 통해서, 중간도전층(ML1)또는 (ML2)가 접속되어 있다. 본 실시예의 고체촬상장치(CH1)는, 컬러용소자(또는 모노크로용 소자이어도 된다)로 구성되어 있으며, 중간도전층(ML1)은, 황(Ye), 백(W) 각각의 컬러필터가 착설되는 고체촬상소자에 형성되고, 중간도전층(ML2)은, 시안(Cy), 녹(G) 각각의 럴러필터가 착설되는 고체촬상소자에 형성되어 있다. 중간도전층(ML1),(ML2) 각각은, 수평주사선(HL)과 동일도전층으로 형성되어 있다.
중간도전층(ML1)은, 수평스위치 MOS(Qh)의 반도체영역(N＋)과 실질적으로 그 상층에 뻗엉존재하는 출력신호선(HS1),(HS3),...과를 접속하도록 구성되어 있다. 중간도전층(ML1)은, 주로, 상기 접속시의 단차형상을 저감하여, 접속의 신뢰성을 향상하도록 구성되어 있다. 중간도전층(ML2)은, 수평스위치 MOS(Qh)의 반도체영역(N＋)과 그 영역과 다른 영역의 상층에 뻗어 존재하는 출력신호선(HS2),(HS4),...과를 접속하도록 구성되어 있다. 중간도전층(ML2)은, 주로, 상기 접속의 신뢰성을 향상하는 동시에, 다른 영역의 반도체영역(N＋)과 출력신호선(HS)과를 접속하도록 구성되어 있다.
상기 중간도전층(ML1)에는, 열방향으로 배치된 고체촬상소자간[소자간 분리절연막(LOC)]상에 행방향으로 뻗어 존재하는 출력신호선(HS1),(HS3),...이 접속되어 있다. 출력신호선(HS)은, 상기한 알루미늄(AL1)보다도 상층의 도전층, 예를 들면 제2층째의 알루미늄막(AL2)으로 구성되어 있다. 알루미늄막(AL2)은, 예를 들면 8000∼9000[Å]정도의 막두께로 형성한다. 알루미늄막(AL2)은, 알루미늄막(AL1)을 덮는 층간절연막(예를 들면, PSG막)(IB)상에 형성되어 있다. 출력신호선(HS)은, 상기 층간절연막(IB)에 형성된 접속구명(C3)을 통해서, 중간도전층(ML1)에 접속되어 있다.
중간도전층(ML2)에는, 제3도 및 제4도에 도시한 바와 같이, 열방향으로 배치된 고체촬상소자의 거의 중앙부에, 수직주사선(VL)의 상부에 그것과 서로 겹쳐져서 행방향으로 뻗어 존재하는 출력신호선(HS2),(HS4),...이 접속되어 있다. 출력신호선(HS)은, 예를 들면 제2층째의 알루미늄막(AL2)으로 구성되어 있다. 출력신호선(HS)은, 접속구멍(C3)을 통해서 중간도전층(ML2)에 접속되어 있다. 수광부(SA)의 출력신호선(HS2),(HS4),...은, 광전변환소자(광전변환영역)(PD)의 개구면적을 가능한한 크게 형성할 수 있도록, 상기한 바와 같이, 수직주사선(VL)과 출력신호선(HS2),(HS4),...과를 서로 겹쳐지게 하고 있다.
광학적 블랙부(OB)영역에는, 제4도 내지 제6도에 도시한 바와 같이, 출력신호선(HS)의 상부에 층간절연막(예를 들면, PSG막)(IC)을 개재시켜서 차광막(SF)이 형성되어 있다. 차광막(SF)은, 도전막으로 형성되어 있으며, 수직주사선(VL), 수평주사선(HL), 출력신호선(HS) 및 중간도전층(ML)과 함께 다층배선구조를 구성한다. 이 차광막(SF)은, 다층배선구조의 최상층의 도전막으로 형성되어 있다. 차광막(SF)은, 다음과 같이 형성되어 있다.
먼저, 제9도(소정의 제조공정에 있어서의, 상기 제5도에 도시한 요부단면도와 동일부분의 요부단면도)에 도시한 바와 같이, 층간절연막(IC)의 표면상에, 액체금속착체(사진유제)(MCP)를 도포한다.
액체금속착체(MCP)는, 예를 들면 젤라틴등의 분산매중(수용액)에, AgC1, AgBr, AgI등의 할로겐화 은을 단독으로 혹은 혼합해서 미세결정의 형으로 현탁하므로서 형성한 것으로, 유동성을 가지고 있다. 액체금속착체(MCP)는, 고체촬상장치(CHI)[차광막(SF)을 형성하는 단계에서는, 다이싱에 의해서 칩형상으로 형성되기전의 웨이퍼상태이다]를 회전테이블상에 재치해서 회전시킨 상태에 있어서, 그 회전중심부분에 적하하여, 원심력으로 주변부로 확대하므로서 도포할 수 있다. 이 액체금속착제(MCP)는, 유동성을 가지고 있으므로, 밑바닥막[층간절연막(IC)]표면의 단차형상을 따라서 충실하게 도포할 수 있다.
다음에, 상기 도포된 액제금속 착체(MCP)를 건조하고, 그후, 광학적 블랙부(OB)의 액체금속착체(MCP)를 선택적으로 노광한다. 이 액체금속착체(MCP)의 노광은, 광학적 블랙부(OB)에, 액체금속착체(MCP)를 현상가능하게 하는 잠상을 형성하는 공정이다.
다음에, 액체금속착체(MCP)에 현상을 실시하여, 광학적 블랙부(OB)에 선택적으로 은(Ag)을 석출시킨다. 현상은, 주로, 노광(잠상이 형성)된 액체금속착체(MCP)의 할로겐화 은의 입자를 선택적으로 환원하여, Ag으로 바꾸는 환원반응이다.
현상액은, 예를 들면, 현상주약, 보항제, 알칼리제, 억제제, 특수 첨가제를 성분으로서형성한다. 현상주약은 유기방향족 화합물등의 환원성 물질로 형성된다. 보항제는, 아황산소오다등의 물질로 형성된다. 알칼리제는, Na, K등의 탄산염, 수산화물 등으로 형성된다. 억제제는, 미노광부의 현상흑화를 억제하는 흐림방지제로서, 브롬화칼륨 등으로 형성된다. 특수 첨가제는, 증감현상, 현상촉진등에 따라서 각종 첨가제를 사용한다.
은은, 차광막(SF)의 차광성을 확보하기 위해서, 예를 들면 1[μm]정도의 막두께로 되도록 석출시킨다.
다음에, 상기 액체금속착체(MCP)에 정착을 행하며, 미노광부분[예를 들면, 광학적 블랙부(OB)이외의 수광부(SA)]의 액체금속착체(MCP)를 제거한다. 이 정착을 행하므로서, 상기 제5도 및 제6도에 도시한 바와 같이, 광학적 블랙부(OB)에, 선택적으로, 액체금속착체(MCP)로 형성한 은으로 이루어진 차광막(SF)를 형성할 수 있다.
정착제로서는, 예를 들면, 티오황산나트륨이나 티오황산암모늄을 사용한다.
이후, 물세정을 실시한다.
이와 같이, 고체촬상장치(CHI)에 있어서, 층간절연막(IC)상에 할로겐화 은등의 액체금속착체(MCP)를 도포하고, 광학적 블랙부(OB)의 액체금속착체(MCP)에 Ag을 선택적으로 석출시켜서 차광막(SF)(도전막)을 형성하고, 이후, Ag을 석출시키지 않는 영역의 액체금속착체(MCP)를 제거하므로서, 상기 액체금속착체(MCP)가 가지는 유동성에 의해서, 밑바닥의 단차형상을 따라서 충실하게 액체금속착체(MCP)가 도포되고, 이 액체금속착체(MCP)에서 Ag을 석출해서 차광막(SF)을 형성할 수 있으므로, 차광막(SF)의 층유효범위를 향상시킬 수 있다.
따라서, 차광막(SF)은, 층유효범위의 저하에 기인하는 막두께의 불균일이나 핀호울의 발생을저감할 수 있으므로, 차광막(SF)의 차광성을 향상할 수 있다.
또, 차광막(SF)은, 액체금속착체(MCP)에, 직접, 노광, 현상 및 정착을 실시하여, 직접 패턴닝할 수 있으므로, 예를 들면, 알루미늄막의 패턴닝과 같이 포토레지스트마스크를 사용할 필요가 없다. 따라서, 이 포토레지스트마스크를 형성하는 공정에 상당하는 만큼, 고체촬상장치(CHI)의 제조공정을 저감할 수 있다.
또, 본 발명은, 상기 고체촬상장치(CHI)에 있어서, 수평스위치MOS(Qh)의 게이트전극(P－Si)과 수평주사선[알루미늄막(AL1)(HL), 중간도전층[알루미늄막(AL1)(ML)과 출력신호선[알루미늄막(AL2)](HS)과의 각각의 접속부에 적용할 수 있다. 즉, 적어도, 게이트전극과 수평주사선(HL)을 접하는 접속구멍(C2)내에, 액체금속착체(MCP)로 형성한 Ag을 접속용 도전막으로서 채우므로서, 접속구멍(C2)에 기인하는 단차형상을 완화하고, 게이트전극과 수평주사선(HL)을 고신뢰성으로 접속할 수 있다. 미세화해서 접속구멍(C2)의 개구치수가 1[μm] 혹은 그것 이하로 형성되면, 증착이나 스패터로 형성되는 수평주사선(HL)은, 접속구멍(C2)내에 들어가지 않으므로, 특히, 본 발명와 같이 형성하는 것은 유효하다. 마찬가지로, 적어도, 중간도전층(ML)과 출력신호선(HS)을 접속하는 접속구멍(C3)내에, 액체금속착체(MCP)로 형성한 Ag을 접속용 도전막으로서 채우므로서, 접속구멍(C3)에 기인하는 단차형상을 완화하고, 중간도전층(ML)과 출력신호선(HS)을 고신뢰성으로 접속할 수 있다.
또한, 본 발명은, 상기 고체촬상장치(CHI)에 있어서, 수평스위치 MOS(Qh)의 반도체영역(N＋)과 중간도전층(ML)과의 접속부에 적용하지 않는 편이 바람직하다. 즉, 접속구멍(C1)내에 액체금속착체(MCP)로 형성한 Ag을 접속용 도전막으로서 채울 경우, 접속용 도전막과 반도체영역(N＋)이 직접 접해서, 그 형성중에, 중금속등의 오염물질이 실리콘속으로 혼입하기 쉬워진다. 중금속은, 수평스위치 MOS(Qh)의 드레숄드치전압은 변동시키는 등, 디바이스 특성을 열화시킨다. 본 발명은 적용할 경우에는, 반도체영역(N＋)과 액체금속착체(MCP)롤형성한 접속용 도전막과의 사이에, 오염물질의 침입을 방지하는 장벽층을 개재시키는 것이 바람직하다.
또, 본 발명은, 상기 액체금속착체(MCP)로 형성한 Ag상에, 스패터나 증착으로 알루미늄막을 적층해서 상기 차광막(SF)을 형성해도 된다. 접속용 도전막에 대해서도 마찬가지이다.
이상, 본 발명자에 의해서 이루어진 발명을, 상기 실시예에 의거해서 구체적으로 설명하였으나, 본 발명은, 상기 실시예에 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서 여러 가지 변경가능한 것은 물론이다.
본 발명은, TSL 방식의 고체촬상장치만으로 한정되지 않고, 광학적 블랙부의 화소의 상부에, 차광막이 형성된 다른 고체촬상장치에 적용할 수 있다.
또, 본 발명은, 고체촬상장치에 한정되지 않고, 다층배선구조를 가지는 마이크로콤퓨터, 메모리등의 반도체직접회로장치나, 다층배선구조를 가지는 프린트배선기판등의 전자장치에 널리 적용할 수 있다.
본원에 있어서 개시되는 발명중 대표적인 것에 의해서 얻어지는 효과를 간단하게 설명하면, 하기와 같다.
다층배선기술에 있어서 절연막상에 할로겐화 은등의 액체 금속착체를 도포하고, 이 액체 금속착체의 소정영역에 금속을 석출시켜서 도전막을 형성하고, 이후, 금속을 석출시키지 않는 영역의 액체금속착체를 제거하므로서, 상기 액체금속착체가 가지는 유동성에 의해서, 밑바닥의 단차형상을 따라서 충실하게 액체금속착체가 도포되고, 이 액체금속착체에서 금속을 석출해서 도전막을 형성할 수 있으므로, 상기 도전막의 층유효범위를 향상시킬 수 있다.

Claims (4)

  1. 기판상에, 절연막, 도전막 각각을 교호로 중첩시킨 다층배선부재의 제조방법에 있어서, 상기 절연막상에, 할로겐화 은등의 액체금속착체를 도포하는 공정과, 이 액체금속착체의 소정영역에, 금속을 석출시켜서 상기 도전막을 형성하는 공정과, 이 금속을 석출시키지 않는 영역의 액체금속착체를 제거하는 공정을 구비한 것을 특징으로 하는 다층배선부재의 제조방법.
  2. 제1항에 있어서, 상기 액체금속착체는, 젤라틴등의 분산매중에, AgC1, AgBr, AgI등의 할로겐화 은을 단독으로 혹은 혼합해서 미세결정의 형태로 현탁한 것임을 특징으로 하는 다층배선부재의 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 액체금속착체로 형성한 도전막은, 고체촬상장치의 광학적 블랙부의 광전변환소자의 상부에 구성되는 차광막으로서 사용되는 것을 특징으로 하는 다층배선부재의 제조방법.
  4. 제1항 또는 제2항에 있어서, 상기 액체금속착체로 형성한 도전막은, 적어도, 상기 절연막에 형성되는 접속구멍내에 채워넣어지고, 하층도전막과 상층도전막을 접속하는 접속용 도전막으로서 사용되는 것을 특징으로 하는 다층배선부재의 제조방법.
KR1019880004660A 1987-04-24 1988-04-23 다층(多層) 배선부재의 제조방법 Expired KR910006244B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62099736A JPS63266870A (ja) 1987-04-24 1987-04-24 多層配線部材の製造方法
JP62-99736 1987-04-24
JP62-099736 1987-04-24

Publications (2)

Publication Number Publication Date
KR880013262A KR880013262A (ko) 1988-11-30
KR910006244B1 true KR910006244B1 (ko) 1991-08-17

Family

ID=14255324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880004660A Expired KR910006244B1 (ko) 1987-04-24 1988-04-23 다층(多層) 배선부재의 제조방법

Country Status (2)

Country Link
JP (1) JPS63266870A (ko)
KR (1) KR910006244B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003107434A1 (en) * 2002-06-12 2003-12-24 Samsung Electronics Co. Ltd. A method of forming a metal pattern and a method of fabricating tft array panel by using the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6023081A (en) * 1997-11-14 2000-02-08 Motorola, Inc. Semiconductor image sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003107434A1 (en) * 2002-06-12 2003-12-24 Samsung Electronics Co. Ltd. A method of forming a metal pattern and a method of fabricating tft array panel by using the same

Also Published As

Publication number Publication date
KR880013262A (ko) 1988-11-30
JPS63266870A (ja) 1988-11-02

Similar Documents

Publication Publication Date Title
JP3159171B2 (ja) 固体撮像装置
US7019274B2 (en) Solid state image pickup device with wide dynamic range
JP4965112B2 (ja) 白点及びオーバーフローの問題なくグローバル露出が可能なｃｍｏｓイメージセンサ及びその製造方法
US20050205901A1 (en) Photoelectric conversion film-stacked type solid-state imaging device
DE102005060518B4 (de) Bilderfassungsbauelement und Herstellungsverfahren
US7515187B2 (en) Photoelectric conversion film-stacked type solid-state imaging device
KR101159032B1 (ko) 고체 촬상 소자
US20050139878A1 (en) CMOS image sensor and method for fabricating the same
KR910006244B1 (ko) 다층(多層) 배선부재의 제조방법
EP0453530B1 (en) Solid-state image sensor
KR100320890B1 (ko) 고체 촬상 센서
JPH10107250A (ja) 固体撮像装置およびその製造方法
JP2910671B2 (ja) 固体撮像装置
JP3033524B2 (ja) 固体撮像装置
JPH0443429B2 (ko)
KR100757653B1 (ko) 광감지소자의 제조방법
JP2872237B2 (ja) 固体撮像装置
JPH05226624A (ja) 固体撮像装置およびその製造方法
JP2005116568A (ja) 固体撮像素子
JP3180742B2 (ja) Ｃｃｄ型固体撮像装置及びその製造方法
JP2569045B2 (ja) 固体撮像装置
JPH07161952A (ja) 固体撮像装置及びその製造方法
JP3384509B2 (ja) 固体撮像素子
JP2003347537A (ja) 固体撮像素子
JPH04115678A (ja) 固体撮像素子及びその駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19880423

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19880423

Comment text: Request for Examination of Application

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19910722

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19911031

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19911107

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19911107

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19940812

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19950807

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19960810

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19970801

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 19971226

Start annual number: 8

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20010817

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20020814

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20030801

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20040809

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20050801

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20060731

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20070807

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20070807

Start annual number: 17

End annual number: 17

EXPY Expiration of term
PC1801 Expiration of term