JP3955986B2 - 固体撮像素子及びその製造方法 - Google Patents
固体撮像素子及びその製造方法 Download PDFInfo
- Publication number
- JP3955986B2 JP3955986B2 JP03229698A JP3229698A JP3955986B2 JP 3955986 B2 JP3955986 B2 JP 3955986B2 JP 03229698 A JP03229698 A JP 03229698A JP 3229698 A JP3229698 A JP 3229698A JP 3955986 B2 JP3955986 B2 JP 3955986B2
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- solid
- imaging device
- state imaging
- pattern data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子及びその製造方法に関する。
【０００２】
【従来の技術】
周期的構造をなすアナログ変換回路を含む代表的な半導体装置としては固体撮像素子が知られている。固体撮像素子は受光部を有しており、その受光部は単位画素が周期的に配列された構造になっている。その単位画素に入射した光は信号電荷に変換され、アナログ電気信号として単位画素から固体撮像素子内部の出力回路部へ読み出される。
【０００３】
固体撮像素子の解像度を向上するには、より多くの画素を受光部内に配置するために画素サイズを縮小することが考えられる。しかし、感度あるいは光学系からの制約により画素サイズの縮小には限界があり、解像度向上には固体撮像素子の受光部を大面積化することが重要な条件であることが明らかになってきた。これについては、例えば１９９７年映像情報メディア学会年次大会講演予稿集の３８５頁〜３８８頁に掲載された「超高精細映像入力デバイスの現状と動向」及び同予稿集の３８９頁〜３９２頁に掲載された「超高精細映像入力システム」で指摘されている。
【０００４】
図５は、大面積の固体撮像素子のチップ構造を示す平面図である。この固体撮像素子３０は受光部１を有し、この受光部１の周囲には周辺回路部２が形成されている。
【０００５】
図６は、図５に示す固体撮像素子の製造方法（従来の半導体装置の製造方法）を説明する平面図である。
この固体撮像素子３０のチップサイズは縮小投影型露光装置の露光エリアより大きい。従って、この固体撮像素子３０を作製する際、画面合成法が用いられる。この画面合成法は次のようなものである。つまり、露光エリアより小さいサイズでチップを分割し、各々の領域に形成するパターンに対してフォトマスクを作製する。そして、該フォトマスクにより各々の領域のパターンデータを露光し、その露光エリアを合成することにより１つのチップのパターンを形成する。
【０００６】
具体的には、図６に示すように、固体撮像素子３０においてほぼ中央の繋ぎ部分３１で左右に２分割し、左側の領域３０Ｌに対応するフォトマスクと右側の領域３０Ｒに対応するフォトマスクとを用意する。次に、それぞれのフォトマスクによりチップ３０の左右の領域３０Ｌ，３０Ｒそれぞれにパターンデータを露光し、１つの固体撮像素子３０のパターンとして合成している。この方法で作製される固体撮像素子の画面合成の繋ぎ部分３１における具体的な手法に関しては、例えば特開平９−１９０９６２に開示されている。
【０００７】
【発明が解決しようとする課題】
上述した左右２つの領域３０Ｌ，３０Ｒを画面合成して１つの固体撮像素子３０を作製する画面合成法において、繋ぎ部分３１でパターンのずれが生じないためには縮小投影型露光装置のアライメント精度が一つのポイントとなる。しかし、現状の縮小投影型露光装置のアライメント精度は固体撮像素子のデザインルールに比べて十分に小さいため、繋ぎ部分３１での加工精度に関しては特に問題はない。ところが、露光時に発生する露光エリア内の不均一性、例えば、露光量むらや光学系の歪みのためにパターンサイズが不均一になる。その結果、図６に示す画面合成の繋ぎ部分３１で感度等の画素に関わる素子特性にとびが生じ、段差状に変化するという現象が起こる。
【０００８】
図７は、図６に示す固体撮像素子に入射された均一な強度の光に対する画像出力信号波形（受光部水平位置と画像出力信号との関係）を示す図である。この画像出力信号波形は図６に示すＬ−Ｒ部分の信号波形に対応する。
【０００９】
１つの露光エリア全体に渡って画素の素子特性が緩やかに変化する場合は、画像出力信号も緩やかに変化するのでその映像は視覚的に違和感を感じない。具体的な信号強度の変化量は、図７に示すようにΔＶである。尚、１つの露光エリアは固体撮像素子の画面全体に対する１／２程度以上の領域、例えば図６に示す受光部水平位置Ｌと繋ぎ部分３１との間の領域に相当する。
【００１０】
しかし、上述したように画面合成の繋ぎ部分３１では画像出力信号強度が段差状に急激に変化してしまい、その変化量はΔＢである。この場合、たとえその変化量ΔＢが１つの露光エリア全体に渡る緩やかな変化量ΔＶに比べて小さくても、その映像は視覚的に違和感を感じ、非常に目立ち、縦線として知覚されるという問題があった。
【００１１】
本発明は上記のような事情を考慮してなされたものであり、その目的は、縮小投影型露光装置の露光エリアより大きいチップサイズの固体撮像素子を画面合成法を用いて製造した場合でも、画面合成の繋ぎ目の影響を抑制できる固体撮像素子及びその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る固体撮像素子は、半導体基板上に形成されたフォトダイオードを含む単位画素が複数配置される受光部と、前記受光部の周囲に配置され前記受光部から信号を出力するための周辺回路部とを有する固体撮像素子であって、前記受光部は、前記受光部領域全体のパターンデータを備えた第１のフォトマスクで一括の露光により形成され、前記周辺回路部は、複数に分割された第２のフォトマスクの露光により形成されていることを特徴とする。
【００１３】
また、本発明に係る固体撮像素子の製造方法は、半導体基板上に形成されたフォトダイオードを含む単位画素が複数配置される受光部と、前記受光部の周囲に配置され前記受光部から信号を出力するための周辺回路部とを有する固体撮像素子の製造方法であって、前記受光部領域全体のパターンデータを備えた第１のフォトマスクにより前記受光部領域全体を一括して露光する工程と、前記周辺回路部の少なくとも一部に相当するパターンデータを備えた複数の第２のフォトマスクにより前記半導体基板を露光する工程と、を具備することを特徴とする。
【００１４】
この固体撮像素子の製造方法では、受光部領域全体を第１のフォトマスクで露光することにより、該領域に相当するパターンデータを半導体基板に形成し、それ以外の領域の少なくとも一部を第２のフォトマスクで露光することにより、該領域の少なくとも一部に相当するパターンデータを該半導体基板に形成する。このように受光部領域全体を１枚のフォトマスクで一括露光するため、受光部領域に画面合成の繋ぎ目が入ることがない。従って、固体撮像素子を画面合成法を用いて製造した場合でも、画面合成の繋ぎ目の影響を抑制できる。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
図１は、大面積の固体撮像素子のチップ構造を示す平面図である。この固体撮像素子１０は周期的構造をなす受光部１を有し、該周期的構造を構成する単位構造が一つのフォトダイオードを含む単位画素である。また、この受光部１の周囲には周辺回路部２が形成されている。該固体撮像素子１０は、複数層のパターンデータを各層毎に複数のフォトマスクにより順次半導体基板上に露光形成することにより得られる。
【００２１】
この固体撮像素子１０は互いにオーバーラップする３つの領域３５，３７，３９に分割されている。第１の領域３５は受光部１及び周辺回路部２の一部からなる領域である。第２の領域３７はチップ１０のほぼ左半分からなる領域である。第３の領域３９はチップ１０のほぼ右半分からなる領域である。
【００２２】
固体撮像素子１０のチップサイズは縮小投影型露光装置の１つの露光エリアより大きいが、チップを３つの領域３５，３７，３９に分割することにより、各領域のサイズを１つの露光エリアより小さくできる。各々の領域は３組のフォトマスクのデータエリアに対応している。
【００２３】
図２は、図１に示す固体撮像素子の製造方法を説明するものであり、本発明の第１の実施の形態による半導体装置の製造方法を説明する平面図である。
固体撮像素子１０のパターンを３つのパターンデータ領域３５ａ，３７ａ，３９ａに分割する。第１のパターンデータ領域３５ａは図１に示す受光部１の全体に相当し、第２のパターンデータ領域３７ａは図１に示す素子１０の略左半分の周辺回路部２に相当し、第３のパターンデータ領域３９ａは図１に示す素子１０の略右半分の周辺回路部２に相当する。
【００２４】
第１のパターンデータ領域３５ａを第１の領域３５に対応するフォトマスクに割り付け、第２のパターンデータ領域３７ａを第２の領域３７に対応するフォトマスクに割り付け、第３のパターンデータ領域３９ａを第３の領域３９に対応するフォトマスクに割り付ける。そして、これら３つのフォトマスクによりチップ１０の第１〜第３の領域３５，３７，３９それぞれにパターンデータを露光し、１つの固体撮像素子１０のパターンとして合成する画面合成法で素子を作製する。
【００２５】
上記第１の実施の形態によれば、固体撮像素子１０のパターンデータを分割する際、周期的に配列されたアナログ変換回路部である受光部１全体のパターン（第１のパターンデータ領域３５ａ）を１枚のフォトマスクに形成し、このフォトマスクで一括露光により形成する。これにより、受光部１に画面合成の繋ぎ目が入らず、従来の方法で製造された固体撮像素子のように画像出力信号が受光部内で段差状に変化することがない。つまり、従来の大面積半導体装置に見られた画面合成の繋ぎ部分でのアナログ電気信号のとびがなくなる。したがって、高解像度でありながら画面合成の影響を受けない高画質な映像を得ることができる。
【００２６】
尚、上記第１の実施の形態では、受光部１を構成する各層の全てについて画面合成の繋ぎ目が入らないようにしているが、これに限られず、受光部１を構成する各層のうち画面合成の繋ぎ目の影響を受けないか或いはその影響の少ない層については画面合成の繋ぎ目が入るようなフォトマスクを用いることも可能である。
【００２７】
次に、本発明の第２の実施の形態による半導体装置の製造方法について説明する。
【００２８】
固体撮像素子が複数層からなる素子構造を有する場合、固体撮像素子の製造プロセスにはそれに対応する複数枚のフォトマスクが使用される。素子の層数をｎとすると、第１の実施の形態による図１の固体撮像素子の製造プロセスには３ｎ枚のフォトマスクが必要となる。これに対し、図５の従来の固体撮像素子では２ｎ枚のフォトマスクが使用される。従って、第１の実施の形態による半導体装置の製造方法では、その方法で製造された固体撮像素子１０の致命的な画質の劣化を抑えることはできるが、従来の方法に比べて必要なフォトマスクがｎ枚増えることになる。第２の実施の形態による半導体装置の製造方法は、必要なフォトマスクの枚数を極力抑え且つ高画質な画像出力信号が得られる大面積固体撮像素子を製造するものである。
【００２９】
図３（ａ）は、本発明の第２の実施の形態による半導体装置の製造方法により製造した増幅型固体撮像素子の一部を示す単位画素の平面図であり、図３（ｂ）は、図３（ａ）に示す３ｂ−３ｂ線に沿った断面図であり、図３（ｃ）は、図３（ａ）に示す３ｃ−３ｃ線に沿った断面図である。
【００３０】
図３（ａ）に示すように、増幅型固体撮像素子２０は、光電変換部となる埋込型フォトダイオード１０３、出力部であるｎチャネル接合型電界効果トランジスタ（以下、「ＪＦＥＴ」という。）１０４、ＪＦＥＴ１０４の制御電極１０４１の電位を制御するためのリセット用トランジスタ（ｐチャネルＭＯＳＦＥＴ）１０５、及び、該フォトダイオード１０３とＪＦＥＴ１０４との間の転送部となる転送ゲートＴＧ１０６などから構成されている。
【００３１】
図３（ｂ），（ｃ）に示すように、Ｐ型半導体基板１０１の上にはＮ型半導体領域１０２が形成されており、このＮ型半導体領域１０２にはフォトダイオード１０３及びＪＦＥＴ１０４が形成されている。また、ＪＦＥＴ１０４の制御電極１０４１はＮ型半導体領域からなるソース１０４２、ドレイン１０４３で挟まれており、ドレイン１０４３は画素間の分離領域も兼ねている。また、ＪＦＥＴ１０４のＮチャネル領域１０４４はソース１０４２とドレイン１０４３との間に形成されている。また、Ｎ型半導体領域１０２にはリセット用トランジスタ１０５の主電極であるＰ型領域（以下、「ＲＳＤ（リセットドレイン）」という。）１０５１が形成されている。
【００３２】
また、図３（ｂ）に示すように、ＲＳＤ１０５１とＪＦＥＴ１０４との間にはリセット用トランジスタ１０５の制御電極ＲＳＧ１０５２が形成されている。この制御電極ＲＳＧ１０５２及び上記転送ゲートＴＧ１０６はともにポリシリコンからなる。また、ＪＦＥＴ１０４のソース１０４２はソース配線１０４５に接続されており、ドレイン１０４３はドレイン配線１０４６に接続されている。これらソース配線１０４５とドレイン配線１０４６は第１層アルミで形成されている。ドレインコンタクトは、図３（ａ）に示すように画素分離領域であるＮ型半導体領域１０４３でコンタクトホール１０４７を介してとられる。
【００３３】
また、図３（ｂ）に示すように、ＲＳＤ１０５１のコンタクト１０５３は第１層アルミでとられており、スルーホール１０５４を介して第２層アルミで形成されたＲＳＤ電極１０５５に接続されている。このＲＳＤ電極１０５５は、遮光も兼ねてＪＦＥＴ１０４及びＲＳＤ１０５１を覆うように形成されている。
【００３４】
図４は、図３に示す増幅型固体撮像素子の製造方法を説明するものであり、本発明の第２の実施の形態による半導体装置の製造方法を説明する平面図である。この増幅型固体撮像素子２０は互いにオーバーラップする３つの領域３５，３７，３９に分割されている。第１の領域３５は受光部及び周辺回路部の一部からなる領域である。第２の領域３７はチップ２０のほぼ左半分からなる領域である。第３の領域３９はチップ２０のほぼ右半分からなる領域である。
【００３５】
増幅型固体撮像素子２０のチップサイズは縮小投影型露光装置の１つの露光エリアより大きいが、チップを３つの領域３５，３７，３９に分割することにより、各領域のサイズを１つの露光エリアより小さくできる。各々の領域は３組のフォトマスクのデータエリアに対応している。
【００３６】
この増幅型固体撮像素子のパターンを３つのパターンデータ領域３５ａ，３７ｂ，３９ｂに分割する。第１のパターンデータ領域３５ａは受光部の全体に相当し、第２のパターンデータ領域３７ｂは素子２０の略左半分の受光部及び周辺回路部に相当し、第３のパターンデータ領域３９ｂは素子２０の略右半分の受光部及び周辺回路部に相当する。
【００３７】
第１のパターンデータ領域３５ａを第１の領域３５に対応するフォトマスクに割り付け、第２のパターンデータ領域３７ｂを第２の領域３７に対応するフォトマスクに割り付け、第３のパターンデータ領域３９ｂを第３の領域３９に対応するフォトマスクに割り付ける。
【００３８】
図３（ａ）に示すように、第２のパターンデータ領域３７ｂと第３のパターンデータ領域３９ｂとの繋ぎ部分３１をＪＦＥＴ１０４のドレインでもある画素分離領域１０４３上に位置させるようにする。
【００３９】
固体撮像素子２０において、画素から出力される画像信号特性に対して敏感な構造パラメータは、不純物濃度の高い領域であるＮ型半導体領域１０４２，１０４３、開口率を決める第１層及び第２層アルミ配線１０４５，１０４６，１０５５、また繋ぎ部分３１にあるサイズの小さいドレインコンタクト１０４７である。その他の構造パラメータ、例えば、ＪＦＥＴ１０４の制御電極１０４１やＮチャネル領域１０４４、あるいはフォトダイオード１０３については、そのパターン寸法が製造時に多少ばらついたとしても実質的なサイズは、ソース、ドレイン（画素分離領域）であるＮ型半導体領域１０４２，１０４３でほぼ決まる。このため、画像出力信号特性はＪＦＥＴ１０４の制御電極１０４１やＮチャネル領域１０４４、あるいはフォトダイオード１０３の構造パラメータに対して敏感ではない。
【００４０】
したがって、出力特性に対して敏感でない構造のパラメータは、画素分離領域１０４３上で画面合成を行っても画質に影響を与えない。よって、出力特性に対して敏感でないパターンデータについては、図４に示す第２のパターンデータ領域３７ｂと第３のパターンデータ領域３９ｂとに分割することができる。
【００４１】
一方、出力特性に対して敏感なパターンデータについては、第１の実施の形態の場合と同様に図４に示す第１〜第３のパターンデータ領域３５ａ，３７ｂ，３９ｂの３つの領域に分割する。これにより、出力特性に対して敏感なパターンデータに画面合成の繋ぎ目が入らない。
【００４２】
すなわち、図３の増幅型固体撮像素子２０において、出力信号特性に対して敏感な構造パラメータであるＮ型半導体領域１０４２，１０４３を形成する層、第１層、第２層アルミ配線１０４５，１０４６，１０５５の２層、及びドレインコンタクト１０４７を形成する層の計４層については、図４に示す第１の領域３５に相当するフォトマスクと、周辺回路部の層については、第２、第３の領域３７、３９に相当するフォトマスクにパターンデータを割り付ける。更に、Ｎチャネル領域１０４４は出力信号特性に対して敏感でない構造パラメータであるが、Ｎチャネル領域１０４４は受光部にのみ形成される拡散領域であるので、第２、第３の領域３７，３９に相当するフォトマスクに周辺回路部のパターンデータを割り付ける必要がないため、第１の領域３５に相当するフォトマスクにのみパターンデータを割り付けている。そして、これら３つのフォトマスクによりチップ２０の第１〜第３の領域３５，３７，３９それぞれにパターンデータを露光し、画面合成を行う。
【００４３】
また、図３の増幅型固体撮像素子２０において、出力信号特性に対して敏感でない構造パラメータのパターンデータについては、図４に示す第２、第３の領域３７，３９に相当するフォトマスクにパターンデータを割り付ける。そして、これら２つのフォトマスクによりチップ２０の第２、第３の領域３７，３９それぞれにパターンデータを露光し、画面合成を行う。
【００４４】
上記第２の実施の形態においても第１の実施の形態と同様の効果を得ることができる。
【００４５】
さらに、第２の実施の形態では、周期的構造を有する受光部において、出力信号特性に対して敏感な構造パラメータについてのみ３つのフォトマスクにパターンデータを分割し、出力信号特性に対して敏感でない構造パラメータについては２つのフォトマスクにパターンデータを分割している。更に、出力信号特性に対して敏感でない構造パラメータであっても、周期的構造を有する受光部に相当するパターンデータのみの層については、１つのフォトマスクにパターンデータを割り付けている。このため、フォトマスクの枚数を第１の実施の形態の場合より少なくすることができる。具体的には、３つのフォトマスクにパターンデータを分割する層が４層、１つのフォトマスクにパターンデータを割り付ける層が１層、残りが２つのフォトマスクにパターンデータを分割するので、製造プロセスに必要なフォトマスクは２（ｎ−５）＋３×４＋１＝２ｎ＋３枚となり、フォトリソグラフィ工程数を従来の半導体装置の製造方法に比べてわずかな増加で済ませることができ、製造コストの上昇を抑えることができる。
【００４６】
尚、出力信号特性に対して敏感な構造パラメータであるか否かについては、本実施の形態では画素分離領域上で切られるパターンであるか否かで判断する。つまり、画素分離領域上で切られるパターンであれば出力信号特性に対して敏感な構造パラメータであると判断する。しかしながら、必ずしも画素分離領域上に限定されるのではなく、例えば画素分離領域上にはないが画素分離領域近傍に位置するパターンを出力信号特性に対して敏感な構造パラメータと判断することもできる。
【００４７】
また、上記第１及び第２の実施の形態では、周期的構造をなすアナログ変換回路を含む半導体装置として固体撮像素子を用いているが、これに限定されず、本発明を他の周期的構造をなすアナログ変換回路を含む半導体装置、例えばアレイ状の圧力センサのように物理量を電気信号に変換する装置に適用することも可能である。
【００４８】
【発明の効果】
以上説明したように本発明によれば、縮小投影型露光装置の露光エリアより大きいチップサイズの固体撮像素子を画面合成法を用いて製造した場合でも、画面合成の繋ぎ目の影響を抑制できる固体撮像素子及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】大面積の固体撮像素子のチップ構造を模式的に示す平面図である。
【図２】本発明の第１の実施の形態による半導体装置の製造方法を説明する平面図である。
【図３】図３（ａ）は、本発明の第２の実施の形態による半導体装置の製造方法により製造した増幅型固体撮像素子の単位画素の構造を模式的に示す平面図であり、図３（ｂ）は、図３（ａ）に示す３ｂ−３ｂ線に沿った断面図であり、図３（ｃ）は、図３（ａ）に示す３ｃ−３ｃ線に沿った断面図である。
【図４】本発明の第２の実施の形態による半導体装置の製造方法を説明する平面図である。
【図５】大面積の固体撮像素子のチップ構造を示す平面図である。
【図６】従来の半導体装置の製造方法を説明する平面図である。
【図７】図６に示す固体撮像素子に入射された均一な強度の光に対する画像出力信号波形を示す図である。
【符号の説明】
１…受光部 ２…周辺回路部
１０，２０，３０…固体撮像素子
３１…画面合成繋ぎ部分
３５，３７，３９…チップ分割領域（第１〜第３の領域）
３０Ｌ，３０Ｒ…パターンデータ領域
３５ａ，３７ａ，３７ｂ，３９ａ，３９ｂ…パターンデータ領域
１０１…Ｐ型半導体基板 １０２…Ｎ型半導体基板
１０３…フォトダイオード
１０４…ｎチャネル接合型電界効果トランジスタ
１０４１…制御電極 １０４２…ソース
１０４３…ドレイン １０４４…Ｎチャネル領域
１０４５…ソース配線 １０４６…ドレイン配線
１０４７…コンタクトホール
１０５…リセット用トランジスタ
１０５１…リセットドレイン（ＲＳＤ）
１０５２…制御電極ＲＳＧ １０５３…コンタクト
１０５４…スルーホール １０５５…ＲＳＤ電極
１０６…転送ゲートＴＧ
【発明の属する技術分野】
本発明は、固体撮像素子及びその製造方法に関する。
【０００２】
【従来の技術】
周期的構造をなすアナログ変換回路を含む代表的な半導体装置としては固体撮像素子が知られている。固体撮像素子は受光部を有しており、その受光部は単位画素が周期的に配列された構造になっている。その単位画素に入射した光は信号電荷に変換され、アナログ電気信号として単位画素から固体撮像素子内部の出力回路部へ読み出される。
【０００３】
固体撮像素子の解像度を向上するには、より多くの画素を受光部内に配置するために画素サイズを縮小することが考えられる。しかし、感度あるいは光学系からの制約により画素サイズの縮小には限界があり、解像度向上には固体撮像素子の受光部を大面積化することが重要な条件であることが明らかになってきた。これについては、例えば１９９７年映像情報メディア学会年次大会講演予稿集の３８５頁〜３８８頁に掲載された「超高精細映像入力デバイスの現状と動向」及び同予稿集の３８９頁〜３９２頁に掲載された「超高精細映像入力システム」で指摘されている。
【０００４】
図５は、大面積の固体撮像素子のチップ構造を示す平面図である。この固体撮像素子３０は受光部１を有し、この受光部１の周囲には周辺回路部２が形成されている。
【０００５】
図６は、図５に示す固体撮像素子の製造方法（従来の半導体装置の製造方法）を説明する平面図である。
この固体撮像素子３０のチップサイズは縮小投影型露光装置の露光エリアより大きい。従って、この固体撮像素子３０を作製する際、画面合成法が用いられる。この画面合成法は次のようなものである。つまり、露光エリアより小さいサイズでチップを分割し、各々の領域に形成するパターンに対してフォトマスクを作製する。そして、該フォトマスクにより各々の領域のパターンデータを露光し、その露光エリアを合成することにより１つのチップのパターンを形成する。
【０００６】
具体的には、図６に示すように、固体撮像素子３０においてほぼ中央の繋ぎ部分３１で左右に２分割し、左側の領域３０Ｌに対応するフォトマスクと右側の領域３０Ｒに対応するフォトマスクとを用意する。次に、それぞれのフォトマスクによりチップ３０の左右の領域３０Ｌ，３０Ｒそれぞれにパターンデータを露光し、１つの固体撮像素子３０のパターンとして合成している。この方法で作製される固体撮像素子の画面合成の繋ぎ部分３１における具体的な手法に関しては、例えば特開平９−１９０９６２に開示されている。
【０００７】
【発明が解決しようとする課題】
上述した左右２つの領域３０Ｌ，３０Ｒを画面合成して１つの固体撮像素子３０を作製する画面合成法において、繋ぎ部分３１でパターンのずれが生じないためには縮小投影型露光装置のアライメント精度が一つのポイントとなる。しかし、現状の縮小投影型露光装置のアライメント精度は固体撮像素子のデザインルールに比べて十分に小さいため、繋ぎ部分３１での加工精度に関しては特に問題はない。ところが、露光時に発生する露光エリア内の不均一性、例えば、露光量むらや光学系の歪みのためにパターンサイズが不均一になる。その結果、図６に示す画面合成の繋ぎ部分３１で感度等の画素に関わる素子特性にとびが生じ、段差状に変化するという現象が起こる。
【０００８】
図７は、図６に示す固体撮像素子に入射された均一な強度の光に対する画像出力信号波形（受光部水平位置と画像出力信号との関係）を示す図である。この画像出力信号波形は図６に示すＬ−Ｒ部分の信号波形に対応する。
【０００９】
１つの露光エリア全体に渡って画素の素子特性が緩やかに変化する場合は、画像出力信号も緩やかに変化するのでその映像は視覚的に違和感を感じない。具体的な信号強度の変化量は、図７に示すようにΔＶである。尚、１つの露光エリアは固体撮像素子の画面全体に対する１／２程度以上の領域、例えば図６に示す受光部水平位置Ｌと繋ぎ部分３１との間の領域に相当する。
【００１０】
しかし、上述したように画面合成の繋ぎ部分３１では画像出力信号強度が段差状に急激に変化してしまい、その変化量はΔＢである。この場合、たとえその変化量ΔＢが１つの露光エリア全体に渡る緩やかな変化量ΔＶに比べて小さくても、その映像は視覚的に違和感を感じ、非常に目立ち、縦線として知覚されるという問題があった。
【００１１】
本発明は上記のような事情を考慮してなされたものであり、その目的は、縮小投影型露光装置の露光エリアより大きいチップサイズの固体撮像素子を画面合成法を用いて製造した場合でも、画面合成の繋ぎ目の影響を抑制できる固体撮像素子及びその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る固体撮像素子は、半導体基板上に形成されたフォトダイオードを含む単位画素が複数配置される受光部と、前記受光部の周囲に配置され前記受光部から信号を出力するための周辺回路部とを有する固体撮像素子であって、前記受光部は、前記受光部領域全体のパターンデータを備えた第１のフォトマスクで一括の露光により形成され、前記周辺回路部は、複数に分割された第２のフォトマスクの露光により形成されていることを特徴とする。
【００１３】
また、本発明に係る固体撮像素子の製造方法は、半導体基板上に形成されたフォトダイオードを含む単位画素が複数配置される受光部と、前記受光部の周囲に配置され前記受光部から信号を出力するための周辺回路部とを有する固体撮像素子の製造方法であって、前記受光部領域全体のパターンデータを備えた第１のフォトマスクにより前記受光部領域全体を一括して露光する工程と、前記周辺回路部の少なくとも一部に相当するパターンデータを備えた複数の第２のフォトマスクにより前記半導体基板を露光する工程と、を具備することを特徴とする。
【００１４】
この固体撮像素子の製造方法では、受光部領域全体を第１のフォトマスクで露光することにより、該領域に相当するパターンデータを半導体基板に形成し、それ以外の領域の少なくとも一部を第２のフォトマスクで露光することにより、該領域の少なくとも一部に相当するパターンデータを該半導体基板に形成する。このように受光部領域全体を１枚のフォトマスクで一括露光するため、受光部領域に画面合成の繋ぎ目が入ることがない。従って、固体撮像素子を画面合成法を用いて製造した場合でも、画面合成の繋ぎ目の影響を抑制できる。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
図１は、大面積の固体撮像素子のチップ構造を示す平面図である。この固体撮像素子１０は周期的構造をなす受光部１を有し、該周期的構造を構成する単位構造が一つのフォトダイオードを含む単位画素である。また、この受光部１の周囲には周辺回路部２が形成されている。該固体撮像素子１０は、複数層のパターンデータを各層毎に複数のフォトマスクにより順次半導体基板上に露光形成することにより得られる。
【００２１】
この固体撮像素子１０は互いにオーバーラップする３つの領域３５，３７，３９に分割されている。第１の領域３５は受光部１及び周辺回路部２の一部からなる領域である。第２の領域３７はチップ１０のほぼ左半分からなる領域である。第３の領域３９はチップ１０のほぼ右半分からなる領域である。
【００２２】
固体撮像素子１０のチップサイズは縮小投影型露光装置の１つの露光エリアより大きいが、チップを３つの領域３５，３７，３９に分割することにより、各領域のサイズを１つの露光エリアより小さくできる。各々の領域は３組のフォトマスクのデータエリアに対応している。
【００２３】
図２は、図１に示す固体撮像素子の製造方法を説明するものであり、本発明の第１の実施の形態による半導体装置の製造方法を説明する平面図である。
固体撮像素子１０のパターンを３つのパターンデータ領域３５ａ，３７ａ，３９ａに分割する。第１のパターンデータ領域３５ａは図１に示す受光部１の全体に相当し、第２のパターンデータ領域３７ａは図１に示す素子１０の略左半分の周辺回路部２に相当し、第３のパターンデータ領域３９ａは図１に示す素子１０の略右半分の周辺回路部２に相当する。
【００２４】
第１のパターンデータ領域３５ａを第１の領域３５に対応するフォトマスクに割り付け、第２のパターンデータ領域３７ａを第２の領域３７に対応するフォトマスクに割り付け、第３のパターンデータ領域３９ａを第３の領域３９に対応するフォトマスクに割り付ける。そして、これら３つのフォトマスクによりチップ１０の第１〜第３の領域３５，３７，３９それぞれにパターンデータを露光し、１つの固体撮像素子１０のパターンとして合成する画面合成法で素子を作製する。
【００２５】
上記第１の実施の形態によれば、固体撮像素子１０のパターンデータを分割する際、周期的に配列されたアナログ変換回路部である受光部１全体のパターン（第１のパターンデータ領域３５ａ）を１枚のフォトマスクに形成し、このフォトマスクで一括露光により形成する。これにより、受光部１に画面合成の繋ぎ目が入らず、従来の方法で製造された固体撮像素子のように画像出力信号が受光部内で段差状に変化することがない。つまり、従来の大面積半導体装置に見られた画面合成の繋ぎ部分でのアナログ電気信号のとびがなくなる。したがって、高解像度でありながら画面合成の影響を受けない高画質な映像を得ることができる。
【００２６】
尚、上記第１の実施の形態では、受光部１を構成する各層の全てについて画面合成の繋ぎ目が入らないようにしているが、これに限られず、受光部１を構成する各層のうち画面合成の繋ぎ目の影響を受けないか或いはその影響の少ない層については画面合成の繋ぎ目が入るようなフォトマスクを用いることも可能である。
【００２７】
次に、本発明の第２の実施の形態による半導体装置の製造方法について説明する。
【００２８】
固体撮像素子が複数層からなる素子構造を有する場合、固体撮像素子の製造プロセスにはそれに対応する複数枚のフォトマスクが使用される。素子の層数をｎとすると、第１の実施の形態による図１の固体撮像素子の製造プロセスには３ｎ枚のフォトマスクが必要となる。これに対し、図５の従来の固体撮像素子では２ｎ枚のフォトマスクが使用される。従って、第１の実施の形態による半導体装置の製造方法では、その方法で製造された固体撮像素子１０の致命的な画質の劣化を抑えることはできるが、従来の方法に比べて必要なフォトマスクがｎ枚増えることになる。第２の実施の形態による半導体装置の製造方法は、必要なフォトマスクの枚数を極力抑え且つ高画質な画像出力信号が得られる大面積固体撮像素子を製造するものである。
【００２９】
図３（ａ）は、本発明の第２の実施の形態による半導体装置の製造方法により製造した増幅型固体撮像素子の一部を示す単位画素の平面図であり、図３（ｂ）は、図３（ａ）に示す３ｂ−３ｂ線に沿った断面図であり、図３（ｃ）は、図３（ａ）に示す３ｃ−３ｃ線に沿った断面図である。
【００３０】
図３（ａ）に示すように、増幅型固体撮像素子２０は、光電変換部となる埋込型フォトダイオード１０３、出力部であるｎチャネル接合型電界効果トランジスタ（以下、「ＪＦＥＴ」という。）１０４、ＪＦＥＴ１０４の制御電極１０４１の電位を制御するためのリセット用トランジスタ（ｐチャネルＭＯＳＦＥＴ）１０５、及び、該フォトダイオード１０３とＪＦＥＴ１０４との間の転送部となる転送ゲートＴＧ１０６などから構成されている。
【００３１】
図３（ｂ），（ｃ）に示すように、Ｐ型半導体基板１０１の上にはＮ型半導体領域１０２が形成されており、このＮ型半導体領域１０２にはフォトダイオード１０３及びＪＦＥＴ１０４が形成されている。また、ＪＦＥＴ１０４の制御電極１０４１はＮ型半導体領域からなるソース１０４２、ドレイン１０４３で挟まれており、ドレイン１０４３は画素間の分離領域も兼ねている。また、ＪＦＥＴ１０４のＮチャネル領域１０４４はソース１０４２とドレイン１０４３との間に形成されている。また、Ｎ型半導体領域１０２にはリセット用トランジスタ１０５の主電極であるＰ型領域（以下、「ＲＳＤ（リセットドレイン）」という。）１０５１が形成されている。
【００３２】
また、図３（ｂ）に示すように、ＲＳＤ１０５１とＪＦＥＴ１０４との間にはリセット用トランジスタ１０５の制御電極ＲＳＧ１０５２が形成されている。この制御電極ＲＳＧ１０５２及び上記転送ゲートＴＧ１０６はともにポリシリコンからなる。また、ＪＦＥＴ１０４のソース１０４２はソース配線１０４５に接続されており、ドレイン１０４３はドレイン配線１０４６に接続されている。これらソース配線１０４５とドレイン配線１０４６は第１層アルミで形成されている。ドレインコンタクトは、図３（ａ）に示すように画素分離領域であるＮ型半導体領域１０４３でコンタクトホール１０４７を介してとられる。
【００３３】
また、図３（ｂ）に示すように、ＲＳＤ１０５１のコンタクト１０５３は第１層アルミでとられており、スルーホール１０５４を介して第２層アルミで形成されたＲＳＤ電極１０５５に接続されている。このＲＳＤ電極１０５５は、遮光も兼ねてＪＦＥＴ１０４及びＲＳＤ１０５１を覆うように形成されている。
【００３４】
図４は、図３に示す増幅型固体撮像素子の製造方法を説明するものであり、本発明の第２の実施の形態による半導体装置の製造方法を説明する平面図である。この増幅型固体撮像素子２０は互いにオーバーラップする３つの領域３５，３７，３９に分割されている。第１の領域３５は受光部及び周辺回路部の一部からなる領域である。第２の領域３７はチップ２０のほぼ左半分からなる領域である。第３の領域３９はチップ２０のほぼ右半分からなる領域である。
【００３５】
増幅型固体撮像素子２０のチップサイズは縮小投影型露光装置の１つの露光エリアより大きいが、チップを３つの領域３５，３７，３９に分割することにより、各領域のサイズを１つの露光エリアより小さくできる。各々の領域は３組のフォトマスクのデータエリアに対応している。
【００３６】
この増幅型固体撮像素子のパターンを３つのパターンデータ領域３５ａ，３７ｂ，３９ｂに分割する。第１のパターンデータ領域３５ａは受光部の全体に相当し、第２のパターンデータ領域３７ｂは素子２０の略左半分の受光部及び周辺回路部に相当し、第３のパターンデータ領域３９ｂは素子２０の略右半分の受光部及び周辺回路部に相当する。
【００３７】
第１のパターンデータ領域３５ａを第１の領域３５に対応するフォトマスクに割り付け、第２のパターンデータ領域３７ｂを第２の領域３７に対応するフォトマスクに割り付け、第３のパターンデータ領域３９ｂを第３の領域３９に対応するフォトマスクに割り付ける。
【００３８】
図３（ａ）に示すように、第２のパターンデータ領域３７ｂと第３のパターンデータ領域３９ｂとの繋ぎ部分３１をＪＦＥＴ１０４のドレインでもある画素分離領域１０４３上に位置させるようにする。
【００３９】
固体撮像素子２０において、画素から出力される画像信号特性に対して敏感な構造パラメータは、不純物濃度の高い領域であるＮ型半導体領域１０４２，１０４３、開口率を決める第１層及び第２層アルミ配線１０４５，１０４６，１０５５、また繋ぎ部分３１にあるサイズの小さいドレインコンタクト１０４７である。その他の構造パラメータ、例えば、ＪＦＥＴ１０４の制御電極１０４１やＮチャネル領域１０４４、あるいはフォトダイオード１０３については、そのパターン寸法が製造時に多少ばらついたとしても実質的なサイズは、ソース、ドレイン（画素分離領域）であるＮ型半導体領域１０４２，１０４３でほぼ決まる。このため、画像出力信号特性はＪＦＥＴ１０４の制御電極１０４１やＮチャネル領域１０４４、あるいはフォトダイオード１０３の構造パラメータに対して敏感ではない。
【００４０】
したがって、出力特性に対して敏感でない構造のパラメータは、画素分離領域１０４３上で画面合成を行っても画質に影響を与えない。よって、出力特性に対して敏感でないパターンデータについては、図４に示す第２のパターンデータ領域３７ｂと第３のパターンデータ領域３９ｂとに分割することができる。
【００４１】
一方、出力特性に対して敏感なパターンデータについては、第１の実施の形態の場合と同様に図４に示す第１〜第３のパターンデータ領域３５ａ，３７ｂ，３９ｂの３つの領域に分割する。これにより、出力特性に対して敏感なパターンデータに画面合成の繋ぎ目が入らない。
【００４２】
すなわち、図３の増幅型固体撮像素子２０において、出力信号特性に対して敏感な構造パラメータであるＮ型半導体領域１０４２，１０４３を形成する層、第１層、第２層アルミ配線１０４５，１０４６，１０５５の２層、及びドレインコンタクト１０４７を形成する層の計４層については、図４に示す第１の領域３５に相当するフォトマスクと、周辺回路部の層については、第２、第３の領域３７、３９に相当するフォトマスクにパターンデータを割り付ける。更に、Ｎチャネル領域１０４４は出力信号特性に対して敏感でない構造パラメータであるが、Ｎチャネル領域１０４４は受光部にのみ形成される拡散領域であるので、第２、第３の領域３７，３９に相当するフォトマスクに周辺回路部のパターンデータを割り付ける必要がないため、第１の領域３５に相当するフォトマスクにのみパターンデータを割り付けている。そして、これら３つのフォトマスクによりチップ２０の第１〜第３の領域３５，３７，３９それぞれにパターンデータを露光し、画面合成を行う。
【００４３】
また、図３の増幅型固体撮像素子２０において、出力信号特性に対して敏感でない構造パラメータのパターンデータについては、図４に示す第２、第３の領域３７，３９に相当するフォトマスクにパターンデータを割り付ける。そして、これら２つのフォトマスクによりチップ２０の第２、第３の領域３７，３９それぞれにパターンデータを露光し、画面合成を行う。
【００４４】
上記第２の実施の形態においても第１の実施の形態と同様の効果を得ることができる。
【００４５】
さらに、第２の実施の形態では、周期的構造を有する受光部において、出力信号特性に対して敏感な構造パラメータについてのみ３つのフォトマスクにパターンデータを分割し、出力信号特性に対して敏感でない構造パラメータについては２つのフォトマスクにパターンデータを分割している。更に、出力信号特性に対して敏感でない構造パラメータであっても、周期的構造を有する受光部に相当するパターンデータのみの層については、１つのフォトマスクにパターンデータを割り付けている。このため、フォトマスクの枚数を第１の実施の形態の場合より少なくすることができる。具体的には、３つのフォトマスクにパターンデータを分割する層が４層、１つのフォトマスクにパターンデータを割り付ける層が１層、残りが２つのフォトマスクにパターンデータを分割するので、製造プロセスに必要なフォトマスクは２（ｎ−５）＋３×４＋１＝２ｎ＋３枚となり、フォトリソグラフィ工程数を従来の半導体装置の製造方法に比べてわずかな増加で済ませることができ、製造コストの上昇を抑えることができる。
【００４６】
尚、出力信号特性に対して敏感な構造パラメータであるか否かについては、本実施の形態では画素分離領域上で切られるパターンであるか否かで判断する。つまり、画素分離領域上で切られるパターンであれば出力信号特性に対して敏感な構造パラメータであると判断する。しかしながら、必ずしも画素分離領域上に限定されるのではなく、例えば画素分離領域上にはないが画素分離領域近傍に位置するパターンを出力信号特性に対して敏感な構造パラメータと判断することもできる。
【００４７】
また、上記第１及び第２の実施の形態では、周期的構造をなすアナログ変換回路を含む半導体装置として固体撮像素子を用いているが、これに限定されず、本発明を他の周期的構造をなすアナログ変換回路を含む半導体装置、例えばアレイ状の圧力センサのように物理量を電気信号に変換する装置に適用することも可能である。
【００４８】
【発明の効果】
以上説明したように本発明によれば、縮小投影型露光装置の露光エリアより大きいチップサイズの固体撮像素子を画面合成法を用いて製造した場合でも、画面合成の繋ぎ目の影響を抑制できる固体撮像素子及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】大面積の固体撮像素子のチップ構造を模式的に示す平面図である。
【図２】本発明の第１の実施の形態による半導体装置の製造方法を説明する平面図である。
【図３】図３（ａ）は、本発明の第２の実施の形態による半導体装置の製造方法により製造した増幅型固体撮像素子の単位画素の構造を模式的に示す平面図であり、図３（ｂ）は、図３（ａ）に示す３ｂ−３ｂ線に沿った断面図であり、図３（ｃ）は、図３（ａ）に示す３ｃ−３ｃ線に沿った断面図である。
【図４】本発明の第２の実施の形態による半導体装置の製造方法を説明する平面図である。
【図５】大面積の固体撮像素子のチップ構造を示す平面図である。
【図６】従来の半導体装置の製造方法を説明する平面図である。
【図７】図６に示す固体撮像素子に入射された均一な強度の光に対する画像出力信号波形を示す図である。
【符号の説明】
１…受光部 ２…周辺回路部
１０，２０，３０…固体撮像素子
３１…画面合成繋ぎ部分
３５，３７，３９…チップ分割領域（第１〜第３の領域）
３０Ｌ，３０Ｒ…パターンデータ領域
３５ａ，３７ａ，３７ｂ，３９ａ，３９ｂ…パターンデータ領域
１０１…Ｐ型半導体基板 １０２…Ｎ型半導体基板
１０３…フォトダイオード
１０４…ｎチャネル接合型電界効果トランジスタ
１０４１…制御電極 １０４２…ソース
１０４３…ドレイン １０４４…Ｎチャネル領域
１０４５…ソース配線 １０４６…ドレイン配線
１０４７…コンタクトホール
１０５…リセット用トランジスタ
１０５１…リセットドレイン（ＲＳＤ）
１０５２…制御電極ＲＳＧ １０５３…コンタクト
１０５４…スルーホール １０５５…ＲＳＤ電極
１０６…転送ゲートＴＧ
Claims (2)
- 半導体基板上に形成されたフォトダイオードを含む単位画素が複数配置される受光部と、前記受光部の周囲に配置され前記受光部から信号を出力するための周辺回路部とを有する固体撮像素子であって、
前記受光部は、前記受光部領域全体のパターンデータを備えた第１のフォトマスクで一括の露光により形成され、
前記周辺回路部は、複数に分割された第２のフォトマスクの露光により形成されていることを特徴とする固体撮像素子。 - 半導体基板上に形成されたフォトダイオードを含む単位画素が複数配置される受光部と、前記受光部の周囲に配置され前記受光部から信号を出力するための周辺回路部とを有する固体撮像素子の製造方法であって、
前記受光部領域全体のパターンデータを備えた第１のフォトマスクにより前記受光部領域全体を一括して露光する工程と、
前記周辺回路部の少なくとも一部に相当するパターンデータを備えた複数の第２のフォトマスクにより前記半導体基板を露光する工程と、を具備することを特徴とする固体撮像素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03229698A JP3955986B2 (ja) | 1998-01-30 | 1998-01-30 | 固体撮像素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03229698A JP3955986B2 (ja) | 1998-01-30 | 1998-01-30 | 固体撮像素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11220116A JPH11220116A (ja) | 1999-08-10 |
| JP3955986B2 true JP3955986B2 (ja) | 2007-08-08 |
Family
ID=12355002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03229698A Expired - Lifetime JP3955986B2 (ja) | 1998-01-30 | 1998-01-30 | 固体撮像素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3955986B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4115220B2 (ja) | 2002-09-19 | 2008-07-09 | キヤノン株式会社 | 撮像装置 |
| JP4726176B2 (ja) * | 2002-09-20 | 2011-07-20 | キヤノン株式会社 | 固体撮像装置 |
| JP5214904B2 (ja) | 2007-04-12 | 2013-06-19 | ルネサスエレクトロニクス株式会社 | 固体撮像素子の製造方法 |
| JP4533440B2 (ja) * | 2008-03-11 | 2010-09-01 | キヤノン株式会社 | 撮像装置 |
| JP2010141093A (ja) * | 2008-12-11 | 2010-06-24 | Sony Corp | 半導体装置とその製造方法 |
| JP2012114270A (ja) * | 2010-11-25 | 2012-06-14 | Mitsubishi Electric Corp | 半導体チップの製造方法 |
| JP2013182943A (ja) | 2012-02-29 | 2013-09-12 | Canon Inc | 固体撮像装置の製造方法 |
| KR20190009313A (ko) * | 2016-05-18 | 2019-01-28 | 타워재즈 파나소닉 세미컨덕터 컴퍼니 리미티드 | 반도체 장치 및 그 제조 방법 |
| JP6991739B2 (ja) * | 2017-05-12 | 2022-01-13 | キヤノン株式会社 | 半導体装置の製造方法 |
-
1998
- 1998-01-30 JP JP03229698A patent/JP3955986B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11220116A (ja) | 1999-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI645552B (zh) | 固態成像裝置及電子設備 | |
| US7616355B2 (en) | Solid-state imaging device | |
| US7800191B2 (en) | Solid-state imaging device and method for driving the same | |
| US6133954A (en) | Integrated circuit color chip with cells with integral color filters including triplets of photodiodes with each having integrated therewith transistors for reading from and writing to the photodiode and methods of manufacture and operation thereof | |
| US7830433B2 (en) | Amplification type solid state imaging device | |
| US20100157123A1 (en) | Solid-state imaging device with specific contact arrangement | |
| US20050225655A1 (en) | Solid-state color image pickup apparatus with a wide dynamic range, and digital camera on which the solid-state image pickup apparatus is mounted | |
| US11527560B2 (en) | Imaging device having capacitor surrounding first photoelectric converter in plan view | |
| JP4050906B2 (ja) | 固体撮像装置 | |
| JP2010016056A (ja) | 光電変換装置 | |
| JP4075669B2 (ja) | 固体撮像素子 | |
| JP3955986B2 (ja) | 固体撮像素子及びその製造方法 | |
| US20190288021A1 (en) | Imaging device having photoelectric converters, wiring layer, and capacitor | |
| JPH06268188A (ja) | 増幅型撮像素子 | |
| US20040252212A1 (en) | Photographing apparatus | |
| KR100688589B1 (ko) | 필 팩터가 증대된 이미지 센서 및 그의 제조방법 | |
| US20070201114A1 (en) | Solid-state image sensing device having photoelectric conversion cells each configured by n pixels in vertical direction | |
| JPH05175471A (ja) | 固体撮像装置 | |
| JPH08162624A (ja) | 固体撮像装置 | |
| JP2872237B2 (ja) | 固体撮像装置 | |
| JPH07161952A (ja) | 固体撮像装置及びその製造方法 | |
| JP2005116568A (ja) | 固体撮像素子 | |
| JPS62206878A (ja) | 固体撮像素子 | |
| JP4444990B2 (ja) | 固体撮像装置 | |
| JP2569045B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040720 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070417 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140518 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |