JPH025568A - イメージ装置の製作方法 - Google Patents
イメージ装置の製作方法Info
- Publication number
- JPH025568A JPH025568A JP1033518A JP3351889A JPH025568A JP H025568 A JPH025568 A JP H025568A JP 1033518 A JP1033518 A JP 1033518A JP 3351889 A JP3351889 A JP 3351889A JP H025568 A JPH025568 A JP H025568A
- Authority
- JP
- Japan
- Prior art keywords
- region
- regions
- field
- alignment
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000003384 imaging method Methods 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 56
- 238000005304 joining Methods 0.000 claims description 9
- 238000009826 distribution Methods 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 5
- 230000005855 radiation Effects 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 2
- 239000007787 solid Substances 0.000 abstract description 4
- 238000013507 mapping Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70475—Stitching, i.e. connecting image fields to produce a device field, the field occupied by a device such as a memory chip, processor chip, CCD, flat panel display
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、イメージ装置に関し、特に比較的大きいイメ
ージ面積を有するイメージ装置に適応可能である。
ージ面積を有するイメージ装置に適応可能である。
(従来技術)
一般的にソリッド・ステートのイメージ装置では、2次
元の電荷パターンが入射光イメージによってイメージ領
域に発生され、イメージ領域の各画素(ビクセル)に蓄
積される電荷の量は、その画素における光の強度に比例
する。一定期間電荷を集積した後、蓄積された電荷は、
画素毎にビデオ増幅器に読み出され、観察された場合を
表わす時間シーケンスのアナログ信号が与えられる。
元の電荷パターンが入射光イメージによってイメージ領
域に発生され、イメージ領域の各画素(ビクセル)に蓄
積される電荷の量は、その画素における光の強度に比例
する。一定期間電荷を集積した後、蓄積された電荷は、
画素毎にビデオ増幅器に読み出され、観察された場合を
表わす時間シーケンスのアナログ信号が与えられる。
入手可能なソリッド・ステートのイメージ装置には、例
えばフレーム移転またはインターライン移転アキテクチ
ャ−の電荷移転装置、またはX−Yアドレス・チャージ
・インジェクションまたはMOSアレイ・タイプのよう
な幾つかの異なったタイプがある。本発明は、こうした
全てのタイプの装置に関連する。
えばフレーム移転またはインターライン移転アキテクチ
ャ−の電荷移転装置、またはX−Yアドレス・チャージ
・インジェクションまたはMOSアレイ・タイプのよう
な幾つかの異なったタイプがある。本発明は、こうした
全てのタイプの装置に関連する。
ソリッド・ステートのイメージ装置の製作に使用される
最近の写真平版製造装置は「ウェファ・ステッパ」タイ
プである。これらはウェファの基板上にパターンのアレ
イを作るためステップ及びリピート技術を使用している
。ステッパのイメージ・フィールドは、ウェファの小さ
な領域にイメージされ、次いでウェファは移動されて再
露出される。この工程は、ウェファ全体がパターンのア
レイで覆われてしまうまで連続して繰返される。
最近の写真平版製造装置は「ウェファ・ステッパ」タイ
プである。これらはウェファの基板上にパターンのアレ
イを作るためステップ及びリピート技術を使用している
。ステッパのイメージ・フィールドは、ウェファの小さ
な領域にイメージされ、次いでウェファは移動されて再
露出される。この工程は、ウェファ全体がパターンのア
レイで覆われてしまうまで連続して繰返される。
以前使用されていた「全ウェファ」アライナと比較して
、ウェファ・ステッパ技術の欠点は、製作可能である最
大の装置のサイズがウェファ・ステッパの光学的な視野
の大きさによって制限されるということである。天文学
やX線の写像のような多くの用途の場合、現在入手可能
なウェファ・ステッパで製作可能である装置よりもより
大きな装置に対する必要性が存在する。
、ウェファ・ステッパ技術の欠点は、製作可能である最
大の装置のサイズがウェファ・ステッパの光学的な視野
の大きさによって制限されるということである。天文学
やX線の写像のような多くの用途の場合、現在入手可能
なウェファ・ステッパで製作可能である装置よりもより
大きな装置に対する必要性が存在する。
(発明の1既要)
本発明は、イメージ装置を製作する改善された方法及び
改善されたイメージ装置を提供するために行われたもの
である。
改善されたイメージ装置を提供するために行われたもの
である。
本発明の第1の局面によれば、基板上に第1領域を作り
、第1領域と接合する第2領域を別に作るステップであ
って、各領域が完成された装置の活性領域部分のみを形
成するステップによって構成されるソリッド・ステート
のイメージ装置を製作する方法が提供される。イメージ
装置の活性領域は、イメージ領域または記憶領域または
その両方によって構成されている。本発明による方法を
採用することによって、特に大きなイメージ領域が従来
のウェファ・ステッパ装置を使用して製作されることが
可能である。電荷は2つの領域間の境界を横切って移転
されることが可能である。イメージ領域内で境界を位置
決めし、これを横切って写像を行うことがまた可能であ
る。この方法は、基板上で隣接する2つのみの領域の製
作に適応することが可能であるが、実際上これは基板の
かなりの部分に分布する多数の領域を作るためにより一
般的に使用されている。この方法は、アナログまたはデ
ジタルイメージ装置の製造に使用されることが可能であ
る。
、第1領域と接合する第2領域を別に作るステップであ
って、各領域が完成された装置の活性領域部分のみを形
成するステップによって構成されるソリッド・ステート
のイメージ装置を製作する方法が提供される。イメージ
装置の活性領域は、イメージ領域または記憶領域または
その両方によって構成されている。本発明による方法を
採用することによって、特に大きなイメージ領域が従来
のウェファ・ステッパ装置を使用して製作されることが
可能である。電荷は2つの領域間の境界を横切って移転
されることが可能である。イメージ領域内で境界を位置
決めし、これを横切って写像を行うことがまた可能であ
る。この方法は、基板上で隣接する2つのみの領域の製
作に適応することが可能であるが、実際上これは基板の
かなりの部分に分布する多数の領域を作るためにより一
般的に使用されている。この方法は、アナログまたはデ
ジタルイメージ装置の製造に使用されることが可能であ
る。
この方法は、第1及び第2の領域が写真平版を使用して
形成される場合に特に有利に使用される。
形成される場合に特に有利に使用される。
本発明による好適な方法では、領域の製作に先立って基
板上にアライメント・マークを含むレジストレーション
・パターンを作るステップ、基板上で第1及び第2フィ
ールドをそれぞれ露出することによって上記の第1及び
第2領域を作るステップであって、第1フィールドは第
1領域及びアライメント・マークによって構成され、第
2フィールドは第2領域及びアライメント・マークによ
って構成されるステップ、及び第1または第2フィール
ドのアライメント・マークをレジストレーション・パタ
ーンのアライメント・マークとレジストレーションさせ
ることを含むアライメント工程に、よって上記の領域を
基板上に位置決めするステップが含まれている。
板上にアライメント・マークを含むレジストレーション
・パターンを作るステップ、基板上で第1及び第2フィ
ールドをそれぞれ露出することによって上記の第1及び
第2領域を作るステップであって、第1フィールドは第
1領域及びアライメント・マークによって構成され、第
2フィールドは第2領域及びアライメント・マークによ
って構成されるステップ、及び第1または第2フィール
ドのアライメント・マークをレジストレーション・パタ
ーンのアライメント・マークとレジストレーションさせ
ることを含むアライメント工程に、よって上記の領域を
基板上に位置決めするステップが含まれている。
レジストレーション・パターンは、アライメント・マー
クから離れたブランクであってもよく、これはクロスで
あることが便利である。通常、装置のイメージ領域は他
方の層の上部の1つに設けられた複数の層によって構成
される。このような場合、レジストレーション・パター
ンのアライメント・マークと第1及び第2フィールドは
通常の層と層とのアライメントに使用されるものに追加
されることが望ましい。
クから離れたブランクであってもよく、これはクロスで
あることが便利である。通常、装置のイメージ領域は他
方の層の上部の1つに設けられた複数の層によって構成
される。このような場合、レジストレーション・パター
ンのアライメント・マークと第1及び第2フィールドは
通常の層と層とのアライメントに使用されるものに追加
されることが望ましい。
各々が同一のアライメント・マークを有する2つのレジ
ストレーション・パターンが、基板上に作られ、第1フ
ィールドのアライメント・マークがレジストレーション
・パターンの一方のアライメント・マークと位置合わせ
され、他方のフィールドのアライメント・マークが他方
のレジストレーション・パターンのアライメント・マー
クと位置合わせされることが望ましい。しかし、第1及
び第2フィールドの両方のアライメントを行うため、唯
1つのレジストレーション・パターンヲ使用することが
可能である。
ストレーション・パターンが、基板上に作られ、第1フ
ィールドのアライメント・マークがレジストレーション
・パターンの一方のアライメント・マークと位置合わせ
され、他方のフィールドのアライメント・マークが他方
のレジストレーション・パターンのアライメント・マー
クと位置合わせされることが望ましい。しかし、第1及
び第2フィールドの両方のアライメントを行うため、唯
1つのレジストレーション・パターンヲ使用することが
可能である。
アライメントはレジストレーション・パターンのアライ
メント・マークの潜像に対して行われて、必要な処理工
程数を削減することが望ましい。第1または第2または
その両方のフィールドは、アライメントの後で所定の距
離だけ基板に対して相対的に移動され、次いで領域を作
るため、露出されることが有利である。これは、露出の
間アライメント・マークが保持されることを可能にし、
これによって、これらが次の層のアライメントに使用さ
れることが可能になる。これによって、使用されるアラ
イメント・マークの数が削減され、従って装置構造に対
してより多くのイメージ・フィールドが使用可能になる
。もしフィールドがアライメントされた位置で露出され
れば、レジストレーション内にあるマークは歪められ、
その後重ねられた層を位置合わせするために更に使用す
るのに適さなくなる。
メント・マークの潜像に対して行われて、必要な処理工
程数を削減することが望ましい。第1または第2または
その両方のフィールドは、アライメントの後で所定の距
離だけ基板に対して相対的に移動され、次いで領域を作
るため、露出されることが有利である。これは、露出の
間アライメント・マークが保持されることを可能にし、
これによって、これらが次の層のアライメントに使用さ
れることが可能になる。これによって、使用されるアラ
イメント・マークの数が削減され、従って装置構造に対
してより多くのイメージ・フィールドが使用可能になる
。もしフィールドがアライメントされた位置で露出され
れば、レジストレーション内にあるマークは歪められ、
その後重ねられた層を位置合わせするために更に使用す
るのに適さなくなる。
本発明による別の方法では、基板上で第1フイール下を
露出することによって第1領域を作るステップであって
、上記の第1フィールドは第1領域及びアライメント・
マークによって構成されるステップ、第2フィールドの
アライメント・マ−りを基板上に形成された第1アライ
メント・マークとレジストレーションさせるステップ、
及び第1領域と接合する第2領域を作るため第2フィー
ルドを露出するステップが含まれている。第2フィール
ドは、レジストレーションの後で、第2フィールドが露
出される前に、所定の距離だけ基板に対して相対的に移
動され、その結果得られる層の位置決めのためアライメ
ント・マークが保持されることを可能にすることが望ま
しい。
露出することによって第1領域を作るステップであって
、上記の第1フィールドは第1領域及びアライメント・
マークによって構成されるステップ、第2フィールドの
アライメント・マ−りを基板上に形成された第1アライ
メント・マークとレジストレーションさせるステップ、
及び第1領域と接合する第2領域を作るため第2フィー
ルドを露出するステップが含まれている。第2フィール
ドは、レジストレーションの後で、第2フィールドが露
出される前に、所定の距離だけ基板に対して相対的に移
動され、その結果得られる層の位置決めのためアライメ
ント・マークが保持されることを可能にすることが望ま
しい。
本発明による1つの方法では、領域は、長辺と短辺とを
有する実質的に長方形であり、一方の領域の長辺が他方
の領域の長辺と接合するように構成されることが可能で
ある。または、領域の短辺が接合されてもよく、これに
よって長いストリップ状の装置を製作することが可能で
ある。−船釣に、アライメント・マークは、基板の回転
アライメントを行うため、フィールド内に含まれている
。
有する実質的に長方形であり、一方の領域の長辺が他方
の領域の長辺と接合するように構成されることが可能で
ある。または、領域の短辺が接合されてもよく、これに
よって長いストリップ状の装置を製作することが可能で
ある。−船釣に、アライメント・マークは、基板の回転
アライメントを行うため、フィールド内に含まれている
。
領域の間の境界は、これらの2つの回転アライメント・
マークを接続する線に対して実質的に直角または平行で
あることが可能である。
マークを接続する線に対して実質的に直角または平行で
あることが可能である。
活性領域の端部を有する領域を作るため、基板上でフィ
ールドを露出するステップが含まれていることが望まし
い。従って、接合領域は端部を含むと共に同一のフィー
ルドによって作られる。しかし、より大きな活性領域が
必要とされる場合、活性領域の中間部を形成する別の領
域を作るため、基板上で第2フィールドを露出するステ
ップが含まれていることが望ましい。もしより大きな活
性領域が必要とされるなら、複数のこのような中間部が
端部の間に含まれる。
ールドを露出するステップが含まれていることが望まし
い。従って、接合領域は端部を含むと共に同一のフィー
ルドによって作られる。しかし、より大きな活性領域が
必要とされる場合、活性領域の中間部を形成する別の領
域を作るため、基板上で第2フィールドを露出するステ
ップが含まれていることが望ましい。もしより大きな活
性領域が必要とされるなら、複数のこのような中間部が
端部の間に含まれる。
活性領域が複数の層で構成される場合、各層は別々に作
られた少なくとも2つの接合領域によって構成され、1
つの層内の領域間の境界は他の層内の境界からオフセッ
トされていることが望ましい。接合する領域間の境界は
、完成された装置の活性領域を通過する電荷の移転の方
向と平行であるこ゛とが望ましいが、読み出しの方向は
領域間の境界と直角になってもよい。後者において、電
荷が複数の通路に沿って活性領域から読み出される場合
、各通路が境界と交わり、これによって通路が活性領域
の異なった部分から電荷に審均−な効果を有することを
保障する。
られた少なくとも2つの接合領域によって構成され、1
つの層内の領域間の境界は他の層内の境界からオフセッ
トされていることが望ましい。接合する領域間の境界は
、完成された装置の活性領域を通過する電荷の移転の方
向と平行であるこ゛とが望ましいが、読み出しの方向は
領域間の境界と直角になってもよい。後者において、電
荷が複数の通路に沿って活性領域から読み出される場合
、各通路が境界と交わり、これによって通路が活性領域
の異なった部分から電荷に審均−な効果を有することを
保障する。
本発明の第2の局面によれば、別々に作られた少なくと
も2つの接合する領域によって構成される活性領域を有
するイメージ装置が設けられる。
も2つの接合する領域によって構成される活性領域を有
するイメージ装置が設けられる。
領域間の境界が活性領域に含まれ、この領域がその最大
範囲にわたって利用されるように保障されることが望ま
しい。接合領域は、相互に隣接して位置するように作ら
れてもよいが、これらは2つの領域間の良好な連続性を
保障するために重なるように構成されてもよい。
範囲にわたって利用されるように保障されることが望ま
しい。接合領域は、相互に隣接して位置するように作ら
れてもよいが、これらは2つの領域間の良好な連続性を
保障するために重なるように構成されてもよい。
本発明によるイメージ装置は、良好な結果を得るため、
大きなイメージ面積を必要とする天体観測に対して特に
有利に使用される。
大きなイメージ面積を必要とする天体観測に対して特に
有利に使用される。
(実施例)
本発明を実施する幾つかの方法が、図面を参照し、例に
よって説明される。
よって説明される。
これらの方法は、ウルトラチック・ステッパ会社によっ
て製造された装置を使用して実施されることが可能であ
る。
て製造された装置を使用して実施されることが可能であ
る。
本発明に従って、活性領域を製作する方法において、先
ず複数のレジストレーション・パターンが写真平版を使
用して基板即ちウェファの表面に設けられる。隣接する
領域が次いでレジストレーション・パターンの上部に設
けられ、大きな領域の装置を形成する。
ず複数のレジストレーション・パターンが写真平版を使
用して基板即ちウェファの表面に設けられる。隣接する
領域が次いでレジストレーション・パターンの上部に設
けられ、大きな領域の装置を形成する。
第1図及び第2図は、第1及び第2イメージ・フィール
ド1及び2を示しこれらはそれぞれレジストレーション
・パターンを作るためにウェファ上で露出される。2つ
のフィールド1及び2は長方形であり、各々はその短辺
に沿って分布された複数のアライメント・マークを有し
ている。この特定の方法において、各フィールドは3対
のアライメントクロス3.4及び5を有し、第1の2対
のマーク3及び4は図示のようにイメージ・フィールド
の上部に位置し、他は底部に位置している。
ド1及び2を示しこれらはそれぞれレジストレーション
・パターンを作るためにウェファ上で露出される。2つ
のフィールド1及び2は長方形であり、各々はその短辺
に沿って分布された複数のアライメント・マークを有し
ている。この特定の方法において、各フィールドは3対
のアライメントクロス3.4及び5を有し、第1の2対
のマーク3及び4は図示のようにイメージ・フィールド
の上部に位置し、他は底部に位置している。
第2.イメージ・フィールドには、3対のアライメント
・マークから離れたブランクであり、第1イメージ・フ
ィールド1はまたアライメント・マークのマシン・アク
イジションを容易にするOATとして知られている大き
なりロス6を有している。
・マークから離れたブランクであり、第1イメージ・フ
ィールド1はまたアライメント・マークのマシン・アク
イジションを容易にするOATとして知られている大き
なりロス6を有している。
第1フィールド1は、基板上の通常その主要な平面と反
対側のウェファの端部近くで少なくとも1回露出される
。第3図に示すように、最初のレイアウトを作るために
3回露出を行うことが便利である。
対側のウェファの端部近くで少なくとも1回露出される
。第3図に示すように、最初のレイアウトを作るために
3回露出を行うことが便利である。
別の動作において、第2フィールド2は、次いで位置合
せされ何回も露出されてウェファは、各露出の間に移動
され、第4図に示すようにウェファの大きな領域をカバ
ーするレジストレーション・パターンのアレイ作る。
せされ何回も露出されてウェファは、各露出の間に移動
され、第4図に示すようにウェファの大きな領域をカバ
ーするレジストレーション・パターンのアレイ作る。
アライメントは、1つのフィールドにおけるクロス3を
隣接するフィールドにおけるクロス5とレジストレーシ
ョンさせることによって行われる。
隣接するフィールドにおけるクロス5とレジストレーシ
ョンさせることによって行われる。
この方法において、イメージはウェファ上の正のフォト
・レジストの層内で強く露出され、アライメントはアラ
イメント・マークの潜像に対して位置合わせすることに
よって達成される。
・レジストの層内で強く露出され、アライメントはアラ
イメント・マークの潜像に対して位置合わせすることに
よって達成される。
レジストレーション・パターンがウェファ上に設けられ
た後、装置の構造を含むフィールドが次いで設けられる
。このような2つのフィールドが第5図及び第6図に示
されている。第5図に示されているフィールドは、イメ
ージ領域の端部を有するターミネーション・フィールド
8である。第6図に示すフィールドは中間フィールド9
によって構成されている。フィールド8及び9はいずれ
も図示のように、フィールドの上部に位置する1対のア
ライメント・マーク10を有している。第5図及び第6
図の斜線の部分は、活性装置領域を示し、二重線で示さ
れている端部は終了した装置の端部を示す。活性装置領
域の一本線の境界は、終了していない装置の構造を示す
。
た後、装置の構造を含むフィールドが次いで設けられる
。このような2つのフィールドが第5図及び第6図に示
されている。第5図に示されているフィールドは、イメ
ージ領域の端部を有するターミネーション・フィールド
8である。第6図に示すフィールドは中間フィールド9
によって構成されている。フィールド8及び9はいずれ
も図示のように、フィールドの上部に位置する1対のア
ライメント・マーク10を有している。第5図及び第6
図の斜線の部分は、活性装置領域を示し、二重線で示さ
れている端部は終了した装置の端部を示す。活性装置領
域の一本線の境界は、終了していない装置の構造を示す
。
フィールド8及び9は、アライメント・マーク10を、
フィールド1及び2を使用して設けられたレジストレー
ション・パターンのアライメント・マーク4とレジスト
レーションさせることによって位置合わせさルる。アラ
イメントの後、ウェファは予め決められた距離例えば2
00ミクロン移動され、フィールド8及び9が露出され
る。これによってアライメント・マーク4の歪みが防止
され、それらがその結果生じる層のアライメントを行う
ために使用されることが可能となる。
フィールド1及び2を使用して設けられたレジストレー
ション・パターンのアライメント・マーク4とレジスト
レーションさせることによって位置合わせさルる。アラ
イメントの後、ウェファは予め決められた距離例えば2
00ミクロン移動され、フィールド8及び9が露出され
る。これによってアライメント・マーク4の歪みが防止
され、それらがその結果生じる層のアライメントを行う
ために使用されることが可能となる。
ターミネーシン領域8及び中間領域9は装置に種々のサ
イズを与えるため、種々の形状で設けられることが可能
であり、ウェファ上の最終的なレイアウトは、第7図に
示されているがここで長方形のフィールドがその長辺に
沿って隣接するフィールドを接合するように構成されて
いることが分かる。
イズを与えるため、種々の形状で設けられることが可能
であり、ウェファ上の最終的なレイアウトは、第7図に
示されているがここで長方形のフィールドがその長辺に
沿って隣接するフィールドを接合するように構成されて
いることが分かる。
本発明による他の方法において、イメージ・フィールド
は再び一般的にその形状が長方形であり、その短辺にそ
って接合されるように構成されている。この方法では、
以前に説明した方法と同じように、レジストレーション
・パターンのアレイがまずウェファの領域上に設けられ
る。第8図及び第9図に示す第1及び第2レジストレー
シヨン・パターンのフィールド11及び12は、いずれ
もその長辺にそって構成された2つのアライメント・ク
ロス13及び14を有し、更に、第2フィールド12は
また0AT15を有している。
は再び一般的にその形状が長方形であり、その短辺にそ
って接合されるように構成されている。この方法では、
以前に説明した方法と同じように、レジストレーション
・パターンのアレイがまずウェファの領域上に設けられ
る。第8図及び第9図に示す第1及び第2レジストレー
シヨン・パターンのフィールド11及び12は、いずれ
もその長辺にそって構成された2つのアライメント・ク
ロス13及び14を有し、更に、第2フィールド12は
また0AT15を有している。
まず、第10図に示すような分布を与えるために、多数
のフィールドが基板上で露出される。これらのフィール
ドの内の少なくとも1つが0AT15を有しているフィ
ールドである。
のフィールドが基板上で露出される。これらのフィール
ドの内の少なくとも1つが0AT15を有しているフィ
ールドである。
別の動作では、第11図に示すようなアレイを作るため
第1フィールド11が位置合わせされ、何回も露出され
る。
第1フィールド11が位置合わせされ、何回も露出され
る。
アライメント工程の間、先ず第1フィールド11が第2
フィールド12上に重ねられ、クロス13はお互いに位
置合わせされ、他のアライメント・マーク14はレジス
トレーションされる。両方のクロスに位置合わせするこ
とによって、回転アライメントが保障される。その結果
生ずるウェファを移動させるステッパの全ての動作は、
直角であり、その結果、その工程に於けるその後のステ
ップの間回転アライメントを保持する。その結果生ずる
アライメントは、1つのフィールドのクロス13と隣接
するフィールドのクロス14の間で発生する。
フィールド12上に重ねられ、クロス13はお互いに位
置合わせされ、他のアライメント・マーク14はレジス
トレーションされる。両方のクロスに位置合わせするこ
とによって、回転アライメントが保障される。その結果
生ずるウェファを移動させるステッパの全ての動作は、
直角であり、その結果、その工程に於けるその後のステ
ップの間回転アライメントを保持する。その結果生ずる
アライメントは、1つのフィールドのクロス13と隣接
するフィールドのクロス14の間で発生する。
この方法を使用することによって、セットダウンされた
レジストレーション・パターンを使用して、装置の構造
を含むフィールドを位置合わせし、露出することによっ
て非常に長い装置を製作することが可能である。第12
図及び第13図は装置の構造を含むフィールドを示して
いるが、この中で、第12図は中間部を示し第13図は
終了部を示している。活性装置は再び斜線によって示さ
れ、二重線は終了した装置の端部を示している。第14
図は装置を含むフィールドが設けられた後で作られたア
レイを示す。
レジストレーション・パターンを使用して、装置の構造
を含むフィールドを位置合わせし、露出することによっ
て非常に長い装置を製作することが可能である。第12
図及び第13図は装置の構造を含むフィールドを示して
いるが、この中で、第12図は中間部を示し第13図は
終了部を示している。活性装置は再び斜線によって示さ
れ、二重線は終了した装置の端部を示している。第14
図は装置を含むフィールドが設けられた後で作られたア
レイを示す。
第15図乃至第21図を参照して、本発明による別の方
法が説明されているが、これはレジストレーション・パ
ターンを最初に製作することを含んでいない。この方法
では、基板に設けられた最初の層は、活性装置領域とア
ライメント・マークの両方を有している。
法が説明されているが、これはレジストレーション・パ
ターンを最初に製作することを含んでいない。この方法
では、基板に設けられた最初の層は、活性装置領域とア
ライメント・マークの両方を有している。
第15図は、30X10mmの第1イメージ・フィール
ドを示している。フィールド16はエツジ終了部17及
び活性領域の一部を形成する領域18によって構成され
ている。これはまた別の部分19を有しているがこれは
別のイメージ領域のエツジ終了部を形成するように構成
されることが可能である。大きさが200ミクロンの4
個のアライメントクロス20が領域18の側部に位置し
ている。第16図に示すように、フィールド1はウェフ
ァ21に突出てOATと位置合わせされている。これは
、次いで写真平版的にイメージを作るために露出される
。ウェファ21は、所定距離移動され、フィールド16
が再び露出される。この工程は、ウェファ21を覆うイ
メージ22のアレイを作るために繰返される。
ドを示している。フィールド16はエツジ終了部17及
び活性領域の一部を形成する領域18によって構成され
ている。これはまた別の部分19を有しているがこれは
別のイメージ領域のエツジ終了部を形成するように構成
されることが可能である。大きさが200ミクロンの4
個のアライメントクロス20が領域18の側部に位置し
ている。第16図に示すように、フィールド1はウェフ
ァ21に突出てOATと位置合わせされている。これは
、次いで写真平版的にイメージを作るために露出される
。ウェファ21は、所定距離移動され、フィールド16
が再び露出される。この工程は、ウェファ21を覆うイ
メージ22のアレイを作るために繰返される。
フィールド16は、そこで端部終了部19を以前に設け
たイメージの領域18の近くにもって行くために再び位
置合わせされる。フィールド16のクロス20は、第1
7図に示すように既に製作された、イメージの底部のク
ロス20と位置合わせされる。フィールド16は固定さ
れた所定の距離移動され、イメージ22及び終了部19
を正しい関係にし、かつ、これら2つの間には若干の重
なり部を設ける。ウェファ21には、段がつけられ第2
イメージ23のアレーが、イメージ22の第1アレート
と接合して作られる。
たイメージの領域18の近くにもって行くために再び位
置合わせされる。フィールド16のクロス20は、第1
7図に示すように既に製作された、イメージの底部のク
ロス20と位置合わせされる。フィールド16は固定さ
れた所定の距離移動され、イメージ22及び終了部19
を正しい関係にし、かつ、これら2つの間には若干の重
なり部を設ける。ウェファ21には、段がつけられ第2
イメージ23のアレーが、イメージ22の第1アレート
と接合して作られる。
第18図は、上で説明した方法を使用して、製作された
イメージ領域を使用した本発明によるイメージ装置を示
す。この装置は、2つの領域25及び26から形成され
た、イメージ領域24を含んでいるが、これらの領域は
、その間の境界27において相互に接合している。装置
の動作の間、電荷は入射してくる放射線の強度を表す分
布でイメージ領域24上に蓄4積される。蓄積された電
化を読み出すことが希望される場合には、適当な制御信
号が電極28に加えられ、矢印で示された方向で電荷を
読み出しレジスタ29に読取る。留意するべきことは、
電荷が境界27に対して一般的に直角である通路内で読
む出され、その結果、各通路はこれが存在することによ
って、同じ方法で影響を受ける傾向があることである。
イメージ領域を使用した本発明によるイメージ装置を示
す。この装置は、2つの領域25及び26から形成され
た、イメージ領域24を含んでいるが、これらの領域は
、その間の境界27において相互に接合している。装置
の動作の間、電荷は入射してくる放射線の強度を表す分
布でイメージ領域24上に蓄4積される。蓄積された電
化を読み出すことが希望される場合には、適当な制御信
号が電極28に加えられ、矢印で示された方向で電荷を
読み出しレジスタ29に読取る。留意するべきことは、
電荷が境界27に対して一般的に直角である通路内で読
む出され、その結果、各通路はこれが存在することによ
って、同じ方法で影響を受ける傾向があることである。
図示の装置は、アナログタイプであるが本発明はまた、
デジタル装置にも使用されることが可能である。
デジタル装置にも使用されることが可能である。
本発明による別の方法では、最終イメージ領域を作るた
めに2つの異なったフィールドが使用される。第19図
に示す、第1フイー゛ルド30は活性イメージ領域31
及びエツジ終了部32を有し、ボンド・パッド33がそ
れらの間に位置している。
めに2つの異なったフィールドが使用される。第19図
に示す、第1フイー゛ルド30は活性イメージ領域31
及びエツジ終了部32を有し、ボンド・パッド33がそ
れらの間に位置している。
第20図に示す第2フィールド34は、イメージ領域の
一部を形成する領域35を有し、エツジ終了部を有して
いない。この方法では、フィールド30と34が共にス
テッチされ、第21図に示すように、大きなイメージ領
域を形成している。これは4つの段階で、製作されるこ
とが理解できるが、第1フィールド30は装置の端部を
形成するために使用され、中間部の中の2つは第2フィ
ールド34を使用して形成される。
一部を形成する領域35を有し、エツジ終了部を有して
いない。この方法では、フィールド30と34が共にス
テッチされ、第21図に示すように、大きなイメージ領
域を形成している。これは4つの段階で、製作されるこ
とが理解できるが、第1フィールド30は装置の端部を
形成するために使用され、中間部の中の2つは第2フィ
ールド34を使用して形成される。
第22図は、本発明による装置を模式的に示しているが
、ここでイメージ領域は第19図、第20図、及び第2
1図と関連して説明した方法を使用してつくられ、電荷
は接合する領域の間の境界36に平行な矢印によって示
される方向で読み出される。
、ここでイメージ領域は第19図、第20図、及び第2
1図と関連して説明した方法を使用してつくられ、電荷
は接合する領域の間の境界36に平行な矢印によって示
される方向で読み出される。
第1図乃至第7図は、本発明による1つの方法を示す。
第8図乃至第14図は、本発明による他の方法を模式的
に示す。 第15図乃至第18図は、本発明による更に他の方法及
びイメージ装置を示す。 第19図乃至第22図は、本発明による更に他の方法及
びイメージ装置を模式的に示す。 ■、2・・・・・・イメージ・フィールド、3.4.5
・・・・・・アライメント・クロス、8.9・・・・・
・フィールド、 11.12・・・・・・レジストレーション・パターン
・フィールド、 13.14・・・・・・アライメント・クロス。 ―匝こrノ::−1:J:r内容に変更なし)、;、7
9図 ζ:201図 ’、’S 21 図 手 続 補 正 書 (方式) 1、事件の表示 2、発明の名称 3、補正をする者 事件との関係 平成1年特許願第33518号 イメージ装置の製作方法 出 願 人 名 称 イーイーヴイ リミテッド 4、代 理 人 5、補正命令の日付 自 発 g:’= 、22.図
に示す。 第15図乃至第18図は、本発明による更に他の方法及
びイメージ装置を示す。 第19図乃至第22図は、本発明による更に他の方法及
びイメージ装置を模式的に示す。 ■、2・・・・・・イメージ・フィールド、3.4.5
・・・・・・アライメント・クロス、8.9・・・・・
・フィールド、 11.12・・・・・・レジストレーション・パターン
・フィールド、 13.14・・・・・・アライメント・クロス。 ―匝こrノ::−1:J:r内容に変更なし)、;、7
9図 ζ:201図 ’、’S 21 図 手 続 補 正 書 (方式) 1、事件の表示 2、発明の名称 3、補正をする者 事件との関係 平成1年特許願第33518号 イメージ装置の製作方法 出 願 人 名 称 イーイーヴイ リミテッド 4、代 理 人 5、補正命令の日付 自 発 g:’= 、22.図
Claims (1)
- 【特許請求の範囲】 1、ソリッド・ステートのイメージ装置を製作する方法
において、上記の方法は、 基板上に第1領域を作り、第1領域と接合する第2領域
を別に作るステップであって、各領域が完成された装置
の活性領域の部分のみを形成するステップによって構成
されることを特徴とする方法。 2、第1及び第2領域は写真平版を使用して形成される
ことを特徴とする請求項1記載の方法。 3、領域の製作に先立って基板上にアライメント・マー
クを含むレジストレーション・パターンを作るステップ
、基板上で第1及び第2フィールドをそれぞれ露出する
ことによって上記の第1及び第2領域を作るステップで
あって、第1フィールドは第1領域及びアライメント・
マークによって構成され、第2フィールドは第2領域及
びアライメント・マークによって構成されるステップ、
及び第1または第2フィールドのアライメント・マーク
をレジストレーション・パターンのアライメント・マー
クとレジストレーションさせることを含むアライメント
工程によって上記の領域を基板上に位置決めするステッ
プによって構成されることを特徴とする請求項2記載の
方法。 4、各々がアライメント・マークを有する2つのレジス
トレーション・パターンが基板上に作られ、第1フィー
ルドのアライメント・マークがレジストレーション・パ
ターンの1つのアライメント・マークと位置合わせされ
、他方のフィールドのアライメント・マークが他方のレ
ジストレーション・パターンのアライメント・マークと
位置合わせされることを特徴とする請求項3記載の方法
。 5、各レジストレーション・パターンは写真平版を使用
して作られ、アライメントはレジストレーション・パタ
ーンのアライメント・マークの潜像に対して行われるこ
とを特徴とする請求項3または4記載の方法。 6、第1または第2またはその両方のフィールドは、ア
ライメントの後で所定の距離だけ基板に対して相対的に
移動され、次いで領域を作るため、露出されることを特
徴とする請求項3、4または5記載の方法。 7、基板上で第1フィールドを露出することによって第
1領域を作るステップであって、上記の第1フィールド
は第1領域及びアライメント・マークによって構成され
るステップ、第2フィールドのアライメント・マークを
基板上に形成された第1アライメント・マークとレジス
トレーションさせるステップ、及び第1領域と接合する
第2領域を作るため第2フィールドを露出するステップ
によって構成されることを特徴とする請求項2記載の方
法。 8、第2フィールドは、アライメントの後で、第2フィ
ールドが露出される前に所定の距離だけ基板に対して相
対的に移動されることを特徴とする請求項7記載の方法
。 9、基板が、相対的な移動を行うために、移動されるこ
とを特徴とする請求項6または8記載の方法。 10、領域は、形状が長辺と短辺とを有する実質的に長
方形であり、一方の領域の短辺が他方の領域の短辺と接
合するように作られることを特徴とする先行する請求項
のいずれかに記載の方法。 11、領域は、形状が長辺と短辺とを有する実質的に長
方形であり、一方の領域の長辺が他方の領域の長辺と接
合するように作られることを特徴とする請求項1乃至9
のいずれかに記載の方法。 12、各領域は、領域間の境界と実質的に直角である領
域の辺に位置しているアライメント・マークを有してい
ることを特徴とする請求項10または11記載の方法。 13、2つのアライメント・マークが、基板が回転アラ
イメントであることを決めるため、フィールドに含まれ
ており、領域間の境界は上記の2つのアライメント・マ
ークを接合する線に対して直角であることを特徴とする
先行する請求項のいずれかに記載の方法。 14、2つのアライメント・マークが、基板が回転アラ
イメントであることを決めるため、フィールドに含まれ
ており、領域間の境界は上記の2つのアライメント・マ
ークを接合する線に対して平行であることを特徴とする
請求項1乃至12のいずれかに記載の方法。 15、接合する領域が重なっていることを特徴とする先
行する請求項のいずれかに記載の方法。 16、複数の第1領域が、先ず作られ、次いで複数の第
2領域が作られることを特徴とする先行する請求項のい
ずれかに記載の方法。 17、活性領域の端部を有する領域を作るため、基板上
でフィールドを露出するステップを有することを特徴と
する先行する請求項のいずれかに記載の方法。 18、フィールドは活性領域の2つの端部とその間の1
つのギャップを有することを特徴とする請求項17記載
の方法。 19、活性領域の中間部を形成する別の領域を形成する
ため、基板上で第2フィールドを露出するステップを有
することを特徴とする請求項17または18記載の方法
。 20、活性領域は、2つの端部及びそれらの間に位置す
る1つ以上の中間部を有することを特徴とする請求項1
7、18または19記載の方法。 21、活性領域は複数の層によって構成され、各層は、
別々に作られた少なくとも2つの接合する領域によって
構成され、1つの層内の領域間の境界は他の層の境界か
ら実質的にオフセットされていることを特徴とする先行
する請求項のいずれかに記載の方法。 22、接合する領域間の境界は、完成された装置の活性
領域を通る電荷の移動方向に平行であることを特徴とす
る先行する請求項のいずれかに記載の方法。 23、別々に作られた少なくとも2つの接合する領域に
よって構成される活性領域を有することを特徴とするイ
メージ装置。 24、領域間の境界は活性領域に含まれていることを特
徴とする請求項23記載のイメージ装置。 25、活性領域はこの活性領域に入射する放射線を表す
電荷の分布を蓄積し、電荷を活性領域から領域間の境界
に対して実質的に直角の方向に伝導する手段が含まれて
いることを特徴とする請求項23または24記載のイメ
ージ装置。 26、活性領域はこの活性領域に入射する放射線を表す
電荷の分布を蓄積し、電荷を活性領域から領域間の境界
に対して実質的に平行の方向に伝導する手段が含まれて
いることを特徴とする請求項23または24記載のイメ
ージ装置。 27、活性領域はこの活性領域に入射する放射線を表す
電荷の分布を蓄積し、この分布はアナログ信号として読
み出されることを特徴とする請求項23乃至26のいず
れかに記載のイメージ装置。 28、接合する領域が重なっていることを特徴とする請
求項23乃至27のいずれかに記載のイメージ装置。 29、活性領域は、別々に作られた複数の接合する領域
によって構成され、上記の複数の領域の少なくとも一部
は同一形状であることを特徴とする請求項23乃至28
のいずれかに記載のイメージ装置。 30、イメージ装置は天体観測に使用するために製作及
び構成されることを特徴とする請求項23乃至29のい
ずれかに記載のイメージ装置。 31、活性領域は複数の層によって構成され、各層は、
別々に作られた少なくとも2つの接合する領域によって
構成され、1つの層内の領域間の境界は他の層の境界か
らオフセットされていることを特徴とする請求項23乃
至30のいずれかに記載のイメージ装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB8803171 | 1988-02-11 | ||
GB888803171A GB8803171D0 (en) | 1988-02-11 | 1988-02-11 | Imaging apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH025568A true JPH025568A (ja) | 1990-01-10 |
JP2798260B2 JP2798260B2 (ja) | 1998-09-17 |
Family
ID=10631530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1033518A Expired - Lifetime JP2798260B2 (ja) | 1988-02-11 | 1989-02-13 | イメージ装置の製作方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5132195A (ja) |
EP (1) | EP0328410B1 (ja) |
JP (1) | JP2798260B2 (ja) |
AU (1) | AU615031B2 (ja) |
CA (1) | CA1309481C (ja) |
DE (1) | DE68922759T2 (ja) |
GB (2) | GB8803171D0 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008204587A (ja) * | 2007-02-22 | 2008-09-04 | Hitachi Ltd | 磁気記録媒体、その製造方法、及び磁気記録再生装置 |
JP2009259966A (ja) * | 2008-04-15 | 2009-11-05 | Canon Inc | 計測方法、ステージ移動特性の調整方法、露光方法及びデバイス製造方法 |
US7875409B2 (en) | 2005-11-22 | 2011-01-25 | Renesas Electronics Corporation | Method of manufacturing semiconductor device, mask and semiconductor device |
JP2012114270A (ja) * | 2010-11-25 | 2012-06-14 | Mitsubishi Electric Corp | 半導体チップの製造方法 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2892765B2 (ja) * | 1990-04-27 | 1999-05-17 | 株式会社日立製作所 | パターン構造を有する素子の製造方法 |
JP2902506B2 (ja) * | 1990-08-24 | 1999-06-07 | キヤノン株式会社 | 半導体装置の製造方法及び半導体装置 |
JP3344485B2 (ja) * | 1990-11-09 | 2002-11-11 | 富士通株式会社 | 半導体装置の製造方法 |
JP3027990B2 (ja) * | 1991-03-18 | 2000-04-04 | 富士通株式会社 | 半導体装置の製造方法 |
JP2912505B2 (ja) * | 1992-10-13 | 1999-06-28 | シャープ株式会社 | 半導体装置の製造方法 |
US5705299A (en) * | 1992-12-16 | 1998-01-06 | Texas Instruments Incorporated | Large die photolithography |
JPH06224099A (ja) * | 1993-01-26 | 1994-08-12 | Sony Corp | 半導体装置の製造方法 |
KR0128828B1 (ko) * | 1993-12-23 | 1998-04-07 | 김주용 | 반도체 장치의 콘택홀 제조방법 |
US5444538A (en) * | 1994-03-10 | 1995-08-22 | New Vision Systems, Inc. | System and method for optimizing the grid and intrafield registration of wafer patterns |
DE4418930B4 (de) * | 1994-05-31 | 2004-10-07 | Nawotec Gmbh | Verfahren zum Erzeugen von Mustern auf Substraten mittels Korpuskularstrahl-Lithographie |
US6136517A (en) * | 1998-03-06 | 2000-10-24 | Raytheon Company | Method for photo composition of large area integrated circuits |
US6690076B1 (en) | 1999-03-10 | 2004-02-10 | Micron Technology, Inc. | Stitched circuits larger than the maximum reticle size in sub-micron process |
WO2000054336A1 (en) * | 1999-03-10 | 2000-09-14 | Photobit Corporation | Stitched circuits larger than the maximum reticle size in sub-micron process |
US6601025B1 (en) | 1999-08-10 | 2003-07-29 | International Business Machines Corporation | Method to partition the physical design of an integrated circuit for electrical simulation |
US6928184B2 (en) * | 2000-06-16 | 2005-08-09 | Jeol Ltd. | Instrument and method for metrology |
DE10128269B4 (de) * | 2001-06-12 | 2004-05-27 | Advanced Micro Devices, Inc., Sunnyvale | Eine Chipflächen-Justierstruktur |
US6912435B2 (en) | 2002-08-28 | 2005-06-28 | Inficon Lt Inc. | Methods and systems for controlling reticle-induced errors |
US7459247B2 (en) * | 2004-12-27 | 2008-12-02 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
US7437207B2 (en) * | 2006-06-03 | 2008-10-14 | Electro Scientific Industries, Inc. | Method and apparatus for automatically processing multiple applications in a predetermined order to affect multi-application sequencing |
US8728722B2 (en) * | 2010-09-30 | 2014-05-20 | Truesense Imaging, Inc. | Stitching methods using multiple microlithographic expose tools |
FR2993097B1 (fr) * | 2012-07-05 | 2015-05-22 | Commissariat Energie Atomique | Dispositif imageur cmos a geometrie optimisee et procede de realisation d'un tel dispositif par photocomposition |
KR20190009313A (ko) * | 2016-05-18 | 2019-01-28 | 타워재즈 파나소닉 세미컨덕터 컴퍼니 리미티드 | 반도체 장치 및 그 제조 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5538024A (en) * | 1978-09-11 | 1980-03-17 | Toshiba Corp | Manufacturing of semiconductor device |
JPS6010672A (ja) * | 1983-06-29 | 1985-01-19 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3071052D1 (en) * | 1979-04-03 | 1985-10-10 | Eaton Optimetrix Inc | Improved step-and-repeat projection alignment and exposure system |
IL59629A (en) * | 1979-05-11 | 1983-03-31 | Electromask Inc | Apparatus and process for photoexposing semiconductor wafers |
DE3173163D1 (en) * | 1980-02-29 | 1986-01-23 | Eaton Optimetrix Inc | Alignment apparatus |
JPS57112021A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Manufacture of semiconductor device |
US4613230A (en) * | 1981-05-06 | 1986-09-23 | Tokyo Shibaura Denki Kabushiki Kaisha | Wafer exposure apparatus |
GB2148017B (en) * | 1981-05-15 | 1986-04-09 | Gen Signal Corp | Apparatus for projecting a series of images onto dies of a semiconductor wafer |
JPS58107633A (ja) * | 1981-12-21 | 1983-06-27 | Canon Inc | 特殊チツプを逃げたシヨツト配列方法 |
JPS6085523A (ja) * | 1983-10-17 | 1985-05-15 | Fujitsu Ltd | マスク形成方法 |
US4883359A (en) * | 1984-02-28 | 1989-11-28 | Canon Kabushiki Kaisha | Alignment method and pattern forming method using the same |
US4669866A (en) * | 1985-01-28 | 1987-06-02 | Phillips Edward H | Step-and-repeat alignment and exposure system and method therefore |
JP2593440B2 (ja) * | 1985-12-19 | 1997-03-26 | 株式会社ニコン | 投影型露光装置 |
WO1988000362A1 (en) * | 1986-06-24 | 1988-01-14 | Stephen Hugh Salter | Improved registration method in photolithography and equipment for carrying out this method |
EP0253283A3 (de) * | 1986-07-15 | 1988-07-20 | Siemens Aktiengesellschaft | Anordnung zur Belichtung von Halbleiterscheiben mittels Synchrotronstrahlung in einem Lithographiegerät |
-
1988
- 1988-02-11 GB GB888803171A patent/GB8803171D0/en active Pending
-
1989
- 1989-02-09 GB GB8902844A patent/GB2217467B/en not_active Expired - Lifetime
- 1989-02-09 CA CA000590563A patent/CA1309481C/en not_active Expired - Lifetime
- 1989-02-10 EP EP89301302A patent/EP0328410B1/en not_active Expired - Lifetime
- 1989-02-10 DE DE68922759T patent/DE68922759T2/de not_active Expired - Fee Related
- 1989-02-13 AU AU29847/89A patent/AU615031B2/en not_active Ceased
- 1989-02-13 JP JP1033518A patent/JP2798260B2/ja not_active Expired - Lifetime
-
1991
- 1991-08-30 US US07/752,930 patent/US5132195A/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5538024A (en) * | 1978-09-11 | 1980-03-17 | Toshiba Corp | Manufacturing of semiconductor device |
JPS6010672A (ja) * | 1983-06-29 | 1985-01-19 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7875409B2 (en) | 2005-11-22 | 2011-01-25 | Renesas Electronics Corporation | Method of manufacturing semiconductor device, mask and semiconductor device |
JP2008204587A (ja) * | 2007-02-22 | 2008-09-04 | Hitachi Ltd | 磁気記録媒体、その製造方法、及び磁気記録再生装置 |
US8029952B2 (en) | 2007-02-22 | 2011-10-04 | Hitachi, Ltd. | Magnetic recording medium, method for manufacturing the same, and magnetic recording/reproducing apparatus |
JP2009259966A (ja) * | 2008-04-15 | 2009-11-05 | Canon Inc | 計測方法、ステージ移動特性の調整方法、露光方法及びデバイス製造方法 |
JP2012114270A (ja) * | 2010-11-25 | 2012-06-14 | Mitsubishi Electric Corp | 半導体チップの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
GB2217467B (en) | 1992-04-15 |
JP2798260B2 (ja) | 1998-09-17 |
DE68922759D1 (de) | 1995-06-29 |
GB8902844D0 (en) | 1989-03-30 |
AU2984789A (en) | 1989-08-17 |
CA1309481C (en) | 1992-10-27 |
US5132195A (en) | 1992-07-21 |
EP0328410B1 (en) | 1995-05-24 |
GB8803171D0 (en) | 1988-03-09 |
DE68922759T2 (de) | 1995-12-14 |
EP0328410A3 (en) | 1990-09-19 |
EP0328410A2 (en) | 1989-08-16 |
AU615031B2 (en) | 1991-09-19 |
GB2217467A (en) | 1989-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH025568A (ja) | イメージ装置の製作方法 | |
CN110471259B (zh) | 芯片拼接方法 | |
CN110892331B (zh) | 对准光刻掩膜板的方法和在半导体材料的晶圆中制造集成电路的相应工艺 | |
DE19837037A1 (de) | Retikel, Belichtungsverfahren, Belichtungsgerät und Halbleitervorrichtung | |
JP3430071B2 (ja) | マスク作製方法 | |
JP2678074B2 (ja) | 固体撮像装置の製造方法 | |
JPH0772791B2 (ja) | デバイスの製造方法およびこれに使用するマスク群 | |
JPS6060757A (ja) | マイクロレンズを備えた撮像素子及びその製造方法 | |
JP2001077343A (ja) | Ccd撮像素子の製造装置及び製造方法 | |
JP2009003074A (ja) | 露光方法およびイメージセンサの製造方法 | |
JPH04252016A (ja) | パターン描画方法 | |
JPH05243543A (ja) | 固体撮像装置 | |
JP2912505B2 (ja) | 半導体装置の製造方法 | |
JPH0997887A (ja) | 固体撮像装置及びその製造方法 | |
JPH04162670A (ja) | 固体撮像素子の製造方法 | |
JP2647835B2 (ja) | ウェハーの露光方法 | |
JP2575743B2 (ja) | カラーフィルターの製造方法 | |
JPH06112454A (ja) | マイクロレンズの製造方法および半導体装置の製造方法 | |
JPS5950042B2 (ja) | 光学装置 | |
JPH0756183A (ja) | 位置合わせ方法 | |
JPH09246138A (ja) | 半導体装置の露光方法とそれを用いた固体撮像装置の製造方法 | |
JPS6136992Y2 (ja) | ||
JPH10177946A (ja) | 露光精度測定パターン及び露光精度測定方法 | |
JP2006093417A (ja) | パターン形成方法およびこれを用いた固体撮像素子の製造方法 | |
KR0161288B1 (ko) | 고속의 인화시스템을 갖춘 멀티렌즈 3-d 카메라 렌즈의 어긋난 배열 보정방법 |