JPH09246138A - 半導体装置の露光方法とそれを用いた固体撮像装置の製造方法 - Google Patents
半導体装置の露光方法とそれを用いた固体撮像装置の製造方法Info
- Publication number
- JPH09246138A JPH09246138A JP8045039A JP4503996A JPH09246138A JP H09246138 A JPH09246138 A JP H09246138A JP 8045039 A JP8045039 A JP 8045039A JP 4503996 A JP4503996 A JP 4503996A JP H09246138 A JPH09246138 A JP H09246138A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- chip
- wafer
- region
- reticle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70058—Mask illumination systems
- G03F7/70066—Size and form of the illuminated area in the mask plane, e.g. reticle masking blades or blinds
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 半導体装置を製造する際のレジストパターン
の露光工程において、解像度を低下させることなく露光
範囲を広げ、チップサイズ（チップ長）の大きな半導体
装置の製造を可能にする。 【解決手段】 レチクル１１上のパターン１３，１４を
複数に分割して配置し、各々のパターン１３，１４をブ
ラインド１２で選択しながら露光位置の変更（ステッピ
ング）を行い、ウェーハ１５上で１つのチップのレジス
トパターンとして接合形成する。
の露光工程において、解像度を低下させることなく露光
範囲を広げ、チップサイズ（チップ長）の大きな半導体
装置の製造を可能にする。 【解決手段】 レチクル１１上のパターン１３，１４を
複数に分割して配置し、各々のパターン１３，１４をブ
ラインド１２で選択しながら露光位置の変更（ステッピ
ング）を行い、ウェーハ１５上で１つのチップのレジス
トパターンとして接合形成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の露光方
法とそれを用いた固体撮像装置の製造方法に関する。
法とそれを用いた固体撮像装置の製造方法に関する。
【０００２】
【従来の技術】図３（ａ）に半導体装置の製造工程で使
用される縮小投影型露光装置の断面模式図を示す。露光
光源３１からの入射光はレチクル３２上のパターンを照
射して、縮小投影レンズ３３で縮小されウェーハ３４上
に露光される。ステージ３５を移動した後、再び次の露
光を行い、ウェーハ３４上に同一レジストパターンを形
成する。このとき、一度に露光される露光範囲はウェー
ハ３４のサイズ（ウェーハ直径３６）と縮小投影レンズ
３３による縮小倍率で制限される。図３（ｂ）に示すよ
うに、露光範囲３７はＸ方向３８、Ｙ方向３９ともにレ
チクル３２と縮小倍率とで決定される。縮小倍率を下げ
ていくと、図４のグラフに示すように、露光範囲は拡大
するが解像度が低下する。
用される縮小投影型露光装置の断面模式図を示す。露光
光源３１からの入射光はレチクル３２上のパターンを照
射して、縮小投影レンズ３３で縮小されウェーハ３４上
に露光される。ステージ３５を移動した後、再び次の露
光を行い、ウェーハ３４上に同一レジストパターンを形
成する。このとき、一度に露光される露光範囲はウェー
ハ３４のサイズ（ウェーハ直径３６）と縮小投影レンズ
３３による縮小倍率で制限される。図３（ｂ）に示すよ
うに、露光範囲３７はＸ方向３８、Ｙ方向３９ともにレ
チクル３２と縮小倍率とで決定される。縮小倍率を下げ
ていくと、図４のグラフに示すように、露光範囲は拡大
するが解像度が低下する。
【０００３】
【発明が解決しようとする課題】このように、レジスト
パターンの解像度と露光範囲はトレードオフの関係にあ
り、縮小倍率を下げることではデバイスの大チップ化に
対して微細加工要求を十分満足できない。特に、固体撮
像素子はフォトダイオードがアレイ状に配列されたセン
サーであるため、センサーの読み取り解像度を向上する
にはフォトダイオード数を増加していく必要がある。一
方、センサーの出力信号量は単位セル当たりの面積を大
きくすれば向上する。従って、同一のレジスト解像度
（微細加工技術）でセンサーの解像度と出力信号量とを
共に向上するためにはチップ長を増大するしかない。
パターンの解像度と露光範囲はトレードオフの関係にあ
り、縮小倍率を下げることではデバイスの大チップ化に
対して微細加工要求を十分満足できない。特に、固体撮
像素子はフォトダイオードがアレイ状に配列されたセン
サーであるため、センサーの読み取り解像度を向上する
にはフォトダイオード数を増加していく必要がある。一
方、センサーの出力信号量は単位セル当たりの面積を大
きくすれば向上する。従って、同一のレジスト解像度
（微細加工技術）でセンサーの解像度と出力信号量とを
共に向上するためにはチップ長を増大するしかない。
【０００４】例えば、縮小倍率１／５の場合、レチクル
上で２０ｍｍのパターンはウェーハ上で４ｍｍとなる。
しかし、チップ長を増大させるために、単純にレチクル
上のパターン長を増大しようとしても、それには露光装
置の物理的な限界がある。
上で２０ｍｍのパターンはウェーハ上で４ｍｍとなる。
しかし、チップ長を増大させるために、単純にレチクル
上のパターン長を増大しようとしても、それには露光装
置の物理的な限界がある。
【０００５】そこで、本発明は、露光装置のサイズを大
型化することなくチップ長を増大し、例えば固体撮像素
子の解像度と出力信号量とを共に向上することができる
製造方法（露光方法）を提供することを目的とする。
型化することなくチップ長を増大し、例えば固体撮像素
子の解像度と出力信号量とを共に向上することができる
製造方法（露光方法）を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明による半導体装置の露光方法は、レチクル
上のパターンを複数に分割して配置し、各々のパターン
をブラインドで選択しながら露光位置の変更（ステッピ
ング）を行って、ウェーハ上で一つのチップ（デバイ
ス）のレジストパターンとして接合形成することを特徴
とする。接合される複数の異なるパターンが１枚のガラ
ス基板上に形成されているレクチルを用いてもよいし、
複数の異なるパターンが複数のガラス基板に分割して形
成された複数のレクチルを用いてもよい。
めに、本発明による半導体装置の露光方法は、レチクル
上のパターンを複数に分割して配置し、各々のパターン
をブラインドで選択しながら露光位置の変更（ステッピ
ング）を行って、ウェーハ上で一つのチップ（デバイ
ス）のレジストパターンとして接合形成することを特徴
とする。接合される複数の異なるパターンが１枚のガラ
ス基板上に形成されているレクチルを用いてもよいし、
複数の異なるパターンが複数のガラス基板に分割して形
成された複数のレクチルを用いてもよい。
【０００７】また、本発明による固体撮像素子の製造方
法は、上記のような露光方法を用いて一導電型半導体基
板上に受光部及び電荷転送部を形成する工程と、前記受
光部上にカラーフィルター層を形成する工程と、前記受
光部上にマイクロレンズ層を形成する工程とを有する。
法は、上記のような露光方法を用いて一導電型半導体基
板上に受光部及び電荷転送部を形成する工程と、前記受
光部上にカラーフィルター層を形成する工程と、前記受
光部上にマイクロレンズ層を形成する工程とを有する。
【０００８】縮小倍率は露光装置の実力とデバイス特性
とから要求される解像度で決定され、露光範囲はレチク
ル上のパターンサイズと接合回数で決定される。これに
より、レジストパターンの解像度を低下させることなく
露光範囲を大きくすることが簡単に実現でき、微細化に
対応した長チップのパターンニング形成が可能になる。
とから要求される解像度で決定され、露光範囲はレチク
ル上のパターンサイズと接合回数で決定される。これに
より、レジストパターンの解像度を低下させることなく
露光範囲を大きくすることが簡単に実現でき、微細化に
対応した長チップのパターンニング形成が可能になる。
【０００９】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。 （実施形態１）図１に示す実施形態は、レチクル１１上
に第１のパターン領域１３と第２のパターン領域１４を
作成した場合の製造方法である。図１（ａ）に示すよう
に、まず第２のパターン領域１４をブラインド１２で遮
光し、ウェーハ１５上に第１のチップ領域１６を１列置
きに露光する。次に図１（ｂ）に示すように、第１のパ
ターン領域１３をブラインド１２で遮光し、ウェーハ１
５上に第２のチップ領域１７を露光する。この際、ウェ
ーハ上で第２のチップ領域１７が第１のチップ領域１６
に接合するように露光する。これにより、ウェーハ上で
は第１のチップ領域１６と第２のチップ領域１７とが接
合された一つのチップのレジストパターンを作成するこ
とができる。
基づいて説明する。 （実施形態１）図１に示す実施形態は、レチクル１１上
に第１のパターン領域１３と第２のパターン領域１４を
作成した場合の製造方法である。図１（ａ）に示すよう
に、まず第２のパターン領域１４をブラインド１２で遮
光し、ウェーハ１５上に第１のチップ領域１６を１列置
きに露光する。次に図１（ｂ）に示すように、第１のパ
ターン領域１３をブラインド１２で遮光し、ウェーハ１
５上に第２のチップ領域１７を露光する。この際、ウェ
ーハ上で第２のチップ領域１７が第１のチップ領域１６
に接合するように露光する。これにより、ウェーハ上で
は第１のチップ領域１６と第２のチップ領域１７とが接
合された一つのチップのレジストパターンを作成するこ
とができる。
【００１０】なお、図１ではパターン領域が２つの場合
を示したが、パターン領域が３つ以上の場合も同様にし
て、ブラインド設定と露光位置の変更により、複数のチ
ップ領域が接合された一つのチップのレジストパターン
を作成することができる。
を示したが、パターン領域が３つ以上の場合も同様にし
て、ブラインド設定と露光位置の変更により、複数のチ
ップ領域が接合された一つのチップのレジストパターン
を作成することができる。
【００１１】次に、図２を用いて本発明による固体撮像
装置の製造方法を説明する。図２（ａ）は接合前の、図
２（ｂ）は接合後の固体撮像素子の単位画素部の平面図
を模式的に示したものである。図２（ａ）は左右のパタ
ーンを接合する場合を示している。図２（ｃ）は図２
（ｂ）のＡ−Ｂ断面を模式的に示したものである。
装置の製造方法を説明する。図２（ａ）は接合前の、図
２（ｂ）は接合後の固体撮像素子の単位画素部の平面図
を模式的に示したものである。図２（ａ）は左右のパタ
ーンを接合する場合を示している。図２（ｃ）は図２
（ｂ）のＡ−Ｂ断面を模式的に示したものである。
【００１２】これらの図に示す固体撮像素子において、
アルミニウム遮光膜２５に選択的に入射した光は、Ｎ型
不純物領域２１のＰＮ接合フォトダイオードにより光電
変換され信号電荷として蓄積される。多結晶シリコン膜
２４により信号電荷はＮ型不純物領域２２の電荷転送部
へ移される。
アルミニウム遮光膜２５に選択的に入射した光は、Ｎ型
不純物領域２１のＰＮ接合フォトダイオードにより光電
変換され信号電荷として蓄積される。多結晶シリコン膜
２４により信号電荷はＮ型不純物領域２２の電荷転送部
へ移される。
【００１３】左右のパターンを接合する前の図２（ａ）
と、接合した後の図２（ｂ）とを比べて分かるように、
左右のパターンパターンのオーバーラップ領域２６が設
けられている。これにより、ステッパーの合わせ精度の
限界に起因して左右のパターンが離れた場合の接合部の
合わせズレを吸収できるようにしている。この際、切断
面に並行な方向の合わせズレはパターンの離れを生じな
いので問題ない。例えばパターンオーバーラップ領域２
６は、ステッパーのステッピング精度を考慮して、０．
２μｍ以上必要である。
と、接合した後の図２（ｂ）とを比べて分かるように、
左右のパターンパターンのオーバーラップ領域２６が設
けられている。これにより、ステッパーの合わせ精度の
限界に起因して左右のパターンが離れた場合の接合部の
合わせズレを吸収できるようにしている。この際、切断
面に並行な方向の合わせズレはパターンの離れを生じな
いので問題ない。例えばパターンオーバーラップ領域２
６は、ステッパーのステッピング精度を考慮して、０．
２μｍ以上必要である。
【００１４】なお、パターン切断面は上記フォトダイオ
ード部以外の箇所に設けてもよい。また、図２中、２３
はＰ型不純物層（チャンネルストッパー）、２４は多結
晶シリコン膜、２５はアルミニウム遮光膜、２７はＰ型
シリコン基板、２８はＰ型不純物層（ウェル）、２９は
シリコン酸化膜をそれぞれ示す。
ード部以外の箇所に設けてもよい。また、図２中、２３
はＰ型不純物層（チャンネルストッパー）、２４は多結
晶シリコン膜、２５はアルミニウム遮光膜、２７はＰ型
シリコン基板、２８はＰ型不純物層（ウェル）、２９は
シリコン酸化膜をそれぞれ示す。
【００１５】（実施形態２）実施形態１の露光方法では
同一レチクル上の異なるパターンを用いて一つのチップ
のレジストパターンを接合形成したが、複数のレチクル
を用いる場合も実施形態１の方法に準じて以下のような
手順でパターンの接合を行うことができる。第１のパタ
ーン領域を作成した第１のレチクルと、第２のパターン
領域を作成した第２のレチクルを別々に準備する。まず
第１のレチクルを用いて、第１のパターン領域をウェー
ハ上に露光する。次に第２のレチクルを用いて、第２の
パターン領域をウェーハ上の第１のパターン領域に接合
するように露光する。パターン領域が３つ以上の場合
も、それぞれのパターンのレチクルを別々に準備して、
同様の方法で順番に露光すればよい。
同一レチクル上の異なるパターンを用いて一つのチップ
のレジストパターンを接合形成したが、複数のレチクル
を用いる場合も実施形態１の方法に準じて以下のような
手順でパターンの接合を行うことができる。第１のパタ
ーン領域を作成した第１のレチクルと、第２のパターン
領域を作成した第２のレチクルを別々に準備する。まず
第１のレチクルを用いて、第１のパターン領域をウェー
ハ上に露光する。次に第２のレチクルを用いて、第２の
パターン領域をウェーハ上の第１のパターン領域に接合
するように露光する。パターン領域が３つ以上の場合
も、それぞれのパターンのレチクルを別々に準備して、
同様の方法で順番に露光すればよい。
【００１６】この実施形態による固体撮像装置の製造も
実施形態１の場合と同様に、図２に従って実施すること
ができる。実施形態１では同一レチクルを用いたが、実
施形態２では複数のレチクルを用いて異なるパターン領
域を形成する。従って図２（ａ）の左側のパターンを第
１のレチクルの第１のパターン領域で形成した後、右側
のパターンを第２のレチクルの第２のパターン領域によ
って接合形成し、図２（ｂ）に示すように一つのデバイ
スのパターンを作成する。
実施形態１の場合と同様に、図２に従って実施すること
ができる。実施形態１では同一レチクルを用いたが、実
施形態２では複数のレチクルを用いて異なるパターン領
域を形成する。従って図２（ａ）の左側のパターンを第
１のレチクルの第１のパターン領域で形成した後、右側
のパターンを第２のレチクルの第２のパターン領域によ
って接合形成し、図２（ｂ）に示すように一つのデバイ
スのパターンを作成する。
【００１７】
【発明の効果】以上のように本発明の製造方法によれ
ば、レジストパターンの解像度を下げることなくウェー
ハサイズで制限されるサイズまで露光範囲を広げること
ができる。
ば、レジストパターンの解像度を下げることなくウェー
ハサイズで制限されるサイズまで露光範囲を広げること
ができる。
【図１】本発明による半導体装置の製造方法を示す平面
模式図
模式図
【図２】本発明による固体撮像装置の製造方法を示す平
面及び断面模式図
面及び断面模式図
【図３】従来の半導体の製造方法（露光方法）を説明す
るための図
るための図
【図４】半導体の露光における縮小倍率と露光範囲との
関係を示すグラフ
関係を示すグラフ
１１ レチクル １２ ブラインド １３ 第１のパターン領域 １４ 第２のパターン領域 １５ ウェーハ １６ チップａ部 １７ チップｂ部 ２１ Ｎ型不純物領域（ＰＮ接合フォトダイオード） ２２ Ｎ型不純物領域（電荷転送部） ２３ Ｐ型不純物層（チャンネルストッパー） ２４ 多結晶シリコン膜 ２５ アルミニウム遮光膜 ２６ パターンオーバーラップ領域 ２７ Ｐ型シリコン基板 ２８ Ｐ型不純物層（ウェル） ２９ シリコン酸化膜
Claims (4)
- 【請求項１】 ガラス基板上に複数の異なるパターンを
形成したレチクルを用い、前記複数の異なるパターンを
順次ウェーハ上で接合しながら露光することによって一
つのデバイスのレジストパターンを形成することを特徴
とする半導体装置の露光方法。 - 【請求項２】 請求項１記載の露光方法を用いて一導電
型半導体基板上に受光部及び電荷転送部を形成する工程
と、前記受光部上にカラーフィルター層を形成する工程
と、前記受光部上にマイクロレンズ層を形成する工程と
を有する固体撮像装置の製造方法。 - 【請求項３】 ガラス基板上に少なくとも１つのパター
ンを形成した複数のレチクルを用い、各レチクルには異
なるパターンが形成され、前記複数のレクチルパターン
を順次ウェーハ上で接合しながら露光することにより一
つのデバイスのレジストパターンを形成する半導体装置
の露光方法。 - 【請求項４】 請求項３記載の露光方法を用いて一導電
型半導体基板上に受光部及び電荷転送部を形成する工程
と、前記受光部上にカラーフィルター層を形成する工程
と、前記受光部上にマイクロレンズ層を形成する工程と
を有する固体撮像装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8045039A JPH09246138A (ja) | 1996-03-01 | 1996-03-01 | 半導体装置の露光方法とそれを用いた固体撮像装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8045039A JPH09246138A (ja) | 1996-03-01 | 1996-03-01 | 半導体装置の露光方法とそれを用いた固体撮像装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09246138A true JPH09246138A (ja) | 1997-09-19 |
Family
ID=12708226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8045039A Pending JPH09246138A (ja) | 1996-03-01 | 1996-03-01 | 半導体装置の露光方法とそれを用いた固体撮像装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09246138A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013145900A (ja) * | 2013-02-27 | 2013-07-25 | Renesas Electronics Corp | 固体撮像素子の製造方法及び固体撮像素子 |
| JP2014090088A (ja) * | 2012-10-30 | 2014-05-15 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2014112740A (ja) * | 2014-03-24 | 2014-06-19 | Renesas Electronics Corp | 固体撮像素子の製造方法及び固体撮像素子 |
-
1996
- 1996-03-01 JP JP8045039A patent/JPH09246138A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014090088A (ja) * | 2012-10-30 | 2014-05-15 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2013145900A (ja) * | 2013-02-27 | 2013-07-25 | Renesas Electronics Corp | 固体撮像素子の製造方法及び固体撮像素子 |
| JP2014112740A (ja) * | 2014-03-24 | 2014-06-19 | Renesas Electronics Corp | 固体撮像素子の製造方法及び固体撮像素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7476562B2 (en) | Gapless microlens array and method of fabrication | |
| US4721999A (en) | Color imaging device having white, cyan and yellow convex lens filter portions | |
| TWI473258B (zh) | 固態成像裝置、固態成像裝置製造方法、電子裝置及透鏡陣列 | |
| EP1435662B1 (en) | Solid state image pickup device with wide dynamic range | |
| US5132195A (en) | Method of fabricating imaging apparatus | |
| US20050282074A1 (en) | Method of manufacturing a semiconductor device | |
| JP4109944B2 (ja) | 固体撮像装置の製造方法 | |
| JP2016192467A (ja) | 半導体装置 | |
| US7154549B2 (en) | Solid state image sensor having a single-layered electrode structure | |
| JPH0750401A (ja) | 固体撮像素子及びその製造方法 | |
| JP2006003869A (ja) | イメージセンサのマイクロレンズ形成方法 | |
| US7378199B2 (en) | Micro-lenses and method for increasing area coverage and controlling shape of micro lenses | |
| JP4957564B2 (ja) | 固体撮像素子およびそれを用いた撮像装置 | |
| JPH09246138A (ja) | 半導体装置の露光方法とそれを用いた固体撮像装置の製造方法 | |
| JPH07106542A (ja) | 固体撮像素子およびその製造方法 | |
| JPH05226624A (ja) | 固体撮像装置およびその製造方法 | |
| KR100555480B1 (ko) | 마이크로 렌즈를 갖는 고체촬상소자 및 그 제조방법 | |
| KR100263469B1 (ko) | 고체 촬상 소자의 제조 방법 | |
| US20230361150A1 (en) | Manufacturing method of image sensor | |
| KR100802303B1 (ko) | 이미지 센서 제조방법 | |
| US20050145889A1 (en) | Solid state image pickup device and its manufacture method | |
| JPH10209420A (ja) | 固体撮像素子の製造方法 | |
| KR20040069407A (ko) | 특성을 향상시킨 시모스 이미지센서 및 그 제조방법 | |
| JP2006093417A (ja) | パターン形成方法およびこれを用いた固体撮像素子の製造方法 | |
| JP2780294B2 (ja) | 固体撮像素子 |