KR100300833B1 - 초해상기술을이용한마스크패턴검증장치,그방법및그프로그램을기록한매체 - Google Patents

초해상기술을이용한마스크패턴검증장치,그방법및그프로그램을기록한매체 Download PDF

Info

Publication number
KR100300833B1
KR100300833B1 KR1019980051396A KR19980051396A KR100300833B1 KR 100300833 B1 KR100300833 B1 KR 100300833B1 KR 1019980051396 A KR1019980051396 A KR 1019980051396A KR 19980051396 A KR19980051396 A KR 19980051396A KR 100300833 B1 KR100300833 B1 KR 100300833B1
Authority
KR
South Korea
Prior art keywords
mask pattern
layout
verification
unit
cantour
Prior art date
Application number
KR1019980051396A
Other languages
English (en)
Other versions
KR19990076548A (ko
Inventor
에이지 쯔꾸다
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR19990076548A publication Critical patent/KR19990076548A/ko
Application granted granted Critical
Publication of KR100300833B1 publication Critical patent/KR100300833B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography

Abstract

마스크 패턴 검증 장치는 반도체 회로 데이타로부터 레이아웃 데이타를 생성하기 위한 반도체 회로 레이아웃부와, 반도체 회로 레이아웃부에 의해 생성된 레이아웃 데이타의 패턴을 라인폭과 스페이스폭을 더한 피치에 기초해서 검증하기 위한 초해상 대응 패턴 검증부와, 초해상 패턴 검증부에 의해 검출된 피치의 에러 개소의 광학 시뮬레이션을 행하고 광 강도를 출력하기 위한 광학 시뮬레이션부와, 광학 시뮬레이션부에 의해 출력된 광 강도에 기초해서 칸투어를 생성하여 출력하기 위한 칸투어 출력부를 포함한다.

Description

초해상 기술을 이용한 마스크 패턴 검증 장치, 그 방법 및 그 프로그램을 기록한 매체{MASK PATTERN VERIFICATION APPARATUS EMPLOYING SUPER-RESOLUTION TECHNIQUE, MASK PATTERN VERIFICATION METHOD EMPLOYING SUPER-RESOLUTION TECHNIQUE, AND MEDIUM WITH PROGRAM THEREOF}
본 발명은 반도체 제조에 이용되는 리소그래피 프로세스에서의 마스크의 검증 장치에 관한 것으로서, 특히 초해상 기술을 이용한 마스크 패턴 검증 장치, 그 방법 및 그 프로그램을 기록한 매체에 관한 것이다.
최근, 반도체 집적 회로의 고집적화에 따라 마스크 상에 형성되는 패턴의 미세화의 필요성이 높아지고 있다. 그러나, 미세화에 따른 해상도의 향상에도 한계가 있고 광원의 단파장화 이외의 방법으로 미세화를 행하는 초해상 기술이 이용되고 있었다. 이 초해상 기술에는 예를 들면 레벤손법(Levenson method)이라고 불리는 방법이나 변형 조명법이라고 불리는 방법 등이 있다.
레벤손법은 마스크 상에 위상 시프터를 배치함으로써 마스크 상에 형성하는 패턴의 해상도를 높게 해서 미세화를 행하고 있다. 또한, 변형 조명법은 광원 자체의 형상을 바꿈으로써, 마스크 상에 형성되는 패턴의 해상도를 높게 하여 미세화를 꾀하고 있다. 이들의 초해상 기술을 이용함으로써, 마스크 상에 더욱 미세한 패턴을 형성하는 것이 가능해진다.
한편, 마스크에 형성되는 패턴의 마무리 형상을 예측하기 위해서 최근 광학 시뮬레이션이 많이 이용되고 있다. 도 1은 종래의 광학 시뮬레이션을 이용한 레이아웃의 수정의 처리 순서를 설명하기 위한 플로우차트이다. 우선, 회로 설계에 따라 작성된 반도체 회로 데이타로부터 레이아웃 데이타를 생성한다(S101). 이 레이아웃 데이타 생성시, 라인폭(선폭) 및 스페이스폭(제외폭)이 소정치 이하가 되는 것을 금지하고 있다. 다음에, 생성된 레이아웃 데이타로부터 광학 시뮬레이션용 마스크 데이타를 생성하고 미리 정해진 광학 조건에 따라 광학 시뮬레이션을 행한다(S102). 이 광학 시뮬레이션에 의해, 실제의 마스크에 형성되는 패턴을 예측하는 것이 가능하게 된다.
사용자는 광학 시뮬레이션의 결과를 참조함으로써 레이아웃의 검증을 행한다(S103). 예를 들면, 사용자는 화면에 표시된 마무리 형상을 눈으로 확인함에 의해 검증을 행한다. 그리고, 표시된 패턴의 마무리 형상에 문제점이 있는 경우는 레이아웃을 수정하고(S104), 광학 시뮬레이션(S102) 이하의 처리를 반복함으로써, 패턴의 마무리 형상의 문제점을 없앤 후 마스크의 작성을 행한다.
또한, 단계 S103에서의 메뉴얼 검증을 도 2a 및 도 2b에 도시한 OPC(Optical Proximity Correction)를 이용하여 레이아웃 데이타를 자동적으로 보정하는 것도 가능하다. 도 2a 및 도 2b에 도시한 바와 같이, 패턴의 코너에서 광이 충분히 조사되지 않은 부분이 발생하므로, 그 부분에서의 레이아웃 패턴을 크게함으로써 마무리 형상을 원하는 형상에 가까이 하고자 하는 것이다.
그러나, 종래의 광학 시뮬레이션을 이용한 레이아웃의 수정에서는 눈으로 확인함에 의해 검증할 수 있는 범위가 한정되어 있으며, 레이아웃 전체의 검증을 행하기 위해서는 많은 시간이 필요하다고 하는 문제점이 있었다.
또한, OPC에 의해 레이아웃 패턴을 보정한 경우에도 그 보정 결과가 옳은 것인지의 여부를 눈으로 확인함에 의해서 검증할 필요가 있다. 즉, 도 2a 및 도 2b에 도시한 OPC 후의 레이아웃을 검증하기 위해서는, OPC 후의 레이아웃을 재차 광학 시뮬레이션을 행할 필요가 있으며, 광학 시뮬레이션의 결과를 눈으로 확인함에 의해 검증할 필요가 있기 때문이다.
더우기, 종래의 레이아웃 검증 방법은 초해상 기술에는 대응하지 않으므로 레이아웃의 수정을 행하는 것은 곤란하다. 즉, 초해상 기술을 이용함으로써 종래의 해상 한계의 라인폭이나 스페이스폭에 비교하여 이들을 작게 하는 것이 가능해지지만, 어떤 치수 영역에서 갑자기 마무리가 굵어지거나 가늘어지거나 하는 경우가 있으며, 더구나 그 치수 영역을 특정하여 특별한 처리를 행하는 것은 곤란하다. 따라서, 마스크 패턴의 마무리 형상을 예측하는 것은 곤란해지기 때문이다.
본 발명의 목적은 초해상 기술에 의해 생성되는 마스크 패턴의 검증을 용이하게 행할 수 있으며, 정밀도가 높은 레이아웃의 수정이 가능한 마스크 패턴 검증 장치를 제공하는 것이다.
본 발명의 다른 목적은 초해상 기술에 의해 생성되는 마스크 패턴의 검증을 용이하게 행할 수 있으며, 레이아웃의 수정을 자동적으로 행하는 것이 가능한 마스크 패턴 검증 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 초해상 기술에 의해 생성되는 마스크 패턴의 검증을 용이하게 행할 수 있으며, 정밀도가 높은 레이아웃의 수정이 가능한 마스크 패턴 검증 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 초해상 기술에 의해 생성되는 마스크 패턴의 검증을 용이하게 행할 수 있으며, 레이아웃의 수정을 자동적으로 행하는 것이 가능한 마스크 패턴 검증 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 초해상 기술에 의해 생성되는 마스크 패턴의 검증을 용이하게 행할 수 있으며, 정밀도가 높은 레이아웃의 수정이 가능한 마스크 패턴 검증 프로그램를 기록한 매체를 제공하는 것이다.
본 발명의 또 다른 목적은 초해상 기술에 의해 생성되는 마스크 패턴의 검증을 용이하게 행할 수 있으며, 레이아웃의 수정을 자동적으로 행하는 것이 가능한 마스크 패턴 검증 프로그램을 기록한 매체를 제공하는 것이다.
본 발명의 한 양태에 따르면, 마스크 패턴 검증 장치는 반도체 회로 데이타로부터 레이아웃 데이타를 생성하기 위한 반도체 회로 레이아웃부와, 반도체 회로 레이아웃부에 의해 생성된 레이아웃 데이타의 패턴을 라인폭과 스페이스폭을 더한 피치에 기초해서 검증하기 위한 초해상 대응 패턴 검증부와, 초해상 대응 패턴 검증부에 의해 검출된 피치의 에러 개소의 광학 시뮬레이션을 행하고 광 강도를 출력하기 위한 광학 시뮬레이션 수단과, 광학 시뮬레이션 수단에 의해 출력된 광 강도에 기초하여 칸투어를 생성하고 출력하기 위한 칸투어 출력 수단을 포함한다.
초해상 대응 패턴 검증부는 반도체 회로 레이아웃부에 의해 생성된 레이아웃 데이타의 패턴을 라인폭과 스페이스폭을 더한 피치에 기초해서 검증하므로 초해상 기술에 대응한 레이아웃 데이타의 패턴의 검증을 행할 수 있게 된다.
본 발명의 다른 양태에 따르면, 마스크 패턴 검증 장치는 반도체 회로 데이타로부터 레이아웃 데이타를 생성하기 위한 반도체 회로 레이아웃부와, 반도체 회로 레이아웃부에 의해 생성된 레이아웃 데이타의 패턴의 홀에 대해 인접하는 패턴의 위치 관계로부터 해당 홀을 검증하기 위한 홀 대응 검증부와, 홀 대응 검증부에 의해 검출된 홀의 에러 개소의 광학 시뮬레이션을 행하고 광 강도를 출력하기 위한광학 시뮬레이션부와, 광학 시뮬레이션부에 의해 출력된 광 강도에 기초해서 칸투어를 생성하고 출력하기 위한 칸투어 출력부를 포함한다.
홀 대응 검증부는 반도체 회로 레이아웃부에 의해 생성된 레이아웃 데이타의 홀에 대해 인접하는 패턴의 위치 관계로부터 해당 홀을 검증하므로 초해상 기술에 대응한 홀의 검증을 행할 수 있게 된다.
본 발명의 또 다른 양태에 따르면, 마스크 패턴 검증 장치는 반도체 회로 데이타로부터 레이아웃 데이타를 생성하기 위한 반도체 회로 레이아웃부와, 반도체 회로 레이아웃부에 의해 생성된 레이아웃 데이타의 광학 시뮬레이션을 행하고 광 강도를 출력하기 위한 광학 시뮬레이션부와, 광학 시뮬레이션부에 의해 출력된 광 강도에 기초해서 칸투어를 생성하고 출력하기 위한 칸투어 출력부와, 반도체 회로 레이아웃부에 의해 생성된 레이아웃 데이타에 기초해서 칸투어 출력부에 따라 출력된 칸투어의 왜곡을 검증하기 위한 왜곡 검증부와, 왜곡 검증부에 의한 왜곡 검증 결과에 기초해서 레이아웃 데이타를 수정하기 위한 레이아웃 수정부를 포함한다.
왜곡 검증부는 반도체 회로 레이아웃부에 의해 생성된 레이아웃 데이타에 기초해서 칸투어 출력부에 의해 출력된 칸투어의 왜곡을 검증하므로, 레이아웃 데이타의 에러 개소를 자동적으로 검증하는 것이 가능해진다.
본 발명의 또 다른 양태에 따르면, 마스크 패턴 검증 방법은 반도체 회로 데이타로부터 레이아웃 데이타를 생성하는 단계와, 라인폭과 스페이스폭을 더한 피치에 기초해서 생성된 레이아웃 데이타 패턴의 피치의 에러 개소를 검출하는 단계와, 검출된 피치의 에러 개소의 광학 시뮬레이션을 행하고 광 강도를 출력하는 단계와,출력된 광 강도에 기초해서 칸투어를 생성하여 출력하는 단계를 포함한다.
생성된 레이아웃 데이타의 패턴을 라인폭과 스페이스 폭을 더한 피치에 기초해서 피치의 에러 개소를 검출하므로, 초해상 기술에 대응하는 마스크 패턴의 검증을 행할 수 있게 된다.
본 발명의 또 다른 양태에 따르면, 마스크 패턴 검증 방법은 반도체 회로 데이타로부터 레이아웃 데이타를 생성하는 단계와, 생성된 레이아웃 데이타의 홀에 대해 인접하는 패턴의 위치 관계로부터 홀의 에러 개소를 검출하는 단계와, 검출된 홀의 에러 개소의 광학 시뮬레이션을 행하고, 광 강도를 출력하는 단계와, 출력된 광 강도에 기초해서 칸투어를 생성하여 출력하는 단계를 포함한다.
생성된 레이아웃 데이타의 홀에 대해 인접하는 패턴의 위치 관계로부터 홀의 에러 개소를 검출하므로, 초해상 기술에 대응한 홀의 검증을 용이하게 행할 수 있게 된다.
본 발명의 또 다른 양태에 따르면, 마스크 패턴 검증 방법은 반도체 회로 데이타로부터 레이아웃 데이타를 생성하는 단계와, 생성된 레이아웃 데이타의 광학 시뮬레이션을 행하고, 광 강도를 출력하는 단계와, 출력된 광 강도에 기초해서 칸투어를 생성하여 출력하는 단계와, 생성된 레이아웃 데이타에 기초해서 출력된 칸투어의 왜곡을 검증하는 단계와, 검증 결과에 기초해서 레이아웃 데이타를 수정하는 단계를 포함한다.
생성된 레이아웃 데이타에 기초해서 칸투어의 왜곡을 검증하므로, 레이아웃 데이타의 검증을 사람의 손을 통하지 않고 자동적으로 행할 수 있는 것이 가능해진다.
본 발명의 또 다른 양태에 따르면, 매체에 기록된 마스크 패턴 검증 프로그램은 반도체 회로 데이타로부터 레이아웃 데이타를 생성하는 단계와, 라인폭과 스페이스폭을 더한 피치에 기초해서 생성된 레이아웃 데이타의 패턴의 피치의 에러 개소를 검출하는 단계와, 검출된 피치의 에러 개소의 광학 시뮬레이션을 행하고 광 강도를 출력하는 단계와, 출력된 광 강도에 기초해서 칸투어를 생성하여 출력하는 단계를 포함한다.
생성된 레이아웃 데이타의 패턴을 라인폭과 스페이스폭을 더한 피치에 기초해서 피치의 에러 개소를 검증하므로, 초해상 기술에 대응하는 마스크 패턴의 검증을 용이하게 행할 수 있게 된다.
본 발명의 또 다른 양태에 따르면, 매체에 기록된 마스크 패턴 검증 프로그램은 반도체 회로 데이타로부터 레이아웃 데이타를 생성하는 단계와, 생성된 레이아웃의 홀에 대해 인접하는 패턴의 위치 관계로부터 홀의 에러 개소를 검출하는 단계와, 검출된 홀의 에러 개소의 광학 시뮬레이션을 행하고, 광 강도를 출력하는 단계와, 출력된 광 강도에 기초해서 칸투어를 생성하여 출력하는 단계를 포함한다.
생성된 레이아웃 데이타의 홀에 대해 인접하는 패턴의 위치 관계로부터 홀의 에러 개소를 검출하므로, 초해상 기술에 대응한 홀의 검증을 용이하게 행할 수 있게 된다.
본 발명의 또 다른 양태에 따르면, 매체에 기록된 마스크 패턴 검증 프로그램은 반도체 회로 데이타로부터 레이아웃 데이타를 생성하는 단계와, 생성된 레이아웃 데이타의 광학 시뮬레이션을 행하고, 광 강도를 출력하는 단계와, 출력된 광 강도에 기초해서 칸투어를 생성하여 출력하는 단계와, 생성된 레이아웃 데이타에 기초해서 출력된 칸투어의 왜곡을 검증하는 단계와, 검증 결과에 기초해서 레이아웃 데이타를 수정하는 단계를 포함한다.
생성된 레이아웃 데이타에 기초해서 칸투어의 왜곡을 검증하므로 레이아웃 데이타의 검증을 사람의 손을 통하지 않고서 자동적으로 행할 수 있는 것이 가능해진다.
도 1은 종래의 광학 시뮬레이션을 이용한 마스크 패턴 검증 방법을 설명하기 위한 플로우차트.
도 2a 및 도 2b는 OPC를 이용한 마스크 패턴 보정의 설명도.
도 3은 본 발명의 마스크 패턴 검증 장치의 외관을 나타낸 도면.
도 4는 본 발명의 마스크 패턴 검증 장치의 구성을 나타낸 블럭도.
도 5는 본 발명의 실시예 1에서의 마스크 패턴 검증 장치의 개략 구성 및 마스크 패턴 검증 장치를 이용한 마스크 검증의 처리 순서의 설명도.
도 6은 마스크 패턴에서의 라인폭, 스페이스폭 및 피치폭의 설명도.
도 7은 초해상 기술에 의해 생성되는 마스크 패턴에서의 피치폭과 에러 개소와의 관계의 설명도.
도 8은 도 5의 광학 시뮬레이션부(23)의 개략 구성을 나타낸 블럭도.
도 9는 도 5의 칸투어 출력부(24)의 개략 구성을 나타낸 블럭도.
도 10은 본 발명의 실시예 1에서의 마스크 패턴 검증 장치의 처리 순서를 설명하기 위한 플로우차트.
도 11은 본 발명의 실시예 2에서의 마스크 패턴 검증 장치의 개략 구성 및 이 마스크 패턴 검증 장치를 이용한 마스크 검증의 처리 순서의 설명도.
도 12는 도 11의 왜곡 검증부(26)의 개략 구성을 나타낸 블럭도.
도 13은 칸투어의 왜곡 검증의 설명도.
도 14는 본 발명의 실시예 2에서의 마스크 패턴 검증 장치의 처리 순서를 설명하기 위한 플로우차트.
도 15는 본 발명의 실시예 3에서의 마스크 패턴 검증 장치의 개략 구성 및 이 마스크 패턴 검증 장치를 이용한 마스크 검증의 처리 순서의 설명도.
도 16은 도 15의 홀 대응 검증부(27)의 개략 구성을 나타낸 블럭도.
도 17은 초해상 기술에 의해 생성되는 홀 검증의 설명도.
<도면의 주요 부분에 대한 부호의 설명>
21 : 반도체 회로 레이아웃부
22 : 초해상 대응 패턴 검증부
23 : 광학 시뮬레이션부
24 : 칸투어 출력부
25 : 레이아웃 수정부
도 3은 본 발명의 마스크 패턴 검증 장치의 외관을 나타낸 도면이다. 마스크 패턴 검증 장치는 컴퓨터 본체(1), 그래픽 디스플레이 장치(2), 자기 테이프(4)가 장착되는 자기 테이프 장치(3), 키보드(5), 마우스(6), CD-ROM(Compact Disc-Read Only Memory ; 8)이 장착되는 CD-ROM 장치(7) 및 통신 모뎀(9)을 포함한다. 후술하는 바와 같이 마스크 패턴 검증 프로그램은 자기 테이프(4) 또는 CD-ROM(8) 등의 기록 매체에 의해 공급된다. 마스크 패턴 검증 프로그램은 컴퓨터 본체(1)에 의해 실행되며 조작자는 그래픽 디스플레이 장치(2)를 보면서 키보드(5) 또는 마우스(6)을 조작함으로써 마스크 패턴의 검증을 행한다. 또한, 마스크 패턴 검증 프로그램은 다른 컴퓨터에 의해 통신 회선을 경유하고 통신 모뎀(9)을 통해 컴퓨터 본체(1)에 공급되어도 좋다.
도 4는 본 발명의 마스크 패턴 검증 장치의 구성을 나타낸 블럭도이다. 도 3에 도시한 컴퓨터 본체(1)는 CPU(Central Processing Unit ; 10), ROM(Read OnlyMemory ; 11), RAM(Random Access Memory ; 12) 및 하드 디스크(13)를 포함한다. CPU(10)는 그래픽 디스플레이 장치(2), 자기 테이프 장치(3), 키보드(5), 마우스(6), CD-ROM 장치(7), 통신 모뎀(9), ROM(11), RAM(12) 또는 하드 디스크(13) 간에 데이타를 입출력하면서 처리를 행한다. 자기 테이프(4) 또는 CD-ROM(8)에 기록된 마스크 패턴 검증 프로그램은 CPU(10)에 의해 자기 테이프 장치(3) 또는 CD-ROM 장치(7)를 통해 일단 하드 디스크(13)에 저장된다. CPU(10)는 하드 디스크(13)로부터 적당히 마스크 패턴 검증 프로그램을 RAM(12)에 로드하여 실행함으로써 마스크 패턴의 검증을 행한다. 이하, 본 발명의 실시예에서의 마스크 패턴 검증 장치에 대해 설명하지만, 도 3에 도시한 마스크 패턴 검증 장치의 외관 및 도 4에 도시한 마스크 패턴 검증 장치의 구성 블럭도는 각 실시예에서 공통이다.
[실시예1]
도 5는 본 발명의 실시예에서의 마스크 패턴 검증 장치의 개략 구성과 마스크 패턴 검증 장치를 사용한 마스크 작성의 처리 순서를 설명하기 위한 도면이다. 이 마스크 패턴 검증 장치(20)는 회로 설계에 의해서 생성된 반도체 회로 데이타로부터 레이아웃 데이타를 생성하는 반도체 회로 레이아웃부(21), 초해상 기술에 대응하는 마스크의 패턴을 검증하는 초해상 대응 패턴 검증부(22), 초해상 대응 패턴 검증부(22)에 의해 검증된 후의 레이아웃 데이타에 기초해서 광학 시뮬레이션을 행하는 광학 시뮬레이션부(23), 광학 시뮬레이션부(23)로부터 출력되는 광 강도에 기초해서 칸투어를 생성하여 출력하는 칸투어 출력부(24) 및 칸투어 출력부(24)로부터 출력된 칸투어를 참조하여 사용자가 레이아웃의 수정을 행하는 레이아웃 수정부(25)를 포함한다.
이 마스크 패턴 검증 장치의 상세를 설명하기 전에 이 마스크 패턴 검증 장치(20)를 이용한 마스크 패턴의 검증에 대해 설명한다. 우선, 사용자는 반도체 회로의 설계를 행하고(S10), 반도체 회로 데이타로부터 반도체 회로 레이아웃을 작성한다(S11). 사용자는 생성된 레이아웃 데이타에 대해 DRC(Design Rule Check) 등의 레이아웃 검증을 행하고 에러 개소가 있으면 레이아웃의 수정을 행한다. 이 레이아웃 검증은 초해상 기술에 대응한 것은 아니고 종래 기술에서 설명한 DRC에 의한 검증이다.
그리고, 사용자는 마스크 패턴 검증 장치(20)에 의해 초해상 기술에 대응한 레이아웃의 검증을 행하고 에러 개소가 있으면 그 레이아웃 데이타를 수정하여 마스크를 작성한다(S13). 그리고, 작성된 마스크를 이용하여 웨이퍼 프로세스를 행하고(S14), 작성된 반도체를 검증 및 검사함으로써(S15), 마스크 패턴의 수정이 필요하면 단계 S11로 되돌아가고 재차 반도체 회로 레이아웃을 행한다. 이 처리를 반복함으로써 초해상 기술에 대응한 마스크의 작성이 가능해진다.
도 6은 초해상 기술에 대응한 패턴의 검증을 설명하기 위한 도면이다. 종래의 초해상 기술에 대응하지 않은 DRC에서는 예를 들면 라인(71)의 폭 L과, 라인(71, 72) 간의 스페이스폭 S'의 최소치를 규정하고, 이 최소치 이하가 되는 라인 또는 스페이스를 에러 개소로서 출력하고 있었다. 그러나, 초해상 기술에서는 라인폭과 스페이스폭을 규정하는 것 뿐만아니라 1조의 라인폭과 스페이스폭을 더한피치폭의 개념을 이용하여, 그 피치폭의 값에 의해 그 패턴이 에러인지의 여부를 판정한다. 이 피치폭은 예를 들면 도 6의 라인(71)의 폭 L과 라인(71, 74) 간의 스페이스폭 S를 더한 L+S나 라인(71)의 폭 L과 라인(71, 72) 간의 스페이스폭 S'를 더한 L+S'가 상당한다.
예를 들면, 라인폭을 고정하여 피치폭을 흔든 경우(스페이스폭을 서서히 크게 또는 작게 한 경우), 종래의 DRC 룰에서는 에러가 되지 않은 영역에서도 에러 개소가 되는 경우가 있다. 즉, 도 7에 도시한 바와 같이 피치폭을 서서히 크게한 경우에 고정하고 있는 라인폭의 치수가 변동하고 피치폭이 어느 일정한 값이 되면 허용 범위를 넘는 경우가 있다. 도 7에서의 P1 및 P2 간에서 치수 변동 허용 범위를 넘게 되며 이 피치폭이 에러 개소로서 출력된다. 이 에러 개소가 도 6에 도시한 바와 같이 에러 플래그로서 사선을 실시한 부분으로서 출력된다. 또, 스페이스폭을 고정하여 피치폭을 흔든 경우나 라인폭과 스페이스폭을 동시에 흔든 경우도 동일하다.
도 8은 광학 시뮬레이션부(23)의 개략 구성을 나타낸 블럭도이다. 광학 시뮬레이션부(23)는 레이아웃 데이타가 입력되는 레이아웃 데이타 입력부(31), 레이아웃 데이타를 광학 시뮬레이션용 마스크 데이타로 변환하는 시뮬레이션용 마스크 데이타 변환부(32), 실제의 스테퍼로 이용되는 광학 조건이 입력되는 광학 조건 입력부(33), 시뮬레이션용 마스크 데이타와 광학 조건으로부터 광학 시뮬레이션을 행하여 광 강도를 출력하는 광학 시뮬레이션 실행부(34) 및 광학 시뮬레이션 실행부(34)에 의한 시뮬레이션 결과인 광 강도를 출력하는 광 강도 출력부(35)를포함한다.
또한, 도 9에 도시한 바와 같이 칸투어 출력부(24)는 광학 시뮬레이션부(23)로부터 출력된 광 강도가 입력되는 시뮬레이션 결과 입력부(41), 실측에 의해서 얻어지는 광 강도의 임계치가 설정되는 임계치 설정부(42), 광학 시뮬레이션부(23)로부터 출력되는 광 강도와 임계치 설정부(42)에 의해 설정된 임계치로부터 칸투어를 생성하는 칸투어 생성부(43) 및 칸투어 생성부(43)에 의해 생성된 칸투어를 출력하는 칸투어 출력부(44)를 포함한다. 칸투어 생성부(43)에 의해 생성된 칸투어는 광학 시뮬레이션 결과(광 강도)로부터 예측되는 마스크 패턴의 마무리 형상을 나타내고 있다. 이 칸투어는 광 강도의 등강도선 등에 의해 나타낸다. 또, 임계치로서 0. 3이 이용되는 경우가 많다.
다음에, 마스크 패턴 검증 장치(20)의 처리 순서에 대해 도 10에 도시한 플로우차트를 이용하여 설명한다. 우선, 반도체 회로 레이아웃부(21)에 의해 회로 데이타로부터 레이아웃 데이타를 생성하고(S20), 초해상 대응 패턴 검증부(22)에 의해 도 6 및 도 7을 이용하여 설명한 초해상 DRC를 이용한 패턴의 검증이 행해진다(S21). 이 때, 초해상 대응 패턴 검증부(22)는 도 6에 도시한 바와 같이 치수 변동량이 허용 범위 외에 있는 영역을 에러 개소로서 식별할 수 있도록 표시한다. 사용자는 이 에러 개소를 참조함으로써 문제가 되는 개소인지의 여부를 판정한다. 에러 개소의 주위의 상황에 따라서는 패턴의 변경이 불가능하거나 또한 에러 개소가 특히 정밀도를 요구하지 않는 개소인 경우가 생각되기 때문이다. 에러 개소가 문제가 되는 개소이면 그 부분에 대해서만 광학 시뮬레이션을 행한다(S22).
칸투어 출력부(24)는 광학 시뮬레이션부(23)로부터 출력된 광 강도로부터 칸투어를 생성하고, 이 칸투어와 레이아웃 초기 도형을 중합시켜서 표시한다. 사용자는 이 표시를 참조함으로써 마스크 패턴의 마무리 형상이 레이아웃 초기 도형으로부터 얼마만큼 치수 변동이 생기는지를 확인할 수 있다. 칸투어와 레이아웃 초기 도형이 중합되어 표시되는 부분은 마스크 전체의 일부 영역만이므로 사용자가 눈으로 확인함에 의한 검증만으로도 그 만큼 많은 시간을 필요로 하지 않는다. 사용자는 검증에 의해 레이아웃의 수정이 필요하다고 판단하면, 그 개소의 레이아웃을 레이아웃 수정부(25)에 의해서 수정하고(S26), 단계 S22로 되돌아가서 이상의 처리를 반복한다.
이상 설명한 바와 같이 본 실시예에서의 마스크 패턴 검증 장치에 따르면, 초해상 기술에 의해서 생성되는 마스크 패턴의 검증을 용이하게 행할 수 있으며 정밀도가 높은 레이아웃의 수정이 가능해졌다.
[실시예 2]
도 11은 본 발명의 실시예 2에서의 마스크 패턴 검증 장치의 개략 구성 및 마스크 패턴 검증 장치를 이용한 마스크 작성의 처리 순서를 설명하기 위한 도면이다. 본 실시예에서의 마스크 패턴 검증 장치는 도 5에 도시한 실시예1에서의 마스크 패턴 검증 장치와 비교해서, 초해상 대응 패턴 검증부(22)가 삭제된 점 및 왜곡 검증부(26)가 칸투어 출력부(24)와 레이아웃 수정부(25') 간에 추가된 점만이 다르다. 따라서, 중복되는 구성 및 기능에 대한 상세한 설명은 반복하지 않는다.
왜곡 검증부(26)는 칸투어 출력부(24)로부터 출력되는 칸투어를 입력하는 칸투어 입력부(51), 레이아웃 초기 도형으로부터 오버 사이즈 및 언더 사이즈한 도형을 생성하는 레이아웃 초기 도형 처리부(52), 레이아웃 초기 도형과 레이아웃 초기 도형으로부터 생성한 오버 사이즈된 도형 및 언더 사이즈된 도형을 중합시켜서 대조하는 데이타 대조부(53) 및 데이타 대조부(53)에 의한 대조에 의해 검출된 에러를 출력하는 에러 출력부(54)를 포함한다.
도 13은 데이타 대조부(53)에서의 대조를 설명하기 위한 도면이다. 데이타 대조부(53)는 레이아웃 초기 도형으로부터 작성한 언더 사이즈된 도형 및 오버 사이즈된 도형과 칸투어와 중합시켜서 칸투어가 언더 사이즈된 도형 및 오버 사이즈된 도형의 범위 외의 개소를 에러 개소로서 출력한다. 도 13의 사선을 실시한 부분이 이 에러 개소에 해당한다. 실시예1에서의 마스크 패턴 검증 장치는 에러 개소의 검증을 사용자에 의한 눈으로 확인함에 의해 행하고 있었지만, 본 실시 형태에서의 마스크 패턴 검증 장치에서는 왜곡 검증부(26)에 의해 남의 손을 통하지 않고 자동적으로 검증을 행할 수 있다.
도 14는 본 실시예에서의 마스크 패턴 검증 장치의 처리 순서를 설명하기 위한 플로우차트이다. 우선, 반도체 회로 레이아웃부(21)는 입력된 반도체 회로 데이타로부터 레이아웃 데이타를 생성하여 출력한다(S20). 광학 시뮬레이션부(23)는 반도체 회로 레이아웃부(21)로부터 출력된 레이아웃 데이타의 전 영역에 대해 광학 시뮬레이션을 행한다(S22). 그리고, 칸투어 출력부(24)가 광학 시뮬레이션부(23)로부터 출력된 광 강도로부터 칸투어를 생성하여 출력한다(S23). 왜곡 검증부(26)는 도 13에 도시한 바와 같이 칸투어와 언더 사이즈된 도형 및 오버 사이즈된 도형을 중합시켜서(S24), 도 13에 도시한 바와 같은 사선을 실시한 에러 개소를 검출함으로써, 칸투어의 왜곡을 검증한다(S27). 사용자는 왜곡 검증부(26)로부터 출력된 에러 개소를 참조함으로써 레이아웃 수정부(25)를 이용하여 레이아웃의 수정을 행하고(S26), 수정 후의 레이아웃에서 재차 광학 시뮬레이션을 행한다(S22). 이상의 처리를 반복함으로써 레이아웃의 수정이 행해진다.
또, 칸투어와 레이아웃 초기 도형을 직접 비교한 경우 칸투어는 매끈한 복잡한 형상을 가지므로, 이들의 비교에 따라 에러 개소를 검출하는 것은 매우 복잡한 룰을 필요로 하고, 실용적이지 않은 것을 고려하면 상술한 왜곡 검증부(26)에 의한 왜곡 검증이 매우 유효한 검증 방법인 것을 알 수 있다.
또한, 마스크 패턴의 코너부에서는 패턴의 마무리 형상이 둥근 형상이 되므로 원래 에러 개소가 아닌 개소까지가 에러 개소로서 출력되는 경우가 있다. 따라서, 패턴의 코너부의 룰을 변경함으로써 원래 에러 개소가 아닌 부분을 에러로서 취급하지 않도록 하고 의사 에러를 감소시키도록 해도 좋다.
이상 설명한 바와 같이, 본 실시예에서의 마스크 패턴 검증 장치에 따르면 초해상 기술에 의해서 생성되는 마스크 패턴의 검증을 풀 칩에 대해 용이하게 행할 수 있으며 레이아웃의 검증을 자동적으로 행하는 것이 가능해졌다. 또한, 통상의 DRC의 기능을 이용해서 왜곡 검증을 행할 수 있기 때문에, 매우 고속으로 검증을 행하는 것이 가능해진다.
[실시예 3]
도 15는 실시예 3에서의 마스크 패턴 검증 장치의 개략 구성 및 마스크 패턴검증 장치를 이용한 마스크의 검증의 처리 순서를 설명하기 위한 도면이다. 본 실시예에서의 마스크 패턴 검증 장치(20")는 도 5에 도시한 실시예 1에서의 마스크 패턴 검증 장치와 비교하여, 초해상 대응 패턴 검증부(22)가 홀 대응 검증부(27)로 치환된 점만이 다르다. 따라서, 중복되는 구성 및 기능에 대한 상세한 설명은 반복하지 않는다. 초해상 기술에 의해 생성되는 마스크 패턴의 홀은 인접한 홀의 배치에 의해 홀 간의 마스크 상에 에러 개소가 발생하는 경우가 있다. 홀 대응 검증부(27)는 이들의 홀의 배치에 의해 에러 개소를 검증하는 것이다.
도 16은 홀 대응 검증부(27)의 개략 구성을 나타낸 블럭도이다. 홀 대응 검증부(27)는 반도체 회로 레이아웃부(21)에 의해 생성된 레이아웃 데이타가 입력되는 레이아웃 입력부(61), 레이아웃 데이타로부터 검증 대상 홀을 추출하여 해당 홀의 치수를 소정의 룰에 따라 검증하는 홀 치수 검증부(62), 검증 대상 홀의 주위의 패턴의 배치 및 검증 대상 홀과 주위의 패턴과의 거리에 기초해서 검증을 행하는 주변홀 배치 검증부(63) 및 추출된 에러 개소를 출력하는 에러 출력부(64)를 포함한다.
홀 치수 검증부(62)는 홀의 최소 치수를 정한 룰에 따라 검증을 행함과 동시에, 도 6을 이용하여 설명한 초해상 대응 패턴 검증부(22)의 검증 방법과 마찬가지로 홀의 폭 및 다른 패턴과의 사이의 스페이스폭으로 규정되는 피치폭에 의해 치수 변동 허용 범위 외의 부분을 에러 개소로서 출력한다.
도 17은 주변홀 배치 검증부(63)에서의 검증 방법을 설명하기 위한 도면이다. 초해상 기술, 특히 위상 시프트법을 이용한 경우, 도 17에 도시한 패턴을 형성하면 홀(81, 82, 83 및 84)의 가장 가운데 부근의 원래 형성될 리 없는 패턴이 형성되는 경우가 있다. 이러한 에러 개소의 발생을 방지하기 위해 예를 들면, 홀(81)에 인접한 4개의 패턴의 거리를 규정한 룰을 이용하고 허용 범위 내에 없는 개소를 에러 개소로서 출력한다. 이 때, 사용되는 룰은 실측에 의한 홀 치수 허용치가 사용된다.
이상 설명한 바와 같이, 본 실시예에서의 마스크 패턴 검증 장치에 따르면, 라인계의 패턴뿐만아니라 홀의 형상을 갖는 패턴에 대해서도 초해상 기술에 대응한 마스크 패턴의 검증을 용이하게 행할 수 있으며, 더욱 정밀도가 높은 레이아웃의 수정이 가능해진다.
[실시예 4]
실시예 4에서의 마스크 패턴 검증 장치는 도 5에 도시한 실시예 1에서의 마스크 패턴 검증 장치의 구성과 동일하다. 단, 도 9에 도시한 칸투어 출력부(24) 내의 임계치 설정부(42)의 기능만이 다르다. 이 임계치 설정부의 참조 부호를 실시예 4에서의 마스크 패턴 검증 장치에서는 42'로서 설명한다. 또한, 중복되는 구성 및 기능의 상세한 설명은 반복하지 않는다.
임계치를 설정하는 가장 간단한 방법으로서, 우선 패턴 가운데에서 최소 치수에 상당하는 패턴을 추출하고, 그 패턴의 마무리가 그 패턴의 치수에 마무리되도록 실측치를 구하고, 그 실측치를 임계치로서 설정하는 방법이 있다. 이 임계치는 다른 모든 패턴에서도 사용되며 모든 패턴의 마무리가 이 임계치에 의해 결정된다. 이 방법에 따르면, 칸투어를 단시간에 검증할 수 있다. 또, 마무리 정밀도 면에서는 그다지 좋지는 않지만, 최근 고감도 레지스트를 이용한 경우에는 실사용 상 그만큼 문제가 되지는 않는다. 따라서, 초해상 기술에 대응한 검증 방법의 일부로서는 유효한 방법이라고 할 수 있다.
그러나, 패턴이 보다 미세하게 된 경우에, 모든 패턴에 대해 광 강도의 임계치를 일정하게 하는 것은 정밀도가 나빠질 가능성이 있다. 이 문제를 해결하기 위해서, 패턴의 레지스트의 마무리의 실측치와 광 강도 계산에 의해서 산출된 패턴 엣지부에서의 광 강도와의 상관을 이용하여 패턴마다 임계치를 결정한다. 임계치 설정부(42')는 칸투어의 생성시에 패턴마다 임계치를 설정한다. 이 검증 방법에 의하면, 검증에 요하는 시간이 길어지지만 고정밀도의 마무리를 기대할 수 있기 때문에, 특히 소영역의 패턴의 치수 예측에 적합하다. 이 방법에 의해, 레지스트 효과를 포함시킨 패턴의 치수 예측 및 검증이 가능해지며 검출된 에러 개소에 대해 고정밀도인 패턴 보정을 행할 수 있다.
또한, 에칭에 의한 패턴의 마무리에 대해서도 상술한 레지스트의 경우와 마찬가지의 방법에 의해, 더욱 고정밀도의 패턴의 검증이 가능해진다. 더우기, 레지스트의 마무리를 3차원의 시뮬레이션에 의해 예측함으로써 마스크의 실측을 불필요로 하는 고정밀도인 검증 장치를 구축하는 것이 가능해진다.
이상 설명한 바와 같이, 본 실시예에서의 마스크 패턴 검증 장치에 따르면 레지스트의 마무리나 에칭의 마무리를 포함시킨 마스크 패턴의 검증을 용이하게 행할 수 있으며 정밀도가 높은 레이아웃의 수정이 가능해졌다.
[실시예 5]
실시예 5에서의 마스크 패턴 검증 장치는 도 11에 도시한 실시예 2에서의 마스크 패턴 검증 장치의 레이아웃 수정부(25)의 기능만이 다르다. 따라서, 중복되는 구성 및 기능의 상세한 설명에 대해서는 반복하지 않는다. 또한, 본 실시예에서의 레이아웃 수정부의 참조 부호를 25'로서 설명한다.
레이아웃 수정부(25')는 왜곡 검증부(26)로부터 출력된 에러 개소를 도 2a 및 도 2b를 이용하여 설명한 OPC를 이용함으로써 보정한다. 이와 같이, 레이아웃 수정부(25')가 OPC를 이용하여 패턴을 보정하도록 했으므로, 사용자에 의한 레이아웃의 수정이 불필요해지며 마스크 패턴 검증 장치(20')의 모든 처리를 자동적으로 행할 수 있게 된다.
이상 설명한 바와 같이, 본 실시예에서의 마스크 패턴 검증 장치에 따르면, 초해상 기술에 의해서 생성되는 마스크 패턴의 검증을 용이하게 행할 수 있으며 레이아웃의 수정을 자동적으로 행하는 것이 가능해졌다.
본 발명의 실시예 1의 마스크 패턴 검증 장치에 따르면, 초해상 기술에 의해서 생성되는 마스크 패턴의 검증을 용이하게 행할 수 있으며 정밀도가 높은 레이아웃의 수정이 가능해진다.
본 발명의 실시예 2의 마스크 패턴 검증 장치에 따르면, 초해상 기술에 의해서 생성되는 마스크 패턴의 검증을 풀 칩에 대해 용이하게 행할 수 있으며 레이아웃의 검증을 자동적으로 행하는 것이 가능해졌다. 또한, 통상의 DRC의 기능을 이용해서 왜곡 검증을 행할 수 있기 때문에, 매우 고속으로 검증을 행하는 것이 가능해진다.
본 발명의 실시예 3에 따르면, 라인계의 패턴뿐만아니라 홀의 형상을 갖는 패턴에 대해서도 초해상 기술에 대응한 마스크 패턴의 검증을 용이하게 행할 수 있으며, 더욱 정밀도가 높은 레이아웃의 수정이 가능해진다.
본 발명의 실시예 4에 따르면, 레지스트의 마무리나 에칭의 마무리를 포함시킨 마스크 패턴의 검증을 용이하게 행할 수 있으며 정밀도가 높은 레이아웃의 수정이 가능해진다.
본 발명의 실시예 5에 따르면, 초해상 기술에 의해서 생성되는 마스크 패턴의 검증을 용이하게 행할 수 있으며 레이아웃의 수정을 자동적으로 행하는 것이 가능해진다.

Claims (3)

  1. 반도체 회로 데이타로부터 레이아웃 데이타를 생성하는 단계와,
    라인폭과 스페이스폭을 더한 피치에 기초해서 상기 생성된 레이아웃 데이타의 패턴의 피치의 에러 개소를 검출하는 단계와,
    상기 검출된 피치의 에러 개소의 광학 시뮬레이션을 행하고, 광 강도를 출력하는 단계와,
    상기 출력된 광 강도에 기초해서 칸투어를 생성하여 출력하는 단계
    를 포함하는 마스크 패턴 검증 방법.
  2. 반도체 회로 데이타로부터 레이아웃 데이타를 생성하는 단계와,
    상기 생성된 레이아웃 데이타의 홀에 대해 인접하는 패턴의 위치 관계로부터 홀의 에러 개소를 검출하는 단계와,
    상기 검출된 홀의 에러 개소의 광학 시뮬레이션을 행하고, 광 강도를 출력하는 단계와,
    상기 출력된 광 강도에 기초해서 칸투어를 생성하여 출력하는 단계
    를 포함하는 마스크 패턴 검증 방법.
  3. 반도체 회로 데이타로부터 레이아웃 데이타를 생성하는 단계와,
    상기 생성된 레이아웃 데이타의 광학 시뮬레이션을 행하고, 광 강도를 출력하는 단계와,
    상기 출력된 광 강도에 기초해서 칸투어를 생성하여 출력하는 단계와,
    상기 생성된 레이아웃 데이타에 기초해서 상기 출력된 칸투어의 왜곡을 검증하는 단계와,
    상기 검증 결과에 기초해서 상기 레이아웃 데이타를 수정하는 단계
    를 포함하는 마스크 패턴 검증 방법.
KR1019980051396A 1998-03-27 1998-11-27 초해상기술을이용한마스크패턴검증장치,그방법및그프로그램을기록한매체 KR100300833B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8090598A JPH11282151A (ja) 1998-03-27 1998-03-27 マスクパターン検証装置、その方法およびそのプログラムを記録した媒体
JP98-080905 1998-03-27

Publications (2)

Publication Number Publication Date
KR19990076548A KR19990076548A (ko) 1999-10-15
KR100300833B1 true KR100300833B1 (ko) 2001-09-22

Family

ID=13731401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980051396A KR100300833B1 (ko) 1998-03-27 1998-11-27 초해상기술을이용한마스크패턴검증장치,그방법및그프로그램을기록한매체

Country Status (3)

Country Link
US (1) US6038020A (ko)
JP (1) JPH11282151A (ko)
KR (1) KR100300833B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468741B1 (ko) * 2002-06-22 2005-01-29 삼성전자주식회사 노광 장치의 어퍼처 설계를 위한 시뮬레이션 방법 및장치, 그리고 시뮬레이션 방법을 기록한 기록매체
KR20120007569A (ko) * 2010-07-02 2012-01-25 삼성전자주식회사 포토마스크 형성 방법, 이를 수행하는 프로그래밍된 명령을 저장하는 컴퓨터에서 판독 가능한 저장 매체 및 마스크 이미징 시스템

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000048052A (ja) * 1998-07-27 2000-02-18 Mitsubishi Electric Corp レイアウト検証方法とレイアウト検証装置
JP2000112112A (ja) * 1998-10-05 2000-04-21 Mitsubishi Electric Corp パターン図形の解像性検証方法および半導体パターン形成方法
KR100280552B1 (ko) * 1999-01-21 2001-01-15 김영환 마스크 데이터 변환방법
JP2000250960A (ja) * 1999-03-02 2000-09-14 Sony Corp 描画装置用データの検証方法およびフォトマスクの製造方法
US6834262B1 (en) * 1999-07-02 2004-12-21 Cypress Semiconductor Corporation Scheme for improving the simulation accuracy of integrated circuit patterns by simulation of the mask
US6625800B1 (en) * 1999-12-30 2003-09-23 Intel Corporation Method and apparatus for physical image based inspection system
US6642529B1 (en) 2000-03-28 2003-11-04 Koninklijke Philips Electronics N.V. Methods for the automated testing of reticle feature geometries
JP3892205B2 (ja) * 2000-04-14 2007-03-14 松下電器産業株式会社 レイアウトコンパクション方法
JP2002174890A (ja) * 2000-12-07 2002-06-21 Hitachi Ltd 半導体集積回路の製造方法
US6602728B1 (en) 2001-01-05 2003-08-05 International Business Machines Corporation Method for generating a proximity model based on proximity rules
JP4138318B2 (ja) * 2002-01-08 2008-08-27 株式会社ルネサステクノロジ リソグラフィプロセスマージン評価装置、リソグラフィプロセスマージン評価方法およびリソグラフィプロセスマージン評価プログラム
US6931613B2 (en) * 2002-06-24 2005-08-16 Thomas H. Kauth Hierarchical feature extraction for electrical interaction calculations
US6769103B2 (en) 2002-07-19 2004-07-27 Micron Technology, Inc. Line width check in layout database
US7063920B2 (en) * 2003-05-16 2006-06-20 Asml Holding, N.V. Method for the generation of variable pitch nested lines and/or contact holes using fixed size pixels for direct-write lithographic systems
JP4068541B2 (ja) * 2003-09-25 2008-03-26 株式会社東芝 集積回路パターン検証装置と検証方法
US7269817B2 (en) * 2004-02-10 2007-09-11 International Business Machines Corporation Lithographic process window optimization under complex constraints on edge placement
JP2005250360A (ja) * 2004-03-08 2005-09-15 Toshiba Microelectronics Corp マスクパターンの検証装置および検証方法
US20060172207A1 (en) * 2005-01-28 2006-08-03 Megumi Asaba Exposure analyzing system, method for analyzing exposure condition, and method for manufacturing semiconductor device
JP4653515B2 (ja) * 2005-02-18 2011-03-16 東芝マイクロエレクトロニクス株式会社 マスク製造システム及びマスクパターン補正方法
US20060199087A1 (en) * 2005-03-03 2006-09-07 Lucas Kevin D Method of making an integrated circuit by modifying a design layout by accounting for a parameter that varies based on a location within an exposure field
WO2006127408A2 (en) * 2005-05-20 2006-11-30 Cadence Design Systems, Inc. Method and system for increased accuracy for extraction of electrical parameters
JP2006337668A (ja) * 2005-06-01 2006-12-14 Toshiba Corp 半導体装置の製造方法およびレイアウトパターンの作成プログラム
JP4450769B2 (ja) * 2005-06-16 2010-04-14 富士フイルム株式会社 画像処理装置、画像描画装置及びシステム
JP2007004585A (ja) * 2005-06-24 2007-01-11 Toshiba Corp マスクパタンデータの検証方法、マスクの製造方法、マスクパタンデータの検証プログラム
US7712068B2 (en) * 2006-02-17 2010-05-04 Zhuoxiang Ren Computation of electrical properties of an IC layout
US7512927B2 (en) * 2006-11-02 2009-03-31 International Business Machines Corporation Printability verification by progressive modeling accuracy
US8219939B2 (en) * 2009-11-12 2012-07-10 Advanced Micro Devices, Inc. Method of creating photolithographic masks for semiconductor device features with reduced design rule violations
CN102128592A (zh) * 2010-12-30 2011-07-20 徐春云 一种利用公差带的光电测量方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4445776A (en) * 1980-09-29 1984-05-01 High resistration photomask machine and computerized numerical control system
US5086477A (en) * 1990-08-07 1992-02-04 Northwest Technology Corp. Automated system for extracting design and layout information from an integrated circuit
JP3187859B2 (ja) * 1991-05-22 2001-07-16 株式会社日立製作所 マスクのパターンデータ作成方法および製造方法
US5246800A (en) * 1991-09-12 1993-09-21 Etec Systems, Inc. Discrete phase shift mask writing
DE69319901T2 (de) * 1992-04-06 1999-03-25 Microunity Systems Eng Methode zur herstellung eines lithographischen musters in einem verfahren zur herstellung von halbleitervorrichtungen
JP3328323B2 (ja) * 1992-07-20 2002-09-24 株式会社日立製作所 位相シフトマスクの製造方法および半導体集積回路装置の製造方法
JPH08297359A (ja) * 1995-02-27 1996-11-12 Hitachi Ltd 位相シフトマスクの製造方法および半導体集積回路装置の製造方法
JPH08334888A (ja) * 1995-06-07 1996-12-17 Hitachi Ltd マスクパターンデータ検査装置、及びマスクパターンデータ最適設計装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468741B1 (ko) * 2002-06-22 2005-01-29 삼성전자주식회사 노광 장치의 어퍼처 설계를 위한 시뮬레이션 방법 및장치, 그리고 시뮬레이션 방법을 기록한 기록매체
KR20120007569A (ko) * 2010-07-02 2012-01-25 삼성전자주식회사 포토마스크 형성 방법, 이를 수행하는 프로그래밍된 명령을 저장하는 컴퓨터에서 판독 가능한 저장 매체 및 마스크 이미징 시스템
KR101652830B1 (ko) * 2010-07-02 2016-08-31 삼성전자주식회사 포토마스크 형성 방법, 이를 수행하는 프로그래밍된 명령을 저장하는 컴퓨터에서 판독 가능한 저장 매체 및 마스크 이미징 시스템

Also Published As

Publication number Publication date
JPH11282151A (ja) 1999-10-15
US6038020A (en) 2000-03-14
KR19990076548A (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
KR100300833B1 (ko) 초해상기술을이용한마스크패턴검증장치,그방법및그프로그램을기록한매체
US7908572B2 (en) Creating and applying variable bias rules in rule-based optical proximity correction for reduced complexity
KR100300652B1 (ko) 패턴왜곡 검출장치 및 검출방법과 프로그램 기록매체
JP4922112B2 (ja) パターン分解フィーチャのためのモデルベースｏｐｃを行うための方法および装置
US7631287B2 (en) Calculating method, verification method, verification program and verification system for edge deviation quantity, and semiconductor device manufacturing method
US7480890B2 (en) Method for correcting and configuring optical mask pattern
US7526748B2 (en) Design pattern data preparing method, mask pattern data preparing method, mask manufacturing method, semiconductor device manufacturing method, and program recording medium
US6168891B1 (en) Method for correcting mask pattern for use in manufacturing of semiconductor integrated circuit
KR20030045632A (ko) 마스크 패턴 형성 방법, 컴퓨터 프로그램, 포토마스크작성 방법 및 반도체 장치의 제조 방법
JP2003525470A (ja) 混合モード光近接効果補正のための方法及び装置
US20080063948A1 (en) Method for achieving compliant sub-resolution assist features
KR20010029734A (ko) 디자인 룰 생성 시스템 및 그 프로그램을 기록한 기록 매체
JP4068531B2 (ja) Ｏｐｃを用いたパターン寸法の補正方法及び検証方法、マスクの作成方法及び半導体装置の製造方法、並びに該補正方法を実行するシステム及びプログラム
JP2006292941A (ja) 光近接効果補正方法およびその装置
JP2010079184A (ja) パタンデータの作成方法およびパタンデータ作成プログラム
JP2003060039A (ja) レイアウト検証方法およびそのプログラムおよびレイアウト検証装置
TW201348851A (zh) 用於相位調諧以對程序最佳化的技術
JP4133047B2 (ja) 補正マスクパターン検証装置および補正マスクパターン検証方法
US6687885B2 (en) Correction of layout pattern data during semiconductor patterning process
KR101074106B1 (ko) 포토마스크의 디자인방법 및 포토마스크를 사용하여 반도체장치를 제조하는 방법
JP4195825B2 (ja) プロセスパラメータまたはデザインルールとプロセスパラメータとの両方を決定する方法、半導体集積回路装置の製造方法、プロセスパラメータまたはデザインルールとプロセスパラメータとの両方を決定するシステム、および、プログラム
US20080295060A1 (en) Method for Forming a Semiconductor Device Using Optical Proximity Correction for the Optical Lithography
JP5833437B2 (ja) シミュレーション装置およびシミュレーションプログラム
KR100688893B1 (ko) 반도체 소자의 마스크 패턴 형성 방법
JP2008020734A (ja) 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080530

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee