KR20030045632A - 마스크 패턴 형성 방법, 컴퓨터 프로그램, 포토마스크작성 방법 및 반도체 장치의 제조 방법 - Google Patents

마스크 패턴 형성 방법, 컴퓨터 프로그램, 포토마스크작성 방법 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20030045632A
KR20030045632A KR1020020076135A KR20020076135A KR20030045632A KR 20030045632 A KR20030045632 A KR 20030045632A KR 1020020076135 A KR1020020076135 A KR 1020020076135A KR 20020076135 A KR20020076135 A KR 20020076135A KR 20030045632 A KR20030045632 A KR 20030045632A
Authority
KR
South Korea
Prior art keywords
mask pattern
pattern
rough
correction
design
Prior art date
Application number
KR1020020076135A
Other languages
English (en)
Other versions
KR100507249B1 (ko
Inventor
다나까사또시
이노우에소이찌
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20030045632A publication Critical patent/KR20030045632A/ko
Application granted granted Critical
Publication of KR100507249B1 publication Critical patent/KR100507249B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Abstract

본 발명의 마스크 패턴 형성 방법은, 설계 마스크 패턴을 준비하는 공정과, 러프 보정 처리를 적용하여 상기 설계 마스크 패턴으로부터 러프 보정 마스크 패턴을 취득하는 공정과, 노광 장치의 전사 상을 시뮬레이팅하는 엄밀 모델을 이용한 모델 베이스 보정 방법에 의한 엄밀 보정 처리를 적용하여 상기 러프 보정 마스크 패턴으로부터 엄밀 보정 마스크 패턴을 취득하는 공정을 포함한다.

Description

마스크 패턴 형성 방법, 컴퓨터 프로그램, 포토마스크 작성 방법 및 반도체 장치의 제조 방법{METHOD FOR FABRICATING MASK PATTERN, COMPUTER PROGRAM PRODUCT, METHOD FOR MANUFACTURING PHOTOMASK, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 광 근접 효과를 보정하기 위한 마스크 패턴의 형성 방법 등에 관한 것이다.
최근 반도체 디바이스의 미세화에 수반하여, 다양한 노광 기술이 개발되어, 보다 미세한 패턴을 얻는 것이 가능해지고 있다. 예를 들면, 변형 조명이나 위상 시프트 포토마스크의 사용에 의해, 사용하는 노광 장치의 노광 파장 λ, 투영 광학계의 개구수 NA를 이용하여 규격화한 패턴 치수값으로 0.5를 크게 하회하는 패턴을 해상하는 것이 가능해지고 있다.
이러한 노광 조건 하에서는, 설계대로 웨이퍼 상에 패턴을 전사할 수 없게 되는 현상, 즉 광 근접 효과(Optical Proximity Effect : OPE)도 현재화되고 있다. 웨이퍼에 전사된 패턴 형상을 설계 패턴대로 완성하는 기술인 광 근접 효과 보정(Optical Proximity Correction : OPC)이 중요해지고 있다.
OPC 기술 도입에 의해, 웨이퍼 상의 미소 치수(Critical dimension : CD) 변동을 억제하는 것이 가능해진다. 그 때문에, 미세한 패턴을 웨이퍼 상에 설계대로 충실하게 완성할 수 있다. 그 결과, 반대로 웨이퍼 상에서의 설계 패턴에 대하여, 포토마스크 상의 마스크 패턴은 크게 달라지고 있다.
OPC 기술로서, 지금까지, 룰 베이스 보정 방법이나 모델 베이스 보정 방법이 제안되어 왔다.
룰 베이스 보정 방법에서는, 마스크 패턴 배치에 대응하는 마스크 패턴 보정량을 사전에 룰 테이블화해 둔다. 마스크 패턴 배치 정보를 기초로, 룰 테이블을 참조하면서 보정해 간다. 룰 테이블 작성은, 통상, 실험 결과로부터 구해진다. 룰 베이스 보정 방법에서는, 보정 수순은 간단하지만, 실제의 회로 패턴의 베리에이션을 전부 룰 테이블화하는 것은 곤란하다.
가장 단순한 룰 베이스 보정 방법에서는, 인접하는 마스크 패턴간의 거리에 따라 보정량이 정해진다. 그러나, 일반적으로 광학계에서는, 마스크 패턴간의 거리가 동일해도, 마스크 패턴의 라인 폭이 다르면, 전사 시에 웨이퍼 상에서 얻어지는 광 강도 분포가 달라지는 것이 이론적으로 증명되었다. 따라서, 인접하는 마스크 패턴간의 거리의 1차 함수로서 보정량을 대응시키면, 충분한 보정 정밀도가 얻어지지 않는다.
보정 정밀도를 향상시키기 위해 룰을 복잡화하는 방법도 검토되고 있다. 그러나, 룰의 복잡화에 의해 룰 수가 증대됨으로써 처리가 복잡화되게 된다. 또한, 룰 그 자체를 어떻게 취득할지에 대한 문제가 발생한다.
한편, 모델 베이스 보정 방법은, 마스크 패턴 정보 및 웨이퍼 프로세스 조건을 기초로 웨이퍼 상에 전사되는 형상을 예측하고, 원하는 값을 얻을 수 있도록 마스크 패턴에 보정을 가하는 방법이다. 모델 베이스 보정 방법에서는, 우선, 입력된 마스크 패턴 데이터에 대하여, 평가점의 배치와, 엣지의 분할을 행한다. 그리고, 평가점 근방의 광 강도 계산을 행하여, 웨이퍼 상의 전사 패턴의 엣지 위치로부터의 어긋남량을 산출한다. 계속해서, 분할한 각 엣지에서, 어긋남량에 따라 마스크 패턴 보정량을 구하여, 엣지의 이동, 즉 마스크 패턴을 변형한다. 변형 후의 마스크 패턴에 대하여, 어긋남량의 평가 및 마스크 패턴 보정을 반복한다. 그리고, 어긋남량을 판정 기준값 이하로 한 경우, 보정을 종료한다.
여기서, 어긋남량에 대하여 마스크 패턴을 어느 정도 이동할지에 대한 점이중요하다. 통상, 어긋남량에 비례한 값만큼 마스크 패턴을 이동시키지만, 그 비례 계수를 설정하는 것이 용이하지 않다. 웨이퍼 상의 전사 패턴의 어긋남량은, 마스크 패턴의 형상에 의존하여 변화된다. 이 때문에, 통상, 어긋남량의 평가 및 마스크 패턴 보정은 수회 반복하여 행해진다.
어긋남량의 평가에, 고정밀도의 엄밀 모델을 이용하여 평가점 근방의 광 강도 계산을 행하면, 고정밀도의 보정이 가능해진다. 엄밀 모델을 이용하면, 어긋남량의 평가에 장시간을 필요로 하고, 그 결과, 전체 보정 시간이 길어지게 된다. 일반적으로는, 고속 계산을 실현하기 위해 저정밀도의 러프 모델을 이용하여, 어느 정도 계산 정밀도를 희생시키는 경우가 많다.
이상으로 설명한 바와 같이, 고정밀도의 엄밀 모델을 이용한 모델 베이스 보정 방법에 따르면, 고정밀도의 보정을 행할 수 있지만, 보정 시간이 증대되게 된다. 그 결과, 원하는 보정 정밀도를 실용적인 보정 시간에 얻는 것이 곤란하게 되어 있다.
도 1은 본 발명의 제1 실시예에 따른 노광용 마스크 패턴의 보정 방법을 실현하기 위한 패턴 형상 보정 장치를 도시하는 도면.
도 2a∼도 2c는 마스크 패턴의 보정 방법을 설명하는 패턴 형상 도면.
도 3은 본 발명의 제1 실시예의 설명에 이용하는 노광 장치의 개략적인 구성도.
도 4는 엄밀 모델의 상(像) 강도를 구하기 위한 적분 영역을 도시하는 도면.
도 5는 본 발명의 제1 실시예에 따른 노광용 마스크 패턴의 보정 방법의 알고리즘을 도시하는 흐름도.
도 6a∼도 6d는 제1 실시예에 따른 노광용 마스크 패턴의 보정 방법을 설명하는 패턴 형상도.
도 7은 본 발명의 제1 실시예에 따른 마스크 제작의 단면 공정도.
도 8은 본 발명의 제1 실시예에 따른 반도체 디바이스의 제조 방법을 설명하는 단면 공정도.
도 9는 본 발명의 제2 실시예에 따른 노광용 마스크 패턴의 보정 방법의 알고리즘을 도시하는 흐름도.
도 10a∼도 10d는 본 발명의 제2 실시예에 따른 노광용 마스크 패턴의 보정 방법을 설명하는 패턴 형상도.
도 11은 본 발명의 제2 실시예를 설명하는 룰 테이블.
<도면의 주요 부분에 대한 부호의 설명>
4 : 마스크 블랭크
10 : 패턴 보정 시스템
11 : 데이터 입력 모듈
12 : 보정 모듈
13 : 데이터 출력 모듈
14 : 내부 기억부
15 : 외부 기억부
16 : 묘화 데이터 저장부
18 : 전자 빔 묘화 장치
본 발명의 마스크 패턴 형성 방법은, 설계 마스크 패턴을 준비하는 공정과,
러프 보정 처리를 적용하여 상기 설계 마스크 패턴으로부터 러프 보정 마스크 패턴을 취득하는 공정과, 노광 장치의 전사 상을 시뮬레이팅하는 엄밀 모델을 이용한 모델 베이스 보정 방법에 의한 엄밀 보정 처리를 적용하여 상기 러프 보정 마스크 패턴으로부터 엄밀 보정 마스크 패턴을 취득하는 공정을 포함한다.
본 발명의 컴퓨터 프로그램은, 입력된 설계 마스크 패턴의 주변에 평가점을배치하고, 상기 설계 마스크 패턴의 엣지 선분의 분할을 행하는 기능과, 노광 장치의 전사 상을 근사 시뮬레이팅하는 러프 모델을 이용한 모델 베이스 보정 방법에 의해, 상기 평가점에서 상기 설계 마스크 패턴의 예측 전사 패턴을 시뮬레이팅하여, 상기 설계 마스크 패턴으로부터의 상기 설계 마스크 패턴의 예측 전사 패턴의 제1 어긋남량을 평가하는 기능과, 상기 제1 어긋남량이 러프 판정 기준값보다 큰 경우에는, 상기 제1 어긋남량에 따라 마스크 패턴을 변형하고, 상기 평가점에서 상기 러프 모델을 이용하여 상기 변형한 마스크 패턴의 새로운 예측 전사 패턴을 시뮬레이팅하여, 상기 설계 마스크 패턴으로부터의 상기 새로운 예측 전사 패턴의 제2 어긋남량을 평가하는 처리를, 상기 제2 어긋남량이 상기 러프 판정 기준값 이하로 될 때까지 반복하여, 러프 보정 마스크 패턴을 취득하는 기능과, 상기 평가점에서 엄밀 모델을 이용하여 상기 러프 보정 마스크 패턴의 예측 전사 패턴을 시뮬레이팅하여, 상기 설계 마스크 패턴으로부터의 상기 러프 보정 마스크 패턴의 예측 전사 패턴의 제3 어긋남량을 평가하는 기능과, 상기 제3 어긋남량이 엄밀 판정 기준값보다 큰 경우에는, 상기 제3 어긋남량에 따라 상기 러프 보정 마스크 패턴을 변형하고, 상기 평가점에서 상기 엄밀 모델을 이용하여 상기 러프 보정 마스크 패턴을 변형한 마스크 패턴의 예측 전사 패턴을 시뮬레이팅하여, 상기 설계 마스크 패턴으로부터의 상기 변형 마스크 패턴의 예측 전사 패턴의 새로운 제3 어긋남량을 평가하는 루프 처리를, 상기 새로운 제3 어긋남량이 상기 엄밀 판정 기준값 이하로 될 때까지 반복하여, 엄밀 보정 마스크 패턴을 취득하는 기능을 컴퓨터가 실행시킨다.
본 발명의 포토마스크 작성 방법은, 마스크 블랭크를 묘화 장치에 장착하고, 설계 마스크 패턴을 준비하며, 러프 보정 처리를 적용하여 상기 설계 마스크 패턴으로부터 러프 보정 마스크 패턴을 취득하고, 노광 장치의 전사 상을 시뮬레이팅하는 엄밀 모델을 이용한 모델 베이스 보정 방법에 의한 엄밀 보정 처리를 적용하여 상기 러프 보정 마스크 패턴으로부터 엄밀 보정 마스크 패턴을 취득하며, 상기 엄밀 보정 마스크 패턴을 상기 묘화 장치에 출력하여, 상기 마스크 블랭크에 전사하는 것이다.
본 발명의 반도체 장치의 제조 방법은, 러프 보정 처리를 적용하여 설계 마스크 패턴으로부터 러프 보정 마스크 패턴을 취득하고, 상기 노광 장치의 전사 상을 시뮬레이팅하는 엄밀 모델을 이용한 모델 베이스 보정 방법에 의한 엄밀 보정 처리를 적용하여 상기 러프 보정 마스크 패턴으로부터 엄밀 보정 마스크 패턴을 취득하며, 상기 엄밀 보정 마스크 패턴을 상기 묘화 장치에 출력하여, 마스크 블랭크에 전사하여 포토마스크를 작성하고; 레지스트를 도포한 반도체 기판을 노광 장치에 장착하며; 상기 포토마스크를 상기 반도체 기판에 투영하고, 상기 레지스트에 상기 포토마스크의 패턴을 전사하여, 레지스트 패턴을 형성하고; 상기 레지스트 패턴을 마스크로 하여 상기 반도체 기판을 가공하는 것이다.
<제1 실시예>
본 발명의 제1 실시예에 따른 마스크 패턴의 묘화 장치는, 도 1에 도시한 바와 같이, 입력된 설계 마스크 패턴 데이터에 대하여 OPC를 행하여 보정 마스크 패턴 데이터를 출력하는 패턴 보정 시스템(10)과, 기억 매체에 저장된 OPC의 프로그램 코드를 판독하여 패턴 보정 시스템(10)에 공급하는 외부 기억 장치(15)와, 패턴 보정 시스템(10)으로부터 보정 마스크 패턴 데이터를 묘화 데이터로서 취득하는 묘화 데이터 저장부(16)와, 묘화 데이터 저장부(16)로부터 출력되는 보정 마스크 패턴 데이터를 기초로 마스크 블랭크(4)에 마스크 패턴을 묘화하는 전자 빔(EB) 묘화 장치(18)를 구비하고 있다.
패턴 보정 시스템(10)은, 설계 마스크 패턴 데이터를 취득하는 데이터 입력 모듈(11)과, 설계 마스크 패턴 데이터에 대하여 OPC를 행하는 보정 모듈(12)과, 보정 마스크 패턴 데이터를 묘화 데이터 저장부(16)에 출력하는 데이터 출력 모듈(13)과, OPC를 실시하는 프로그램 코드를 저장하는 내부 기억부(14)로 이루어진다. 패턴 보정 시스템(10)은 컴퓨터 등으로 실현되어 있다. 보정 모듈(12)에서 실시되는 OPC의 프로그램은 내부 기억 장치(14)로부터 판독된다. 혹은, 외부 기억 장치(15)에 장착되는 기억 매체에 저장된 프로그램을 판독해도 된다.
전자 빔 묘화 장치(18)는, 묘화 데이터에 따라, 전자 빔을 이용하여 마스크 블랭크(4) 상에 마스크 패턴을 묘화한다. 예를 들면 래스터 스캔 방식에서는, 전자 빔을 일정 방향으로 주사하여, 묘화 데이터에 따라 전자 빔을 온/오프함으로써, 마스크 블랭크(4) 상에 마스크 패턴을 전사한다.
제1 실시예에 따른 모델 베이스 보정 방법을 실시하는 패턴 보정 시스템(10)에서, 예를 들면, 도 2a에 도시한 바와 같이, 라인 폭 W의 라인 패턴(101)이 설계 마스크 패턴 데이터로서 데이터 입력 모듈(11)에 입력된다. 보정 모듈(12)에서는, 도 2b에 도시한 바와 같이, 라인 패턴(101)의 주변을 따라 평가점 Q1∼Q8의 배치및 엣지 선분 E1∼E8의 분할이 행해진다. 각 평가점 Q1∼Q8에서 웨이퍼 상의 전사 패턴이 시뮬레이팅된다. 라인 패턴(101)에 근접하는 패턴이 적으면 OPE가 강하게 나타나고, 특히 전사 패턴에서 길이 방향의 선단부가 후퇴한다. 따라서, 보정 마스크 패턴 형상은, 도2c에 도시한 바와 같이, 라인 패턴(101)의 길이 방향의 선단부에, 단차(조그)(102a, 102b, 103a, 103b)를 갖는 세리프(serif)(102, 103)가 부가된다. 세리프(102)의 세리프 길이 Xs는, 라인 패턴(101)의 엣지 선분 E2, E3보다 길고, 세리프 폭 Ys는, 라인 폭 W의 엣지 선분 E1보다 넓게 되어 있다. 세리프(103)의 세리프 길이 Xt는, 라인 패턴(101)의 엣지 선분 E6, E7보다 길고, 세리프 폭 Yt는, 라인 폭 W의 엣지 선분 E8보다 넓어진다. 세리프(102, 103) 사이에 끼워진 중앙부의 길이 Xu는, 라인 패턴(101)의 엣지 선분 E4, E5와 동일한 길이이고, 폭 Yu도 라인 폭 W와 거의 동일하게 된다. 보정 마스크 패턴은, 데이터 출력 모듈(13)로부터 출력되어 묘화 데이터 저장부(16)에 저장된다.
제1 실시예에 따른 모델 베이스 보정 방법에서는, 각 평가점에서, 우선, 간편한 근사에 의한 러프 모델을 이용한 러프 보정 처리로 보정 계산을 실행하여 보정량을 구한다. 러프 보정 처리의 수속 조건에 도달한 후, 러프 보정 처리 결과를 초기값으로 하여 엄밀 모델을 이용한 엄밀 보정 처리로 보정 계산을 다시 실행한다.
러프 보정 처리와 엄밀 보정 처리는, 마찬가지의 루프 처리로 행해진다. 즉, 설정한 계산 모델을 이용하여, 웨이퍼 상에서의 광 강도의 계산으로부터 예측 전사 패턴의 시뮬레이션을 행한다. 예측 전사 패턴과 설계 마스크 패턴과의 어긋남량을 구하여, 판정 기준값과 비교한다. 어긋남량이 판정 기준값보다 큰 경우에는, 예측 전사 패턴의 시뮬레이션을 행하는 단계로 되돌아가, 어긋남량이 판정 기준값 이하로 될 때까지 루프 처리를 반복한다.
러프 보정 처리에서는, 계산 정밀도를 희생하여, 고속으로 계산할 수 있는 근사식에 의한 러프 모델이 이용된다. 한편, 엄밀 보정 처리는, 장시간을 필요로 하지만, 고정밀도로 처리할 수 있는 엄밀 모델을 설정한다. 러프 모델에 대한 근사식에서는, 엄밀 모델에 사용하는 계산식에 비해, 대상으로 하는 파라미터를 줄이고 있다. 러프 보정 처리는, 근사에 의해 줄어든 파라미터 수에 따라 엄밀 보정 처리보다 고속으로 시뮬레이팅할 수 있다.
반도체 디바이스 성능에 대하여 허용되는 완성 패턴 치수의 변동의 최대값과 설계 패턴과의 치수차를 「허용 치수 오차」로 한다. 이 허용 치수 오차 중, OPE에 기인하여 발생하는 치수 오차를 「근접 효과 허용 치수 오차」라고 한다. 근접 효과 허용 치수 오차는, 일반적으로는 허용 치수 오차의 절반 이하로 된다. 러프 모델의 계산 정밀도는, 근접 효과 허용 치수 오차보다 뒤떨어지고, 러프 판정 기준값은 근접 효과 허용 치수 오차보다 크게 설정된다. 엄밀 보정 처리의 계산 정밀도는, 근접 효과 허용 치수 오차보다 수배 높고, 엄밀 판정 기준값은 근접 효과 허용 치수 오차 이하로 설정된다.
본 발명의 제1 실시예에서는, 사전에 러프 보정 처리에 의해 OPC를 진행시킨 후에, 엄밀 보정 처리를 실시함으로써, 고정밀도의 보정 처리의 시간을 단축할 수 있다.
제1 실시예에 따른 모델 베이스 보정 방법에서, 각 모델의 설명에 이용하는 노광 장치는, 도 3에 도시한 바와 같이, 주사형 엑시머 레이저 축소 투영 노광 장치로, 축소비는 1 : 4로 하고 있다. 또한, 설명의 편의상, 노광 장치의 축소비를 1 : 4로 하고 있지만, 임의의 축소비이어도 되는 것은 물론이다. 또한, 노광 장치로서, 순차 이동 노광 장치(스테퍼) 등이어도 되는 것은 물론이다. 광원(21)으로서 파장 λ이 248㎚인 클립톤 플로라이드(KrF) 엑시머 레이저를 이용하며, 광원(21)으로부터 조사되는 노광 광은, 조리개(22), 조명 광학계(23)를 통해 포토마스크(5)에 입사된다. 투영 광학계(25)는, 포토마스크(5) 상의 마스크 패턴을 웨이퍼(6) 상에 투영 결상시킨다. 포토마스크(5) 및 웨이퍼(6)는, 마스크 스테이지(24) 및 웨이퍼 스테이지(26)에 설치된다. 포토마스크(5)의 마스크 패턴에 초점이 일치되도록, 마스크 스테이지(24) 및 웨이퍼 스테이지(26)가 광축 방향을 따라 위치 정렬된다. 컨트롤러(27)는, 미리 설정된 데이터를 기초로 광원(21)으로부터의 출사광 양을 제어한다. 컨트롤러(27)는, 또한, 조리개(22), 조명 광학계(23) 및 투영 광학계(25)에 대하여, 웨이퍼(6) 상에서의 전사 패턴의 해상도, 초점 심도 혹은 수차 보정 등의 조절을 행한다. 또한, 컨트롤러(27)는, 마스크 스테이지(24) 및 웨이퍼 스테이지(26)의 각각을, 마스크 스테이지 구동계(28) 및 웨이퍼 스테이지 구동계(29)에 의해 구동하고, 광축에 직교하는 면내의 위치 결정을 행하여 노광(쇼트)을 행한다. 여기서, 광원(21)의 파장을 λ, 투영 광학계의 렌즈의 개구수를 NA, 광학계의 코히어런스 팩터를 σ로 한다.
엄밀 보정 처리에 이용하는 엄밀 모델은, 예를 들면, 부분 코히어런트 광학계의 결상식을 이용하여,
로 표현된다. 여기서, I(x, y)는 웨이퍼(6) 상의 상 강도, F-1{ }는 푸리에 역 변환, TCC는 상호 투과 계수(Transmission Cross Coefficient), m은 마스크 패턴으로부터 얻어지는 회절광 분포 함수, m*는 m의 공역 복소 함수이다. 또한, (f, g) 및 (f', g')은, n차 및 n'차의 회절광의 공간 주파수 좌표이다.
상호 투과 계수 TCC는, n차 및 n'차의 회절광의 조합에 의한 전달 함수로서 구해지며,
로 표현된다. 여기서, S는 유효 광원 분포, P는 눈동자 함수, P*는 P의 공역 복소 함수이다.
코히어런스 팩터 σ로 주어지는 통상 조명 광학계에 대한 유효 광원 분포 S는, 만약, (f2+g2)1/2≤σ·NA/λ이면,
이고, 그렇지 않으면,
이다.
투영 광학계의 눈동자 형상을 나타내는 눈동자 함수 P는, 만약, (f2+g2)1/2≤NA/λ이면,
이고, 그렇지 않으면,
이다.
따라서, 수학식 2로부터 상호 투과 계수 TCC를 구하기 위한 적분 범위는, 도 4에 도시한 바와 같이, n차 및 n'차의 회절광의 눈동자 함수 P(f, g) 및 P(f', g')가 중첩하는 영역에서, 유효 광원 분포 S(f'', g'')에 의해 규정되는 영역 A로 된다.
또한, 회절광 분포 함수 m(f, g)은,
로 표현된다. m(x, y)은 마스크 패턴의 복소 진폭 투과율 분포를 나타내고 있다.
엄밀 모델을 이용한 모델 베이스 보정 방법에 의한 엄밀 보정 처리에서는, 수학식 1로부터 웨이퍼(6) 상의 상 강도 분포를 구하고, 구해진 상 강도 분포에 따라, 현상 시뮬레이션, 또는 에칭 시뮬레이션 등의 시뮬레이션에 의해 웨이퍼(6) 상의 전사 패턴의 완성 형상을 구한다.
한편, 러프 보정 처리에 이용하는 러프 모델로서, 예를 들면, Y. C. Pati 등(Journal of Optical Society of America A, Vol.11, No.9, pp.2438-2452, 1994)이 설명하고 있는 최적 코히어런트 근사(Optimal Coherent Approximation : OCA) 방법에 따라 고유값을 전개하여 얻어진 식을 이용한다. OCA에 의한 결상식은, n차의 회절광을 대상으로 하기 때문에,
로 표현된다. 여기서, σk는 TCC를 고유 함수 핵 Φk(k=0, 1, 2, …, M)으로 최적 전개했을 때의 고유값, φk는 Φk의 푸리에 변환,는 상관(correlation) 계산을 나타내고 있다.
러프 모델을 이용한 모델 베이스 보정 방법에 의한 러프 보정 처리에서는, 수학식 8로부터 웨이퍼(6) 상의 상 강도 분포를 구하고, 구해진 상 강도 분포에 따라, 웨이퍼(6) 상의 전사 패턴의 완성 형상을 구한다.
수학식 1에 의한 엄밀 보정 처리와 수학식 8에 의한 러프 보정 처리에 필요한 처리 시간을 추측한다. 수학식 1에서는, f, g, f', g'의 4변수에 대한 적분이고, 한편, 수학식 8은 f, g의 2변수에 대한 적분이다. 시뮬레이션에서 행하는 수치 계산에서는, 유효 주파수 범위를, 예를 들면, N분할하여 연산을 행한다. 따라서, 연산 횟수는, 수학식 1의 경우에는 거의 N4이고, 수학식 8에서는 거의 M·N2으로 된다. 통상, M으로서 ∼8, N으로서 10∼20으로 되기 때문에, 러프 보정 처리는 엄밀 보정 처리에 비해, 약 10분의 1 이하의 계산 시간으로 된다.
다음으로, 본 발명의 제1 실시예에 따른 마스크 패턴의 보정 방법의 알고리즘을 도 5에 도시한 흐름도 및 도 6a∼도 6d를 이용하여 설명한다.
(a) 우선, 도 5의 단계 S111에서, 도 6a에 도시한 바와 같은 설계 마스크 패턴(31)을 입력한다. 단계 S112에서, 설계 마스크 패턴(31)의 주변을 따라 평가점 Q1, Q2, …, Q5, …을 배치함과 함께, 단계 S113에서 조그 및 세리프의 발생 위치를 정의하기 위해 엣지 선분 E1, E2, …, E5, …을 분할한다.
(b) 다음으로, 러프 모델을 이용한 모델 베이스 보정 방법에 의해 러프 보정 처리를 행한다. 러프 판정 기준값은, 근접 효과 허용 치수 오차의 수배, 예를 들면 2∼3배로 설정된다. 우선, 단계 S114에서, 도 6a의 각 평가점 Q1, Q2, …, Q5, …에서, 예를 들면, 수학식 8에서 나타낸 러프 모델을 이용하여 광 강도의 시뮬레이션을 행하여, 도 6b에 도시한 바와 같이, 설계 마스크 패턴(31)의 선단부의 엣지 선분 E1의 위치로부터 예측 전사 패턴(41)의 선단부까지의 제1 어긋남량 T1을 계산한다. 단계 S115에서, 제1 어긋남량 T1을 러프 판정 기준값과 비교한다. 제1 어긋남량 T1이 러프 판정 기준값보다 큰 경우, 단계 S116에서, 엣지 선분 E1, E2, E3에서, 제1 어긋남량 T1과 경험적으로 구한 보정 계수와의 곱으로부터 마스크 패턴의 러프 보정량을 구한다. 러프 보정량에 따라, 단계 S117에서, 엣지를 이동하여, 마스크 패턴을 변형한다. 다시 단계 S114로 되돌아가, 변형 후의 마스크 패턴에 대하여 시뮬레이션을 행하여, 단계 S115에서, 예측 전사 패턴(42)까지의 제2 어긋남량을 평가한다. 제2 어긋남량 T2가 러프 판정 기준값보다 큰 경우에는, 제2 어긋남량 T2를 기초로 러프 보정 처리를 반복한다. 제2 어긋남량 T2를 러프 판정 기준값 이하로 한 경우에, 러프 보정 처리를 종료한다. 그 결과, 도 6c에 도시한 바와 같이, 설계 마스크 패턴 데이터(31)의 선단부에 조그(32a, 32b) 및 세리프(32)가 부가된다.
(c) 그 후, 러프 보정 처리 후에 얻어진 러프 보정 마스크 패턴 데이터를 초기값으로서 이용하여, 엄밀 모델을 이용한 모델 베이스 보정 방법으로 엄밀 보정 처리를 행한다. 엄밀 판정 기준값은, 근접 효과 허용 치수 오차와 동일하게 설정한다. 단계 S118에서, 각 평가점 Q1, Q2, …, Q5, …에서, 예를 들면, 수학식 1에서 나타낸 엄밀 모델을 이용하여 광 강도의 시뮬레이션을 행하여, 설계 마스크 패턴 데이터(31)의 선단부의 엣지 선분 E1의 위치로부터 예측 전사 패턴의 선단부까지의 제3 어긋남량 T3을 계산한다. 단계 S119에서, 제3 어긋남량 T3을 엄밀 판정 기준값과 비교한다. 제3 어긋남량 T3이 엄밀 판정 기준값보다 큰 경우, 단계 S120에서, 제3 어긋남량 T3에 따라 마스크 패턴의 엄밀 보정량을 구하고, 단계 S121에서, 세리프(32)의 엣지를 이동하여, 마스크 패턴을 변형한다. 다시 단계 S118로 되돌아가, 변형 후의 마스크 패턴에 대하여 시뮬레이션을 행하여, 단계 S119에서,새롭게 예측 전사 패턴까지의 제3 어긋남량 T3을 평가한다. 새로운 제3 어긋남량 T3이 엄밀 판정 기준값보다 큰 경우에는, 새로운 제3 어긋남량 T3을 기초로 엄밀 보정 처리를 반복한다. 제3 어긋남량 T3이 엄밀 판정 기준값 이하로 될 때까지 반복하고, 그 결과, 도 6d에 도시한 바와 같이, 설계 마스크 패턴 데이터(31)의 선단부에 조그(33a, 33b) 및 세리프(33)가 부가된다. 이와 같이 하여, 예측 전사 패턴(43)이 설계 패턴의 근접 효과 허용 치수 오차 이내로 보정된다.
여기서, OPC를 실시하기 전의 제1 어긋남량 T1은, 근접 효과 허용 치수 오차, 즉 엄밀 판정 기준값에 비해 크다. 러프 보정 처리로 최종적으로 얻어지는 제2 어긋남량 T2는, 러프 판정 기준값 이하, 즉 엄밀 판정 기준값의 2∼3배 이하로까지 된다. 엄밀 보정 처리로 최종적으로 얻어지는 제3 어긋남량 T3은, 엄밀 판정 기준값 이하로 억제되어 있다. 따라서, 제1∼제3 어긋남량은, T3≫T2>T1로 된다.
본 발명의 제1 실시예에 따른 마스크 패턴 보정 방법에서는, 러프 보정 처리로 얻어진 러프 보정 마스크 패턴 데이터를 초기값으로 하여, 엄밀 보정 처리를 행한다. 따라서, 보정 처리 시간은, 러프 보정 처리 시간과 엄밀 보정 처리 시간과의 합으로 된다. 상술한 바와 같이, 러프 보정 처리 시간은 엄밀 보정 처리 시간의 10분의 1 이하로 짧다. 한편, 러프 보정 처리는, 엄밀 보정 처리에 비해 보정 정밀도가 뒤떨어진다. 러프 판정 기준값을, 허용 치수 오차인 엄밀 판정 기준값으로 설정하면, 러프 보정 처리의 반복 횟수가 증가되어 장시간을 필요로 하게 된다. 반대로, 러프 판정 기준값을 너무 느슨하게 하면, 이어서 행하는 엄밀 보정 처리의 시간 단축을 실현할 수 없다. 이 때문에, 러프 판정 기준값은, 엄밀 판정 기준값보다 수배 정도 크게 설정한다. 또한, 러프 판정 기준값은, 제2 어긋남량이 러프 판정 기준값으로 되는 러프 보정 마스크 패턴을 초기값으로 하여 행하는 경우의 엄밀 보정 처리의 반복 횟수가, 엄밀 보정 처리 단독 사용에서의 반복 횟수보다 적어지도록 설정한다. 예를 들면, 엄밀 보정 처리 단독으로 OPC를 행하는 경우, 반복 횟수는 10∼20회이다. 러프 판정 기준값을 엄밀 판정 기준값의 2∼3배로 설정하면, 러프 보정 처리 및 엄밀 보정 처리의 반복 횟수는, 각각 10회 이내 및 1∼2회로 된다. 따라서, 전체 보정 처리 시간은, 엄밀 보정 처리 단독인 경우와 비교하여 10분의 1 이하로 된다.
본 발명의 제1 실시예에서는, 러프 보정 처리로 얻어진 러프 보정 마스크 패턴 데이터를 초기값으로 하여, 엄밀 보정 처리를 행하기 때문에, 높은 보정 정밀도를 얻는 데 필요한 처리 시간을 단축하는 것이 가능해진다.
본 발명의 제1 실시예에 따른 마스크 패턴 형성 방법에 대하여, 도 7a∼도 7c에 도시한 단면 공정도에 따라 설명한다.
(a) 우선, 도 1에 도시한 전자 빔 묘화 장치(18)에, 마스크 블랭크(4)를 장착한다. 도 7a에 도시한 바와 같이, 마스크 블랭크(4)는, 투명 기판(51)에 퇴적된 차광막(52) 상에 레지스트막(53)이 도포되어 있다.
(b) 도 7b에 도시한 바와 같이, 패턴 보정 시스템(10)으로 보정된 보정 마스크 패턴 데이터가 레지스트막(53)에 전사되어, 레지스트 마스크(53a∼53c)가 형성된다.
(c) 전사된 레지스트 마스크(53a∼53c)를 마스크로 하여 차광막(52)이 반응성 이온 에칭 등에 의해 에칭되어, 도 7c에 도시한 바와 같이, 차광부(52a∼52c)가 형성된다.
이와 같이 하여, 본 발명의 제1 실시예에 따른 보정 마스크 패턴으로 이루어지는 회로 패턴을 갖는 포토마스크(5)가 제작된다.
이와 같이 하여 제작된 포토마스크(5)를 이용한 반도체 디바이스의 제조 방법을 설명한다.
(a) 우선, 도 3에 도시한 노광 장치의 마스크 스테이지(24)에 포토마스크(5)를 장착한다. 도 8a에 도시한 바와 같이, 레지스트(55)를 도포한 웨이퍼(6)를 준비하여, 웨이퍼 스테이지(26) 상에 장착한다.
(b) 노광에 의해 레지스트(55) 상에, 도 8b에 도시한 바와 같이, 포토마스크(5)의 회로 패턴이 전사되어, 레지스트 패턴(55a, 55b, 55c, …)이 형성된다.
(c) 전사된 레지스트 패턴(55a, 55b, 55c, …)을 마스크로 하여, 예를 들면 이온 주입(I/I)법을 이용하여 웨이퍼(6)의 표면 영역에 선택적으로 불순물 첨가층(56a, 56b, 56c, 56d, …)을 형성한다. 여기서, 반도체 디바이스의 프로세스로서, I/I법에 의한 불순물 첨가를 예로 들어 설명하였지만, 불순물 첨가법으로서는, 불순물 확산법 등을 적용할 수 있다. 또한, 다른 프로세스, 예를 들면, 웨이퍼나 웨이퍼 표면에 형성된 기초층 등의 에칭, 금속막 등의 증착, 금속막이나 절연막 등의 스퍼터 등도 적용할 수 있는 것은 물론이다.
본 발명의 제1 실시예에 따른 포토마스크를 이용하여 가공되는 회로 패턴은,원하는 설계 패턴 형상을 보다 충실하게 반영하게 된다.
<제2 실시예>
본 발명의 제2 실시예에서는, 마스크 패턴의 보정 방법의 러프 보정 처리가 상기한 제1 실시예와 다르다. 제1 실시예의 마스크 패턴의 보정 방법에서는, 러프 보정 처리 및 엄밀 보정 처리에 모두 모델 베이스 보정 방법을 이용한 것이었다. 제2 실시예의 보정 방법에서는, 우선 룰 베이스 보정 방법을 이용하여 러프 보정 처리를 행하고, 그 보정 종료 후, 다시 모델 베이스 보정 방법을 이용하여 엄밀 보정 처리를 행한다.
본 발명의 제2 실시예에 따른 마스크 패턴의 보정 방법의 알고리즘을 도 9에 도시한 흐름도 및 도 10a∼도 10d, 도 11을 이용하여 설명한다.
(a) 우선, 도 9의 단계 S141에서, 도 10a에 도시한 바와 같은 설계 마스크 패턴(81, 85)을 입력한다. 단계 S142에서, 설계 마스크 패턴(81, 85)의 주변을 따라, 평가점 Q1, Q2, …, Q5, …, 및 P1, P2, …, P5, …을 배치한다. 또한, 단계 S143에서, 조그 및 세리프의 발생 위치를 정의하기 위해 설계 마스크 패턴(81, 85)의 엣지 선분 E1, E2, …, E5, …, 및 F1, F2, …, F5, …을 분할한다.
(b) 다음으로, 룰 베이스 보정 방법에 의해 러프 보정 처리를 행한다. 우선, 단계 S144에서, 도 10b에 도시한 바와 같이, 설계 마스크 패턴(81, 85)의 라인 폭 W1, W2, 및 스페이스 폭 S1을 조사한다. 단계 S145에서, 설계 마스크 패턴(81, 85)의 선단부에 부가할 세리프의 사이즈를 도 11에 도시한 바와 같은 룰 테이블로부터 선택한다. 예를 들면, 설계 마스크 패턴(81, 85)의 라인 폭을 모두 0.18㎛,스페이스 폭 S1을 0.3㎛로 하면, 세리프의 사이즈는 (X3, Y3)으로 된다. 따라서, 설계 마스크 패턴(81, 85)의 엣지 선분 E1, E2, E3, 및 F1, F2, F3에서, 도 10c에 도시한 바와 같이, 조그(82a, 82b, 86a, 86b)를 갖는 세리프(82, 86)가 부가된다.
(c) 그 후, 룰 베이스 보정 방법에 의해 얻어진 러프 보정 마스크 패턴을 초기값으로 하여, 엄밀 모델을 이용한 모델 베이스 보정 방법으로 엄밀 보정 처리를 행한다. 단계 S146에서, 각 평가점 Q1, Q2, …, Q5, …, 및 P1, P2, …, P5, …에서의 광 강도의 시뮬레이션을 행하여, 도 10c에 도시한 바와 같이, 설계 마스크 패턴(81, 85)의 선단부의 엣지 선분 E1, F1의 위치로부터 예측 전사 패턴(92, 96)의 선단부까지의 제4 어긋남량 T4, T5를 계산한다. 단계 S147에서, 제4 어긋남량 T4, T5를 전사 패턴의 근접 효과 허용 치수 오차인 엄밀 판정 기준값과 비교한다. 제4 어긋남량 T4, T5가 엄밀 판정 기준값보다 큰 경우, 단계 S148에서, 제4 어긋남량 T4, T5에 따라 마스크 패턴의 엄밀 보정량을 구하고, 단계 S149에서, 세리프(82, 86)의 엣지를 이동하여, 마스크 패턴을 변형한다. 설계 마스크 패턴 데이터(31)의 선단부에 새로운 보정 세리프가 부가된다. 다시 단계 S146으로 되돌아가, 변형 후의 마스크 패턴에 대하여 시뮬레이션을 행하여, 단계 S147에서, 새롭게 산출된 예측 전사 패턴까지의 어긋남량을 평가한다. 평가한 어긋남량이 엄밀 판정 기준값보다 큰 경우에는, 평가한 어긋남량을 기초로 엄밀 보정 처리를 반복한다. 어긋남량이 엄밀 판정 기준값 이하로 될 때까지 반복한다. 그 결과, 도 10d에 도시한 바와 같이, 설계 마스크 패턴 데이터의 선단부와 예측 전사 패턴(93, 97)의 선단부까지의 제5 어긋남량 T6, T7이 엄밀 보정 기준값 이하가 되도록, 조그(83a, 83b, 87a,87b)를 갖는 세리프(83, 87)가 부가된다.
이와 같이, 본 발명의 제2 실시예에서는, 룰 베이스 보정 방법에 의한 러프 보정 처리로 얻어진 러프 보정 마스크 패턴 데이터를 초기값으로 하여, 엄밀 보정 처리를 행하기 때문에, 높은 보정 정밀도를 얻는 데 필요한 처리 시간을 단축하는 것이 가능해진다.
<그 밖의 실시예>
본 발명의 제1 및 제2 실시예에서는, 엄밀 모델의 결상식은 스칼라 계산으로 나타냈다. 예를 들면, 레지스트막 내의 깊이 방향의 광 강도 분포를 구하는 모델이나, 벡터 결상 계산을 사용하는 모델을 사용하여 시뮬레이션을 행함으로써, 더욱 엄밀한 보정 마스크 패턴을 얻을 수 있다.
또한, 마스크 패턴의 묘화 장치는, 전자 빔 묘화 장치를 예로 들어 설명하였지만, X선 묘화 장치, 혹은 단파장의 엑시머 레이저 묘화 장치 등이어도 되는 것은 물론이다.
당분야의 업자라면 본 발명의 첨부된 특허 청구 범위 및 그 등가물들에 의해 정의된 바와 같은 일반적인 발명적 개념의 정신 또는 범위로부터 벗어나지 않고 다양한 부가적인 장점 및 변경들을 용이하게 생성할 수 있다.
본 발명에 따르면, 레지스트막 내의 깊이 방향의 광 강도 분포를 구하는 모델이나, 벡터 결상 계산을 사용하는 모델을 사용하여 시뮬레이션을 행함으로써, 더욱 엄밀한 보정 마스크 패턴을 얻을 수 있다.

Claims (19)

  1. 설계 마스크 패턴을 준비하는 공정과,
    러프 보정 처리를 적용하여 상기 설계 마스크 패턴으로부터 러프 보정 마스크 패턴을 취득하는 공정과,
    노광 장치의 전사 상을 시뮬레이팅하는 엄밀 모델을 이용한 모델 베이스 보정 방법에 의한 엄밀 보정 처리를 적용하여 상기 러프 보정 마스크 패턴으로부터 엄밀 보정 마스크 패턴을 취득하는 공정
    을 포함하는 마스크 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 러프 보정 처리는,
    상기 설계 마스크 패턴의 주변에 평가점을 배치하고, 상기 설계 마스크 패턴의 엣지 선분을 분할하는 공정과,
    상기 노광 장치의 전사 상을 근사 시뮬레이팅하는 러프 모델을 이용한 모델 베이스 보정 방법에 의해, 상기 평가점에서 상기 설계 마스크 패턴의 예측 전사 패턴을 시뮬레이팅하여, 상기 설계 마스크 패턴으로부터의 상기 설계 마스크 패턴의 예측 전사 패턴의 제1 어긋남량을 평가하는 공정과,
    상기 제1 어긋남량이 러프 판정 기준값보다 큰 경우에는, 상기 제1 어긋남량에 따라 상기 설계 마스크 패턴을 변형하고, 상기 예측 전사 패턴을 시뮬레이팅하는 공정으로 되돌아가, 상기 평가점에서 상기 러프 모델을 이용하여, 상기 설계 마스크 패턴을 변형한 마스크 패턴의 새로운 예측 전사 패턴을 시뮬레이팅하여, 다시 상기 설계 마스크 패턴으로부터의 상기 새로운 예측 전사 패턴의 제2 어긋남량을 평가하는 루프 처리를, 상기 제2 어긋남량이 상기 러프 판정 기준값 이하로 될 때까지 반복하는 공정
    을 포함하는 마스크 패턴 형성 방법.
  3. 제2항에 있어서,
    상기 러프 판정 기준값이, 반도체 디바이스 성능에 대하여 허용되는 완성 패턴 치수의 변동의 최대값과 설계 패턴과의 치수차인 허용 치수 오차 중에서, 광 근접 효과에 기인하여 발생하는 근접 효과 허용 치수 오차보다 큰 마스크 패턴 형성 방법.
  4. 제1항에 있어서,
    상기 러프 보정 처리는, 상기 설계 마스크 패턴의 엣지 선분의 분할을 행하고, 상기 설계 마스크 패턴의 라인 폭과 스페이스 폭에 의해 정해진 룰에 따라 상기 엣지 선분을 이동하여 상기 설계 마스크 패턴을 변형하는 룰 베이스 보정 방법에 의한 마스크 패턴 형성 방법.
  5. 제1항에 있어서,
    상기 엄밀 보정 처리는,
    상기 설계 마스크 패턴의 주변에 평가점을 배치하고, 상기 설계 마스크 패턴의 엣지 선분을 분할하는 공정과,
    상기 평가점에서 상기 엄밀 모델을 이용하여 상기 러프 보정 마스크 패턴의 예측 전사 패턴을 시뮬레이팅하여, 상기 설계 마스크 패턴으로부터의 상기 러프 보정 마스크 패턴의 예측 전사 패턴의 제3 어긋남량을 평가하는 공정과,
    상기 제3 어긋남량이 엄밀 판정 기준값보다 큰 경우에는, 상기 제3 어긋남량에 따라 상기 러프 보정 마스크 패턴을 변형하는 공정과,
    상기 평가점에서 상기 엄밀 모델을 이용하여, 상기 러프 보정 마스크 패턴을 변형한 마스크 패턴의 새로운 예측 전사 패턴을 시뮬레이팅하여, 상기 설계 마스크 패턴으로부터의 상기 새로운 예측 전사의 새로운 제3 어긋남량을 평가하는 루프 처리를, 상기 새로운 제3 어긋남량이 상기 엄밀 판정 기준값 이하로 될 때까지 반복하는 공정
    을 포함하는 마스크 패턴 형성 방법.
  6. 제5항에 있어서,
    상기 엄밀 판정 기준값이, 반도체 디바이스 성능에 대하여 허용되는 완성 패턴 치수의 변동의 최대값과 설계 패턴과의 치수차인 허용 치수 오차 중에서, 광 근접 효과에 기인하여 발생하는 근접 효과 허용 치수 오차인 마스크 패턴 형성 방법.
  7. 입력된 설계 마스크 패턴의 주변에 평가점을 배치하고, 상기 설계 마스크 패턴의 엣지 선분을 분할하는 기능과,
    노광 장치의 전사 상을 근사 시뮬레이팅하는 러프 모델을 이용한 모델 베이스 보정 방법에 의해, 상기 평가점에서 상기 설계 마스크 패턴의 예측 전사 패턴을 시뮬레이팅하여, 상기 설계 마스크 패턴으로부터의 상기 설계 마스크 패턴의 예측 전사 패턴의 제1 어긋남량을 평가하는 기능과,
    상기 제1 어긋남량이 러프 판정 기준값보다 큰 경우에는, 상기 제1 어긋남량에 따라 마스크 패턴을 변형하고, 상기 평가점에서 상기 러프 모델을 이용하여 상기 변형한 마스크 패턴의 새로운 예측 전사 패턴을 시뮬레이팅하여, 상기 설계 마스크 패턴으로부터의 상기 새로운 예측 전사 패턴의 제2 어긋남량을 평가하는 루프 처리를, 상기 제2 어긋남량이 상기 러프 판정 기준값 이하로 될 때까지 반복하여, 러프 보정 마스크 패턴을 취득하는 기능과,
    상기 평가점에서 엄밀 모델을 이용하여 상기 러프 보정 마스크 패턴의 예측 전사 패턴을 시뮬레이팅하여, 상기 설계 마스크 패턴으로부터의 상기 러프 보정 마스크 패턴의 예측 전사 패턴의 제3 어긋남량을 평가하는 기능과,
    상기 제3 어긋남량이 엄밀 판정 기준값보다 큰 경우에는, 상기 제3 어긋남량에 따라 상기 러프 보정 마스크 패턴을 변형하고, 상기 평가점에서 상기 엄밀 모델을 이용하여 상기 러프 보정 마스크 패턴을 변형한 마스크 패턴의 예측 전사 패턴을 시뮬레이팅하여, 상기 설계 마스크 패턴으로부터의 상기 변형 마스크 패턴의 예측 전사 패턴의 새로운 제3 어긋남량을 평가하는 루프 처리를, 상기 새로운 제3 어긋남량이 상기 엄밀 판정 기준값 이하로 될 때까지 반복하여, 엄밀 보정 마스크 패턴을 취득하는 기능
    을 컴퓨터에 실행시키도록 구성된 컴퓨터 프로그램.
  8. 마스크 블랭크를 묘화 장치에 장착하는 공정과,
    설계 마스크 패턴을 준비하는 공정과,
    러프 보정 처리를 적용하여 상기 설계 마스크 패턴으로부터 러프 보정 마스크 패턴을 취득하는 공정과,
    노광 장치의 전사 상을 시뮬레이팅하는 엄밀 모델을 이용한 모델 베이스 보정 방법에 의한 엄밀 보정 처리를 적용하여 상기 러프 보정 마스크 패턴으로부터 엄밀 보정 마스크 패턴을 취득하는 공정과,
    상기 엄밀 보정 마스크 패턴을 상기 묘화 장치에 출력하여, 상기 마스크 블랭크에 전사하는 공정
    을 포함하는 포토마스크 작성 방법.
  9. 제8항에 있어서,
    상기 러프 보정 처리는,
    상기 설계 마스크 패턴의 주변에 평가점을 배치하고, 상기 설계 마스크 패턴의 엣지 선분을 분할하는 공정과,
    상기 노광 장치의 전사 상을 근사 시뮬레이팅하는 러프 모델을 이용한 모델베이스 보정 방법에 의해, 상기 평가점에서 상기 설계 마스크 패턴의 예측 전사 패턴을 시뮬레이팅하여, 상기 설계 마스크 패턴으로부터의 상기 설계 마스크 패턴의 예측 전사 패턴의 제1 어긋남량을 평가하는 공정과,
    상기 제1 어긋남량이 러프 판정 기준값보다 큰 경우에는, 상기 제1 어긋남량에 따라 상기 설계 마스크 패턴을 변형하고, 상기 예측 전사 패턴을 시뮬레이팅하는 공정으로 되돌아가, 상기 평가점에서 상기 러프 모델을 이용하여 상기 설계 마스크 패턴을 변형한 마스크 패턴의 새로운 예측 전사 패턴을 시뮬레이팅하여, 상기 설계 마스크 패턴으로부터의 상기 새로운 예측 전사 패턴의 제2 어긋남량을 평가하는 루프 처리를, 상기 제2 어긋남량이 상기 러프 판정 기준값 이하로 될 때까지 반복하는 공정
    을 포함하는 포토마스크 작성 방법.
  10. 제9항에 있어서,
    상기 러프 판정 기준값이, 반도체 디바이스 성능에 대하여 허용되는 완성 패턴 치수의 변동의 최대값과 설계 패턴과의 치수차인 허용 치수 오차 중에서, 광 근접 효과에 기인하여 발생하는 근접 효과 허용 치수 오차보다 큰 포토마스크 작성 방법.
  11. 제8항에 있어서,
    상기 러프 보정 처리는, 상기 설계 마스크 패턴의 엣지 선분의 분할을 행하고, 상기 설계 마스크 패턴의 라인 폭과 스페이스 폭에 의해 정해진 룰에 따라 상기 설계 마스크 패턴을 변형하는 룰 베이스 보정 방법에 의한 포토마스크 작성 방법.
  12. 제8항에 있어서,
    상기 엄밀 보정 처리는,
    상기 설계 마스크 패턴의 주변에 평가점을 배치하고, 상기 설계 마스크 패턴의 엣지 선분의 분할을 행하는 공정과,
    상기 평가점에서 상기 엄밀 모델을 이용하여 상기 러프 보정 마스크 패턴의 예측 전사 패턴을 시뮬레이팅하여, 상기 설계 마스크 패턴으로부터의 상기 러프 보정 마스크 패턴의 예측 전사 패턴의 제3 어긋남량을 평가하는 공정과,
    상기 제3 어긋남량이 엄밀 판정 기준값보다 큰 경우에는, 상기 제3 어긋남량에 따라 상기 러프 보정 마스크 패턴을 변형하고, 상기 평가점에서 상기 엄밀 모델을 이용하여 상기 러프 보정 마스크 패턴을 변형한 마스크 패턴의 예측 전사 패턴을 시뮬레이팅하여, 상기 설계 마스크 패턴으로부터의 상기 러프 보정 마스크 패턴을 변형한 마스크 패턴의 예측 전사 패턴의 새로운 제3 어긋남량을 평가하는 루프 처리를, 상기 새로운 제3 어긋남량이 상기 엄밀 판정 기준값 이하로 될 때까지 반복하는 공정
    을 포함하는 포토마스크 작성 방법.
  13. 제12항에 있어서,
    상기 엄밀 판정 기준값이, 반도체 디바이스 성능에 대하여 허용되는 완성 패턴 치수의 변동의 최대값과 설계 패턴과의 치수차인 허용 치수 오차 중에서, 광 근접 효과에 기인하여 발생하는 근접 효과 허용 치수 오차인 포토마스크 작성 방법.
  14. 러프 보정 처리를 적용하여 설계 마스크 패턴으로부터 러프 보정 마스크 패턴을 취득하고, 상기 노광 장치의 전사 상을 시뮬레이팅하는 엄밀 모델을 이용한 모델 베이스 보정 방법에 의한 엄밀 보정 처리를 적용하여 상기 러프 보정 마스크 패턴으로부터 엄밀 보정 마스크 패턴을 취득하며, 상기 엄밀 보정 마스크 패턴을 상기 묘화 장치에 출력하여, 마스크 블랭크에 전사하여, 포토마스크를 제작하는 공정과,
    레지스트를 도포한 반도체 기판을 노광 장치에 장착하는 공정과,
    상기 포토마스크를 상기 반도체 기판에 투영하고, 상기 레지스트에 상기 포토마스크의 패턴을 전사하여, 레지스트 패턴을 형성하는 공정과,
    상기 레지스트 패턴을 마스크로 하여 상기 반도체 기판을 가공하는 공정
    을 포함하는 반도체 장치 제조 방법.
  15. 제14항에 있어서,
    상기 러프 보정 처리는,
    상기 설계 마스크 패턴의 주변에 평가점을 배치하고, 상기 설계 마스크 패턴의 엣지 선분을 분할하는 공정과,
    상기 노광 장치의 전사 상을 근사 시뮬레이팅하는 러프 모델을 이용한 모델 베이스 보정 방법에 의해, 상기 평가점에서 상기 설계 마스크 패턴의 예측 전사 패턴을 시뮬레이팅하여, 상기 설계 마스크 패턴으로부터의 상기 설계 마스크 패턴의 예측 전사 패턴의 제1 어긋남량을 평가하는 공정과,
    상기 제1 어긋남량이 러프 판정 기준값보다 큰 경우에는, 상기 제1 어긋남량에 따라 상기 설계 마스크 패턴을 변형하고, 상기 예측 전사 패턴을 시뮬레이팅하는 공정으로 되돌아가, 상기 평가점에서 상기 러프 모델을 이용하여 상기 설계 마스크 패턴을 변형한 마스크 패턴의 새로운 예측 전사 패턴을 시뮬레이팅하여, 상기 설계 마스크 패턴으로부터의 상기 새로운 예측 전사 패턴의 제2 어긋남량을 평가하는 루프 처리를, 상기 제2 어긋남량이 상기 러프 판정 기준값 이하로 될 때까지 반복하는 공정
    을 포함하는 반도체 장치 제조 방법.
  16. 제15항에 있어서,
    상기 러프 판정 기준값이, 반도체 디바이스 성능에 대하여 허용되는 완성 패턴 치수의 변동의 최대값과 설계 패턴과의 치수차인 허용 치수 오차 중에서, 광 근접 효과에 기인하여 발생하는 근접 효과 허용 치수 오차보다 큰 반도체 장치 제조 방법.
  17. 제14항에 있어서,
    상기 러프 보정 처리는, 상기 설계 마스크 패턴의 엣지 선분의 분할을 행하고, 상기 설계 마스크 패턴의 라인 폭과 스페이스 폭에 의해 정해진 룰에 따라 상기 설계 마스크 패턴을 변형하는 룰 페이스 보정 방법에 의한 반도체 장치 제조 방법.
  18. 제14항에 있어서,
    상기 엄밀 보정 처리는,
    상기 설계 마스크 패턴의 주변에 평가점을 배치하고, 상기 설계 마스크 패턴의 엣지 선분을 분할하는 공정과,
    상기 평가점에서 상기 엄밀 모델을 이용하여 상기 러프 보정 마스크 패턴의 예측 전사 패턴을 시뮬레이팅하여, 상기 설계 마스크 패턴으로부터의 상기 러프 보정 마스크 패턴의 예측 전사 패턴의 제3 어긋남량을 평가하는 공정과,
    상기 제3 어긋남량이 엄밀 판정 기준값보다 큰 경우에는, 상기 제3 어긋남량에 따라 상기 러프 보정 마스크 패턴을 변형하여, 변형 마스크 패턴을 취득하는 공정과,
    상기 제3 어긋남량이 엄밀 판정 기준값보다 큰 경우에는, 상기 제3 어긋남량에 따라 상기 러프 보정 마스크 패턴을 변형하고, 상기 평가점에서 상기 엄밀 모델을 이용하여 상기 러프 보정 마스크 패턴을 변형한 마스크 패턴의 예측 전사 패턴을 시뮬레이팅하여, 상기 설계 마스크 패턴으로부터의 상기 러프 보정 마스크 패턴을 변형한 마스크 패턴의 예측 전사 패턴의 새로운 제3 어긋남량을 평가하는 처리를, 상기 새로운 제3 어긋남량이 상기 엄밀 판정 기준값 이하로 될 때까지 반복하는 공정
    을 포함하는 반도체 장치 제조 방법.
  19. 제18항에 있어서,
    상기 엄밀 판정 기준값이, 반도체 디바이스 성능에 대하여 허용되는 완성 패턴 치수의 변동의 최대값과 설계 패턴과의 치수차인 허용 치수 오차 중에서, 광 근접 효과에 기인하여 발생하는 근접 효과 허용 치수 오차인 반도체 장치 제조 방법.
KR10-2002-0076135A 2001-12-04 2002-12-03 마스크 패턴 형성 방법, 마스크 패턴 형성 프로그램을 기록한 기록 매체, 포토마스크 작성 방법 및 반도체 장치의 제조 방법 KR100507249B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001370365A JP3592666B2 (ja) 2001-12-04 2001-12-04 露光用マスクパターンの補正方法、プログラム、マスクパターン形成方法、及び半導体装置の製造方法
JPJP-P-2001-00370365 2001-12-04

Publications (2)

Publication Number Publication Date
KR20030045632A true KR20030045632A (ko) 2003-06-11
KR100507249B1 KR100507249B1 (ko) 2005-08-11

Family

ID=19179604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0076135A KR100507249B1 (ko) 2001-12-04 2002-12-03 마스크 패턴 형성 방법, 마스크 패턴 형성 프로그램을 기록한 기록 매체, 포토마스크 작성 방법 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US7353145B2 (ko)
JP (1) JP3592666B2 (ko)
KR (1) KR100507249B1 (ko)
CN (1) CN1212644C (ko)
TW (1) TW567396B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100629292B1 (ko) * 2003-08-28 2006-09-28 가부시끼가이샤 도시바 프로세스 근접 효과의 예측 모델의 작성 방법, 공정의관리 방법, 반도체 장치의 제조 방법 및 포토마스크의제조 방법
KR100674964B1 (ko) * 2005-03-14 2007-01-26 삼성전자주식회사 포토마스크 교정 방법 및 시스템 장치

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4152647B2 (ja) * 2002-03-06 2008-09-17 富士通株式会社 近接効果補正方法及びプログラム
US7594199B2 (en) * 2003-01-14 2009-09-22 Asml Masktools B.V. Method of optical proximity correction design for contact hole mask
US7698665B2 (en) * 2003-04-06 2010-04-13 Luminescent Technologies, Inc. Systems, masks, and methods for manufacturable masks using a functional representation of polygon pattern
US7124394B1 (en) * 2003-04-06 2006-10-17 Luminescent Technologies, Inc. Method for time-evolving rectilinear contours representing photo masks
US7480889B2 (en) * 2003-04-06 2009-01-20 Luminescent Technologies, Inc. Optimized photomasks for photolithography
US6948254B2 (en) * 2003-10-27 2005-09-27 Micronic Laser Systems Ab Method for calibration of a metrology stage
TWI377438B (en) * 2003-10-31 2012-11-21 Asml Masktools Bv Feature optimization using enhanced interference mapping lithography
US7127699B2 (en) * 2003-12-16 2006-10-24 International Business Machines Corporation Method for optimizing a number of kernels used in a sum of coherent sources for optical proximity correction in an optical microlithography process
JP4247104B2 (ja) 2003-12-18 2009-04-02 株式会社東芝 パターン検証方法、パターン検証システム
SG125970A1 (en) * 2003-12-19 2006-10-30 Asml Masktools Bv Feature optimization using interference mapping lithography
US7404164B2 (en) * 2004-02-04 2008-07-22 International Business Machines Corporation IC design modeling allowing dimension-dependent rule checking
JP2005227666A (ja) 2004-02-16 2005-08-25 Toshiba Corp マスクデータ補正方法と半導体装置の製造方法
US7251806B2 (en) * 2004-04-09 2007-07-31 Synopsys, Inc. Model-based two-dimensional interpretation filtering
US7500218B2 (en) * 2004-08-17 2009-03-03 Asml Netherlands B.V. Lithographic apparatus, method, and computer program product for generating a mask pattern and device manufacturing method using same
US7331033B2 (en) * 2004-08-27 2008-02-12 Applied Materials, Israel, Ltd. Simulation of aerial images
US7263684B2 (en) * 2004-12-06 2007-08-28 Texas Instruments Incorporated Correcting a mask pattern by selectively updating the positions of specific segments
US7313780B2 (en) * 2005-03-10 2007-12-25 Chartered Semiconductor Manufacturing Ltd. System and method for designing semiconductor photomasks
CN104882442B (zh) 2005-04-26 2018-09-11 瑞萨电子株式会社 半导体装置及其制造方法和半导体制造用掩模、光接近处理方法
US20060271443A1 (en) * 2005-05-27 2006-11-30 Cahalane Daniel J System and method for automatically generating and/or processing a photomask order using a script profiler
TWI398721B (zh) * 2005-09-13 2013-06-11 Luminescent Technologies Inc 微影系統，遮罩及方法
KR100642417B1 (ko) * 2005-09-20 2006-11-03 주식회사 하이닉스반도체 레이어 대 레이어 검사방법을 이용한 광학근접보정검증방법
WO2007041600A2 (en) * 2005-10-03 2007-04-12 Luminescent Technologies, Inc. Mask-pattern determination using topology types
WO2007041602A2 (en) * 2005-10-03 2007-04-12 Luminescent Technologies, Inc. Lithography verification using guard bands
WO2007041701A2 (en) * 2005-10-04 2007-04-12 Luminescent Technologies, Inc. Mask-patterns including intentional breaks
WO2007044557A2 (en) 2005-10-06 2007-04-19 Luminescent Technologies, Inc. System, masks, and methods for photomasks optimized with approximate and accurate merit functions
WO2007048442A1 (en) * 2005-10-28 2007-05-03 Freescale Semiconductor, Inc. Method for forming a semiconductor device using optical proximity correction for the optical lithography
WO2007058240A1 (ja) * 2005-11-16 2007-05-24 Nikon Corporation 基板処理方法、フォトマスクの製造方法及びフォトマスク、並びにデバイス製造方法
KR100706813B1 (ko) 2006-02-13 2007-04-12 삼성전자주식회사 반도체 장치의 패턴 배치 방법
JP4819540B2 (ja) * 2006-03-20 2011-11-24 富士通セミコンダクター株式会社 回路パターンデータ補正方法及び半導体装置の製造方法
US7546573B1 (en) * 2006-06-06 2009-06-09 Kla-Tencor Corporation Semiconductor device pattern generation
KR100735535B1 (ko) 2006-07-10 2007-07-04 삼성전자주식회사 마스크 제작 방법
JP5235322B2 (ja) * 2006-07-12 2013-07-10 キヤノン株式会社 原版データ作成方法及び原版データ作成プログラム
JP4675854B2 (ja) * 2006-07-25 2011-04-27 株式会社東芝 パターン評価方法と評価装置及びパターン評価プログラム
WO2008020265A1 (en) * 2006-08-16 2008-02-21 Koninklijke Philips Electronics N.V. Method and apparatus for designing an integrated circuit
JP4956365B2 (ja) * 2006-10-20 2012-06-20 株式会社東芝 設計レイアウト作成方法、半導体装置の製造方法、及びコンピュータ読み取り可能な媒体
US8230379B2 (en) * 2006-10-20 2012-07-24 Kabushiki Kaisha Toshiba Layout generating method for semiconductor integrated circuits
US8335369B2 (en) * 2007-02-28 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Mask defect analysis
JP4538021B2 (ja) * 2007-05-31 2010-09-08 株式会社東芝 光近接効果の補正方法
US7818710B2 (en) * 2007-07-03 2010-10-19 Micron Technology, Inc. Method and system for lithographic simulation and verification
JP4484909B2 (ja) * 2007-07-24 2010-06-16 キヤノン株式会社 原版データ作成方法、原版作成方法、露光方法および原版データ作成プログラム
US20090060317A1 (en) * 2007-08-31 2009-03-05 William Volk Mask defect repair through wafer plane modeling
US8028252B2 (en) * 2007-09-14 2011-09-27 Luminescent Technologies Inc. Technique for determining mask patterns and write patterns
CN101458719B (zh) * 2007-12-13 2010-12-22 中芯国际集成电路制造(上海)有限公司 校验光学邻近修正方法
JP4594994B2 (ja) * 2008-03-24 2010-12-08 株式会社東芝 マスクパターンデータ生成方法、マスクの製造方法、半導体装置の製造方法及びパターンデータ生成プログラム
JP4693869B2 (ja) * 2008-06-02 2011-06-01 株式会社東芝 パターン検証方法、パターン検証システム、マスクの製造方法、半導体装置の製造方法
JP4921536B2 (ja) * 2009-10-26 2012-04-25 キヤノン株式会社 プログラム及び算出方法
US8797721B2 (en) 2010-02-02 2014-08-05 Apple Inc. Portable electronic device housing with outer glass surfaces
CN102385242A (zh) * 2010-09-01 2012-03-21 无锡华润上华半导体有限公司 掩膜版制作方法及系统
CN102478761B (zh) * 2010-11-25 2014-01-22 无锡华润上华半导体有限公司 掩膜版制作方法及系统
US8885917B2 (en) * 2011-12-27 2014-11-11 United Microelectronics Corp. Mask pattern and correcting method thereof
US8745550B2 (en) * 2012-07-09 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fracture aware OPC
US8806391B2 (en) * 2012-07-31 2014-08-12 United Microelectronics Corp. Method of optical proximity correction according to complexity of mask pattern
KR101757777B1 (ko) * 2013-02-22 2017-07-14 에이에스엠엘 네델란즈 비.브이. 3­차원 패터닝 디바이스에 대한 리소그래피 모델
US9412673B2 (en) * 2013-08-23 2016-08-09 Kla-Tencor Corporation Multi-model metrology
US9330225B2 (en) 2014-06-05 2016-05-03 International Business Machines Corporation Photomask error correction
CN113109991A (zh) * 2020-01-09 2021-07-13 中芯国际集成电路制造(上海)有限公司 目标版图的修正方法及掩膜版版图的形成方法
CN113391516B (zh) * 2020-03-13 2022-03-04 长鑫存储技术有限公司 一种光学临近效应修正方法、装置、设备及介质
JP7309639B2 (ja) * 2020-03-13 2023-07-18 キオクシア株式会社 半導体装置製造システム、半導体装置製造プログラム、及び半導体装置の製造方法
EP4162322A1 (en) * 2020-06-03 2023-04-12 ASML Netherlands B.V. Systems, products, and methods for generating patterning devices and patterns therefor
CN114200768B (zh) * 2021-12-23 2023-05-26 中国科学院光电技术研究所 基于水平集算法的超分辨光刻逆向光学邻近效应修正方法
CN117434785B (zh) * 2023-12-21 2024-03-01 华芯程(杭州)科技有限公司 一种掩膜图案校正方法、装置、电子设备和可读存储介质

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3409493B2 (ja) * 1995-03-13 2003-05-26 ソニー株式会社 マスクパターンの補正方法および補正装置
KR0172558B1 (ko) 1995-03-22 1999-03-20 김주용 노광 마스크의 제조방법
KR100253580B1 (ko) * 1996-10-02 2000-04-15 김영환 스티칭 노광 공정에 사용되는 마스크
JP3551660B2 (ja) 1996-10-29 2004-08-11 ソニー株式会社 露光パターンの補正方法および露光パターンの補正装置および露光方法
JPH1174190A (ja) * 1997-07-01 1999-03-16 Canon Inc Ｘ線露光装置
JP3954216B2 (ja) * 1997-09-30 2007-08-08 株式会社東芝 マスクデータ設計方法
US6243855B1 (en) * 1997-09-30 2001-06-05 Kabushiki Kaisha Toshiba Mask data design method
JP4160203B2 (ja) * 1998-07-23 2008-10-01 株式会社東芝 マスクパターン補正方法及びマスクパターン補正プログラムを記録した記録媒体
AU5261200A (en) * 1999-05-20 2000-12-12 Micronic Laser Systems Ab A method for error reduction in lithography
JP4226729B2 (ja) * 1999-06-30 2009-02-18 株式会社東芝 マスクパターンの補正方法
US6291113B1 (en) * 1999-10-21 2001-09-18 Advanced Micro Devices, Inc. Sidelobe suppressing phase shift mask and method
JP3327394B2 (ja) * 1999-10-25 2002-09-24 日本電気株式会社 光近接効果補正方法
US6421820B1 (en) * 1999-12-13 2002-07-16 Infineon Technologies Ag Semiconductor device fabrication using a photomask with assist features
JP3805936B2 (ja) * 1999-12-28 2006-08-09 株式会社東芝 マスクパターン補正方法及びマスクパターン作成システム
US6584609B1 (en) 2000-02-28 2003-06-24 Numerical Technologies, Inc. Method and apparatus for mixed-mode optical proximity correction
JP2002148779A (ja) * 2000-11-07 2002-05-22 Toshiba Corp マスクパターン補正方法、フォトマスク及びマスクパターン補正方法プログラムを格納したコンピュータ読み取り可能な記録媒体
JP4460794B2 (ja) * 2001-04-23 2010-05-12 株式会社東芝 露光マスクのパターン補正方法、パターン形成方法およびプログラム
US6785878B2 (en) * 2002-07-31 2004-08-31 Texas Instruments Incorporated Correcting a mask pattern using multiple correction grids

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100629292B1 (ko) * 2003-08-28 2006-09-28 가부시끼가이샤 도시바 프로세스 근접 효과의 예측 모델의 작성 방법, 공정의관리 방법, 반도체 장치의 제조 방법 및 포토마스크의제조 방법
KR100674964B1 (ko) * 2005-03-14 2007-01-26 삼성전자주식회사 포토마스크 교정 방법 및 시스템 장치

Also Published As

Publication number Publication date
JP2003167323A (ja) 2003-06-13
TW567396B (en) 2003-12-21
US7353145B2 (en) 2008-04-01
US20030140330A1 (en) 2003-07-24
CN1424743A (zh) 2003-06-18
TW200306456A (en) 2003-11-16
CN1212644C (zh) 2005-07-27
JP3592666B2 (ja) 2004-11-24
KR100507249B1 (ko) 2005-08-11

Similar Documents

Publication Publication Date Title
KR100507249B1 (ko) 마스크 패턴 형성 방법, 마스크 패턴 형성 프로그램을 기록한 기록 매체, 포토마스크 작성 방법 및 반도체 장치의 제조 방법
KR100719154B1 (ko) 콘택홀 마스크를 위한 광근접성보정설계 방법
US8849008B2 (en) Determining calibration parameters for a lithographic process
KR100423917B1 (ko) 마스크패턴의보정방법및보정장치
KR100824031B1 (ko) 캘리브레이션된 고유 분해 모델을 이용하여 노광 툴들의믹스/매치로 인한 모델 ｏｐｃ 편차를 예측하고최소화하는 방법
US7631287B2 (en) Calculating method, verification method, verification program and verification system for edge deviation quantity, and semiconductor device manufacturing method
JP5078543B2 (ja) 階層ｏｐｃのための局所的な色付け
KR100470375B1 (ko) 노광 마스크의 패턴 보정 방법, 패턴 형성 공정을포함하는 반도체 장치의 제조 방법 및 컴퓨터 판독 가능기록 매체
JPH08286358A (ja) 改善された光学的近接補正システム
JP4160203B2 (ja) マスクパターン補正方法及びマスクパターン補正プログラムを記録した記録媒体
JP2003525470A (ja) 混合モード光近接効果補正のための方法及び装置
JP2012501474A (ja) 可変整形ビームリソグラフィを用いたレチクルの光近接効果補正、設計、および製造のための方法
JP3805936B2 (ja) マスクパターン補正方法及びマスクパターン作成システム
KR101001219B1 (ko) 마스크 데이터의 생성방법, 마스크 제작방법, 노광방법, 디바이스 제조방법 및 기억매체
JP2009139632A (ja) マスクパターン補正方法及び露光用マスク
US20050148195A1 (en) Method for determining the construction of a mask for the micropatterning of semiconductor substrates by means of photolithography
JP5084217B2 (ja) 交互位相シフトマスク
JP4316026B2 (ja) マスクパターンの作製方法及びフォトマスク
US7930654B2 (en) System and method of correcting errors in SEM-measurements
JP2000039698A (ja) マスクパターン設計方法及びフォトマスク
JP2005316135A (ja) 設計パターン補正方法と設計パターン作成方法及びプロセス近接効果補正方法
EP4208754A1 (en) Optical proximity correction for free form shapes
JP3173025B2 (ja) 露光方法及び半導体素子の製造方法
JP2002357889A (ja) 位相シフトマスクの作製装置及び作製方法並びに位相シフトマスクを使用するパターン形成方法
WO2023066657A1 (en) Pattern matching method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee