KR100423917B1 - 마스크패턴의보정방법및보정장치 - Google Patents

마스크패턴의보정방법및보정장치 Download PDF

Info

Publication number
KR100423917B1
KR100423917B1 KR1019960006441A KR19960006441A KR100423917B1 KR 100423917 B1 KR100423917 B1 KR 100423917B1 KR 1019960006441 A KR1019960006441 A KR 1019960006441A KR 19960006441 A KR19960006441 A KR 19960006441A KR 100423917 B1 KR100423917 B1 KR 100423917B1
Authority
KR
South Korea
Prior art keywords
pattern
mask pattern
evaluation point
design pattern
evaluation
Prior art date
Application number
KR1019960006441A
Other languages
English (en)
Other versions
KR960035139A (ko
Inventor
게이스케 쓰다카
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR960035139A publication Critical patent/KR960035139A/ko
Application granted granted Critical
Publication of KR100423917B1 publication Critical patent/KR100423917B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/72—Repair or correction of mask defects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

본 발명은 마스크패턴의 보정방법 및 보정장치에 관한 것으로, 포토리소그라피공정에서 사용하는 포토마스크의 마스크패턴을 원하는 설계패턴에 가까운 전사(轉爲)이미지가 얻어지도록, 변형시키는 마스크패턴의 보정방법에 있어서, 상기 원하는 설계패턴의 패턴외주에 따라서, 복수의 평가점을 배치하는 평가점배치공정과, 평가점이 부가된 설계패턴의 포토마스크를 사용하여, 소정의 전사조건으로 노광을 행한 경우에 얻어지는 전사이미지를 시뮬레이션하는 시뮬레이션공정과, 시뮬레이션된 전사이미지와, 상기 설계패턴과의 차를 상기 각 평가점마다 비교하는 비교공정과, 상기 각 평가점마다 비교된 차에 의존하여, 당해 차가 작아지도록, 상기 설계패턴을 변형하는 변형공정과를 가진다.

Description

마스크패턴의 보정방법 및 보정장치
본 발명은, 예를 들면 반도체장치 등의 제조에 있어서 사용되는 포토마스크의 마스크패턴을 원하는 설계패턴에 가까운 전사이미지가 얻어지도록, 변형시키는 마스크패턴의 보정방법과, 그 보정방법을 실시하기 위한 보정장치와, 그 보정방법으로 얻어지는 포토마스크와, 그 보정된 마스크패턴을 가지는 포토마스크를 사용하여 노광을 행하는 노광방법과, 그 보정된 마스크패턴을 가지는 포토마스크를 사용하여 포토리소그라피가공하여 제조된 반도체장치와, 그 보정방법을 이용한 포토마스크의 제조장치 및 반도체장치의 제조장치에 관한 것이다.
반도체장치 등의 제조에 있어서는, 포토마스크의 마스크패턴을 노광용 광을 사용하여 반도체기판상의 레지스트재료에 전사하는, 이른바 포토리소그라피공정은필수의 공정이다.
근년, 작성하는 반도체장치의 미세화에 따라서, 설계룰이 미세화하고, 이론적 해상도의 한계의 부근에서의 포토리소그라피공정이 행해지도록 되어 왔다. 그러므로, 해상도가 불충분하게 되어, 설계마스크패턴과 전사된 레지스트패턴과의 괴리가 문제로 되어 오고 있다.
이와 같은 괴리가 생기면, 전사패턴의 변형에 의한 디바이스성능의 열화나, 패턴의 브리지(패턴사이가 오접속됨)나 단선에 의한 제조수율의 저하라는 문제가 야기된다.
그래서, 종래에는, 원하는 레지스트패턴을 얻기 위하여, 트라이 앤드 에러의 수법에 의하여 마스크패턴의 최적화가 행해지고 있었다. 예를 들면, 개개의 설계패턴에 대하여, 복수의 수식(修飾)패턴을 경험에 따라서 부가하고, 그 수식패턴이 부가된 마스크패턴에 따라서, 전사실험으로부터 시뮬레이션에 의하여 전사패턴을 구하고, 가장 설계패턴에 가까운 전사패턴이 얻어지는 수식패턴을 트라이 앤드 에러방식으로 찾고 있었다.
또, 최근에는, 광근접효과를 보정하여, 마스크패턴의 최적화를 계산기상에서 자동적으로 행하는 것도 개발되어 있다. 이 광근접효과보정방식에 있어서는, 입력된 설계패턴에 대하여, 전사이미지가 개선되도록 변형된 마스크패턴이 계산에 의하여 구해지고 있다.
그러나, 이들의 종래의 기술에는, 다음의 과제가 존재한다.
종래의 트라이 앤드 에러방식에서는, 최적의 마스크패턴을 구하기 위해서는,막대한 시간과 공수(工數)가 걸리고, 한정된 패턴밖에 적용할 수 없었다. 따라서, ASIC(application specific integrated circuit) 등과 같은 불규칙한 패턴을 가지는 반도체장치의 마스크패턴의 보정으로서는 적용할 수 없다는 과제가 있었다.
또, 트라이 앤드 에러방식에서는, 평가할 수 있는 마스크패턴의 수는 한정되어 있고, 그러므로 보다 양호한 마스크패턴을 간과할 가능성이 있고, 마스크패턴의 보정정밀도가 현저하게 한정된다는 과제가 있었다.
그러므로, 근년에는, 마스크패턴을 자동적으로 보정하는 기술이 개발되어 있지만, 이들의 현존하는 보정기술에 있어서는, 다음의 과제가 있었다.
먼저, 종래의 자동보정기술에서는, 노광여유도나 초점심도라는 프로세스여유도를 고려하고 있지 않으므로, 현실의 포토리소그라피에서는, 보정된 마스크패턴에 의하여, 노광여유도나 초점심도라는 프로세스여유도가 열화될 경우가 있다는 과제를 가지고 있었다. 그러므로, 자동보정에 의하여, 오히려 제조수율이 악화된다는 가능성이 있어, 실제의 제조프로세스에의 적용이 곤란하였다.
또, 자동보정에 있어서, 광강도시뮬레이션을 사용하여 광강도분포를 구하고, 이것의 스레시홀드치로 슬라이스한 등고선을 전사상(轉寫像)으로 하여, 이것을 최적화하도록 마스크패턴에 보정을 가하는 방법도 제안되어 있다. 그러나, 이 방법에서는, 레지스트프로세스를 고려하고 있지 않으므로, 광강도분포를 슬라이스한 등고선이 실제의 프로세스에서 얻어지는 레지스트이미지와 일치하지 않는다는 사실이 존재하여, 보정을 행해도, 레지스트이미지는 충분하게는 보정되지 않는다는 과제를 가지고 있다.
또, 보정방법에 따라서는, 패턴의 코너부나 라인패턴의 단부(端部)를 과잉으로 보정함으로써, 다른 부분에 왜곡이 생기거나, 노광량이나 초점위치가 변동했을 때에, 레지스트패턴의 브리지가 생기거나, 작성이 곤란한 마스크패턴이 생성된다는 과제가 있었다.
본 발명은 이와 같은 실상을 감안하여 이루어지고, 설계패턴에 가까운 실제의 레지스트패턴이 얻어지도록, 자동적으로 마스크패턴을 보정하는 것이 가능한 마스크패턴의 보정방법과, 그 보정방법을 실시하기 위한 보정장치와, 그 보정방법으로 얻어지는 포토마스크와, 그 보정된 마스크패턴을 가지는 포토마스크를 사용하여 노광을 행하는 노광방법과, 그 보정된 마스크패턴을 가지는 포토마스크를 사용하여 포토리소그라피가공하여 제조된 반도체장치와, 그 보정방법을 이용한 포토마스크의 제조장치 및 반도체장치의 제조장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 관한 제1의 마스크패턴의 보정방법은, 원하는 설계패턴의 패턴외주에 따라서, 복수의 평가점을 배치하는 평가점배치공정과, 평가점이 부가된 설계패턴의 포토마스크를 사용하여, 소정의 전사조건으로 노광을 행한 경우에 얻어지는 전사이미지를 시뮬레이션하는 시뮬레이션공정과, 시뮬레이션된 전사이미지와, 상기 설계패턴과의 차를 상기 각 평가점마다 비교하는 비교공정과, 상기 각 평가점마다 비교된 차에 의존하여, 당해 차가 작아지도록, 상기 설계패턴을 변형하는 변형공정과를 가진다.
상기 변형공정으로 변형된 설계패턴을 사용하여, 상기 시뮬레이션공정으로부터 변형공정까지를 1회 이상 반복하는 것이 바람직하다.
본 발명에 관한 제1의 마스크패턴의 보정방법에 의하면, 마스크패턴의 형상에 의하지 않고, 자동적으로 원하는 설계패턴에 가까운 전사이미지가 얻어지도록, 마스크패턴을 변형하는 것이 가능하게 된다. 따라서, 개개의 마스크패턴마다, 트라이 앤드 에러 방식으로 마스크패턴을 보정하는 방식이 가지는 문제점을 해소할 수 있다.
본 발명에 관한 제2의 마스크패턴의 보정방법에 있어서는, 상기 시뮬레이션공정에서는, 미리 설정된 노광여유도의 복수의 노광량과, 미리 설정된 초점심도의 범위내의 복수의 초점위치와의 조합에 따라서, 복수 타입의 전사조건에 있어서, 각각 전사이미지를 시뮬레이션하여, 복수의 전사이미지를 얻고, 상기 비교공정에서는, 상기 복수의 전사이미지의 각각에 대하여, 상기 설계패턴과의 차를 상기 각 평가점마다 비교하여, 각 평가점마다, 복수 타입의 차를 산출하고, 상기 변형공정에서는, 상기 평가점마다의 복수 타입의 차가 소정의 기준으로 작아지도록, 상기 설계패턴을 변형한다.
상기 변형공정에서의 소정의 기준은, 예를 들면 상기 평가점마다의 복수 타입의 차의 평균치가 최소로 되는 기준이다.
또, 그 외의 소정의 기준으로서는, 상기 평가점마다의 복수 타입의 차중의 최대차와 최소차와의 차분이 최소로 되는 기준이 예시된다.
또한, 그 외의 소정의 기준으로서는, 상기 평가점마다의 복수 타입의 차의 자승평균이 최소로 되는 기준이 예시된다.
본 발명에 관한 제2의 마스크패턴의 보정방법에 의하면, 전사조건이 프로세스여유도의 범위내에서 변화한 경우의 전사이미지를 고려 (프로세스여유도를 고려)하고 있으므로, 보정된 마스크패턴에 따라서, 노광여유도나 초점심도라는 프로세스여유도가 열화되는 일이 없어진다. 결과적으로, 이 마스크패턴의 포토마스크를 사용하여 포토리소그라피를 행하면, 제조수율이 향상된다.
본 발명에 관한 제3의 마스크패턴의 보정방법에서는, 상기 시뮬레이션공정에서는, 상기 설계패턴 및 노광조건에 따라서, 기판상의 2차원 광강도를 산출하고, 상기 기판의 2차원 평면상의 임의의 착안한 위치의 주변위치에 있어서의 광강도와, 상기 착안한 위치와 주변위치와의 거리에 따라서, 상기 착안한 임의의 위치의 노광에너지에의 복수의 상기 주변위치에 있어서의 광강도에 의한 영향을 산출하여 누적함으로써, 상기 착안한 임의의 위치에서의 잠상형성강도를 상기 기판의 2차원 평면에서 산출하고, 상기 기판의 2차원 평면에 있어서의 상기 잠상형성강도의 분포를 구하고, 노광량 및 현상조건에 대응한 잠상형성강도의 스레시홀드치를 결정하고, 상기 잠상형성강도의 분포에 대하여, 상기 스레시홀드치에서의 등고선을 구하고, 상기 등고선에 의하여 규정되는 패턴을 전사이 미지로서 산출한다.
상기 주변위치로부터의 상기 착안한 임의의 위치의 노광에너지에의 영향을 산출하여 누적하는 방법이 상기 주변위치에 있어서의 광강도와, 상기 착안한 임의의 위치와 주변위치와의 거리를 팩터로서 사용하고, 상기 거리가 0일 때에 최대로 되고, 상기 거리가 무한대일 때에 0으로 되는 함수와의 적(積)에 의하여 복수의 상기 주변위치에 있어서의 광강도에 의한 영향을 산출하여 누적하는 것이 바람직하다.
상기 주변위치로부터의 상기 착안한 임의의 위치의 노광에너지에의 영향을 산출하여 누적하는 방법이 상기 주변위치에 있어서의 광강도의 누승과, 상기 착안한 임의의 위치와 주변위치와의 거리를 팩터로서 사용하고, 상기 거리가 0일 때에 최대로 되고, 상기 거리가 무한대일 때에 0으로 되는 함수와의 적에 의하여 복수의 상기 주변위치에 있어서의 광강도에 의한 영향을 산출하여 누적하는 방법이라도 된다.
상기 함수로서는, 예를 들면 가우스함수를 예시할 수 있다.
본 발명에 관한 제3의 마스크패턴의 보정방법에서는, 단순한 2차원 광강도분포의 스레시홀드치를 전사이미지로 하는 것은 아니다. 단순한 2차원 광강도분포의 스레시홀드치를 전사이미지로 하는 경우에는, 제7A도에 나타낸 바와 같이 광강도분포의 피크가 높을 때에는, 스레시홀드치 Eth에 의하여 규정되는 시뮬레이션에 의한 선폭 1에 비하여, 실제로 형성되는 레지스트패턴의 선폭 L은 굵어지고, 역으로 제7B도에 나타낸 바와 같이 광강도분포의 피크가 낮을 때에는, 실제로 형성되는 레지스트패턴의 선폭 L은 가늘어지는 경향이 있었다. 본 발명자는 이 점을 감안하여, 착안할 점에 있어서의 레지스트패턴형성에 기여하는 요소가 그 착안할 임의의 점의 광강도만이 아니고, 그 착안할 임의의 점의 주위의 점의 광강도도 포함된다는 지견(知見)을 얻었다.
그래서, 본 발명자는 전술한 지견에 따라서, 새로이 잠상형성강도라는 개념을 창출하고, 이러한 잠상형성강도의 분포를 구하고, 스레시홀드치를 설정하여 레지스트패턴을 산출한 결과, 이 결과가 실제로 얻어지는 레지스트패턴과 매우 일치하는 것을 발견하였다.
여기서, 잠상형성강도는 착안한 임의의 위치의 광강도만이 아니고, 착안한 임의의 점의 노광에너지에 대한 그 주변위치의 광강도의 영향도 고려하여 결정된 개념이다.
본 발명에 관한 제3의 마스크패턴의 보정방법에 의하면, 설계패턴 (변형된 설계패턴도 포함함)에 의하여 전사되는 전사이미지를 실제의 전사프로세스에서 얻어지는 전사이미지에 근접시키는 것이 가능하게 되고, 고정밀도로 마스크패턴의 보정을 자동적으로 행할 수 있다.
본 발명에 관한 제4의 마스크패턴의 보정방법은, 상기 변형공정에서는, 상기 각 평가점마다 비교된 차의 역방향으로, 당해 차의 크기에 일정의 계수를 곱한 크기만큼, 상기 평가점 근방의 마스크패턴의 경계선을 이동한다.
상기 계수가 0 보다 크고 1 미만인 것이 바람직하다.
본 발명에 관한 제4의 마스크패턴의 보정방법에 의하면, 마스크패턴을 변형할 때에, 각 평가점마다 비교된 차의 역방향으로, 당해 차의 크기에 일정의 계수를 곱한 크기만큼, 상기 평가점 근방의 마스크패턴의 경계선을 이동한다. 이 계수는 0 보다 크고 1 미만이다.
예를 들면, 해상한계에 가까운 포토리소그라피에서는, 마스크패턴의 작은 변경이 실제의 전사이미지에 큰 영향을 미친다. 본 발명에서는, 전사이미지와의 차의 역방향으로 평가점 근방의 마스크패턴의 경계선을 이동하도록, 마스크패턴을 보정한다. 그러므로, 그 평가점에서의 차와 동등 이상의 크기로, 마스크패턴을 보정한 것으로는, 얻어지는 전사이미지와 보정 후의 마스크패턴과의 차가 줄지 않고, 적절한 보정계산을 할 수 없을 우려가 있다.
본 발명에 관한 제4의 마스크패턴의 보정방법에서는, 마스크패턴을 변형할 때에, 각 평가점마다 비교된 차의 역방향으로, 당해 차의 크기에 일정의 계수 (0 보다 크고 1 미만)를 곱한 크기만큼, 상기 평가점 근방의 마스크패턴의 경계선을 이동하므로, 보정후의 마스크패턴에 의하여 얻어지는 전사이미지가 설계패턴에 서서히 근접하게 된다.
본 발명에 관한 제5의 마스크패턴의 보정방법은, 상기 평가점배치공정에서는, 상기 원하는 설계패턴의 패턴외주에 따라서, 복수의 평가점을 배치하는 동시에, 소정의 평가점에서는, 당해 평가점과는 별개로, 목표점을 설정하고, 상기 비교공정에서는, 평가점만이 설정된 위치에 있어서는, 시뮬레이션된 전사이미지와, 상기 설계패턴과의 차를 상기 각 평가점마다 비교하고, 목표점이 설정된 위치에 있어서는, 목표점과 전사이미지와의 차를 비교하고, 상기 변형공정에서는, 각 평가점마다 또는 상기 목표점마다 비교된 차에 의존하여, 당해 차가 작아지도록, 상기 설계패턴을 변형한다.
상기 목표점은 상기 설계패턴의 철형 코너부 또는 요형 코너부에 위치하는 평가점에 대응하여 설정되고, 상기 철형 코너부에서는, 코너부의 내측에 목표점이 결정되고, 요형 코너부에서는, 코너부의 외측에 목표점이 결정되는 것이 바람직하다.
예를 들면 설계패턴의 철형 코너부 또는 요형 코너부에서는, 이들 코너부상에 평가점이 위치하는 경우에, 그 평가점 자체에 전사이미지가 근접하는 것을 목표로 하여, 상기 마스크패턴의 보정을 행하면, 코너부 이외의 위치에서의 전사이미지가 설계패턴으로부터 떨어진 것으로 될 우려가 있다.
본 발명에 관한 제5의 마스크패턴의 보정방법에서는, 예를 들면 철형 코너부에서는, 코너부의 내측에 목표점을 결정하고, 요형 코너부에서는, 코너부의 외측에 목표점을 결정하고, 전사이미지가 이들 목표점에 근접하도록 설계패턴에 보정을 가함으로써, 전사이미지를 전체로서 양호하게 설계패턴에 근접시킬 수 있다. 그 결과, 패턴 사이의 브리지 또는 단선 등을 양호하게 방지할 수 있다.
본 발명에 관한 포토마스크는 본 발명에 관한 상기 제1∼제5의 어느 하나의 마스크패턴의 보정방법을 이용하여 보정된 마스크패턴을 가지는 포토마스크이다.
본 발명에 관한 노광방법은 본 발명에 관한 상기 제1∼제5의 어느 하나의 마스크패턴의 보정방법을 이용하여 보정된 마스크패턴을 가지는 포토마스크를 사용하여 노광을 행하는 노광방법이다.
노광방법으로서는, 특히 한정되지 않고, 변형조명을 사용한 것, 동공(瞳孔)필터링을 사용한 것, 하프톤(halftone)방식이나 리버션(reversion)방식 등의 위상시프트마스크를 사용한 것이라도 된다. 본 발명에 관한 마스크패턴의 보정방법은 변형조명이나, 위상시프트마스크를 사용한 경우에도, 마스크패턴의 보정을 양호하게 자동적으로 행할 수 있다.
본 발명에 관한 반도체장치는 본 발명에 관한 상기 제1∼제5의 어느 하나의마스크패턴의 보정방법을 이용하여 보정된 마스크패턴을 가지는 포토마스크를 사용하여 포토리소그라피가공하여 제조된 반도체장치이다.
본 발명에 관한 마스크패턴의 보정장치는 본 발명에 관한 상기 제1∼제5의 어느 하나의 마스크패턴의 보정방법을 실시하기 위한 장치이다.
본 발명에 관한 제1의 마스크패턴의 보정장치는, 원하는 설계패턴의 패턴외주에 따라서, 복수의 평가점을 배치하는 평가점배치수단과, 평가점이 부가된 설계패턴의 포토마스크를 사용하여, 소정의 전사조건으로 노광을 행한 경우에 얻어지는 전사이미지를 시뮬레이션하는 시뮬레이션수단과, 시뮬레이션된 전사이미지와, 상기 설계패턴과의 차를 상기 각 평가점마다 비교하는 비교수단과, 상기 각 평가점마다 비교된 차에 의존하여, 당해 차가 작아지도록, 상기 설계패턴을 변형하는 변형수단과를 가진다.
상기 장치는 상기 변형수단으로 변형된 설계패턴을 사용하여, 상기 시뮬레이션수단으로부터 변형수단까지의 처리를 1회 이상 반복하는 반복수단을 가지는 것이 바람직하다.
상기 각 수단은 연산회로, 또는 RAM, ROM, 광기록매체 등의 기억수단내에 기억되어, 컴퓨터의 CPU 등에서 처리되는 프로그램정보 등으로 구성된다.
본 발명에 관한 제2의 마스크패턴의 보정장치는 상기 제1의 보정장치에 있어서, 상기 시뮬레이션수단이 미리 설정된 노광여유도의 복수의 노광량과, 미리 설정된 초점심도의 범위내의 복수의 초점위치와의 조합에 따라서, 복수 타입의 전사조건에 있어서 각각 전사이미지를 시뮬레이션하여, 복수의 전사이미지를 얻는 수단을가지고, 상기 비교수단이 상기 복수의 전사이미지의 각각에 대하여, 상기 설계패턴과의 차를 상기 각 평가점마다 비교하여, 각 평가점마다, 복수 타입의 차를 산출하는 수단을 가지고, 상기 변형수단이 상기 평가점마다의 복수 타입의 차가 소정의 기준으로 작아지도록, 상기 설계패턴을 변형하는 수단을 가진다.
상기 변형수단에서의 소정의 기준은, 예를 들면 상기 평가점마다의 복수 타입의 차의 평균치가 최소로 되는 기준이다.
또는, 상기 변형수단에서의 소정의 기준은 상기 평가점마다의 복수 타입의 차중의 최대차와 최소차와의 차분이 최소로 되는 기준이라도 된다.
또는, 상기 변형수단에서의 소정의 기준은 상기 평가점마다의 복수 타입의 차의 자승평균이 최소로 되는 기준이라도 된다.
본 발명에 관한 제3의 마스크패턴의 보정장치는 상기 제1 또는 제2의 보정장치에 있어서, 상기 시뮬레이션 수단이, 상기 설계패턴 및 노광조건에 따라서, 기판상의 2차원 광강도를 산출하는 수단과, 상기 기판의 2차원 평면상의 임의의 착안한 위치의 주변위치에 있어서의 광강도와, 상기 착안한 위치와 주변위치와의 거리에 따라서, 상기 착안한 임의의 위치의 노광에너지에의 복수의 상기 주변위치에 있어서의 광강도에 의한 영향을 산출하여 누적함으로써, 상기 착안한 임의의 위치에서의 잠상형성강도를 상기 기판의 2차원 평면에서 산출하는 수단과, 상기 기판의 2차원 평면에 있어서의 상기 잠상형성강도의 분포를 구하는 수단과, 노광량 및 현상조건에 대응한 잠상형성강도의 스레시홀드치를 결정하는 수단과, 상기 잠상형성강도의 분포에 대하여, 상기 스레시홀드치에서의 등고선을 구하는 수단과, 상기 등고선에 의하여 규정되는 패턴을 전사이미지로서 산출하는 수단과를 가진다.
본 발명에 관한 제4의 마스크패턴의 보정장치는 상기 제1∼제3의 어느 하나의 보정장치에 있어서, 상기 변형수단이 상기 각 평가점마다 비교된 차의 역방향으로, 당해 차의 크기에 일정의 계수를 곱한 크기만큼, 상기 평가점 근방의 마스크패턴의 경계선을 이동하는 수단을 가진다.
상기 계수가 0 보다 크고 1 미만인 것이 바람직하다.
본 발명에 관한 제5의 마스크패턴의 보정장치는 상기 제1∼제4의 어느 하나의 보정장치에 있어서, 상기 평가점배치수단이 상기 원하는 설계패턴의 패턴외주에 따라서, 복수의 평가점을 배치하는 동시에, 소정의 평가점에서는, 당해 평가점과는 별개로, 목표점을 설정하는 수단을 가지고, 상기 비교수단이 평가점만이 설정된 위치에 있어서는, 시뮬레이션된 전사이미지와, 상기 설계패턴과의 차를 상기 각 평가점마다 비교하고, 목표점이 설정된 위치에 있어서는, 목표점과 전사이미지와의 차를 비교하는 수단을 가지고, 상기 변형수단이 각 평가점마다 또는 상기 목표점마다 비교된 차에 의존하여, 당해 차가 작아지도록, 상기 설계패턴을 변형하는 수단을 가진다.
상기 목표점은, 예를 들면 상기 설계패턴의 철형 코너부 또는 요형 코너부에 위치하는 평가점에 대응하여 설정되고, 상기 철형 코너부에서는, 코너부의 내측에 목표점이 결정되고, 요형 코너부에서는, 코너부의 외측에 목표점이 결정된다.
본 발명에 관한 포토마스크의 제조장치는, 상기 제1∼제5의 어느 하나의 마스크패턴의 보정장치와, 상기 마스크패턴의 보정장치로 보정된 마스크패턴의 포토마스크를 묘화하는 묘화수단과를 가진다. 묘화수단으로서는, 레이저프린터 등의 프린터, XY플로터, 팩스장치, 복사장치 등을 포함한다. 본 발명에 관한 마스크패턴의 보정장치 또는 포토마스크와 제조장치는 보정된 마스크패턴을 화면상에 표시하는 CRT(cathode ray tube) 또는 액정표시장치 등의 표시수단도 포함하는 것이 바람직하다.
본 발명에 관한 반도체장치의 제조장치는 상기 제1∼제5의 어느 하나의 마스크패턴의 보정장치와, 상기 마스크패턴의 보정장치로 보정된 마스크패턴의 포토마스크를 사용하여 노광을 행하는 노광수단과를 가진다. 노광수단으로서는, 특히 한정되지 않고, 변형조명을 사용한 것, 동공필터링을 사용한 것, 하프론방식이나 리버션방식 등의 위상시프트마스크를 사용한 것이라도 된다.
다음에, 본 발명에 대하여 도면에 나타낸 실시예에 따라서 상세히 설명한다.
제1 실시예
본 실시예에 관한 마스크패턴의 보정장치의 개략블록도를 제1도에 나타내고, 그 보정방법의 개략의 플로차트도를 제2도에 나타낸다.
제1도에 나타낸 바와 같이, 본 실시예에 관한 마스크패턴의 보정장치는, 입력수단(2)과, 설계패턴기억수단(4)과, 전사조건기억수단(6)과, 평가점배치수단(8)과, 시뮬레이션수단(10)과, 비교수단(12)과, 변형수단(14)과, 보정패턴기억수단(16)과 반복수단(18)과, 출력수단(20)을 가진다.
입력수단(2)으로서는, 설계패턴 및 전사조건 등을 입력할 수 있는 것이라면 특히 한정되지 않고, 키보드, 터치패널 등을 예시할 수 있다. 설계패턴 및 전사조건 등을 전기신호의 형으로 입력하는 경우에는, 입력수단(2)으로서는, 유선 또는 무선의 입력단자라도 된다. 또, 플로피디스크 등의 기록매체에 기억된 설계패턴 및 전사조건 등을 입력하는 경우에는, 입력수단(2)으로서는, 디스크드라이브 등으로 구성된다.
또, 출력수단(20)으로서는, 최소한 보정된 설계패턴을 화면상에 표시가능한 CRT 또는 액정표시장치 등을 사용할 수 있다. 또, 출력수단(20)으로서는, 최소한 보정된 설계패턴을 종이, 필름 또는 그 외의 기판상에 묘화할 수 있는 프린터, XY플로터 등의 출력수단이라도 된다.
제1도에 나타낸 그 외의 수단(4),(6),(10),(12),(14),(16),(18)은 연산회로, 또는 RAM, ROM, 광기록매체 등의 기억수단내에 기억되고, 컴퓨터의 CPU 등에서 처리되는 프로그램정보 등으로 구성된다.
제1도에 나타낸 장치의 작용을 제2도에 나타낸 플로차트에 따라서 설명한다.
제2도에 나타낸 스텝 S10에 있어서, 제1도에 나타낸 입력수단(2)으로부터, 설계패턴과 전사조건이 제1도에 나타낸 보정장치의 설계패턴기억수단(4) 및 전사조건기억수단(6)에 각각 기억된다. 설계패턴의 일예를 제11도에 나타낸다.
전사조건으로서는, 예를 들면 노광에 사용되는 광의 파장 λ, 개구수 NA, 광원의 외관의 크기 σ(partial coherence) 또는 광원의 투과율분포, 사출동공의 위상ㆍ투과율분포 및 디포커스 등에 관한 조건이다.
다음에, 제2도에 나타낸 스텝 S11에 있어서, 설계패턴의 패턴외주에 따라서 복수의 평가점을 작성한다. 평가점의 작성은 제1도에 나타낸 설계패턴기억수단(4)에 기억되어 있는 설계패턴에 따라서, 평가점배치수단(8)에 의하여 행해진다. 예를 들면 제12도에 나타낸 바와 같이, 평가점(30)은 설계패턴(32)의 패턴외주에 따라서, 등간격 또는 부등간격으로 일정한 규칙에 따라서 부여된다. 평가점(30)의 배치간격은, 예를 들면 0.2㎛ 정도의 크기이다.
다음에, 제2도에 나타낸 스텝 S12에 있어서, 전사레지스트패턴(전사이미지)을 제1도에 나타낸 시뮬레이션수단(10)에 의하여 산출한다. 시뮬레이션수단(10)으로서는, 예를 들면 노광조건 및 설계패턴을 입력함으로써, 전사이미지를 시뮬레이션할 수 있는 시판의 광강도시뮬레이션을 이용할 수 있다. 시뮬레이션된 결과의 전사이미지의 일부를 제3도의 부호(34)로 나타낸다.
다음에, 제2도에 나타낸 스텝 S13에 있어서, 레지스트에지의 설계패턴에 대한 편차(차)를 각 평가점(30)에 대하여, 제1도에 나타낸 비교수단(12)에 의하여 산출한다. 이때의 설계패턴의 레지스트에지 위치의 편차의 계측방향은 패턴의 코너부 이외에서는, 제3A도에 나타낸 바와 같이, 설계패턴(32)의 경계선(에지)에 대하여 수직방향으로 하고, 설계패턴(32)의 외측을 플러스방향으로 하고, 내측을 마이너스방향으로 한다. 또, 설계패턴(32)의 코너부에서는, 편차의 계측방향은 코너부를 구성하는 2변의 방향벡터의 합의 방향으로 하고, 동일하게 패턴의 외측을 플러스방향으로 한다.
다음에, 제2도에 나타낸 스텝 S14에서는, 각 평가점(30)마다 비교된 편차(차)에 의존하여, 당해 차가 작아지도록, 제14도에 나타낸 변형수단(14)에 의하여 설계패턴(32)을 변형보정한다. 변형보정방법의 개략을 제3B도에 나타낸다.
제3A도, 제3B도에 나타낸 바와 같이, 설계패턴(32)의 변형보정에 있어서는, 각 평가점(30)마다 비교된 편차(차)의 역방향으로, 당해 차의 크기에 일정한 계수를 곱한 크기만큼, 평가점(30) 근방의 마스크패턴의 경계선 (평가점만이 아니고, 그 부근의 경계선도 포함함)을 이동한다. 그 계수는 바람직하게는 0 보다 크고 1 미만, 더욱 바람직하게는 0.10∼0.50 이다. 이 계수가 너무 크면, 과잉의 변형보정으로 되어, 후술하는 반복계산에 의해서도, 전사이미지가 설계패턴에 근접하지 않고 역으로 떨어져버릴 우려가 있다. 그리고, 계수는 모든 평가점에 있어서 일정해도 되지만, 특정의 평가점에 있어서 다르게 되어 있어도 된다. 이와 같이 하여 보정된 설계패턴의 일예를 제15도에 나타낸다.
보정된 설계패턴은 제1도에 나타낸 보정패턴기억수단(16)에 기억된다. 이들 일련의 조작에 의하여, 양호한 보정패턴이 얻어진 경우에는, 제2도에 나타낸 스텝 S15에 있어서, 보정완료 마스크패턴이 얻어진다. 보정완료 마스크패턴은 제1도에 나타낸 출력수단(20)에 의하여, 화면상 또는 용지 또는 필름상에 출력된다.
그리고, 제1도에 나타낸 반복수단(18)의 신호를 받아서, 보정패턴기억수단(16)에 기억되어 있는 보정된 설계패턴에 따라서, 시뮬레이션수단(10), 비교수단(12) 및 변형수단(14)을 사용하여, 제2도에 나타낸 스텝 S12∼S14의 공정을 1회 이상 반복하는 것이 바람직하다. 이 때, 기준으로 될 평가점(30)의 위치는 변화시키지 않는다. 즉, 보정된 설계패턴에 따라서, 전사이미지를 다시 구하고, 그 전사이미지와, 기준점과의 편차(차)를 구하고, 그 차에 따라서, 보정된 설계패턴을 다시 변형보정한다. 이들의 동작을 반복함으로써, 전사이미지가 당초의 설계패턴(평가점의 위치)에 서서히 근접하게 된다.
본 실시예의 보정장치 및 보정방법에서는, 설계패턴에 의하지 않고, 포토마스크의 마스크패턴을 원하는 설계패턴에 가까운 전사이미지가 얻어지도록, 자동적으로 변형시킬 수 있다. 따라서, 본 실시예에 의하여 얻어진 보정완료 설계패턴을 가지는 포토마스크를 사용하여, 포토리소그라피가공을 행하면, 당초의 설계패턴에 한없이 가까운 레지스트패턴을 얻을 수 있고, 브리지나 단선 등이 생기지 않는다. 결과적으로, 전기특성이 양호한 반도체장치를 높은 수율로 제조할 수 있다.
제2 실시예
본 실시예는 제2도에 나타낸 스텝 S12을 행하는 제1도에 나타낸 시뮬레이션수단(10)으로서, 다음의 수단을 사용하는 이외는. 상기 제1 실시예와 동일하게 하여, 설계패턴의 보정을 행한다.
본 실시예에서 사용하는 시뮬레이션수단(10)은 노광조건 및 설계패턴에 따라서, 단순히 2차원 광강도분포를 구하고, 소정의 스레시홀드치 이상의 광강도분포의 선을 전사이미지로서 산출하는 수법은 아니다.
제4도에 나타낸 바와 같이, 본 실시예에서는, 설계패턴 및 전사조건에 관한 정보를 광강도시뮬레이션으로 시뮬레이션하고(스텝 S20), 스텝 S21에서, 반도체웨이퍼 등의 기판상의 2차원 광강도분포를 구한다. 그리고, 광강도분포는 실제의 광강도측정장치를 사용하여 구해도 된다.
2차원 광강도분포를 구한 후, 스텝 S22에 있어서, 잠상형성강도계산을 행하여, 스텝 S23에서 잠상형성강도분포를 구한다.
다음에, 잠상형성강도계산에 있어서의 처리에 대하여 상세히 설명한다.
잠상형성강도계산에서는, 예를 들면 제5도에 나타낸 웨이퍼평면에 있어서의 jo점의 잠상형성강도 Mj0를 j0점 및 j0점의 주변에 위치하는 점인 점 jn(n은 0≤n≤24를 만족시키는 정수)에 있어서의 광강도에 의한 영향을 고려하여 결정한다. 여기서, jn점에 있어서의 광강도의 영향 Mjoin을 하기 식(1)과 같이 정의한다.
상기 식(1)에 있어서. rn은 j0점과 jn점과의 사이의 거리를 나타내고, f(rn)는 하기식(2)으로 나타낸다.
단, 식(2)에 있어서 하기 식(3)이 만족된다. 즉, 식(2)은 가우스함수를 사용하여 정의된다.
또, 식(1)에 있어서, g(1(jn))는 하기 식(4)으로 정의된다.
즉, jn점에 있어서의 광강도의 영향 Mj0jn은 j0점과 jn점과의 사이의 거리 rn에, jn점의 광강도 I(jn)를 승산한 값이다.
잠상형성강도계산에서는, 예를 들면 제5도에 나타낸 경우에는, 잠상형성강도Mj0를 j0점에 있어서의 노광에너지에 대한 jn점에 있어서의 광강도의 영향 Mj0jn을 누적하여 구한다.
이 때, 예를 들면 웨이퍼의 크기가 2차원 방향으로 무한대이고, 그것에 따라서, 소정의 패턴으로 배치된 무한개의 jn(-∞≤n≤∞)점으로부터의 광강도의 영향을 고려하면, Mj0은 하기 식(5)으로 나타낸다.
여기서, 식(2),(4)을 식(5)에 대입하면, Mj0은 식(6)으로 규정된다.
잠상형성강도계산은 전술한 요령으로, 웨이퍼상의 2차원 평면에 소정의 패턴으로 배치된 점에 있어서의 Mj0을 산출하고, 그 산출결과에 따라서, 2차원 평면에 있어서의 잠상형성 강도분포를 구한다.
다음에, 전술한 요령으로 구해진 잠상형성강도분포에 있어서, 제4도에 나타낸 스텝 S24에서 잠상형성강도가 스레시홀드치로 되는 등고선을 구하고, 이 등고선으로 규정되는 패턴을 스텝 S25에서, 레지스트패턴으로 한다. 이 때, 스레시홀드치는, 예를 들면 노광량 및 현상조건에 따라서 규정된다.
상기 시뮬레이션에서 사용하는 최적의 스레시홀드치 Eth와, 상수 α와의 산출방법의 일예를 다음에 나타낸다.
각종의 노광시간 및 디포커스(defocus)조건을 기초로, 복수의 레지스트패턴을 산출하고, 이 산출한 레지스트패턴을 사용하여 제6도에 나타낸 처리를 행한다.
여기서, 잠상형성강도분포에 있어서의 잠상형성강도 R(x,y)는, 예를 들면 하기 식(7)으로 정의된다. 식(7)에 있어서의 α는 상수이다.
스텝 S1 : 제4도에 나타낸 시뮬레이션법에 의하여 산출한 레지스트패턴에 있어서, 복수의 개소에 있어서의 선폭을 구한다. 이 때, 대상으로 하는 선은 광범위한 선폭을 가지도록 한다.
스텝 S2 : 이 시뮬레이션법과 동일 마스크패턴 및 노광조건을 사용하여, 전사실험을 실제로 행하고, 스텝 S1에 있어서 대상으로 한 선과 대응하는 선의 선폭을 구한다.
스텝 S3 : 스텝 S1, S2에 있어서 구한 복수의 선의 선폭에 대하여, 레지스트패턴산출방법과 전사실험으로, 차분을 구한다.
스텝 S4 : 스텝 S3에 있어서 구한 차분의 2승치를 구하고, 이 2승치를 복수의 선에 대하여 누적하여, 누적치를 구한다.
스텝 S5 : 스텝 S4에서 구한 누적치를 최소로 하는 상수 α 및 스레시홀드치 Eth를 산출한다. 이 때, 상수 α 및 스레시홀드치 Eth의 결정은, 예를 들면 초기치로서 소정의 상수 α 및 스레시홀드치 Eth를 사용하여, 제4도에 나타낸 시뮬레이션 및제6도의 스텝 S1∼S4의 처리를 행하여, 전회의 처리에 있어서의 제6도에 나타낸 스텝 S4의 누적치와, 금회의 처리에 있어서의 스텝 S4의 누적치와를 비교하여, 이 누적치의 차분을 작게 하도록 다음에 행하는 처리에 사용하는 상수 α 및 스레시홀드치 Eth를 결정한다. 그리고, 이 상수 α 및 스레시홀드치 Eth를 사용하여 제4도의 시뮬레이션 및 제6도의 스텝 S1∼S4의 처리를 다시 행한다. 그리고, 이 수순을 반복하여, 상기 스레시홀드치의 차분이 최소로 될 때의 상수 α 및 스레시홀드치 Eth를 구한다.
스텝 S6 : 상수 α 및 Eth를 스텝 S5에 있어서 산출한 값으로 한 식(7)을 사용하여, 전술한 제4도에 나타낸 시뮬레이션을 행한다.
제6도에 나타낸 방법에 의하면, 제4도에 나타낸 시뮬레이션을 행할 때의 상기 식(7)에 있어서의 상수 α 및 Eth를 적절하게 설정할 수 있다. 그러므로, 제4도에 나타낸 시뮬레이션의 정확성을 더욱 향상시킬 수 있다.
그리고, 전술한 제2 실시예에 있어서, 복수의 대응하는 위치에 있어서의 선폭에 대하여, 레지스트패턴산출방법에 의하여 얻어진 레지스트패턴과 상기 실험에 의하여 구한 레지스트패턴과의 선폭의 차분의 최대치가 최소로 되도록, 상수 α 및 Eth를 산출하도록 해도 된다.
또, 본 실시예에서는, 잠상형성강도계산(제4도에 나타낸 스텝 S22)에 있어서 사용되는 식(2),(3)에 있어서 가우스함수를 사용한 경우를 예시하였지만, 이 함수는 거리 rn가 0일 때에 최대로 되고, 상기 거리 rn가 무한대일 때에 0으로 되는 함수라면, 특히 한정되지 않는다.
또, 본 실시예에서는, 제4도에 나타낸 스텝 S22의 잠상형성강도계산에 있어서, 잠상형성강도를 광강도와 거리와를 적을 사용하여 정의하였으나, 잠상형성강도를 광강도의 누승과 거리와의 적에 의하여 정의해도 된다.
이 경우에는, 잠상형성강도 Mj0는, 예를 들면 하기 식(8)으로 정의된다.
또, 본 실시예에서는, i선을 사용하여 노광을 행하는 경우에 대하여 예시하였으나, 본 발명은, 예를 들면 X선이나, EB(전자빔)를 사용하여 패턴형성을 행하는 경우에도 적용할 수 있다.
본 실시예에서는, 레지스트패턴을 구할 때에 사용되는 잠상형성강도분포를 착안할 점의 광강도만이 아니고, 주변의 점의 광강도에 의한 영향도 고려하여 결정하므로, 보다 정확한 레지스트패턴(전사이미지)의 산출을 행할 수 있다.
다음에, 전술한 제4도에 나타낸 시뮬레이션을 행함으로써, 실제의 전사레지스트패턴에 가까운 결과가 얻어지는 것을 나타낸다.
이 예에서는, 상기 식(6)에 있어서의 상수 α를 0.131로 하고, Eth를 197.01로 하였다.
또, 이 예에서는, L／S전사실험에 있어서 파장 365nm의 i선을 사용하고, NA가 0.50, 가 0.68의 노광조건하, 디포커스 및 노광시간을 변화시켜서, A사의 i선용포지티브레지스트에 대하여 실제로 노광을 행하였다.
제8A도는 각 디포커스 및 노광시간에 있어서의 L／S전사실험에 있어서 구한 선폭(SEM)과, 이 예의 레지스트패턴산출방법을 이용하여 구한 선폭(본 수법)과, 선폭(본 수법)과 선폭(SEM)과의 차분과의 대응표이다.
제8B도는 제8A도에 나타낸 선폭(본 수법) 및 선폭(SEM)을 종축, 노광시간을 횡축에 나타내어 플롯한 그래프이다.
제8A도에 나타낸 실험결과로부터, 본 예에서는, 3σ=0.0153으로 되었다.
이에 대하여, 잠상형성강도계산을 이용하지 않은 종래의 레지스트패턴산출방법을 이용하여, 레지스트패턴을 작성하였다. 이 때, 광강도분포로부터 레지스트패턴을 구할 때에, 스레시홀드치 Eth를 193.54로 하였다.
또, 본 비교예에서는, L／S전사실험에 있어서, 파장 365nm의 i선율 사용하고, NA가 0.50, σ가 0.68의 노광조건하, 디포커스 및 노광시간을 변화시켜서, A사의 i선용 포지티브레지스트에 대하여 실제로 노광을 행하였다.
제9A도는 각 디포커스 및 노광시간에 있어서의 L／S전사실험에 있어서 구한 선폭(SEM)과, 본 비교예의 레지스트패턴산출방법을 이용하여 구한 선폭(종래 수법)과, 선폭(종래 수법)과 선폭(SEM)과의 차분과의 대응표이다.
제9B도는 제9A도에 나타낸 선폭(종래 수법) 및 선폭(SEM)을 종축, 노광시간을 횡축에 나타내어 플롯한 그래프이다.
제9A도에 나타낸 실험결과로부터, 본 비교예에서는, 3σ=0.0313으로 되었다.
제8도에 나타낸 결과(본 예)와, 제9도에 나타낸 결과(비교예)와를 비교하면, 본 예에 관한 3σ가 비교예의 그것의 약 1/2 정도이고, 제4도에 나타낸 시뮬레이션의 정밀도가 양호한 것이 확인되었다.
제3 실시예
본 실시예에서는, 제1도에 나타낸 평가점배치수단(8)으로 행하는 제2도에 나타낸 스텝 S11에 있어서, 평가점 이외에, 목표점을 설정하는 이외는, 상기 제1 실시예 또는 제2 실시예와 동일하게 하여, 설계패턴을 보정한다.
다음에, 상기 실시예와 상이한 부분만에 대하여 설명한다.
본 실시예에서는, 제10도에 나타낸 바와 같이, 목표점(36)은 설계패턴(32)의 철형(凸形) 코너부 또는 요형(凹形) 코너부에 위치하는 평가점(30)에 대응하여 설정되고, 철형 코너부에서는, 각 부의 내측(예를 들면 -0.08㎛)에 목표점(36)이 결정되고, 요형 코너부에서는, 코너부의 외측(예를 들면 +0.08㎛)에 목표점(36)이 결정된다.
본 실시예에서는, 제2도에 나타낸 스텝 S13의 비교공정에 있어서, 평가점(30)만이 설정된 위치에 있어서는, 시뮬레이션된 전사이미지(34)와, 설계패턴(32)과의 차 a를 각 평가점(30)마다 비교하고, 목표점(36)이 설정된 위치에 있어서는, 목표점(36)과 전사이미지(34)와의 차 b를 비교한다. 그리고, 제2도에 나타낸 스텝 S14의 변형공정에서는, 각 평가점(30)마다 또는 상기 목표점(36)마다 비교된 차 a, b에 의존하여, 당해 차가 작아지도록, 평가점(30)(목표점이 아님)을 기준으로 하여, 설계패턴(32)을 변형한다.
예를 들면 설계패턴(32)의 철형 코너부 또는 요형 코너부에서는, 이들 코너부상에 평가점(30)이 위치하는 경우에, 그 평가점(30) 자체에, 전사이미지가 근접하는 것을 목표로 하여, 마스크패턴의 보정을 행하면, 코너부 이외의 위치에서의 전사이미지가 설계 패턴(32)으로부터 떨어진 것으로 될 우려가 있다.
본 실시예에 관한 마스크패턴의 보정방법에서는, 예를 들면 철형 코너부에서는, 코너부의 내측에 목표점(36)을 결정하고, 요형 코너부에서는, 코너부의 외측에 목표점(36)을 결정하여, 전사이미지(34)가 이들 목표점(36)에 근접하도록, 설계패턴(32)에 보정을 가함으로써, 전사이미지(34)를 전체로서 양호하게 설계패턴에 근접시킬 수 있다. 그 결과, 패턴사이의 브리지 또는 단선 등을 양호하게 방지할 수 있다.
실시예 4
본 실시예에서는, 제1도에 나타낸 시뮬레이션수단(10)을 사용하여 제2도에 나타낸 스텝 S12에서 행하는 시뮬레이션을 복수 타입의 전사조건으로 행하는 이외는, 상기 제1 실시예 또는 제2 실시예 또는 제3 실시예와 동일하게 하여, 설계패턴을 보정한다.
다음에, 상기 실시예와 상이한 부분만에 대하여 설명한다.
즉, 본 실시예에서는, 시뮬레이션공정에 있어서, 미리 설정한 노광여유도의 복수의 노광량과, 미리 설정한 초점심도의 범위내의 복수의 초점위치와의 조합에 따른, 복수 종류의 전사조건을 사용하여, 각각 전사이미지를 시뮬레이션하여, 복수의 전사이미지를 얻는다. 그리고, 제2도에 나타낸 스텝 S13의 비교공정에서는, 복수의 전사이미지의 각각에 대하여, 설계패턴과의 차를 각 평가점마다 비교하고, 각 평가점마다 복수 타입의 차를 산출한다. 그리고, 제2도에 나타낸 스텝 S14의 변형공정에서는, 평가점마다의 복수 타입의 차가 소정의 기준으로 작아지도록, 설계패턴을 변형한다.
변형공정에서의 소정의 기준은, 예를 들면 평가점마다의 복수 타입의 차의 평균치가 최소로 되는 기준이다.
또, 그 밖의 소정의 기준으로서는, 평가점마다의 복수 타입의 차중의 최대차와 최소차와의 차분이 최소로 되는 기준이 예시된다.
또한, 그 밖의 소정의 기준으로서는, 평가점마다의 복수 타입의 차의 자승평균이 최소로 되는 기준이 예시된다.
본 실시예에 관한 마스터패턴의 보정방법에 의하면, 전사조건이 프로세스여유도의 범위내에서 변화한 경우의 전사이미지를 고려 (프로세스여유도를 고려)하고 있으므로, 보정된 마스크패턴에 따라서, 노광여유도나 초점심도라는 프로세스여유도가 열화되는 일이 없어진다. 결과적으로, 이 마스크패턴의 포토마스크를 사용하여 포토리소그라피를 행하면, 제조수율이 향상된다.
제5 실시예
본 실시예는 0.4㎛룰의 메모리디바이스의 폴리실리콘층의 패턴을 노광파장 365nm, NA=0.50, σ=0.68의 조건으로, 포지티브의 노볼락계 레지스트에 노광전사하는 경우에 대하여, 본 발명의 방법을 적용한 경우이다. 본 실시예에 있어서, 특히 기재하고 있지 않은 사항에 대해서는, 상기 각 실시예와 동일하다.
제11도에, 본 실시예에 있어서 적용한 설계패턴(32)을 나타낸다.
먼저, 제12도에 나타낸 바와 같이, 설계패턴의 모든 코너부와, 모든 변에, 0.2㎛ 피치로, 평가점(30)을 생성하였다.
다음에, 이 설계패턴 그대로의 마스크를 저스트포커스로 전사한 경우에 얻어지는 광강도분포를 구하고, 이것을 상기 식(7)에 있어서 α=0.22로 한 식에 따라서, 콘볼루션적분을 행하고, 이 적분치를 스레시홀드치 Eth로 슬라이스한 등고선을 레지스트이미지(전사이미지)로서 구하였다. 구한 결과를 제13도에 나타낸다. 그리고, 스레시홀드치 Eth는 제13도에 있어서의 선폭 L이 0.4㎛로 되도록 하여 결정하였다.
또한, 포토리소그라피공정에서 필요한 초점심도를 ±0.75㎛로 하고, 0.75㎛ 디포커스에 있어서의 광강도분포와 가우스함수와의 콘볼루션적분을 구하고, 상기 스레시홀드치 Eth로 슬라이스한 등고선을 구하였다. 결과를 제14도에 나타낸다.
또, 포토리소그라피공정에서 필요한 노광여유도를 ±10%로 하고, 상기 2개의 콘볼루션적분에 있어서, 스레시홀드치 Eth를 10% 감소시킨 높이 Eth -에 있어서 슬라이스한 등고선을, 노광량을 +10% 증가한 경우에 있어서의 레지스트이미지로서, 스레시홀드치 Eth를 10% 증가시킨 높이 Eth +에 있어서 슬라이스한 등고선을, 노광량을 10% 감소시킨 경우에 있어서의 레지스트이미지로서, 각각 구하였다.
이로써, 초점위치가 저스트포커스와, 0.75㎛ 디포커스의 2 타입과, 노광량이최적 노광량, 10% 오버도즈노광량, 10% 언더도즈노광량의 3 타입으로 곱하여, 합계 6 타입의 레지스트이미지를 제1도에 나타낸 시뮬레이션수단(10)으로 구할 수 있었다.
이어서, 평가점의 모두에 있어서, 6 타입의 레지스트이미지의 패턴경계(에지)에 대하여, 전술한 제3A도 또는 제10도에 나타낸 바와 같은 수법에 의하여, 편차량(차)을 구하였다.
다음에, 이와 같이 하여 구한 평가점마다의 6 타입의 에지의 편차량의 평균치를 구하였다. 단, 본 실시예에서는, 제10도에 나타낸 바와 같이, 설계패턴(32)의 코너부의 평가점(30)에는, 목표점(36)을 설정하였다. 목표점(36)은 제10도에 나타낸 바와 같이, 설계패턴(32)의 철형 코너부 또는 요형 코너부에 위치하는 평가점(30)에 대응하여 설정되고, 철형 코너부에서는, 코너부의 내측(-0.08㎛)에 목표점(36)을 결정하고, 요형 코너부에서는, 코너부의 외측(+0.08㎛)에 목표점(36)을 결정하였다.
본 실시예에서는, 제2도에 나타낸 스텝 S13의 비교공정에 있어서, 평가점(30)만이 설정된 위치에 있어서는, 시뮬레이션된 전사이미지(34)와, 설계패턴(32)과의 차 a (제10도 참조)를 각 평가점(30)마다 비교하고, 목표점(36)이 설정된 위치에 있어서는, 목표점(36)과 전사이미지(34)와의 차 b (제10도 참조)를 비교한다.
그리고, 제2도에 나타낸 스텝 S14의 변형공정에서는, 각 평가점(30)마다 또는 상기 목표점(36)마다 비교된 차 a, b에 의존하여, 당해 차가 작아지도록, 평가점(30) (목표점이 아님)을 기준으로 하여, 설계패턴(32)을 변형한다. 본 실시예에서는, 얻어진 에지의 편차량의 평균치에 대하여, 역의 방향으로 각 평가점 근방의 마스크패턴에지를 제3B도에 나타낸 바와 같은 수법으로 이동하였다. 여기서, 패턴에지의 이동량은 편차량의 평균치에 대하여, 0.25를 곱한 크기로 하였다.
이와 같이 하여, 제15도에 나타낸 보정된 설계패턴을 얻었다.
또한, 이들의 절차를 평가점의 위치 및 목표점의 위치는 그대로 하고, 제15도에 나타낸 보정완료 패턴을 출발점으로 하여, 제1도에 나타낸 시뮬레이션수단(10), 비교수단(12) 및 변형수단(14)에 의한 제2도에 나타낸 스텝 S12∼S14을 4회 반복함으로써, 제16도에 나타낸 보정완료 마스크패턴을 얻었다.
이 보정에 의하여 각 평가점에 있어서의 노광조건을 변화시킨 상기 6 타입의 에지 편차량의 편차를 나타낸 3σ를 설계패턴 그대로의 마스크에서는, 0.240㎛였던 것을 본 실시예에서는, 0.115㎛까지 삭감하는 것에 성공하였다.
제16도에 나타낸 마스크패턴을 가지는 포토마스크를 사용하여 얻어지는 저스트포커스 및 0.75㎛ 디포커스에서의 레지스트패턴을 각각 제17도, 제18도에 나타낸다. 제13도, 제14도에 나타낸 보정 전의 레지스트패턴에 비교하여, 매우 양호한 레지스트패턴이 얻어지고 있는 것이 확인되었다.
본 실시예에 관한 보정방법에 의하여 보정된 마스크패턴을 가지는 포토마스크를 사용하여 노광을 행하여 반도체장치의 제조를 행함으로써, 전기특성이 양호한 반도체장치를 높은 수율로 제조할 수 있다.
제6 실시예
본 실시예는 0.4㎛룰의 메모리디바이스의 LOCOS(선택산화실리콘)층의 패턴을 노광파장 365nm, NA=0.50, σ =0.68의 조건으로, 포지티브의 노볼락계 레지스트에 노광전사하는 경우에 대하여, 본 발명의 방법을 적용한 경우이다. 본 실시예에 있어서, 특히 기재하고 있지 않은 사항에 대해서는, 상기 각 실시예와 동일하다.
제19도에, 본 실시예에 있어서 적용한 설계패턴(32)을 나타낸다.
먼저, 제20도에 나타낸 바와 같이, 설계패턴의 모든 코너부와, 모든 변에, 0.2㎛ 피치로, 평가점(30)을 생성하였다.
다음에, 이 설계패턴 그대로의 마스크를 저스트포커스로 전사한 경우에 얻어지는 광강도분포를 구하고, 이것을 상기 식(7)에 있어서 α=0.22로 한 식에 따라서, 콘볼루션적분을 행하고, 이 적분치를 스레시홀드치 Eth로 슬라이스한 등고선을 레지스트이미지(전사이미지)로서 구하였다. 구한 결과를 제21도에 나타낸다. 그리고, 스레시홀드치 Eth는 제21도에 있어서의 선폭 L이 0.4㎛로 되도록 하여 결정하였다.
또한, 포토리소그라피공정에서 필요한 초점심도를 ±0.75㎛로 하고, 0.75㎛ 디포커스에 있어서의 광강도분포와 가우스함수와의 콘볼루션적분을 구하고, 상기 스레시홀드치 Eth로 슬라이스한 등고선을 구하였다. 결과를 제22도에 나타낸다.
또, 포토리소그라피공정에서 필요한 노광여유도를 ±10%로 하고, 상기 2개의 콘볼루션적분에 있어서, 스레시홀드치 Eth를 10% 감소시킨 높이 Eth -에 있어서 슬라이스한 등고선을, 노광량을 +10% 증가한 경우에 있어서의 레지스트이미지로서, 스레시홀드치 Eth를 10% 증가시킨 높이 Eth +에 있어서 슬라이스한 등고선을, 노광량을 10% 감소시킨 경우에 있어서의 레지스트이미지로서, 각각 구하였다.
이로써, 초점위치가 저스트포커스와, 0.75㎛ 디포커스의 2 타입과, 노광량이 최적 노광량, 10% 오버도즈노광량, 10% 언더도즈노광량의 3 타입으로, 곱하여 합계 6 타입의 레지스트이미지를 제1도에 나타낸 시뮬레이션수단(10)으로 구할 수 있었다.
이어서, 평가점의 모두에 있어서, 6 타입의 레지스트이미지의 패턴경계(에지)에 대하여, 전술한 제3A도 또는 제10도에 나타낸 바와 같은 수법에 의하여, 편차량(차)을 구하였다.
다음에, 이와 같이 하여 구한 평가점마다의 6 타입의 에지의 편차량의 평균치를 구하였다. 단, 본 실시예에서는, 제10도에 나타낸 바와 같이, 설계패턴(32)의 코너부의 평가점(30)에는, 목표점(36)을 설정하였다. 목표점(36)은 제10도에 나타낸 바와 같이, 설계패턴(32)의 철형 코너부 또는 요형 코너부에 위치하는 평가점(30)에 대응하여 설정되고, 철형 코너부에서는, 코너부의 내측(-0.08㎛)에 목표점(36)을 결정하고, 요형 코너부에서는, 코너부의 외측(+0.08㎛)에 목표점(36)을 결정하였다.
본 실시예에서는, 제2도에 나타낸 스텝 S13의 비교공정에 있어서, 평가점(30)만이 설정된 위치에 있어서는, 시뮬레이션된 전사이미지(34)와, 설계패턴(32)과의 차 a(제10도 참조)를 각 평가점(30)마다 비교하고, 목표점(36)이 설정된 위치에 있어서는, 목표점(36)과 전사이미지(34)와의 차 b(제10도 참조)를 비교한다.
그리고, 제2도에 나타낸 스텝 S14의 변형공정에서는, 각 평가점(30)마다 또는 상기 목표점(36)마다 비교된 차 a, b에 의존하여, 당해 차가 작아지도록, 평가점(30) (목표점이 아님)을 기준으로 하여, 설계패턴(32)을 변형한다. 본 실시예에서는, 얻어진 에지의 편차량의 평균치에 대하여, 역의 방향으로 각 평가점 근방의 마스크패턴에지를 제3B도에 나타낸 바와 같은 수법으로 이동하였다. 여기서, 패턴에지의 이동량은 편차량의 평균치에 대하여, 0.25를 곱한 크기로 하였다.
이와 같이 하여, 제23도에 나타낸 보정된 설계패턴을 얻었다.
또한, 이들의 절차를 평가점의 위치 및 목표점의 위치는 그대로 하고, 제23도에 나타낸 보정완료 패턴을 출발점으로 하여, 제1도에 나타낸 시뮬레이션수단(10), 비교수단(12) 및 변형수단(14)에 의한 제2도에 나타낸 스텝 S12∼S14을 4회 반복함으로써, 제24도에 나타낸 보정완료 마스크패턴을 얻었다.
이 보정에 의하여, 각 평가점에 있어서의 노광조건을 변화시킨 상기 6 타입의 에지 편차량의 편차를 나타낸 3σ를 설계패턴 그대로의 마스크에서는, 0.19㎛였던 것을 본 실시예에서는, 0.096㎛까지 삭감하는 것에 성공하였다.
제24도에 나타낸 마스크패턴을 가지는 포토마스크를 사용하여 얻어지는 저스트포커스 및 0.75㎛ 디포커스에서의 레지스트패턴을 각각 제25도, 제26도에 나타낸다. 제21도, 제22도에 나타낸 보정 전의 레지스트패턴에 비교하여, 매우 양호한 레지스트패턴이 얻어지고 있는 것이 확인되었다.
본 실시예에 관한 보정방법에 의하여 보정된 마스크패턴을 가지는 포토마스크를 사용하여 노광을 행하여 반도체장치의 제조를 행함으로써, 전기특성이 양호한 반도체장치를 높은 수율로 제조할 수 있다.
제7 실시예
본 실시예는 0.4㎛ 룰의 메모리디바이스의 폴리실리콘층의 패턴을 노광파장 365nm, NA=0.50, σ=0.68의 조건으로, 투과율 8%의 반차광영역을 가지고, 당해 반차광영역의 투과광과 투과영역의 투과광의 위상차를 180도로 한 하프톤방식의 위상시프트마스크를 사용하고, 포지티브의 노볼락계 레지스트에 노광전사하는 경우에 대하여, 본 발명의 방법을 적용한 경우이다. 본 실시예에 있어서, 특히 기재하고 있지 않은 사항에 대해서는, 상기 각 실시예와 동일하다.
제27도에, 본 실시예에 있어서 적용한 설계패턴(32)을 나타낸다.
먼저, 제28도에 나타낸 바와 같이, 설계패턴의 모든 코너부와, 모든 변에, 0.2㎛ 피치로, 평가점(30)을 생성하였다.
다음에, 이 설계패턴 그대로의 마스크를 저스트포커스로 전사한 경우에 얻어지는 광강도분포를 구하고, 이것을 상기 식(7)에 있어서 α=0.22로 한 식에 따라서, 콘볼루션적분을 행하고, 이 적분치를 스레시홀드치 Eth로 슬라이스한 등고선을 레지스트이미지(전사이미지)로서 구하였다. 구한 결과를 제29도에 나타낸다. 그리고, 스레시홀드치 Eth는 제29도에 있어서의 선폭 L이 0.4㎛로 되도록 하여 결정하였다.
또한, 포토리소그라피공정에서 필요한 초점심도를 ±0.75㎛로 하고, 0.75㎛ 디포커스에 있어서의 광강도분포와 가우스함수와의 콘볼루션적분을 구하고, 상기 스레시홀드치 Eth로 슬라이스한 등고선을 구하였다. 결과를 제30도에 나타낸다.
또, 포토리소그라피공정에서 필요한 노광여유도를 ±10%로 하고, 상기 2개의 콘볼루션적분에 있어서, 스레시홀드치 Eth를 10% 감소시킨 높이 Eth -에 있어서 슬라이스한 등고선을, 노광량을 +10% 증가시킨 경우에 있어서의 레지스트이미지로서, 스레시홀드치 Eth를 10% 증가시킨 높이 Eth +에 있어서 슬라이스한 등고선을, 노광량을 10% 감소시킨 경우에 있어서의 레지스트이미지로서, 각각 구하였다.
이로써, 초점위치가 저스트포커스와, 0.75㎛ 디포커스의 2 타입과, 노광량이 최적 노광량, 10% 오버도즈노광량, 10% 언더도즈노광량의 3 타입으로, 곱하여 합계 6 타입의 레지스트이미지를 제1도에 나타낸 시뮬레이션수단(10)으로 구할 수 있었다.
이어서, 평가점의 모두에 있어서, 6 타입의 레지스트이미지의 패턴경계(에지)에 대하여, 전술한 제3A도 또는 제10도에 나타낸 바와 같은 수법에 의하여, 편차량(차)을 구하였다.
다음에, 이와 같이 하여 구한 평가점마다의 6 타입의 에지의 편차량의 평균치를 구하였다. 단, 본 실시예에서는, 제10도에 나타낸 바와 같이, 설계패턴(32)의코너부의 평가점(30)에는, 목표점(36)을 설정하였다. 목표점(36)은 제10도에 나타낸 바와 같이, 설계패턴(32)의 철형 코너부 또는 요형 코너부에 위치하는 평가점(30)에 대응하여 설정되고, 철형 코너부에서는, 코너부의 내측(-0.08㎛)에 목표점(36)을 결정하고, 요형 코너부에서는, 코너부의 외측(+0.08㎛)에 목표점(36)을 결정하였다.
본 실시예에서는, 제2도에 나타낸 스텝 S13의 비교공정에 있어서, 평가점(30)만이 설정된 위치에 있어서는, 시뮬레이션된 전사이미지(34)와, 설계패턴(32)과의 차 a(제10도 참조)를 각 평가점(30)마다 비교하여, 목표점(36)이 설정된 위치에 있어서는, 목표점(36)과 전사이미지(34)와의 차 b(제10도 참조)를 비교한다.
그리고, 제2도에 나타낸 스텝 S14의 변형공정에서는, 각 평가점(30)마다 또는 상기 목표점(36)마다 비교된 차 a, b에 의존하여, 당해 차가 작아지도록, 평가점(30)(목표점이 아님)을 기준으로 하여, 설계패턴(32)을 변형한다. 본 실시예에서는, 얻어진 에지의 편차량의 평균치에 대하여, 역의 방향으로 각 평가점 근방의 마스크패턴에지를 제3B도에 나타낸 바와 같은 수법으로 이동하였다. 여기서, 패턴에지의 이동량은 편차량의 평균치에 대하여 0.25를 곱한 크기로 하였다.
이와 같이 하여, 제31도에 나타낸 보정된 설계패턴을 얻었다.
또한, 이들의 절차를 평가점의 위치 및 목표점의 위치는 그대로 하고, 제31도에 나타낸 보정완료패턴을 출발점으로 하여, 제1도에 나타낸 시뮬레이션수단(10), 비교수단(12) 및 변형수단(14)에 의한 제2도에 나타낸 스텝S12∼S14을 4회 반복함으로써, 제32도에 나타낸 보정완료 마스크패턴을 얻었다.
이 보정에 의하여, 각 평가점에 있어서의 노광조건을 변화시킨 상기 6 타입의 에지 편차량의 편차를 나타낸 3σ를 설계패턴 그대로의 마스크에서는, 0.239㎛였던 것을, 본 실시예에서는, 0.104㎛까지 삭감하는 것에 성공하였다.
제32도에 나타낸 마스크패턴을 가지는 포토마스크를 사용하여 얻어지는 저스트포커스 및 0.75㎛ 디포커스에서의 레지스트패턴을 각각 제33도, 제34도에 나타낸다. 제29도, 제30도에 나타낸 보정 전의 레지스트패턴에 비교하여, 매우 양호한 레지스트패턴이 얻어지고 있는 것이 확인되었다.
본 실시예에 관한 보정방법에 의하여 보정된 마스크패턴을 가지는 포토마스크를 사용하여 노광을 행하여 반도체장치의 제조를 행함으로써, 전기특성이 양호한 반도체장치를 높은 수율로 제조할 수 있다.
본 실시예에서는, 특히 위상시프트를 사용한 포토리소그라피에 사용하는 포토마스크의 마스크패턴의 보정에 대해서도 유효한 것이 확인되었다.
제8 실시예
본 실시예는 0.3㎛ 룰의 메모리디바이스의 배선층의 패턴을 노광파장 365nm, NA=0.50의 조건으로, 포지티브의 노볼락계 레지스트에 노광전사하는 경우에 대하여, 본 발명의 방법을 적용한 경우이다. 노광에 있어서는, 제35도에 나타낸 바와 같은 투과율의 분포를 가지는 노광광원을 사용함으로써, 해상도의 향상을 도모하고 있다. 본 실시예에 있어서, 특히 기재하지 않은 사항에 대해서는, 상기 각 실시예와 동일하다.
제36도에, 본 실시예에 있어서 적용한 설계패턴(32)을 나타낸다.
먼저, 제37도에 나타낸 바와 같이, 설계패턴의 모든 코너부와, 모든 변에, 0.15㎛ 피치로, 평가점(30)을 생성하였다.
다음에, 이 설계패턴 그대로의 마스크를 저스트포커스로 전사한 경우에 얻어지는 광강도분포를 구하고, 이것을 상기 식(7)에 있어서 α=0.22로 한 식에 따라서, 콘볼루션적분을 행하고, 이 적분치를 스레시홀드치 Eth로 슬라이스한 등고선을 레지스트이미지(전사이미지)로서 구하였다. 구한 결과를 제38도에 나타낸다. 그리고, 스레시홀드치 Eth는 제38도에 있어서의 선폭 L이 0.3㎛로 되도록 하여 결정하였다.
또한, 포토리소그라피공정에서 필요한 초점심도를 ±0.50㎛로 하고, 0.50㎛ 디포커스에 있어서의 광강도분포와 가우스함수와의 콘볼루션적분을 구하고, 상기 스레시홀드치 Eth로 슬라이스한 등고선을 구하였다. 결과를 제39도에 나타낸다.
또, 포토리소그라피공정에서 필요한 노광여유도를 ±5%로 하고, 상기 2개의 콘볼루션적분에 있어서, 스레시홀드치 Eth를 5% 감소시킨 높이 Eth -에 있어서 슬라이스한 등고선을, 노광량을 +5% 증가한 경우에 있어서의 레지스트이미지로서, 스레시홀드치 Eth를 5% 증가시킨 높이 Eth +에 있어서 슬라이스한 등고선을, 노광량을 5% 감소시킨 경우에 있어서의 레지스트이미지로서, 각각 구하였다.
이로써, 초점위치가 저스트포커스와, 0.50㎛ 디포커스의 2 타입과 노광량이최적노광량, 5% 오버도즈노광량, 5% 언도도즈노광량의 3 타입으로, 곱하여 합계 6 타입의 레지스트이미지를 제1도에 나타낸 시뮬레이션수단(10)으로 구하였다.
이어서, 평가점의 모두에 있어서, 6 타입의 레지스트이미지의 패턴경계(에지)에 대하여, 전술한 제3A도 또는 제10도에 나타낸 바와 같은 수법에 의하여, 편차량(차)을 구하였다.
다음에, 이와 같이 하여 구한 평가점마다의 6 타입의 에지의 편차량의 평균치를 구하였다. 단, 본 실시예에서는, 제10도에 나타낸 바와 같이, 설계패턴(32)의 코너부의 평가점(30)에는, 목표점(36)을 설정하였다. 목표점(36)은 제10도에 나타낸 바와 같이, 설계패턴(32)의 철형 코너부 또는 요형 코너부에 위치하는 평가점(30)에 대응하여 설정되고, 철형 코너부에서는, 코너부의 내측(-0.06㎛)에 목표점(36)을 결정하고, 요형 코너부에서는, 코너부의 외측(+0.06㎛)에 목표점(36)을 결정하였다.
본 실시예에서는, 제2도에 나타낸 스텝 S13의 비교공정에 있어서, 평가점(30)만이 설정된 위치에 있어서는, 시뮬레이션된 전사이미지(34)와, 설계패턴(32)과의 차 a(제10도 참조)를 각 평가점(30)마다 비교하고, 목표점(36)이 설정된 위치에 있어서는, 목표점과 전사이미지(34)와의 차 b(제10도 참조)를 비교한다.
그리고, 제2도에 나타낸 스텝 S14의 변형공정에서는, 각 평가점(30)마다 또는 상기 목표점(36)마다 비교된 차 a, b에 의존하여, 당해 차가 작아지도록, 평가점(30)(목표점이 아님)을 기준으로 하여, 설계패턴(32)을 변형한다. 본 실시예에서는, 얻어진 에지의 편차량의 평균치에 대하여, 역의 방향으로 각 평가점 근방의 마스크패턴에지를 제3B도에 나타낸 바와 같은 수법으로 이동하였다. 여기서, 패턴에지의 이동량은 편차량의 평균치에 대하여, 0.25를 곱한 크기로 하였다.
이와 같이 하여, 제40도에 나타낸 보정된 설계패턴을 얻었다.
그리고, 이들의 절차를 평가점의 위치 및 목표점의 위치는 그대로 하고, 제40도에 나타낸 보정완료 패턴을 출발점으로 하여, 제1도에 나타낸 시뮬레이션수단(10), 비교수단(12) 및 변형수단(14)에 의한 제2도에 나타낸 스텝 S12∼S14을 4회 반복함으로써, 제41도에 나타낸 보정완료 마스크패턴을 얻었다.
이 보정에 의하여, 각 평가점에 있어서의 노광조건을 변화시킨 상기 6 타입의 에지 편차량의 편차를 나타내는 3σ를 설계패턴 그대로의 마스크에서는, 0.257㎛였던 것을 본 실시예에서는, 0.081㎛까지 삭감하는 것에 성공하였다.
제41도에 나타낸 마스크패턴을 가지는 포토마스크를 사용하여 얻어지는 저스트포커스 및 0.50㎛ 디포커스에서의 레지스트패턴을 각각 제42도, 제43도에 나타낸다. 제38도, 제39도에 나타낸 보정 전의 레지스트패턴에 비교하여, 매우 양호한 레지스트패턴이 얻어지고 있는 것이 확인되었다.
본 실시예에 관한 보정방법에 의하여 보정된 마스크패턴을 가지는 포토마스크를 사용하여 노광을 행하여 반도체장치의 제조를 행함으로써, 전기특성이 양호한 반도체장치를 높은 수율로 제조할 수 있다.
본 실시예에서는, 특히 변형노광광원을 사용한 포토리소그라피에 사용하는 포토마스크의 마스크패턴의 보정에 대해서도 유효한 것이 확인되었다.
그리고, 본 발명은 전술한 각 실시예에 한정되는 것은 아니고, 본 발명의 범위내에서 여러가지로 개변할 수 있다.
예를 들면, 노광조건은 상기 각 실시예에 한정되지 않고, 사용하는 포토레지스트도 상기 각 실시예에 한정되지 않는다. 또, 마스크패턴도 상기 각 실시예에 한정되는 것은 아니다.
또, 노광방법도 변형조명이나, 동공필터링법을 사용해도 되고, 사용하는 마스크도, 하프톤방식이나 리버션방식이라는 위상시프트마스크라도 되고, 상기 각 실시예에 한정되지 않는다.
이상 설명하여 온 바와 같이, 본 발명에 관한 제1의 마스크패턴의 보정방법에 의하면, 마스크패턴의 형상에 의하지 않고, 자동적으로 원하는 설계패턴에 가까운 전사이미지가 얻어지도록, 마스크패턴을 변형하는 것이 가능하게 된다. 따라서, 개개의 마스크패턴마다, 트라이 앤드 에러방식으로 마스크패턴을 보정하는 방식이 가지는 문제를 해소할 수 있다.
본 발명에 관한 제2의 마스크패턴의 보정방법에 의하면, 전사조건이 프로세스여유도의 범위내에서 변화한 경우의 전사이미지를 고려(프로세스여유도를 고려)하고 있으므로, 보정된 마스크패턴에 따라서, 노광여유도나 초점심도라는 프로세스여유도가 열화되는 일이 없어진다. 결과적으로, 이 마스크패턴의 포토마스크를 사용하여 포토리소그라피를 행하면, 제조수율이 향상된다.
본 발명에 관한 제3의 마스크패턴의 보정방법에 의하면, 설계패턴(변형된 설계패턴도 포함함)에 의하여 전사되는 전사이미지를 실제의 전사프로세스에서 얻어지는 전사이미지에 근접시키는 것이 가능하게 되어, 고정밀도로 마스크패턴의 보정을 자동적으로 행할 수 있다.
본 발명에 관한 제4의 마스크패턴의 보정방법에서는, 마스크패턴을 변형할 때에, 각 평가점마다 비교된 차의 역방향으로, 당해 차의 크기에 일정한 계수(0.1 이상 1 미만)를 곱한 크기만큼, 상기 평가점 근방의 마스크패턴의 경계선을 이동하므로, 보정 후의 마스크패턴에 의하여 얻어지는 전사이미지가 설계패턴에 서서히 근접하게 된다.
본 발명에 관한 제5의 마스크패턴의 보정방법에서는, 예를 들면 철형 코너부에서는, 코너부의 내측에 목표점을 결정하고, 요형 코너부에서는, 코너부의 외측에 목표점을 결정하고, 전사이미지가 이들 목표점이 근접하도록, 설계패턴에 보정을 가함으로써, 전사이미지를 전체로서 양호하게 설계패턴에 근접시킬 수 있다. 그 결과, 패턴 사이의 브리지 또는 단선 등을 양호하게 방지할 수 있다.
제1도는 본 발명의 일실시예에 관한 마스크패턴의 보정장치의 개략블록도.
제2도는 제1도에 나타낸 보정장치를 사용하여 마스크패턴의 보정을 행하는 수순을 나타낸 플로차트도.
제3A도는 평가점마다 레지스트에지의 편차를 측정하기 위한 방법을 나타낸 개략도.
제3B도는 마스크패턴의 보정변형공정을 나타낸 개략도.
제4도는 전사(轉寫)레지스트패턴의 산출(시뮬레이션)을 행하는 수순을 나타낸 플로차트도.
제5도는 제4도에 나타낸 수순의 일부의 개념을 나타낸 도면.
제6도는 잠상(潛像)형성강도의 계산에 사용되는 스레시홀드치 Eth및 상수 α를 구하는 방법의 일예를 나타낸 플로차트도.
제7A도, 제7B도는 2차원 광강도분포를 단순히 스레시홀드치로 슬라이스한 경우에는, 실제의 패턴선폭과 반드시 일치하지 않는 것을 나타낸 개략도.
제8A도는 각 디포커스 및 노광시간에 있어서의 L／S 전사실험에 있어서 구한 선폭(SEM)과, 실시예에 관한 시뮬레이션방법을 이용하여 구한 선폭(본 수법)과, 선폭(본 수법)과 선폭(SEM)과의 차분(差分)과의 대응도표.
제8B도는 제8A도에 나타낸 선폭(본 수법) 및 선폭(SEM)을 종축, 노광시간을 횡축에 나타내어 플롯한 그래프.
제9A도는 각 디포커스 및 노광시간에 있어서의 L／S 전사실험에 있어서 구한 선폭(SEM)과, 비교예에 관한 시뮬레이션방법을 이용하여 구한 선폭(종래 수법)과, 선폭(종래 수법)과 선폭(SEM)과의 차분과의 대응도표.
제9B도는 제9A도에 나타낸 선폭(종래 수법) 및 선폭(SEM)을 종축, 노광시간을 횡축에 나타내어 플롯한 그래프.
제10도는 실시예에 관한 목표점의 설정방법을 나타낸 개략도.
제11도는 당초의 설계패턴을 나타낸 평면도.
제12도는 평가점의 배치방법의 일예를 나타낸 평면도.
제13도는 저스트포커스에서의 시뮬레이션 결과를 나타낸 패턴의 평면도.
제14도는 디포커스에서의 시뮬레이션 결과를 나타낸 패턴의 평면도.
제15도는 1회의 보정공정으로 보정된 마스크패턴의 일예를 나타낸 평면도.
제16도는 복수회의 반복보정공정으로 보정된 마스크패턴의 일례를 나타낸 평면도.
제17도는 제16도에 나타낸 보정완료 마스크패턴을 사용하여, 저스트포커스에서 시뮬레이션된 전사이미지를 나타낸 평면도.
제18도는 제16도에 나타낸 보정완료 마스크패턴을 사용하여, 디포커스에서 시뮬레이션된 전사이미지를 나타낸 평면도.
제19도는 다른 실시예에 관한 당초의 설계패턴을 나타낸 평면도.
제20도는 다른 실시예에 관한 평가점의 배치방법의 일예를 나타낸 평면도.
제21도는 다른 실시예에 관한 저스트포커스에서의 시뮬레이션 결과를 나타낸 패턴의 평면도.
제22도는 다른 실시예에 관한 디포커스에서의 시뮬레이션 결과를 나타낸 패턴의 평면도.
제23도는 다른 실시예에 관한 1회의 보정공정으로 보정된 마스크패턴의 일예를 나타낸 평면도.
제24도는 다른 실시예에 관한 복수회의 반복보정공정으로 보정된 마스크패턴의 일예를 나타낸 평면도.
제25도는 제24도에 나타낸 보정완료 마스크패턴을 사용하여, 저스트포커스에서 시뮬레이션된 전사이미지를 나타낸 평면도.
제26도는 제24도에 나타낸 보정완료 마스크패턴을 사용하여, 디포커스에서 시뮬레이션된 전사이미지를 나타낸 평면도.
제27도는 다른 실시예에 관한 당초의 설계패턴을 나타낸 평면도.
제28도는 다른 실시예에 관한 평가점의 배치방법의 일예를 나타낸 평면도.
제29도는 다른 실시예에 관한 저스트포커스에서의 시뮬레이션 결과를 나타낸 패턴의 평면도.
제30도는 다른 실시예에 관한 디포커스에서의 시뮬레이션 결과를 나타낸 패턴의 평면도.
제31도는 다른 실시예에 관한 1회의 보정공정으로 보정된 마스크패턴의 일예를 나타낸 평면도.
제32도는 다른 실시예에 관한 복수회의 반복보정공정으로 보정된 마스크패턴의 일예를 나타낸 평면도.
제33도는 제32도에 나타낸 보정완료 마스크패턴을 사용하여, 저스트포커스에서 시뮬레이션된 전사이미지를 나타낸 평면도.
제34도는 제32도에 나타낸 보정완료 마스크패턴을 사용하여, 디포커스에서 시뮬레이션된 전사이미지를 나타낸 평면도.
제35도는 투과율의 분포를 나타낸 개략도.
제36도는 다른 실시예에 관한 당초의 설계패턴을 나타낸 평면도.
제37도는 다른 실시예에 관한 평가점의 배치방법의 일예를 나타낸 평면도.
제38도는 다른 실시예에 관한 저스트포커스에서의 시뮬레이션 결과를 나타낸 패턴의 평면도.
제39도는 다른 실시예에 관한 디포커스에서의 시뮬레이션 결과를 나타낸 패턴의 평면도.
제40도는 다른 실시예에 관한 1회의 보정공정으로 보정된 마스크패턴의 일예를 나타낸 평면도.
제41도는 다른 실시예에 관한 복수회의 반복보정공정으로 보정된 마스크패턴의 일예를 나타낸 평면도.
제42도는 제41도에 나타낸 보정완료 마스크패턴을 사용하여, 저스트포커스에서 시뮬레이션된 전사이미지를 나타낸 평면도.
제43도는 제41도에 나타낸 보정완료 마스크패턴을 사용하여, 디포커스에서 시뮬레이션 된 전사이미지를 나타낸 평면도.
※도면의 주요부분에 대한 부호의 설명
2 : 입력수단, 4 : 설계패턴기억수단, 6 : 전사조건기억수단, 8 : 평가점배치수단, 10 : 시뮬레이션수단, 12 : 비교수단, 14 : 변형수단, 16 : 보정패턴기억수단, 18 : 반복수단, 20 : 출력수단, 30 : 평가점, 32 : 설계패턴, 34 : 전사이미지 36 : 목표점.

Claims (25)

  1. 원하는 설계 패턴에 가까운 전사 이미지를 얻기 위해, 포토리소그라피 단계에서 사용하는 포토마스크의 마스크 패턴을 변형시키는 마스크패턴의 보정 방법에서,
    상기 원하는 설계 패턴의 패턴 외주를 따라서, 복수의 평가점을 배치하는 평가점 배치 단계,
    평가점이 부가된 설계 패턴의 포토마스크를 사용하여, 미리 설정된 노광 여유도를 갖는 복수의 노광량과, 미리 설정된 초점심도 범위내의 복수의 초점위치와의 조합에 따라서, 복수의 전사조건에서, 각각 전사이미지를 시뮬레이션하여 복수의 전사이미지를 얻는 시뮬레이션 단계,
    상기 복수의 전사 이미지 각각과 상기 설계 패턴간의 복수 개의 차를 상기 각 평가점마다 산출하여 비교하는 비교 단계, 그리고
    상기 각 평가점마다 비교된 차에 의존하여, 상기 평가점마다의 복수개의 차가 소정 기준보다 작아지도록 상기 설계 패턴을 변형하는 변형 단계 을 포함하는 마스크 패턴의 보정방법.
  2. 제1항에서,
    상기 변형단계로 변형된 설계 패턴을 사용하여, 상기 시뮬레이션 단계에서부터 상기 변형 단계까지를 1회 이상 반복하는 마스크 패턴의 보정방법.
  3. 제1항 또는 제2항에서,
    상기 변형 단계에서 상기 소정의 기준은 상기 평가점 마다의 복수 개의 차에 대한 평균치가 최소로 되는 기준인 마스크 패턴의 보정방법.
  4. 제1항 또는 제2항에서,
    상기 변형 단계에서 상기 소정의 기준은 상기 평가점마다의 복수 개의 차 중에서 절대치가 최대인 차가 최소로 되는 기준인 마스크 패턴의 보정방법.
  5. 제1항 또는 제2항에서,
    상기 변형 단계에서 상기 소정의 기준은 상기 평가점마다의 복수 개의 차의 자승 평균이 최소로 되는 기준인 마스크 패턴의 보정방법.
  6. 제1항 또는 제2항에서,
    상기 시뮬레이션 단계에서는, 상기 설계 패턴 및 노광 조건에 기초하여 기판상의 2차원 광강도를 산출하고,
    상기 기판의 2차원 평면상의 임의의 착안한 위치의 주변 위치에서의 광강도와, 상기 착안한 위치와 주변 위치와의 거리에 기초하여, 상기 착안한 임의의 위치의 노광 에너지에 대한 복수의 상기 주변 위치에서의 광강도의 영향을 산출하여 누적함으로써, 상기 착안한 임의의 위치에서의 잠상형성강도(latent image formationintensity)를 상기 기판의 2차원 평면에서 산출하고,
    상기 기판의 2차원 평면에서의 상기 잠상형성강도의 분포를 구하고,
    노광량 및 현상조건에 대응한 잠상형성강도의 스레시홀드치를 결정하고,
    상기 잠상형성강도의 분포에 대하여, 상기 스레시홀드치에서의 등고선을 구하고,
    상기 등고선에 의하여 규정되는 패턴을 전사이미지로서 산출하는 마스크 패턴의 보정방법.
  7. 제1항 또는 제2항에서,
    상기 변형 단계에서는, 상기 각 평가점마다 비교된 차의 역방향으로, 상기 차의 크기에 일정의 계수를 곱한 크기만큼 상기 평가점 근처의 마스크패턴의 경계선을 이동시키는 마스크 패턴의 보정방법.
  8. 제7항에서,
    상기 계수가 0보다 크고 1미만인 마스크 패턴의 보정방법.
  9. 제1항 또는 제2항에서,
    상기 평가점 배치 단계에서는, 상기 원하는 설계 패턴의 패턴외주를 따라 복수의 평가점을 배치하는 동시에, 소정의 평가점에서는 상기 평가점과는 별개로 목표점을 설정하고,
    상기 비교 단계에서는, 평가점만이 설정된 위치에서, 시뮬레이션된 전사이미지와 상기 설계 패턴과의 차를 상기 각 평가점마다 비교하고, 목표점이 설정된 위치에서, 상기 목표점과 전사이미지와의 차를 비교하고,
    상기 변형 단계에서는, 각 평가점마다 또는 상기 목표점마다 비교된 차에 의존하여, 상기 차가 작아지도록 상기 설계 패턴을 변형하는 마스크 패턴의 보정방법.
  10. 제9항에서,
    상기 목표점은 상기 설계 패턴의 볼록(凸)형 코너부 또는 오목(凹)형 코너부에 위치하는 평가점에 대응하여 설정되고, 상기 볼록형 코너부에서는 상기 코너부의 내측에 목표점이 결정되고, 상기 오목형 코너부에서는 상기 코너부의 외측에 목표점이 결정되는 마스크 패턴의 보정방법.
  11. 제1항 또는 제2항에 기재된 마스크 패턴 보정 방법을 이용하여 보정된 마스크 패턴을 갖는 포토 마스크.
  12. 제1항 또는 제2항에 기재된 마스크 패턴 보정 방법을 이용하여 보정된 마스크 패턴을 가지는 포토마스크를 사용하여 노광을 행하는 노광방법.
  13. 제1항 또는 제2항에 기재된 마스크 패턴 보정 방법을 이용하여 보정된 마스크 패턴을 가지는 포토마스크를 사용하여 포토리소그라피가 공하여 제조된 반도체장치.
  14. 원하는 설계 패턴에 가까운 전사이미지를 얻기 위하여, 포토리소그라피 단계에서 사용하는 포토마스크의 마스크 패턴을 변형시키는 마스크 패턴의 보정 장치에서,
    상기 원하는 설계 패턴의 패턴외주를 따라서, 복수의 평가점을 배치하는 평가점 배치 수단,
    평가점이 부가된 설계 패턴의 포토마스크를 사용하여, 미리 설정된 노광 여유도를 갖는 복수의 노광량과, 미리 설정된 초점심도 범위내의 복수의 초점위치와의 조합에 따라서, 복수의 전사조건에서, 각각 전사이미지를 시뮬레이션하여 복수의 전사이미지를 얻는 시뮬레이션 수단,
    시뮬레이션된 상기 복수의 상기 전사 이미지 각각과 상기 설계 패턴과의 복수 개의 차를 상기 각 평가점마다 산출하여 비교하는 비교 수단, 그리고
    상기 각 평가점마다 비교된 복수 개 차가 소정 기준보다 작아지도록 상기 설계 패턴을 변형하는 변형 수단
    을 포함하는 마스크 패턴의 보정 장치.
  15. 제14항에서,
    상기 변형 수단으로 변형된 설계 패턴을 사용하여, 상기 시뮬레이션 수단에서부터 상기 변형 수단까지의 처리를 1회 이상 반복하는 반복 수단을 더 포함하는 마스크 패턴의 보정 장치.
  16. 제14항 또는 제15항에서,
    상기 변형 수단에서 상기 소정의 기준은 상기 평가점 마다의 복수 개차에 대한 평균치가 최소로 되는 기준인 마스크 패턴의 보정 장치.
  17. 제14항 또는 제15항에서,
    상기 변형 수단에서 상기 소정의 기준은 상기 평가점마다의 복수 개의 차 중에서 절대치가 최대인 차가 최소로 되는 기준인 마스크 패턴의 보정 장치.
  18. 제14항 또는 제15항에서,
    상기 변형 수단에서 상기 소정의 기준은 상기 평가점마다의 복수 개의 차의 자승 평균이 최소로 되는 기준인 마스크 패턴의 보정 장치.
  19. 제14항 또는 제15항에 있어서,
    상기 시뮬레이션 수단은,
    상기 설계 패턴 및 노광 조건에 기초하여 기판상의 2차원 광강도를 산출하는 수단,
    상기 기판의 2차원 평면상의 임의의 착안한 위치의 주변위치에서의 광강도와, 상기 착안한 위치와 주변위치와의 거리에 기초하여, 상기 착안한 임의의 위치의 노광 에너지에 대한 복수의 상기 주변위치에서의 광강도의 영향을 산출하여 누적함으로써, 상기 착안한 임의의 위치에서의 잠상형성강도(latent image formation intensity)를 상기 기판의 2차원 평면에서 산출하는 수단,
    상기 기판의 2차원 평면에서의 상기 잠상형성강도의 분포를 구하는 수단,
    노광량 및 현상조건에 대응한 잠상형성강도의 스레시홀드치를 결정하는 수단,
    상기 잠상형성강도의 분포에 대하여, 상기 스레시홀드치에서의 등고선을 구하는 수단, 그리고
    상기 등고선에 의하여 규정되는 패턴을 전사이미지로서 산출하는 수단
    을 포함하는 마스크 패턴의 보정 장치.
  20. 제14항 또는 제15항에서,
    상기 변형 수단은 상기 각 평가점마다 비교된 차의 역방향으로, 상기 차의 크기에 일정의 계수를 곱한 크기만큼 상기 평가점 근처의 마스크 패턴의 경계선을 이동시키는 수단을 포함하는 마스크 패턴의 보정 장치.
  21. 제20항에서,
    상기 계수가 0보다 크고 1미만인 마스크 패턴의 보정 장치.
  22. 제14항 또는 제15항에서,
    상기 평가점 배치 수단은 상기 원하는 설계 패턴의 패턴외주를 따라서 복수의 평가점을 배치하는 동시에, 소정의 평가점에서는 상기 평가점과는 별개로 목표점을 설정하는 수단을 포함하고,
    상기 비교 수단은 평가점만이 설정된 위치에서는, 시뮬레이션된 전사이미지와 상기 설계 패턴과의 차를 상기 각 평가점마다 비교하고, 목표점이 설정된 위치에서, 상기 목표점과 전사이미지와의 차를 비교하는 수단을 포함하며,
    상기 변형 수단은 각 평가점마다 또는 상기 목표점마다 비교된 차에 의존하여, 상기 차가 작아지도록 상기 설계 패턴을 변형하는 수단을 포함하는
    마스크 패턴의 보정 장치.
  23. 제22항에 있어서,
    상기 목표점은 상기 설계 패턴의 볼록(凸)형 코너부 또는 오목(凹)형 코너부에 위치하는 평가점에 대응하여 설정되고, 상기 볼록형 코너부에서는 상기 코너부의 내측에 목표점이 결정되고, 상기 오목형 코너부에서는 상기 코너부의 외측에 목표점이 결정되는 마스크 패턴의 보정 장치.
  24. 제14항 또는 제15항에 기재된 마스크 패턴의 보정 장치, 그리고
    상기 마스크 패턴의 보정 장치에서 보정된 마스크 패턴의 포토 마스크를 묘화(描畵)하는 묘화 수단
    을 포함하는 포토마스크의 제조장치.
  25. 제14항 또는 제15항에 기재된 마스크 패턴의 보정 장치,
    상기 마스크 패턴의 보정 장치에서 보정된 마스크 패턴의 포토 마스크를 이용하여 노광을 행하는 노광 수단
    을 포함하는 반도체 장치의 제조 장치.
KR1019960006441A 1995-03-13 1996-03-12 마스크패턴의보정방법및보정장치 KR100423917B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP05305395A JP3409493B2 (ja) 1995-03-13 1995-03-13 マスクパターンの補正方法および補正装置
JP95-53053 1995-03-13
JP1995-53053 1995-03-13

Publications (2)

Publication Number Publication Date
KR960035139A KR960035139A (ko) 1996-10-24
KR100423917B1 true KR100423917B1 (ko) 2005-02-02

Family

ID=12932125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960006441A KR100423917B1 (ko) 1995-03-13 1996-03-12 마스크패턴의보정방법및보정장치

Country Status (4)

Country Link
US (5) US5825647A (ko)
JP (1) JP3409493B2 (ko)
KR (1) KR100423917B1 (ko)
DE (1) DE19609652B4 (ko)

Families Citing this family (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3409493B2 (ja) * 1995-03-13 2003-05-26 ソニー株式会社 マスクパターンの補正方法および補正装置
JP3331822B2 (ja) * 1995-07-17 2002-10-07 ソニー株式会社 マスクパターン補正方法とそれを用いたマスク、露光方法および半導体装置
JP3551660B2 (ja) * 1996-10-29 2004-08-11 ソニー株式会社 露光パターンの補正方法および露光パターンの補正装置および露光方法
JP2867982B2 (ja) * 1996-11-29 1999-03-10 日本電気株式会社 半導体装置の製造装置
JP3406506B2 (ja) * 1997-03-24 2003-05-12 シャープ株式会社 フォトマスクのパターン補正方法およびフォトマスクのパターン補正装置
JPH10282635A (ja) * 1997-04-09 1998-10-23 Sony Corp パターンデータ補正方法、電子線描画方法、フォトマスク及びその作製方法、露光方法、半導体装置及びその製造方法、並びにパターンデータ補正装置
US7617474B2 (en) * 1997-09-17 2009-11-10 Synopsys, Inc. System and method for providing defect printability analysis of photolithographic masks with job-based automation
EP1023641A4 (en) * 1997-09-17 2009-04-22 Synopsys Inc METHOD AND SYSTEM FOR CONTROLLING DESIGN RULES
US6470489B1 (en) 1997-09-17 2002-10-22 Numerical Technologies, Inc. Design rule checking system and method
US6757645B2 (en) 1997-09-17 2004-06-29 Numerical Technologies, Inc. Visual inspection and verification system
US6370679B1 (en) 1997-09-17 2002-04-09 Numerical Technologies, Inc. Data hierarchy layout correction and verification method and apparatus
US7093229B2 (en) * 1997-09-17 2006-08-15 Synopsys, Inc. System and method for providing defect printability analysis of photolithographic masks with job-based automation
US7107571B2 (en) * 1997-09-17 2006-09-12 Synopsys, Inc. Visual analysis and verification system using advanced tools
US6578188B1 (en) 1997-09-17 2003-06-10 Numerical Technologies, Inc. Method and apparatus for a network-based mask defect printability analysis system
US6453452B1 (en) 1997-12-12 2002-09-17 Numerical Technologies, Inc. Method and apparatus for data hierarchy maintenance in a system for mask description
JP3274396B2 (ja) * 1997-11-07 2002-04-15 株式会社東芝 パターン測定方法
JP2011081388A (ja) * 1997-12-05 2011-04-21 Renesas Electronics Corp パターン歪検出装置及び検出方法
JP2008003633A (ja) * 1997-12-05 2008-01-10 Renesas Technology Corp パターン歪検出装置及び検出方法
US6081658A (en) * 1997-12-31 2000-06-27 Avant! Corporation Proximity correction system for wafer lithography
US6091845A (en) * 1998-02-24 2000-07-18 Micron Technology, Inc. Inspection technique of photomask
JPH11260697A (ja) * 1998-03-12 1999-09-24 Fujitsu Ltd スキャン式縮小投影露光方法および装置
US6128067A (en) * 1998-04-28 2000-10-03 Kabushiki Kaisha Toshiba Correcting method and correcting system for mask pattern
JP2000089448A (ja) * 1998-09-11 2000-03-31 Fujitsu Ltd 露光用パターン表示・検査・修正方法
JP4057733B2 (ja) * 1999-02-22 2008-03-05 株式会社東芝 転写パターンのシミュレーション方法
US6401236B1 (en) * 1999-04-05 2002-06-04 Micron Technology Inc. Method to eliminate side lobe printing of attenuated phase shift
US6467076B1 (en) * 1999-04-30 2002-10-15 Nicolas Bailey Cobb Method and apparatus for submicron IC design
US6301697B1 (en) * 1999-04-30 2001-10-09 Nicolas B. Cobb Streamlined IC mask layout optical and process correction through correction reuse
US7119923B1 (en) * 1999-07-23 2006-10-10 Fuji Photo Film Co., Ltd. Apparatus and method for image processing
US6294465B1 (en) * 1999-10-29 2001-09-25 Agere Systems Guardian Corp. Method for making integrated circuits having features with reduced critical dimensions
US6643616B1 (en) * 1999-12-07 2003-11-04 Yuri Granik Integrated device structure prediction based on model curvature
US6327023B1 (en) * 1999-12-23 2001-12-04 International Business Machines Corporation Optimization of reticle rotation for critical dimension and overlay improvement
JP3805936B2 (ja) * 1999-12-28 2006-08-09 株式会社東芝 マスクパターン補正方法及びマスクパターン作成システム
US6584609B1 (en) 2000-02-28 2003-06-24 Numerical Technologies, Inc. Method and apparatus for mixed-mode optical proximity correction
US6829380B1 (en) * 2000-04-28 2004-12-07 Advanced Micro Devices, Inc. Optimization of OPC design factors utilizing an advanced algorithm on a low voltage CD-SEM system
US6571383B1 (en) * 2000-04-28 2003-05-27 Infineon Technologies, Ag Semiconductor device fabrication using a photomask designed using modeling and empirical testing
US7412676B2 (en) * 2000-06-13 2008-08-12 Nicolas B Cobb Integrated OPC verification tool
US6425113B1 (en) * 2000-06-13 2002-07-23 Leigh C. Anderson Integrated verification and manufacturability tool
US6516459B1 (en) * 2000-07-10 2003-02-04 Mentor Graphics Corporation Integrated circuit design correction using fragment correspondence
US6430737B1 (en) * 2000-07-10 2002-08-06 Mentor Graphics Corp. Convergence technique for model-based optical and process correction
US7013183B1 (en) * 2000-07-14 2006-03-14 Solvisions Technologies Int'l Multiplexer hardware and software for control of a deformable mirror
US6523162B1 (en) 2000-08-02 2003-02-18 Numerical Technologies, Inc. General purpose shape-based layout processing scheme for IC layout modifications
US6891627B1 (en) 2000-09-20 2005-05-10 Kla-Tencor Technologies Corp. Methods and systems for determining a critical dimension and overlay of a specimen
US6673637B2 (en) * 2000-09-20 2004-01-06 Kla-Tencor Technologies Methods and systems for determining a presence of macro defects and overlay of a specimen
US6625801B1 (en) 2000-09-29 2003-09-23 Numerical Technologies, Inc. Dissection of printed edges from a fabrication layout for correcting proximity effects
US6453457B1 (en) * 2000-09-29 2002-09-17 Numerical Technologies, Inc. Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout
US6539521B1 (en) * 2000-09-29 2003-03-25 Numerical Technologies, Inc. Dissection of corners in a fabrication layout for correcting proximity effects
US6792590B1 (en) * 2000-09-29 2004-09-14 Numerical Technologies, Inc. Dissection of edges with projection points in a fabrication layout for correcting proximity effects
US6665856B1 (en) * 2000-12-01 2003-12-16 Numerical Technologies, Inc. Displacing edge segments on a fabrication layout based on proximity effects model amplitudes for correcting proximity effects
US6653026B2 (en) 2000-12-20 2003-11-25 Numerical Technologies, Inc. Structure and method of correcting proximity effects in a tri-tone attenuated phase-shifting mask
US6563566B2 (en) * 2001-01-29 2003-05-13 International Business Machines Corporation System and method for printing semiconductor patterns using an optimized illumination and reticle
US6873720B2 (en) * 2001-03-20 2005-03-29 Synopsys, Inc. System and method of providing mask defect printability analysis
US6925202B2 (en) * 2001-03-20 2005-08-02 Synopsys, Inc. System and method of providing mask quality control
US6674522B2 (en) 2001-05-04 2004-01-06 Kla-Tencor Technologies Corporation Efficient phase defect detection system and method
US6789237B1 (en) * 2001-05-11 2004-09-07 Northwestern University Efficient model order reduction via multi-point moment matching
US6574784B1 (en) * 2001-06-14 2003-06-03 George P. Lippincott Short edge management in rule based OPC
US6560766B2 (en) 2001-07-26 2003-05-06 Numerical Technologies, Inc. Method and apparatus for analyzing a layout using an instance-based representation
US7014955B2 (en) * 2001-08-28 2006-03-21 Synopsys, Inc. System and method for indentifying dummy features on a mask layer
US6684382B2 (en) 2001-08-31 2004-01-27 Numerical Technologies, Inc. Microloading effect correction
US6670082B2 (en) * 2001-10-09 2003-12-30 Numerical Technologies, Inc. System and method for correcting 3D effects in an alternating phase-shifting mask
JP3706364B2 (ja) * 2001-10-09 2005-10-12 アスムル マスクツールズ ビー．ブイ． ２次元フィーチャ・モデルの較正および最適化方法
US6880135B2 (en) * 2001-11-07 2005-04-12 Synopsys, Inc. Method of incorporating lens aberration information into various process flows
JP3592666B2 (ja) * 2001-12-04 2004-11-24 株式会社東芝 露光用マスクパターンの補正方法、プログラム、マスクパターン形成方法、及び半導体装置の製造方法
US6763514B2 (en) * 2001-12-12 2004-07-13 Numerical Technologies, Inc. Method and apparatus for controlling rippling during optical proximity correction
US6753115B2 (en) 2001-12-20 2004-06-22 Numerical Technologies, Inc. Facilitating minimum spacing and/or width control optical proximity correction
US7013439B2 (en) * 2002-01-31 2006-03-14 Juan Andres Torres Robles Contrast based resolution enhancing technology
US7293249B2 (en) * 2002-01-31 2007-11-06 Juan Andres Torres Robles Contrast based resolution enhancement for photolithographic processing
JP2003255508A (ja) 2002-02-28 2003-09-10 Oki Electric Ind Co Ltd マスクパターンの補正方法、フォトマスク、露光方法、半導体装置
US7386433B2 (en) * 2002-03-15 2008-06-10 Synopsys, Inc. Using a suggested solution to speed up a process for simulating and correcting an integrated circuit layout
US7035446B2 (en) * 2002-05-22 2006-04-25 Lsi Logic Corporation Quality measurement of an aerial image
US6687895B2 (en) 2002-07-03 2004-02-03 Numerical Technologies Inc. Method and apparatus for reducing optical proximity correction output file size
US6973633B2 (en) * 2002-07-24 2005-12-06 George Lippincott Caching of lithography and etch simulation results
US7000208B2 (en) * 2002-07-29 2006-02-14 Synopsys,Inc. Repetition recognition using segments
US6792592B2 (en) 2002-08-30 2004-09-14 Numerical Technologies, Inc. Considering mask writer properties during the optical proximity correction process
US6807663B2 (en) 2002-09-23 2004-10-19 Numerical Technologies, Inc. Accelerated layout processing using OPC pre-processing
US6928635B2 (en) 2002-09-25 2005-08-09 Numerical Technologies, Inc. Selectively applying resolution enhancement techniques to improve performance and manufacturing cost of integrated circuits
US7172838B2 (en) * 2002-09-27 2007-02-06 Wilhelm Maurer Chromeless phase mask layout generation
US6794096B2 (en) * 2002-10-09 2004-09-21 Numerical Technologies, Inc. Phase shifting mask topography effect correction based on near-field image properties
US6857109B2 (en) * 2002-10-18 2005-02-15 George P. Lippincott Short edge smoothing for enhanced scatter bar placement
US6928634B2 (en) * 2003-01-02 2005-08-09 Yuri Granik Matrix optical process correction
JP3960601B2 (ja) * 2003-03-19 2007-08-15 株式会社東芝 エッジ位置ずれ量の算出方法、検証方法、検証プログラム、及び検証システム。
SG146424A1 (en) * 2003-03-31 2008-10-30 Asml Masktools Bv Source and mask optimization
US7010764B2 (en) * 2003-04-14 2006-03-07 Takumi Technology Corp. Effective proximity effect correction methodology
JP3828552B2 (ja) * 2003-06-23 2006-10-04 株式会社東芝 寸法測定方法と寸法測定システム及び寸法測定プログラム
US7043712B2 (en) * 2003-09-09 2006-05-09 International Business Machines Corporation Method for adaptive segment refinement in optical proximity correction
US7003758B2 (en) * 2003-10-07 2006-02-21 Brion Technologies, Inc. System and method for lithography simulation
US7073162B2 (en) * 2003-10-31 2006-07-04 Mentor Graphics Corporation Site control for OPC
JP4524174B2 (ja) * 2003-11-05 2010-08-11 エーエスエムエル マスクツールズ ビー．ブイ． 固有分解に基づくｏｐｃモデル
US7232630B2 (en) * 2003-12-11 2007-06-19 Synopsys, Inc Method for printability enhancement of complementary masks
JP4247104B2 (ja) * 2003-12-18 2009-04-02 株式会社東芝 パターン検証方法、パターン検証システム
US7342646B2 (en) * 2004-01-30 2008-03-11 Asml Masktools B.V. Method of manufacturing reliability checking and verification for lithography process using a calibrated eigen decomposition model
US7242459B2 (en) 2004-01-30 2007-07-10 Asml Masktools B.V. Method of predicting and minimizing model OPC deviation due to mix/match of exposure tools using a calibrated Eigen decomposition model
JP4351928B2 (ja) * 2004-02-23 2009-10-28 株式会社東芝 マスクデータの補正方法、フォトマスクの製造方法及びマスクデータの補正プログラム
US7539954B2 (en) * 2004-02-24 2009-05-26 Konstantinos Adam OPC simulation model using SOCS decomposition of edge fragments
US7536660B2 (en) * 2004-02-24 2009-05-19 Konstantinos Adam OPC simulation model using SOCS decomposition of edge fragments
US7861207B2 (en) 2004-02-25 2010-12-28 Mentor Graphics Corporation Fragmentation point and simulation site adjustment for resolution enhancement techniques
US7234130B2 (en) * 2004-02-25 2007-06-19 James Word Long range corrections in integrated circuit layout designs
WO2005111874A2 (en) 2004-05-07 2005-11-24 Mentor Graphics Corporation Integrated circuit layout design methodology with process variation bands
US7240305B2 (en) * 2004-06-02 2007-07-03 Lippincott George P OPC conflict identification and edge priority system
US7116411B2 (en) * 2004-08-26 2006-10-03 Asml Masktools B.V. Method of performing resist process calibration/optimization and DOE optimization for providing OPE matching between different lithography systems
SG121141A1 (en) * 2004-09-14 2006-04-26 Asml Masktools Bv A method for performing full-chip manufacturing reliability checking and correction
JP4593236B2 (ja) * 2004-10-29 2010-12-08 株式会社日立ハイテクノロジーズ 寸法計測走査型電子顕微鏡システム並びに回路パターン形状の評価システム及びその方法
US7459248B2 (en) * 2005-02-24 2008-12-02 James Word Performing OPC on structures with virtual edges
US7493587B2 (en) * 2005-03-02 2009-02-17 James Word Chromeless phase shifting mask for integrated circuits using interior region
US8037429B2 (en) * 2005-03-02 2011-10-11 Mentor Graphics Corporation Model-based SRAF insertion
US7305334B2 (en) * 2005-05-24 2007-12-04 International Business Machines Corporation Methodology for image fidelity verification
US7434199B2 (en) * 2005-09-27 2008-10-07 Nicolas Bailey Cobb Dense OPC
US20070084782A1 (en) * 2005-10-05 2007-04-19 Enercon Services, Inc. Filter medium for strainers used in nuclear reactor emergency core cooling systems
US7493589B2 (en) * 2005-12-29 2009-02-17 Asml Masktools B.V. Method, program product and apparatus for model based geometry decomposition for use in a multiple exposure process
JP4817861B2 (ja) * 2006-02-03 2011-11-16 株式会社東芝 パターン寸法測定方法及び寸法測定装置
US7712068B2 (en) 2006-02-17 2010-05-04 Zhuoxiang Ren Computation of electrical properties of an IC layout
US7506285B2 (en) 2006-02-17 2009-03-17 Mohamed Al-Imam Multi-dimensional analysis for predicting RET model accuracy
TW200746259A (en) * 2006-04-27 2007-12-16 Nikon Corp Measuring and/or inspecting method, measuring and/or inspecting apparatus, exposure method, device manufacturing method, and device manufacturing apparatus
US8896808B2 (en) * 2006-06-21 2014-11-25 Asml Netherlands B.V. Lithographic apparatus and method
JP4675854B2 (ja) * 2006-07-25 2011-04-27 株式会社東芝 パターン評価方法と評価装置及びパターン評価プログラム
US8056022B2 (en) 2006-11-09 2011-11-08 Mentor Graphics Corporation Analysis optimizer
US7966585B2 (en) * 2006-12-13 2011-06-21 Mentor Graphics Corporation Selective shielding for multiple exposure masks
US7802226B2 (en) * 2007-01-08 2010-09-21 Mentor Graphics Corporation Data preparation for multiple mask printing
US9047532B2 (en) * 2007-01-25 2015-06-02 Applied Materials Israel, Ltd. System, method and computer program product for evaluating an actual structural element of an electrical circuit
US7739650B2 (en) * 2007-02-09 2010-06-15 Juan Andres Torres Robles Pre-bias optical proximity correction
US7799487B2 (en) * 2007-02-09 2010-09-21 Ayman Yehia Hamouda Dual metric OPC
US8713483B2 (en) 2007-06-05 2014-04-29 Mentor Graphics Corporation IC layout parsing for multiple masks
US20090060317A1 (en) * 2007-08-31 2009-03-05 William Volk Mask defect repair through wafer plane modeling
US7805699B2 (en) * 2007-10-11 2010-09-28 Mentor Graphics Corporation Shape-based photolithographic model calibration
JP5148395B2 (ja) * 2008-07-11 2013-02-20 株式会社東芝 潜像強度分布の評価システム、潜像強度分布の評価方法及び潜像強度分布の評価プログラム
US8619236B2 (en) * 2010-11-24 2013-12-31 International Business Machines Corporation Determining lithographic set point using optical proximity correction verification simulation
US8499260B2 (en) 2011-01-26 2013-07-30 International Business Machines Corporation Optical proximity correction verification accounting for mask deviations
US8577489B2 (en) 2011-01-26 2013-11-05 International Business Machines Corporation Diagnosing in-line critical dimension control adjustments using optical proximity correction verification
JP5673947B2 (ja) * 2011-03-01 2015-02-18 大日本印刷株式会社 マスクパターンの補正方法、プログラム及び該補正方法を用いたフォトマスク
JP6095334B2 (ja) * 2012-11-26 2017-03-15 キヤノン株式会社 マスクパターンおよび露光条件を決定する方法、ならびにプログラム
US9262820B2 (en) * 2014-05-19 2016-02-16 United Microelectronics Corporation Method and apparatus for integrated circuit design
US10430543B2 (en) * 2014-10-04 2019-10-01 Synopsys, Inc. Matrix reduction for lithography simulation
JP7330921B2 (ja) * 2020-03-23 2023-08-22 キオクシア株式会社 パターン検査方法およびフォトマスク作成方法
KR20230117366A (ko) * 2020-12-18 2023-08-08 에이에스엠엘 네델란즈 비.브이. 마스크 패턴을 결정하고 기계학습 모델을 트레이닝하는 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115830A (ja) * 1985-11-15 1987-05-27 Fujitsu Ltd 露光方法
JPH01107530A (ja) * 1987-10-20 1989-04-25 Matsushita Electric Ind Co Ltd パターン形成方法
JPH03242921A (ja) * 1990-02-21 1991-10-29 Toshiba Corp 電子ビーム露光装置
JPH0619115A (ja) * 1992-06-30 1994-01-28 Nec Corp 投影露光装置用マスク
JPH06120101A (ja) * 1992-09-30 1994-04-28 Sony Corp 露光方法及び露光装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4895780A (en) * 1987-05-13 1990-01-23 General Electric Company Adjustable windage method and mask for correction of proximity effect in submicron photolithography
US5124931A (en) * 1988-10-14 1992-06-23 Tokyo Electron Limited Method of inspecting electric characteristics of wafers and apparatus therefor
US5206820A (en) * 1990-08-31 1993-04-27 At&T Bell Laboratories Metrology system for analyzing panel misregistration in a panel manufacturing process and providing appropriate information for adjusting panel manufacturing processes
US5208124A (en) * 1991-03-19 1993-05-04 Hewlett-Packard Company Method of making a mask for proximity effect correction in projection lithography
JP3163666B2 (ja) * 1991-07-29 2001-05-08 ソニー株式会社 位相シフトマスクを用いたパターン形成方法
US5475766A (en) * 1991-09-05 1995-12-12 Kabushiki Kaisha Toshiba Pattern inspection apparatus with corner rounding of reference pattern data
US5326659A (en) * 1992-03-05 1994-07-05 Regents Of The University Of California Method for making masks
JP3265512B2 (ja) * 1992-06-09 2002-03-11 株式会社ニコン 露光方法
US5294800A (en) * 1992-07-31 1994-03-15 International Business Machines Corporation E-beam control data compaction system and method
JPH0778737A (ja) * 1993-09-08 1995-03-20 Fujitsu Ltd 荷電粒子ビーム露光方法及び荷電粒子ビーム露光装置
US5798195A (en) * 1993-09-24 1998-08-25 Nikon Corporation Stepping accuracy measuring method
KR960002536A (ko) * 1994-06-29 1996-01-26
GB2291219B (en) * 1994-07-05 1998-07-01 Nec Corp Photo-mask fabrication and use
JP3303551B2 (ja) * 1994-08-22 2002-07-22 ソニー株式会社 半導体装置の露光方法におけるアライメント法
JPH08297692A (ja) * 1994-09-16 1996-11-12 Mitsubishi Electric Corp 光近接補正装置及び方法並びにパタン形成方法
JP3297791B2 (ja) * 1994-11-16 2002-07-02 ソニー株式会社 露光方法およびレジストパターン算出方法
JP3409493B2 (ja) * 1995-03-13 2003-05-26 ソニー株式会社 マスクパターンの補正方法および補正装置
JP3334441B2 (ja) * 1995-08-01 2002-10-15 ソニー株式会社 フォトマスク描画用パターンデータ補正方法と補正装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115830A (ja) * 1985-11-15 1987-05-27 Fujitsu Ltd 露光方法
JPH01107530A (ja) * 1987-10-20 1989-04-25 Matsushita Electric Ind Co Ltd パターン形成方法
JPH03242921A (ja) * 1990-02-21 1991-10-29 Toshiba Corp 電子ビーム露光装置
JPH0619115A (ja) * 1992-06-30 1994-01-28 Nec Corp 投影露光装置用マスク
JPH06120101A (ja) * 1992-09-30 1994-04-28 Sony Corp 露光方法及び露光装置

Also Published As

Publication number Publication date
US6058203A (en) 2000-05-02
DE19609652B4 (de) 2013-01-10
JPH08248614A (ja) 1996-09-27
US5969801A (en) 1999-10-19
KR960035139A (ko) 1996-10-24
US6042257A (en) 2000-03-28
US5825647A (en) 1998-10-20
US6067375A (en) 2000-05-23
DE19609652A1 (de) 1996-09-19
JP3409493B2 (ja) 2003-05-26

Similar Documents

Publication Publication Date Title
KR100423917B1 (ko) 마스크패턴의보정방법및보정장치
KR100444558B1 (ko) 마스크패턴보정방법과그것을이용한마스크,노광방법및반도체장치
US5792581A (en) Method of correcting pattern data for drawing photomask to overcome proximity effects
JP3551660B2 (ja) 露光パターンの補正方法および露光パターンの補正装置および露光方法
KR100507249B1 (ko) 마스크 패턴 형성 방법, 마스크 패턴 형성 프로그램을 기록한 기록 매체, 포토마스크 작성 방법 및 반도체 장치의 제조 방법
US7673281B2 (en) Pattern evaluation method and evaluation apparatus and pattern evaluation program
JP3805936B2 (ja) マスクパターン補正方法及びマスクパターン作成システム
JP4165401B2 (ja) マスクパターン補正装置およびマスクパターン補正方法、並びにマスク作製方法および半導体装置の製造方法
JP5204687B2 (ja) 荷電粒子ビーム描画方法および荷電粒子ビーム描画装置
JP4160203B2 (ja) マスクパターン補正方法及びマスクパターン補正プログラムを記録した記録媒体
JP2002156741A (ja) マスクのデバイスパターンの補正方法
US6993455B2 (en) Method for determining the construction of a mask for the micropatterning of semiconductor substrates by means of photolithography
KR100395292B1 (ko) 노광방법및레지스트패턴산출방법
JP3508306B2 (ja) マスクパターン補正方法とそれを用いたマスク、露光方法および半導体装置
KR102396647B1 (ko) 포토마스크의 레이아웃 설계 방법 및 포토마스크의 제조 방법
US7458057B2 (en) Pattern correction method, pattern correction system, mask manufacturing method, semiconductor device manufacturing method, recording medium, and designed pattern
JP3543430B2 (ja) マスクパターンの補正方法および補正装置
JP2004163472A (ja) フォトマスクの設計方法、フォトマスク、及び半導体装置
JP2003344985A (ja) レイアウトパターンデータ補正装置
JP2616467B2 (ja) フォトマスクの製造方法
JP2004157160A (ja) プロセスモデル作成方法、マスクパターン設計方法、マスクおよび半導体装置の製造方法
JP2005250360A (ja) マスクパターンの検証装置および検証方法
JP2004053683A (ja) パターン形成プロセスの管理方法及び管理装置
JP4516353B2 (ja) 収差測定方法
JP2002357889A (ja) 位相シフトマスクの作製装置及び作製方法並びに位相シフトマスクを使用するパターン形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160302

Year of fee payment: 13

EXPY Expiration of term