JPH01107530A - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JPH01107530A JPH01107530A JP62264454A JP26445487A JPH01107530A JP H01107530 A JPH01107530 A JP H01107530A JP 62264454 A JP62264454 A JP 62264454A JP 26445487 A JP26445487 A JP 26445487A JP H01107530 A JPH01107530 A JP H01107530A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- protrusion
- mask
- photoresist
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 3
- 230000007261 regionalization Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 230000003287 optical effect Effects 0.000 abstract 1
- 238000012937 correction Methods 0.000 description 7
- 238000005094 computer simulation Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はパターン形成方法に関し、特に紫外線露光技術
を用いた最小加工線幅１μｍ以下の微細パターンの形成
方法に関するものである。
を用いた最小加工線幅１μｍ以下の微細パターンの形成
方法に関するものである。
従来の技術
半導体集積回路の製作等に用いる微細加工技術に訃いて
は、その最小加工線幅が１μ冨以下になってきている凸
形状の閉口部を有するパターンを形成する際に用いるマ
スクパターンとしては、突起部のみを有するパターンや
、突起部の根本に接してｉ側に多角形のパターンを有す
るものがあった０ 発明が解決しようとする問題点 しかしながら、紫外線を用いた場合、加工寸法が１μｍ
以下の微細パターンを形成する際に、パターン寸法や形
状によりフォトレジスト’／％％の照射量が変化する。
は、その最小加工線幅が１μ冨以下になってきている凸
形状の閉口部を有するパターンを形成する際に用いるマ
スクパターンとしては、突起部のみを有するパターンや
、突起部の根本に接してｉ側に多角形のパターンを有す
るものがあった０ 発明が解決しようとする問題点 しかしながら、紫外線を用いた場合、加工寸法が１μｍ
以下の微細パターンを形成する際に、パターン寸法や形
状によりフォトレジスト’／％％の照射量が変化する。
第６図に示した線幅が０．６μｍの突起部を有する凸形
状マスクパターン６ｏを用いて、紫外線露光［露光源は
ｇ＋１ｊｌ（波長λ＝４３６ｎｍ）、 露光系は開口
長Ｎ Ａ ＝０．４２ 、 ｃｒ ＝０．５］により照
射した時のレジスト上に露光された光の相対強度分布の
計算機シミュレーション結果を第６図における破線部で
囲まれた領域６４について第７図に示す。第６図におい
て、６１は幅広のマスク暗部、６２はマスク暗部の一部
である０、５μｍ幅の突起部である０突起部６２の根本
付近の両側に強度分布の局所的に強くなる部分７２が生
じている。これは、光の回折効果によるものである。さ
らに、突起部ｅ２の線幅が１μｍ以下となると、光強度
分布の強くなる部分が互いに近づくことにより（近接効
果）、突起部の根本付近に「ぐびれ」を生ずるようにな
る。
状マスクパターン６ｏを用いて、紫外線露光［露光源は
ｇ＋１ｊｌ（波長λ＝４３６ｎｍ）、 露光系は開口
長Ｎ Ａ ＝０．４２ 、 ｃｒ ＝０．５］により照
射した時のレジスト上に露光された光の相対強度分布の
計算機シミュレーション結果を第６図における破線部で
囲まれた領域６４について第７図に示す。第６図におい
て、６１は幅広のマスク暗部、６２はマスク暗部の一部
である０、５μｍ幅の突起部である０突起部６２の根本
付近の両側に強度分布の局所的に強くなる部分７２が生
じている。これは、光の回折効果によるものである。さ
らに、突起部ｅ２の線幅が１μｍ以下となると、光強度
分布の強くなる部分が互いに近づくことにより（近接効
果）、突起部の根本付近に「ぐびれ」を生ずるようにな
る。
第８図は、第６図のフォトマスクを用いた露光後にフォ
トレジスト全現像して形成されるレジストパターン８１
の見取り図で、凸形状の部分８２の根本８３がくびれる
様子を示している。
トレジスト全現像して形成されるレジストパターン８１
の見取り図で、凸形状の部分８２の根本８３がくびれる
様子を示している。
従って、１μｍ以下の幅を有する突起部を有するマスク
パターンを用いると、この「くびれ」の部分で転写され
るレジストパターンが極めて細くなるか断線する。この
パターンを、例えばＭＯＳトランジスタのゲート電極に
使った場合、ゲート電極幅が正確に制御できず、正常な
ＭＯＳ ）ランジスクが動作できない。
パターンを用いると、この「くびれ」の部分で転写され
るレジストパターンが極めて細くなるか断線する。この
パターンを、例えばＭＯＳトランジスタのゲート電極に
使った場合、ゲート電極幅が正確に制御できず、正常な
ＭＯＳ ）ランジスクが動作できない。
最小線幅が１μｍ以上では種々の形状の多角形状のマス
クパターンを用いても前述の問題は生じなかった。これ
は、最小線幅が１μｍ以上のパターンでは、元来、「り
びれ」の問題がなく、これを補正すること考慮する必要
はなかったからである。しかるに以上の検討結果から明
らかなように１μｍ以下の突起部を有するマスクパター
ン音用いる場合に何らかの補正を加えることが有効であ
ることが判明した。
クパターンを用いても前述の問題は生じなかった。これ
は、最小線幅が１μｍ以上のパターンでは、元来、「り
びれ」の問題がなく、これを補正すること考慮する必要
はなかったからである。しかるに以上の検討結果から明
らかなように１μｍ以下の突起部を有するマスクパター
ン音用いる場合に何らかの補正を加えることが有効であ
ることが判明した。
本発明はかかる点に鑑み、適切な補正パターンを加える
ことにより、線幅１μｍ以下の突起部全有する凸形状パ
ターンを転写形成することを可能にするものである。
ことにより、線幅１μｍ以下の突起部全有する凸形状パ
ターンを転写形成することを可能にするものである。
問題点を解決するための手段
本発明は、線幅１μｍ以下の突起部を有する凸形状パタ
ーンにおいて、突起部根本の両側に、紫外線露光源の波
長（λ）以上で、かつ波長／投影レンズの開口長（Ａ／
Ｎム）以下だけ広いパターンを加えたマスクパターンを
用いることにより、「くびれ」を生じることなく微細な
パターン全形成する。
ーンにおいて、突起部根本の両側に、紫外線露光源の波
長（λ）以上で、かつ波長／投影レンズの開口長（Ａ／
Ｎム）以下だけ広いパターンを加えたマスクパターンを
用いることにより、「くびれ」を生じることなく微細な
パターン全形成する。
作用
本発明は、前記したマスクパターンを用いることによシ
、光強度分布の強くなる部分を凸形状突起部の根本から
遠ざけることができ、従って「くびれ」を抑制すること
ができる０このため、例えば、１μｍ以下の微細なゲー
ト電極幅が極めて細くなるか断線することなく形成でき
、微細なＭＯＳトランジスタの形成が可能となる。
、光強度分布の強くなる部分を凸形状突起部の根本から
遠ざけることができ、従って「くびれ」を抑制すること
ができる０このため、例えば、１μｍ以下の微細なゲー
ト電極幅が極めて細くなるか断線することなく形成でき
、微細なＭＯＳトランジスタの形成が可能となる。
実施例
第１図は本発明の第１の実施例に用いるフォトマスクパ
ターン１０を示す。このパターン１ｏは、マスク暗部１
１から幅０．５μｍ、長さ２．０μｍの突起部１２（暗
部）を有する凸形状パターンであって、突起部１２の根
本の両側に、２辺が０．５μｍの長さの直角二等辺三角
形パターン（暗部）１３を付加したものである。
ターン１０を示す。このパターン１ｏは、マスク暗部１
１から幅０．５μｍ、長さ２．０μｍの突起部１２（暗
部）を有する凸形状パターンであって、突起部１２の根
本の両側に、２辺が０．５μｍの長さの直角二等辺三角
形パターン（暗部）１３を付加したものである。
バターイ形成は以下の方°法で行なう。まず半導体基板
上にポジ型フォトレジスト（以後レジスト）全塗布し、
ソフトベーキングを施こす。次に第１図に示したマスク
パターンを具備したマスクを通して、波長が４３６ ｎ
ＴｎでＮ人＝０．４２を有する投影露光装置を用いてレ
ジストを露光する。最後にレジストパターンにて、露光
部分を現像除去する。
上にポジ型フォトレジスト（以後レジスト）全塗布し、
ソフトベーキングを施こす。次に第１図に示したマスク
パターンを具備したマスクを通して、波長が４３６ ｎ
ＴｎでＮ人＝０．４２を有する投影露光装置を用いてレ
ジストを露光する。最後にレジストパターンにて、露光
部分を現像除去する。
第２図に第１図の破線部で囲まれた領域１４についてレ
ジスト上に露光された光の相対強度分布の計算機シミュ
レーシラン結果を示す。図に示す様に、光強度の強くな
る部分２２は、凸形状の根本から遠ざけられ、「くびれ
」は十分抑制されている。また、第３図は、第１図のフ
ォトマスクを用いて露光後にフォトレジストを現像して
形成されるレジストパターン３１の見取り図で、凸形状
の根本のくびれを防止している様子を示している。
ジスト上に露光された光の相対強度分布の計算機シミュ
レーシラン結果を示す。図に示す様に、光強度の強くな
る部分２２は、凸形状の根本から遠ざけられ、「くびれ
」は十分抑制されている。また、第３図は、第１図のフ
ォトマスクを用いて露光後にフォトレジストを現像して
形成されるレジストパターン３１の見取り図で、凸形状
の根本のくびれを防止している様子を示している。
第４図は本発明の第２の実施例に用いたマスクパターン
４ｏを示したものである。第１の実施例と同様の凸形状
パターン４２の根本に接して両側に、突起部に接した辺
の長さがＯ，Ｓμｍ、凸形状パターン主部に接した辺の
長さが０．２μｍの長方形パターン４３を有する。パタ
ーン形成方法は、第１の実施例と全く同様にして行なっ
た。第５図に第４図の破線部で囲まれた領域４４につい
てレジスト上に露光された光の相対強度分布の計算機シ
ミュレーション結果を示す。第１の実施例と同様、光強
度の強くなる部分６２は、凸形状の根本から遠ざけられ
「くびれ」は十分抑制されている。
４ｏを示したものである。第１の実施例と同様の凸形状
パターン４２の根本に接して両側に、突起部に接した辺
の長さがＯ，Ｓμｍ、凸形状パターン主部に接した辺の
長さが０．２μｍの長方形パターン４３を有する。パタ
ーン形成方法は、第１の実施例と全く同様にして行なっ
た。第５図に第４図の破線部で囲まれた領域４４につい
てレジスト上に露光された光の相対強度分布の計算機シ
ミュレーション結果を示す。第１の実施例と同様、光強
度の強くなる部分６２は、凸形状の根本から遠ざけられ
「くびれ」は十分抑制されている。
なお、上記の実施例で示した補正パターンは三角形と長
方形であるが、これに限るものではない。
方形であるが、これに限るものではない。
多角形もしくはＡ円型でも可能である。ただし、補正パ
ターンの面積は、露光源の波長よシも長く、波長／Ｎム
よりも短い辺を有する長方形で囲まれた領域内に限定す
る必要がある。
ターンの面積は、露光源の波長よシも長く、波長／Ｎム
よりも短い辺を有する長方形で囲まれた領域内に限定す
る必要がある。
発明の詳細
な説明したように、本発明によれば、線幅１μｍ以下の
突起部を有する凸形状パターンにおける［くびれＪ？抑
制でき、例えば、１μｍ以下の微細なゲート電極幅を有
するＭＯＳ）ランジスタを形成することができ、その実
用的効果は大きい。
突起部を有する凸形状パターンにおける［くびれＪ？抑
制でき、例えば、１μｍ以下の微細なゲート電極幅を有
するＭＯＳ）ランジスタを形成することができ、その実
用的効果は大きい。
第１図は本発明の第１の実施例方法に用いた三角形の補
正パターン金有する凸形状マスクパターンの平面図、第
２図は同実施例における光の相対強度分布図、第３図は
同実施例の現像後に得られるフォトレジストの形成パタ
ーンの斜視図、第４図は本発明の第２の実施例方法に用
いた長方形の補正パターンを有する凸形状マスクパター
ンの平面図、第５図は同実施例における光の相対強度分
布図、第６図は従来例として補正パターンのない凸形状
マスクパターンの平面図、第７図は同従来例における光
の相対強度分布図、第８図は同従来例の現像後に得られ
るフォトレジストの形成パターンの斜視図である。 １０．４０・・・・・・マスクパターン、１１．４１・
・・・・・マスク暗部、１２．４２・・・・・−突起部
、３１・・・・・・フォトレジスト〇 代理人の氏名 弁理士 中 尾 敏 男 ほか１名＋２
−−−ｊＩ！、ｇ＠ １３−ミ角靜パターン 第２図 Ｘ軸ｒ戸〕 第４図 第５図 ５２−・−丸先度分シ硬（なう部会 ×軸（μ哨〕 第６図 ６ｏ−−−７ス２ハ０ターソ ロ’１−−−マスクｇｔ杏に Ｘ職〔戸］
正パターン金有する凸形状マスクパターンの平面図、第
２図は同実施例における光の相対強度分布図、第３図は
同実施例の現像後に得られるフォトレジストの形成パタ
ーンの斜視図、第４図は本発明の第２の実施例方法に用
いた長方形の補正パターンを有する凸形状マスクパター
ンの平面図、第５図は同実施例における光の相対強度分
布図、第６図は従来例として補正パターンのない凸形状
マスクパターンの平面図、第７図は同従来例における光
の相対強度分布図、第８図は同従来例の現像後に得られ
るフォトレジストの形成パターンの斜視図である。 １０．４０・・・・・・マスクパターン、１１．４１・
・・・・・マスク暗部、１２．４２・・・・・−突起部
、３１・・・・・・フォトレジスト〇 代理人の氏名 弁理士 中 尾 敏 男 ほか１名＋２
−−−ｊＩ！、ｇ＠ １３−ミ角靜パターン 第２図 Ｘ軸ｒ戸〕 第４図 第５図 ５２−・−丸先度分シ硬（なう部会 ×軸（μ哨〕 第６図 ６ｏ−−−７ス２ハ０ターソ ロ’１−−−マスクｇｔ杏に Ｘ職〔戸］
Claims (2)
- （１）基板上にフォトレジストを塗布する工程と、凸形
状の線幅が１μｍ以下の突起部根本の両側に接して、紫
外線露光源の波長（λ）よりも長く、かつ波長／投影露
光系の開口長（λ／ＮＡ）よりも短い辺を有する領域に
マスク暗部を有するマスクパターンを通して選択的に前
記フォトレジストを紫外線露光する工程と、前記フォト
レジストを現像する工程とを備えてなるパターン形成方
法。 - （２）凸形状パターン突起部の根本の形状が、多角形も
しくは１／４円形である特許請求の範囲第１項に記載の
パターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26445487A JPH0750671B2 (ja) | 1987-10-20 | 1987-10-20 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26445487A JPH0750671B2 (ja) | 1987-10-20 | 1987-10-20 | パターン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01107530A true JPH01107530A (ja) | 1989-04-25 |
| JPH0750671B2 JPH0750671B2 (ja) | 1995-05-31 |
Family
ID=17403428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26445487A Expired - Lifetime JPH0750671B2 (ja) | 1987-10-20 | 1987-10-20 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750671B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100423917B1 (ko) * | 1995-03-13 | 2005-02-02 | 소니 가부시끼 가이샤 | 마스크패턴의보정방법및보정장치 |
-
1987
- 1987-10-20 JP JP26445487A patent/JPH0750671B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100423917B1 (ko) * | 1995-03-13 | 2005-02-02 | 소니 가부시끼 가이샤 | 마스크패턴의보정방법및보정장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0750671B2 (ja) | 1995-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6015650A (en) | Method for forming micro patterns of semiconductor devices | |
| US5532090A (en) | Method and apparatus for enhanced contact and via lithography | |
| KR0165524B1 (ko) | 포토리소그래피 공정의 노광방법 | |
| KR0128828B1 (ko) | 반도체 장치의 콘택홀 제조방법 | |
| JPH06348032A (ja) | レジストパターンの形成方法 | |
| US8541147B2 (en) | System and method of selective optical pattern enhancement for semiconductor manufacturing | |
| WO1997045772A1 (en) | Photolithography mask using serifs and method thereof | |
| JPH04155337A (ja) | フォトマスクの製造方法 | |
| JP4613364B2 (ja) | レジストパタン形成方法 | |
| JPH0690507B2 (ja) | ホトマスク，及びそれを用いた投影露光方法、並びにホトマスクの製造方法 | |
| KR20030067039A (ko) | 사입사 조명을 구현하는 포토마스크 및 그 제조 방법 | |
| KR20020074546A (ko) | 반도체 소자 제조를 위한 위상 반전 마스크 및 그 제조방법 | |
| JPH01107530A (ja) | パターン形成方法 | |
| JPS63216052A (ja) | 露光方法 | |
| JPH05243115A (ja) | 半導体装置の製造方法 | |
| KR100278917B1 (ko) | 반도체 소자의 콘택 마스크 제조방법 | |
| US6977133B2 (en) | Photomask and pattern forming method | |
| JPH0431858A (ja) | マスクの製作方法 | |
| JPH02247647A (ja) | 位相シフトマスクの製造方法 | |
| JPH01278018A (ja) | パターン形成方法 | |
| KR0140475B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| JPH06132216A (ja) | パターン形成方法 | |
| JPH04194939A (ja) | マスク形成方法およびパターン形成方法 | |
| KR100220940B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| JP3212117B2 (ja) | 露光用マスク |