JP5148395B2 - 潜像強度分布の評価システム、潜像強度分布の評価方法及び潜像強度分布の評価プログラム - Google Patents

潜像強度分布の評価システム、潜像強度分布の評価方法及び潜像強度分布の評価プログラム Download PDF

Info

Publication number
JP5148395B2
JP5148395B2 JP2008181625A JP2008181625A JP5148395B2 JP 5148395 B2 JP5148395 B2 JP 5148395B2 JP 2008181625 A JP2008181625 A JP 2008181625A JP 2008181625 A JP2008181625 A JP 2008181625A JP 5148395 B2 JP5148395 B2 JP 5148395B2
Authority
JP
Japan
Prior art keywords
latent image
image intensity
intensity distribution
evaluation
resist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008181625A
Other languages
English (en)
Other versions
JP2010021428A (ja
Inventor
均成 高橋
聡 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008181625A priority Critical patent/JP5148395B2/ja
Priority to US12/500,039 priority patent/US20100008562A1/en
Publication of JP2010021428A publication Critical patent/JP2010021428A/ja
Application granted granted Critical
Publication of JP5148395B2 publication Critical patent/JP5148395B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70653Metrology techniques
    • G03F7/70675Latent image, i.e. measuring the image of the exposed resist prior to development
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/0006Industrial image inspection using a design-rule based approach
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/10Segmentation; Edge detection
    • G06T7/136Segmentation; Edge detection involving thresholding
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Description

本発明は、潜像強度分布の評価システム、潜像強度分布の評価方法及び潜像強度分布の評価プログラムに関する。
近年の半導体デバイスの微細化に伴って、リソグラフィ工程で使用されるレジストパターンも微細化され、線幅が数十ナノメートルオーダーにまで細線化されてきている。
一方、リソグラフィ工程において、レジスト膜中に入射した露光光の一部がその下地層との界面で反射すると、レジスト膜中で入射光と反射光とが干渉する。この結果、レジスト膜中の入射光と反射光との間で定在波が生じ、膜厚方向に光強度が波うつように変化する露光光強度分布(潜像強度分布)が形成される。
このような露光光強度分布は、レジストパターンがミクロンオーダーと大きく、かつレジスト膜厚が厚い条件下では、レジストパターンの倒壊等に対して大きな影響を及ぼすことはない。これに対して、レジストパターンが数十ナノメートルオーダーにまで微細化されかつレジスト膜厚が薄くなると、レジストパターンの形状に及ぼす影響が大きくなり、レジストパターンを期待通りに形成することができなくなる。
また、例えば、特許文献1には、高さ方向に関して危険箇所を含むパターンを検証するために、基板上に塗布されるレジスト膜上における露光用データに対応した露光パターンの像の特徴を算出し、その露光パターンの像の特徴に基づいてレジスト膜の現像後の膜厚を算出し、露光用データの良否を判断する方法が開示されている。
また、例えば、特許文献2には、精度の高いシミュレーションモデルを得るために、光学像の光強度分布に基づいて光学像の特徴量を求め、フォトレジストパターンの形状に関する情報と光学像の特徴量との第1の相関と、フォトレジストパターンの形状に関する情報と実験スレショルドとの第2の相関を用いることで、光学像の特徴量と実験スレショルドとの第3の相関を求める方法が開示されている。
しかしながら、特許文献1、2に開示された方法では、基板上の2次元平面内の光強度分布に基づいてレジストパターンの形状が評価されているため、基板上に形成されるレジスト形状の安定性や形状起因のマージンを光学像から評価することが難しいという問題があった。
特開2006−154245号公報 特開2007−324479号公報
そこで、本発明の目的は、基板上に形成されるレジスト形状の安定性や形状起因のマージンを光学像から評価することが可能な潜像強度分布の評価システム、潜像強度分布の評価方法及び潜像強度分布の評価プログラムを提供することである。
上述した課題を解決するために、本発明の一態様に係る潜像強度分布の評価システムによれば、露光条件およびマスクパターンに基づいて、レジスト膜内の膜厚方向における潜像強度分布を算出する潜像強度分布算出部と、前記潜像強度分布算出部にて算出された潜像強度分布に基づいて、前記レジスト膜内の膜厚方向における評価位置を算出する評価位置算出部と、前記評価位置算出部にて算出された評価位置の潜像強度に基づいて、前記レジスト膜に形成されるパターンの特徴を評価するパターン評価部とを備え、前記レジスト膜内の膜厚方向における評価位置は、前記パターンが膜厚方向の位置においてくびれている部分であることを特徴とする。
以上説明したように、本発明によれば、基板上に形成されるレジスト形状の安定性や形状起因のマージンを光学像から評価することが可能な潜像強度分布の評価方法及び潜像強度分布の評価方法及び潜像強度分布の評価プログラムプログラムを提供することができるという効果を奏する。
以下、本発明の実施形態に係る潜像強度分布の評価方法について図面を参照しながら説明する。
図1は、本発明の一実施形態に係る潜像強度分布の評価システムの概略構成を示すブロック図である。
図1において、評価システムには、CPUなどを含むプロセッサ1、固定的なデータを記憶するROM2、プロセッサ1に対してワークエリアなどを提供するRAM3、プロセッサ1を動作させるためのプログラムや各種データを記憶する外部記憶装置4、人間とコンピュータとの間の仲介を行うヒューマンインターフェース5、外部との通信手段を提供する通信インターフェース6を設けることができ、プロセッサ1、ROM2、RAM3、外部記憶装置4、ヒューマンインターフェース5および通信インターフェース6はバス7を介して接続されている。
ここで、プロセッサ1には、露光条件およびマスクパターンに基づいて、レジスト膜内の膜厚方向における潜像強度分布を算出する潜像強度分布算出部1a(リソグラフィシミュレータ)、潜像強度分布算出部1aにて算出された潜像強度分布に基づいて、レジスト膜内の膜厚方向における評価位置を算出する評価位置算出部1b、評価位置算出部1bにて算出された評価位置の潜像強度を評価し、さらにその評価結果に基づいて、レジスト膜に形成されるパターンの特徴を評価するパターン評価部1cが設けられている。なお、レジスト膜内の膜厚方向における評価位置は、露光条件を変化させたときに潜像強度分布の変化が最も大きくなる膜厚方向の位置を含む位置とすることができ、一定値以下の潜像強度を有する潜像強度分布のうち膜厚方向にくびれている部分とすることができる。また、パターン評価部1cにて評価されるパターンの特徴としては、例えば、レジスト形状の安定性や形状起因のプロセスマージンなどを挙げることができる。
そして、潜像強度分布の評価プログラムをプロセッサ1に実行させることで、潜像強度分布算出部1a、評価位置算出部1bおよびパターン評価部1cをプロセッサ1上で実現することができる。なお、潜像強度分布算出部1aによる潜像強度分布の算出は、潜像強度分布の評価プログラムと異なる他のプログラムを用いて実行させることもできる。
なお、プロセッサ1に実行させるプログラムは、外部記憶装置4に格納しておき、プログラムの実行時にRAM3に読み込むようにしてもよいし、プログラムをROM2に予め格納しておくようにしてもよいし、通信インターフェース6を介してプログラムを取得するようにしてもよい。
また、外部記憶装置4としては、例えば、ハードディスクなどの磁気ディスク、DVDなどの光ディスク、USBメモリやメモリカードなどの可搬性半導体記憶装置などを用いることができる。また、ヒューマンインターフェース5としては、例えば、入力インターフェースとしてキーボードやマウス、出力インターフェースとしてディスプレイやプリンタなどを用いることができる。また、通信インターフェース6としては、例えば、インターネットやLANなどに接続するためのLANカードやモデムやルータなどを用いることができる。
また、潜像強度分布算出部1a、評価位置算出部1bおよびパターン評価部1cは、スタンドアロン型コンピュータで実現するようにしてもよいし、ネットワークを介して接続されたコンピュータで分散処理されるように構成してもよい。
図2は、本発明の一実施形態に係る潜像強度分布の評価方法にて評価されるレジストパターンの一例を示す断面図である。
図2において、基板11上には、下地層12を介してレジスト膜13が形成されている。なお、基板11としては、半導体デバイスが形成される半導体基板や、液晶パネルが形成されるガラス基板などを用いることができる。また、下地層12は、反射防止膜として機能させることができ、例えば、SOG(spin on glass)膜を用いることができる。また、マスク15には、Cr膜やハーフトーン膜などの遮光膜16が形成され、この遮光膜16にてマスクパターンを構成することができる。
そして、レジスト膜13にパターンを形成する場合、マスク15を介してレジスト膜13に露光光17を照射する。そして、レジスト膜13に露光光17が照射されると、ポジレジストでは、照射部分のレジストが分解され、照射部分に潜像14が形成される。ここで、レジスト膜13中に露光光17が入射すると、レジスト膜13中に入射した露光光17の一部がその下地層12との界面で反射する。そして、マスクパターンが数十ナノメートルオーダーにまで微細化されかつレジスト膜厚が薄くなると、レジスト膜13中の入射光と反射光との間で定在波が生じ、露光光強度分布は膜厚方向に波うつように変化する。この結果、マスクパターンが特にライン状パターンの場合、露光条件によっては、くびれ13aが潜像14に発生する。なお、露光条件としては、例えば、露光光17の照明形状、露光強度、露光時間、露光光17の波長、下地層12の種類および膜厚などを挙げることができる。
そして、潜像14が形成されたレジスト膜13を現像することで、基板11上にレジストパターン13bを形成することができる。ここで、くびれ13aの程度によっては、潜像14が形成されたレジスト膜13の現像時にレジストパターン13bの形状が崩れたり、レジストパターン13bが消失したりすることから、所望のパターンを得ることができなくなる。
このため、図1のリソグラフィシミュレータは、露光条件およびマスクパターンに基づいてレジスト膜13内における潜像強度分布をシミュレートし、その潜像強度分布に基づいてくびれ13aの位置を特定し、そのくびれ13aの位置の潜像強度を評価することで、所望のパターンが形成可能か否かを判断することができる。
図3は、本発明の一実施形態に係る潜像強度分布の評価方法を示すフローチャートである。
図3において、図1の潜像強度分布算出部1aは、露光条件およびマスクパターンに基づいて、図2のレジスト膜13内の潜像強度分布をシミュレーションによって算出する(ステップS1)。なお、レジスト膜13内の潜像強度分布をシミュレーションする場合、レジストパターンの形成に用いるプロセス条件に基づいた物理モデルを用いるようにしてもよいし、そのプロセス条件に基づいた統計モデルによって変調された潜像強度分布を用いるようにしてもよい。このプロセス条件としては、例えば、露光条件、ベーキング条件、現像条件などを用いることができる。また、プロセス条件に基づいた統計モデルによって変調された潜像強度分布としては、レジスト分解物質の拡散長を振った潜像強度分布を用いることができる。
次に、評価位置算出部1bは、レジスト膜13内の潜像強度の評価位置を定める。潜像強度分布算出部1aにて算出された潜像強度分布に基づき、露光条件を変化させたときの潜像強度の変化が最も大きくなる膜厚方向における位置を評価位置として求める。具体的には、まず所定のマスクパターンに対して複数の露光条件に基づき複数の潜像強度分布を算出する。続いて、マスクパターン又はマスクパターンを転写してレジスト膜に形成すべき設計パターンのエッジ位置をレジスト膜の膜表面方向において設定する。さらに、そのエッジ位置においてレジスト膜の膜厚方向における複数の潜像強度分布の差が最も大きくなる位置を求めることにより、評価位置を求めることが可能である。
また、本実施例に示すように、露光条件を変化させたときの潜像強度の変化が最も大きくなる膜厚方向における位置を評価位置として、潜像強度がしきい値T以下となる領域Sの膜表面方向の寸法が最小となるくびれ位置である評価位置Hとすることもできる。ここで、しきい値Tは、レジスト膜13の膜厚方向に対して所定の位置の潜像強度分布、あるいは膜厚方向について所定の範囲で平均化された潜像強度分布について、その潜像強度分布における潜像強度がしきい値T以下となる領域Sの膜表面方向における寸法または形状が所望の寸法または形状に一致するように定める(ステップ2)。また、しきい値Tは、評価位置算出部1bにて決定するようにしてもよいし、外部から与えられるようにしてもよい。
本実施例では、上記しきい値T以下の領域Sの膜表面方向の寸法が最小となるくびれ位置である評価位置Hを求める(ステップ3)。
次に、パターン評価部1cは、評価位置算出部1bにて得られた評価位置Hにおける潜像強度分布について、しきい値T以下の潜像強度をもつ領域Sの評価値Aが許容範囲内であるか否かを評価することで、所望のパターンが形成可能か否かを判断する(ステップS4)。なお、しきい値T以下の潜像強度をもつ領域Sの評価値Aとしては、評価位置Hにおける所定の位置での潜像強度の値を用いるようにしてもよいし、評価位置Hにおけるしきい値T以下の潜像強度の値の積算値を用いるようにしてもよいし、その領域Sにおける単位面積あたりの潜像強度の平均値を用いるようにしてもよい。
図4は、本発明の一実施形態に係る下地層の膜厚および拡散長とレジストの膜厚方向の潜像強度分布との関係のシミュレーション結果を示す図である。なお、図4では、図2のマスクパターンについてレジスト膜13内の膜厚方向の潜像強度分布を示した。ここで、各潜像強度分布の縦軸は膜厚方向の位置、横軸は幅方向(膜表面方向)の位置を示す。また、図2の下地層12の反射率を振った潜像強度分布を図4の横方向に配列して示し、レジスト分解物質の拡散長を振った潜像強度分布を図4の縦方向に配列して示した。
図4において、下地層12の反射率が小さくなると、図2のマスクパターンをレジスト膜13内の潜像14として忠実に再現することができるのに対し、下地層12の反射率が大きくなると、レジスト膜13中の入射光と反射光との間で定在波が生じ、くびれ13aの程度の大きくなることが判る。また、レジスト分解物質の拡散長が大きくなると、潜像強度分布の境界がぼやけることが判る。
図5は、本発明の一実施形態に係る下地層の反射率および拡散長とレジストの膜厚方向の潜像強度分布との関係のシミュレーション結果を示す図である。なお、図5では、図2のマスクパターンについてレジスト膜13内の膜厚方向の潜像強度分布を示した。ここで、各潜像強度分布の縦軸は膜厚方向の位置、横軸は幅方向(膜表面方向)の位置を示す。また、図2の下地層12の膜厚を振った潜像強度分布を図5の横方向に配列して示し、レジスト分解物質の拡散長を振った潜像強度分布を図5の縦方向に配列して示した。また、この下地層12としてはSOG膜を使用した。
図5において、SOG膜の膜厚を変化させると、定在波のピーク位置が膜厚方向に移動し、くびれ13aの位置が膜厚方向に移動することが判る。また、レジスト分解物質の拡散長が大きくなると、潜像強度分布の境界がぼやけることが判る。
図6は、本発明の一実施形態に係る評価値Aおよびフォーカス位置と下地層の膜厚との関係のシミュレーション結果を示す図、図7は、図6の評価値Aの算出方法を示す図である。なお、下地層としてはSOG膜を用いた。
図6において、SOG膜の膜厚が大きくなると、評価値Aが大きくなることから、SOG膜の膜厚を大きくすることで、レジスト形状の安定性を増大させることができ、レジストパターンをより形成しやすくできることが判った。なお、評価値Aとしては、図7に示すように、しきい値T以下の潜像強度Iをもつ領域Sの強度の積算値(図7の斜線部)をしきい値Tに対する比で評価した値を用いた。
ここで、評価実施前の標準条件において、レジスト膜とその下地のSOG膜との界面における露光光の反射率は、およそ2%であった。そして、反射率がほぼ変化しない範囲で、標準条件よりもSOG膜の膜厚を厚くして定在波の影響を調整することにより、レジストパターンをより形成しやすくすることができた。
また、図6において、フォーカス位置を膜厚方向に若干ずらすことによっても、評価値Aを増大させることができ、レジストパターンをより形成しやすくできる。
本発明の一実施形態に係るリソグラフィシミュレータの概略構成を示すブロック図。 本発明の一実施形態に係るリソグラフィシミュレーションにて評価されるレジストパターンの一例を示す断面図。 本発明の一実施形態に係るリソグラフィシミュレーション方法を示すフローチャート。 本発明の一実施形態に係る下地層の膜厚および拡散長とレジストの膜厚方向の潜像強度分布との関係のシミュレーション結果を示す図。 本発明の一実施形態に係る下地層の反射率および拡散長とレジストの膜厚方向の潜像強度分布との関係のシミュレーション結果を示す図。 本発明の一実施形態に係る評価値Aおよびフォーカス位置と下地層の膜厚との関係のシミュレーション結果を示す図。 図6の評価値Aの算出方法を示す図。
符号の説明
1 プロセッサ、1a 潜像強度分布算出部、1b 評価位置算出部、1c パターン評価部、2 ROM、3 RAM、4 外部記憶装置、5 ヒューマンインターフェース、6 通信インターフェース、7 バス、11 基板、12 下地層、13 レジスト膜、13a くびれ、13b レジストパターン、14 潜像、15 マスク、16 遮光膜、17 露光光

Claims (4)

  1. 露光条件およびマスクパターンに基づいて、レジスト膜内の膜厚方向における潜像強度分布を算出する潜像強度分布算出部と、
    前記潜像強度分布算出部にて算出された潜像強度分布に基づいて、前記レジスト膜内の膜厚方向における評価位置を算出する評価位置算出部と、
    前記評価位置算出部にて算出された評価位置の潜像強度に基づいて、前記レジスト膜に形成されるパターンの特徴を評価するパターン評価部とを備え
    前記レジスト膜内の膜厚方向における評価位置は、前記パターンが膜厚方向の位置においてくびれている部分であることを特徴とする潜像強度分布の評価システム。
  2. 前記パターンの特徴は、前記レジスト膜の形状の安定性または形状起因のマージンであることを特徴とする請求項1に記載の潜像強度分布の評価システム。
  3. 露光条件およびマスクパターンに基づいて、レジスト膜内の膜厚方向における潜像強度分布を求めるステップと、
    前記レジスト膜内の膜厚方向における潜像強度分布に基づいて、前記レジスト膜のくびれ部分である評価位置を求めるステップと、
    前記求められた評価位置の潜像強度が許容範囲内であるか否かを評価するステップとを備えることを特徴とする潜像強度分布の評価方法。
  4. 露光条件およびマスクパターンに基づいて、レジスト膜内の膜厚方向における潜像強度分布を求めるステップと、
    前記レジスト膜内の膜厚方向における潜像強度分布に基づいて、前記レジスト膜のくびれ部分である評価位置を求めるステップと、
    前記求められた評価位置の潜像強度が許容範囲内であるか否かを評価するステップとをコンピュータに実行させることを特徴とする潜像強度分布の評価プログラム。
JP2008181625A 2008-07-11 2008-07-11 潜像強度分布の評価システム、潜像強度分布の評価方法及び潜像強度分布の評価プログラム Expired - Fee Related JP5148395B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008181625A JP5148395B2 (ja) 2008-07-11 2008-07-11 潜像強度分布の評価システム、潜像強度分布の評価方法及び潜像強度分布の評価プログラム
US12/500,039 US20100008562A1 (en) 2008-07-11 2009-07-09 Latent image intensity distribution evaluation method, method of manufacturing the semiconductor device and latent image intensity distribution evaluation program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008181625A JP5148395B2 (ja) 2008-07-11 2008-07-11 潜像強度分布の評価システム、潜像強度分布の評価方法及び潜像強度分布の評価プログラム

Publications (2)

Publication Number Publication Date
JP2010021428A JP2010021428A (ja) 2010-01-28
JP5148395B2 true JP5148395B2 (ja) 2013-02-20

Family

ID=41505214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008181625A Expired - Fee Related JP5148395B2 (ja) 2008-07-11 2008-07-11 潜像強度分布の評価システム、潜像強度分布の評価方法及び潜像強度分布の評価プログラム

Country Status (2)

Country Link
US (1) US20100008562A1 (ja)
JP (1) JP5148395B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI438476B (zh) 2012-01-12 2014-05-21 Largan Precision Co Ltd 取像系統
JP7256689B2 (ja) * 2019-05-31 2023-04-12 株式会社アルバック レジストパターンの製造方法及びレジスト膜
CN117008428B (zh) * 2023-09-26 2024-01-26 全芯智造技术有限公司 光刻仿真方法、设备和介质

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04343214A (ja) * 1991-05-20 1992-11-30 Fujitsu Ltd 露光シミュレーション方法及びこれを用いた半導体             装置製造方法
JPH0580499A (ja) * 1991-09-19 1993-04-02 Fujitsu Ltd パターン形成方法
JPH0758684B2 (ja) * 1991-11-07 1995-06-21 富士通株式会社 パターン形成方法
JPH05217878A (ja) * 1992-02-07 1993-08-27 Matsushita Electric Ind Co Ltd パターン形成方法
JP3281241B2 (ja) * 1994-12-27 2002-05-13 株式会社東芝 レジストの吸収光量分布評価方法及びシステム
JP3409493B2 (ja) * 1995-03-13 2003-05-26 ソニー株式会社 マスクパターンの補正方法および補正装置
JP3331822B2 (ja) * 1995-07-17 2002-10-07 ソニー株式会社 マスクパターン補正方法とそれを用いたマスク、露光方法および半導体装置
JPH11297602A (ja) * 1998-04-14 1999-10-29 Sony Corp パターンの形成方法
JP2000077292A (ja) * 1998-08-27 2000-03-14 Toshiba Corp レジストパターンの形成方法
US6556702B1 (en) * 1999-01-06 2003-04-29 Applied Materials, Inc. Method and apparatus that determines charged particle beam shape codes
JP3971937B2 (ja) * 2002-02-18 2007-09-05 株式会社日立ハイテクノロジーズ 露光条件監視方法およびその装置並びに半導体デバイスの製造方法
US6898779B2 (en) * 2002-08-28 2005-05-24 Micron Technology, Inc. Pattern generation on a semiconductor surface
JP4621485B2 (ja) * 2004-11-29 2011-01-26 株式会社東芝 パタンデータ検証方法、パタンデータ作成方法、露光用マスクの製造方法およびプログラム
JP4690946B2 (ja) * 2006-06-02 2011-06-01 株式会社東芝 シミュレーションモデルの作成方法、プログラム及び半導体装置の製造方法
NL1036108A1 (nl) * 2007-11-09 2009-05-12 Asml Netherlands Bv Device Manufacturing Method and Lithographic Apparatus, and Computer Program Product.

Also Published As

Publication number Publication date
JP2010021428A (ja) 2010-01-28
US20100008562A1 (en) 2010-01-14

Similar Documents

Publication Publication Date Title
US11461532B2 (en) Three-dimensional mask model for photolithography simulation
TWI443448B (zh) 用於裝置製造之光罩設計及光學接近修正
US7735053B2 (en) Correction method and correction system for design data or mask data, validation method and validation system for design data or mask data, yield estimation method for semiconductor integrated circuit, method for improving design rule, mask production method, and semiconductor integrated circuit production method
US7882480B2 (en) System and method for model-based sub-resolution assist feature generation
US8372565B2 (en) Method for optimizing source and mask to control line width roughness and image log slope
US6868355B2 (en) Automatic calibration of a masking process simulator
US8336006B2 (en) Mask-layout creating method, apparatus therefor, and computer program product
US7269804B2 (en) System and method for integrated circuit device design and manufacture using optical rule checking to screen resolution enhancement techniques
US8415077B2 (en) Simultaneous optical proximity correction and decomposition for double exposure lithography
JP5627394B2 (ja) マスクのデータ及び露光条件を決定するためのプログラム、決定方法、マスク製造方法、露光方法及びデバイス製造方法
US20110119642A1 (en) Simultaneous Photolithographic Mask and Target Optimization
US20100333049A1 (en) Model-Based Retargeting of Layout Patterns for Sub-Wavelength Photolithography
KR101711699B1 (ko) 마스크 패턴 작성 방법, 기록 매체 및 정보 처리 장치
US8498469B2 (en) Full-field mask error enhancement function
Abboud et al. Mask data processing in the era of multibeam writers
TW201342101A (zh) 光罩圖案之產生方法
JP5148395B2 (ja) 潜像強度分布の評価システム、潜像強度分布の評価方法及び潜像強度分布の評価プログラム
US7313769B1 (en) Optimizing an integrated circuit layout by taking into consideration layout interactions as well as extra manufacturability margin
JP2000232057A (ja) レジストパターンのシミュレーション方法およびパターン形成方法
TW201923444A (zh) 光罩製造方法
US8402398B2 (en) Reducing through process delay variation in metal wires
De Bisschop How to make lithography patterns print: the role of OPC and pattern layout
US20150213161A1 (en) Optical model employing phase transmission values for sub-resolution assist features
Sahouria et al. Full-chip process simulation for silicon DRC
US7260814B2 (en) OPC edge correction based on a smoothed mask design

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees