JP2000077292A - レジストパターンの形成方法 - Google Patents
レジストパターンの形成方法Info
- Publication number
- JP2000077292A JP2000077292A JP10241529A JP24152998A JP2000077292A JP 2000077292 A JP2000077292 A JP 2000077292A JP 10241529 A JP10241529 A JP 10241529A JP 24152998 A JP24152998 A JP 24152998A JP 2000077292 A JP2000077292 A JP 2000077292A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- latent image
- forming
- film
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】レジストの種類が決められた条件下において、
レジスト膜中の定在波の発生を極小化するためのレジス
トの膜厚、レジスト下地膜の膜厚を高い精度で最適化し
得るレジストパターンの形成方法を提供する。 【解決手段】半導体基板上にレジストパターンを形成す
る前に、露光によりレジスト中に形成される潜像プロフ
ァイルを計算するステップと、レジスト中の深さ方向の
潜像プロファイルを所望の位置でスライスするステップ
と、潜像プロファイルをスライスした位置における潜像
の最大値および最小値を求めるステップと、潜像の最大
値および最小値に基づいて潜像のコントラストを計算す
るステップと、コントラストが所定値以下となるように
レジストおよびその下地膜の膜厚を選択する選択ステッ
プとを具備し、選択した条件を用いてレジストパターン
を半導体基板上に形成する。
レジスト膜中の定在波の発生を極小化するためのレジス
トの膜厚、レジスト下地膜の膜厚を高い精度で最適化し
得るレジストパターンの形成方法を提供する。 【解決手段】半導体基板上にレジストパターンを形成す
る前に、露光によりレジスト中に形成される潜像プロフ
ァイルを計算するステップと、レジスト中の深さ方向の
潜像プロファイルを所望の位置でスライスするステップ
と、潜像プロファイルをスライスした位置における潜像
の最大値および最小値を求めるステップと、潜像の最大
値および最小値に基づいて潜像のコントラストを計算す
るステップと、コントラストが所定値以下となるように
レジストおよびその下地膜の膜厚を選択する選択ステッ
プとを具備し、選択した条件を用いてレジストパターン
を半導体基板上に形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
工程におけるレジストパターンの形成方法に係り、特に
レジストの膜厚、レジストパターンの下地の構造および
膜厚の決定方法に関するもので、例えばフォトリソグラ
フィ工程に適用されるものである。
工程におけるレジストパターンの形成方法に係り、特に
レジストの膜厚、レジストパターンの下地の構造および
膜厚の決定方法に関するもので、例えばフォトリソグラ
フィ工程に適用されるものである。
【０００２】
【従来の技術】従来、半導体装置の製造工程において、
半導体基板（ウエハ）上にフォトレジストのパターンを
形成する際、フォトレジスト膜の露光時にフォトレジス
ト膜中に吸収されるエネルギーがフォトレジスト膜の深
さ方向で分布を持つことによって、レジスト膜中に露光
波長に応じた定在波の潜像が発生することが知られてい
る。
半導体基板（ウエハ）上にフォトレジストのパターンを
形成する際、フォトレジスト膜の露光時にフォトレジス
ト膜中に吸収されるエネルギーがフォトレジスト膜の深
さ方向で分布を持つことによって、レジスト膜中に露光
波長に応じた定在波の潜像が発生することが知られてい
る。
【０００３】そして、この露光時の定在波の発生に起因
して、現像後のレジストパターンの側壁に定在波の形状
に応じた凹凸が存在（出現）するようになる。このよう
にレジストパターンの側壁に定在波の形状が存在する
と、レジストパターンをマスクとしてエッチングされる
下地のパターン寸法がばらつくなどの不良が発生するの
で、レジストパターンの側壁はできるだけ滑らかな方が
望ましい。
して、現像後のレジストパターンの側壁に定在波の形状
に応じた凹凸が存在（出現）するようになる。このよう
にレジストパターンの側壁に定在波の形状が存在する
と、レジストパターンをマスクとしてエッチングされる
下地のパターン寸法がばらつくなどの不良が発生するの
で、レジストパターンの側壁はできるだけ滑らかな方が
望ましい。
【０００４】従って、前記したようなレジスト膜中の定
在波の発生を回避、または低減するために、レジストの
膜厚、レジストの下地の構造および膜厚を予めシミュレ
ーションにより最適化することが望ましい。
在波の発生を回避、または低減するために、レジストの
膜厚、レジストの下地の構造および膜厚を予めシミュレ
ーションにより最適化することが望ましい。
【０００５】上記したようなシミュレーションによりレ
ジスト膜中での定在波の発生状態を正確に求めるため
に、レジストの種類（溶解速度）、露光後のベイク（Po
st Exposure Bake；ＰＥＢ）温度に依存する酸の拡散長
などの多くのレジストパラメータを高い精度で求めるこ
とが必要とされる。
ジスト膜中での定在波の発生状態を正確に求めるため
に、レジストの種類（溶解速度）、露光後のベイク（Po
st Exposure Bake；ＰＥＢ）温度に依存する酸の拡散長
などの多くのレジストパラメータを高い精度で求めるこ
とが必要とされる。
【０００６】しかし、これらのレジストパラメータを全
て正確に求めることは困難であり、また、従来のシミュ
レーション技術では、レジスト形状を計算した後にレジ
スト形状を定量化する方法がなく、レジストの下地の構
造、膜厚およびレジストの膜厚の条件を高い精度で最適
化することができなかった。
て正確に求めることは困難であり、また、従来のシミュ
レーション技術では、レジスト形状を計算した後にレジ
スト形状を定量化する方法がなく、レジストの下地の構
造、膜厚およびレジストの膜厚の条件を高い精度で最適
化することができなかった。
【０００７】
【発明が解決しようとする課題】上記したように従来の
レジストパターンの形成方法は、レジスト膜中の定在波
の発生を回避、または低減するためにレジストの膜厚、
レジストの下地の構造および膜厚の条件を予めシミュレ
ーションにより高い精度で最適化することができないと
いう問題があった。
レジストパターンの形成方法は、レジスト膜中の定在波
の発生を回避、または低減するためにレジストの膜厚、
レジストの下地の構造および膜厚の条件を予めシミュレ
ーションにより高い精度で最適化することができないと
いう問題があった。
【０００８】本発明は上記の問題点を解決すべくなされ
たもので、レジストの種類が決められた条件下におい
て、レジスト膜中の定在波の発生を極小化するためのレ
ジストの膜厚、レジスト下地膜の膜厚、さらには、レジ
スト下地膜の構造を高い精度で最適化し得るレジストパ
ターンの形成方法を提供することを目的とする。
たもので、レジストの種類が決められた条件下におい
て、レジスト膜中の定在波の発生を極小化するためのレ
ジストの膜厚、レジスト下地膜の膜厚、さらには、レジ
スト下地膜の構造を高い精度で最適化し得るレジストパ
ターンの形成方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明のレジストパター
ンの形成方法は、半導体基板上にレジストパターンを形
成する前に、露光によりレジスト中に形成される潜像プ
ロファイルを計算するステップと、前記レジスト中の深
さ方向の潜像プロファイルを所望の位置でスライスする
ステップと、前記潜像プロファイルをスライスした位置
における潜像の最大値および最小値を求めるステップ
と、前記潜像の最大値および最小値に基づいて潜像のコ
ントラストを計算するステップと、前記コントラストが
所定値以下となるようにレジストおよびその下地膜の膜
厚を選択する選択ステップとを具備し、前記選択した条
件を用いてレジストパターンを前記半導体基板上に形成
することを特徴とする。
ンの形成方法は、半導体基板上にレジストパターンを形
成する前に、露光によりレジスト中に形成される潜像プ
ロファイルを計算するステップと、前記レジスト中の深
さ方向の潜像プロファイルを所望の位置でスライスする
ステップと、前記潜像プロファイルをスライスした位置
における潜像の最大値および最小値を求めるステップ
と、前記潜像の最大値および最小値に基づいて潜像のコ
ントラストを計算するステップと、前記コントラストが
所定値以下となるようにレジストおよびその下地膜の膜
厚を選択する選択ステップとを具備し、前記選択した条
件を用いてレジストパターンを前記半導体基板上に形成
することを特徴とする。
【００１０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。 ＜第１実施例＞第１実施例では、半導体ウエハ上にレジ
ストパターンを形成する前に、市販の光学シミュレータ
を用い、定在波形状のない、または少ないレジストプロ
ファイルを得るためのレジスト膜の膜厚条件、レジスト
膜の下地膜の膜厚（レジスト膜の下層あるいは上層に形
成される反射防止膜の膜厚を含む）条件をシミュレーシ
ョンにより求めた後、この条件でレジストパターンを形
成するものである。
施の形態を詳細に説明する。 ＜第１実施例＞第１実施例では、半導体ウエハ上にレジ
ストパターンを形成する前に、市販の光学シミュレータ
を用い、定在波形状のない、または少ないレジストプロ
ファイルを得るためのレジスト膜の膜厚条件、レジスト
膜の下地膜の膜厚（レジスト膜の下層あるいは上層に形
成される反射防止膜の膜厚を含む）条件をシミュレーシ
ョンにより求めた後、この条件でレジストパターンを形
成するものである。
【００１１】図１は、第１実施例に係るレジストパター
ンの形成方法における主要なステップを示すフローチャ
ートである。図２は、図１中のステップにける露光工程
およびこれにより生じるレジスト膜２０中の潜像の光強
度分布（光強度の等高線）をシミュレーションした結果
を示す。なお、図２中、１０はレジスト露光用のマスク
パターンである。
ンの形成方法における主要なステップを示すフローチャ
ートである。図２は、図１中のステップにける露光工程
およびこれにより生じるレジスト膜２０中の潜像の光強
度分布（光強度の等高線）をシミュレーションした結果
を示す。なお、図２中、１０はレジスト露光用のマスク
パターンである。
【００１２】図３は、図１中のステップにおいてレジス
ト下地膜の膜厚とレジスト膜中の光強度のコントラスト
との関係をシミュレーションした結果を示す。図１に示
すフローチャートにおいて、第１ステップとして、ウエ
ハ上のレジスト膜に対する実際の露光（例えばステッパ
ー露光）時に使用する照明条件（光学系の集光レンズの
大きさＮＡ、光源σ、輪帯照明遮光率εなど）、レジス
ト下地（ウエハを含む）の膜厚と光学定数をパラメータ
として入力する。
ト下地膜の膜厚とレジスト膜中の光強度のコントラスト
との関係をシミュレーションした結果を示す。図１に示
すフローチャートにおいて、第１ステップとして、ウエ
ハ上のレジスト膜に対する実際の露光（例えばステッパ
ー露光）時に使用する照明条件（光学系の集光レンズの
大きさＮＡ、光源σ、輪帯照明遮光率εなど）、レジス
ト下地（ウエハを含む）の膜厚と光学定数をパラメータ
として入力する。
【００１３】次に、第２ステップとして、図２に示すよ
うなレジスト膜２０中の潜像の光強度分布を計算し、マ
スクパターン１０のパターンエッジに対応するレジスト
パターンの所望寸法位置（所望のパターン寸法を与える
エッジ）でのレジスト膜中の光強度が最も強い位置の値
Ｉmax 、光強度が最も弱い位置の値Ｉmin を求める。
うなレジスト膜２０中の潜像の光強度分布を計算し、マ
スクパターン１０のパターンエッジに対応するレジスト
パターンの所望寸法位置（所望のパターン寸法を与える
エッジ）でのレジスト膜中の光強度が最も強い位置の値
Ｉmax 、光強度が最も弱い位置の値Ｉmin を求める。
【００１４】次に、第３ステップとして、所望寸法位置
でのレジスト膜中の光強度のコントラスト（Contrast）
＝（Ｉmax −Ｉmin ）／（Ｉmax ＋Ｉmin ）を求める。
次に、第４ステップとして、ある１種類のレジスト膜下
地材料（例えばＳｉＯ2 ）の膜厚を変化させて、前記第
２ステップおよび第３ステップを繰り返す。これによ
り、レジスト膜中の光強度のコントラストの下地膜厚依
存性が得られる。
でのレジスト膜中の光強度のコントラスト（Contrast）
＝（Ｉmax −Ｉmin ）／（Ｉmax ＋Ｉmin ）を求める。
次に、第４ステップとして、ある１種類のレジスト膜下
地材料（例えばＳｉＯ2 ）の膜厚を変化させて、前記第
２ステップおよび第３ステップを繰り返す。これによ
り、レジスト膜中の光強度のコントラストの下地膜厚依
存性が得られる。
【００１５】一方、第５ステップとして、これまでのス
テップとは別に、予め実験によりある１種類のレジスト
膜下地材料（例えばＴＥＯＳ）の膜厚を変化させて得ら
れるレジストプロファイルと、それと同じ条件で前記第
１ステップ乃至第３ステップの計算により得られたコン
トラストの下地膜厚依存性の値を対比させることによ
り、定在波形状が小さいコントラストの閾値レベル（th
reshold level ）を決定する。
テップとは別に、予め実験によりある１種類のレジスト
膜下地材料（例えばＴＥＯＳ）の膜厚を変化させて得ら
れるレジストプロファイルと、それと同じ条件で前記第
１ステップ乃至第３ステップの計算により得られたコン
トラストの下地膜厚依存性の値を対比させることによ
り、定在波形状が小さいコントラストの閾値レベル（th
reshold level ）を決定する。
【００１６】この場合、レジストパターンの断面形状が
コントラストの値に応じて変化し、定在波形状が小さい
コントラストの閾値レベルとしては０．３以下に決定す
ることが望ましい。
コントラストの値に応じて変化し、定在波形状が小さい
コントラストの閾値レベルとしては０．３以下に決定す
ることが望ましい。
【００１７】次に、第６ステップとして、図３に示すよ
うに、レジスト下地の膜厚としてコントラストが閾値レ
ベル以下（本例では０．３以下）になる値を選択する。
この場合、前記第１ステップ乃至第３ステップを繰り返
すことにより得られたコントラストの下地膜厚依存性の
値のうちで、最も小さい値を与える下地の膜厚を定在波
形状が最も発生し難い下地膜厚として選択してもよい。
うに、レジスト下地の膜厚としてコントラストが閾値レ
ベル以下（本例では０．３以下）になる値を選択する。
この場合、前記第１ステップ乃至第３ステップを繰り返
すことにより得られたコントラストの下地膜厚依存性の
値のうちで、最も小さい値を与える下地の膜厚を定在波
形状が最も発生し難い下地膜厚として選択してもよい。
【００１８】上述したように、レジスト膜中の潜像プロ
ファイルを計算し、所望のパターン寸法を与えるエッジ
での光強度のコントラストを求めることによってレジス
ト膜中に発生する定在波の大きさを定量化し、定在波の
大きさが極小となるところを選ぶことによって定在波形
状が最も発生し難いレジスト下地の膜厚を決定し、この
ような条件下で実際にレジストパターン形成工程を実施
することにより、定在波形状が極小となるレジストパタ
ーンを形成することが可能になる。
ファイルを計算し、所望のパターン寸法を与えるエッジ
での光強度のコントラストを求めることによってレジス
ト膜中に発生する定在波の大きさを定量化し、定在波の
大きさが極小となるところを選ぶことによって定在波形
状が最も発生し難いレジスト下地の膜厚を決定し、この
ような条件下で実際にレジストパターン形成工程を実施
することにより、定在波形状が極小となるレジストパタ
ーンを形成することが可能になる。
【００１９】即ち、上記第１実施例に係るレジストパタ
ーンの形成方法の特徴は、半導体基板上にレジスト膜の
パターンを形成する前に、レジスト膜の露光によりレジ
スト膜中に形成される潜像プロファイルを計算するステ
ップと、前記レジスト膜中の深さ方向の潜像プロファイ
ルを所望の位置でスライスするステップと、前記潜像プ
ロファイルをスライスした位置における潜像の最大値お
よび最小値を求めるステップと、前記潜像の最大値およ
び最小値に基づいて潜像のコントラストを計算するステ
ップと、前記コントラストが所定値以下となるようにレ
ジスト膜およびその下地膜の膜厚を選択するステップと
を具備し、前記選択した条件を用いてレジスト膜のパタ
ーンを形成することにある。
ーンの形成方法の特徴は、半導体基板上にレジスト膜の
パターンを形成する前に、レジスト膜の露光によりレジ
スト膜中に形成される潜像プロファイルを計算するステ
ップと、前記レジスト膜中の深さ方向の潜像プロファイ
ルを所望の位置でスライスするステップと、前記潜像プ
ロファイルをスライスした位置における潜像の最大値お
よび最小値を求めるステップと、前記潜像の最大値およ
び最小値に基づいて潜像のコントラストを計算するステ
ップと、前記コントラストが所定値以下となるようにレ
ジスト膜およびその下地膜の膜厚を選択するステップと
を具備し、前記選択した条件を用いてレジスト膜のパタ
ーンを形成することにある。
【００２０】＜第２実施例＞第２実施例では、半導体ウ
エハ上にレジストパターンを形成する前に、市販の光学
シミュレータを用い、定在波形状のない、または少ない
レジストプロファイルを得るためのレジスト膜の膜厚条
件、レジスト膜の下地の構造および膜厚（レジスト膜の
下層あるいは上層に形成される反射防止膜の膜厚を含
む）条件をシミュレーションにより求めた後、この条件
でレジストパターンを形成するものである。
エハ上にレジストパターンを形成する前に、市販の光学
シミュレータを用い、定在波形状のない、または少ない
レジストプロファイルを得るためのレジスト膜の膜厚条
件、レジスト膜の下地の構造および膜厚（レジスト膜の
下層あるいは上層に形成される反射防止膜の膜厚を含
む）条件をシミュレーションにより求めた後、この条件
でレジストパターンを形成するものである。
【００２１】図４は、第２実施例に係るレジストパター
ンの形成方法における主要なステップを示すフローチャ
ートである。図５は、図４中のステップにおいてレジス
ト膜の下地の膜厚の変化とレジスト膜中の光強度のコン
トラストの変化との関係をシミュレーションした結果を
示す。
ンの形成方法における主要なステップを示すフローチャ
ートである。図５は、図４中のステップにおいてレジス
ト膜の下地の膜厚の変化とレジスト膜中の光強度のコン
トラストの変化との関係をシミュレーションした結果を
示す。
【００２２】図４に示すフローチャートにおいて、第１
ステップとして、ウエハ上のレジスト膜に対する実際の
露光時に使用する照明条件（ＮＡ、σ、εなど）、レジ
スト下地の膜厚と光学定数をパラメータとして入力す
る。
ステップとして、ウエハ上のレジスト膜に対する実際の
露光時に使用する照明条件（ＮＡ、σ、εなど）、レジ
スト下地の膜厚と光学定数をパラメータとして入力す
る。
【００２３】次に、第２ステップとして、図２に示した
ようなレジスト膜中の潜像の光強度分布を計算し、所望
寸法位置（所望の寸法を与えるエッジ）でのレジスト膜
中の光強度が最も強い位置の値Ｉmax 、光強度が最も弱
い位置の値Ｉmin を求める。
ようなレジスト膜中の潜像の光強度分布を計算し、所望
寸法位置（所望の寸法を与えるエッジ）でのレジスト膜
中の光強度が最も強い位置の値Ｉmax 、光強度が最も弱
い位置の値Ｉmin を求める。
【００２４】次に、第３ステップとして、所望寸法位置
でのレジスト膜中の光強度のコントラスト＝（Ｉmax −
Ｉmin ）／（Ｉmax ＋Ｉmin ）を求める。次に、第４ス
テップとして、ある１種類のレジスト膜下地材料（例え
ばＳｉＮ）の膜厚を変化させて前記第２ステップおよび
第３ステップを繰り返す。さらに、レジスト膜の下地の
構造も変更（例えばＳｉＮをＴＥＯＳに変更）し、下地
の膜厚を変化させて前記第２ステップおよび第３ステッ
プを繰り返す。
でのレジスト膜中の光強度のコントラスト＝（Ｉmax −
Ｉmin ）／（Ｉmax ＋Ｉmin ）を求める。次に、第４ス
テップとして、ある１種類のレジスト膜下地材料（例え
ばＳｉＮ）の膜厚を変化させて前記第２ステップおよび
第３ステップを繰り返す。さらに、レジスト膜の下地の
構造も変更（例えばＳｉＮをＴＥＯＳに変更）し、下地
の膜厚を変化させて前記第２ステップおよび第３ステッ
プを繰り返す。
【００２５】これにより、レジスト膜中の光強度のコン
トラストの下地構造依存性および下地膜厚依存性が得ら
れる。一方、第５ステップとして、これまでのステップ
とは別に、予め実験によりある１種類のレジスト膜下地
材料（例えばＴＥＯＳ）の膜厚を変化させて得られるレ
ジストプロファイルと、それと同じ条件で前記第１ステ
ップ乃至第３ステップの計算により得られたコントラス
トの下地膜厚依存性の値を対比させることにより、定在
波形状のないコントラストの閾値レベルを決定する。
トラストの下地構造依存性および下地膜厚依存性が得ら
れる。一方、第５ステップとして、これまでのステップ
とは別に、予め実験によりある１種類のレジスト膜下地
材料（例えばＴＥＯＳ）の膜厚を変化させて得られるレ
ジストプロファイルと、それと同じ条件で前記第１ステ
ップ乃至第３ステップの計算により得られたコントラス
トの下地膜厚依存性の値を対比させることにより、定在
波形状のないコントラストの閾値レベルを決定する。
【００２６】この場合、レジストパターンの断面形状が
コントラストの値に応じて変化し、定在波形状が小さい
コントラストの閾値レベルとしては０．３以下に決定す
ることが望ましい。
コントラストの値に応じて変化し、定在波形状が小さい
コントラストの閾値レベルとしては０．３以下に決定す
ることが望ましい。
【００２７】次に、第６ステップとして、図５に示すよ
うに、レジスト下地膜の構造および膜厚としてコントラ
ストが閾値レベル以下（本例では０．３以下）になる値
を選択する。この場合、前記第１ステップ乃至第３ステ
ップを繰り返すことにより得られたコントラストの下地
構造依存性および下地膜厚依存性の値のうちで、最も小
さい値を与える下地膜の構造および膜厚を定在波形状が
最も発生し難い下地構造および下地膜厚として選択して
もよい。
うに、レジスト下地膜の構造および膜厚としてコントラ
ストが閾値レベル以下（本例では０．３以下）になる値
を選択する。この場合、前記第１ステップ乃至第３ステ
ップを繰り返すことにより得られたコントラストの下地
構造依存性および下地膜厚依存性の値のうちで、最も小
さい値を与える下地膜の構造および膜厚を定在波形状が
最も発生し難い下地構造および下地膜厚として選択して
もよい。
【００２８】即ち、上記第２実施例に係るレジストパタ
ーンの形成方法は、前記第１実施例においてコントラス
トが所定値となるようにレジスト下地膜の膜厚を選択す
る際に同時にレジスト下地膜の構造（例えば材質）も選
択することを特徴とするものであり、前記第１実施例と
同様の効果が得られる。
ーンの形成方法は、前記第１実施例においてコントラス
トが所定値となるようにレジスト下地膜の膜厚を選択す
る際に同時にレジスト下地膜の構造（例えば材質）も選
択することを特徴とするものであり、前記第１実施例と
同様の効果が得られる。
【００２９】なお、上記各実施例では、レジスト膜中の
所望の寸法を与えるエッジ（レジストパターンの所望寸
法位置）での光強度のコントラストを求めたが、レジス
トパターンの寸法のばらつきを考慮すると、コントラス
トを求める位置は前記所望寸法位置に限られるものでは
ない。
所望の寸法を与えるエッジ（レジストパターンの所望寸
法位置）での光強度のコントラストを求めたが、レジス
トパターンの寸法のばらつきを考慮すると、コントラス
トを求める位置は前記所望寸法位置に限られるものでは
ない。
【００３０】
【発明の効果】上述したように本発明によれば、レジス
トの種類が決められた条件下において、レジスト膜中の
定在波の発生を極小化するためのレジストの膜厚、レジ
スト下地膜の膜厚、さらには、レジスト下地膜の構造を
高い精度で最適化し得るレジストパターンの形成方法を
提供することができる。
トの種類が決められた条件下において、レジスト膜中の
定在波の発生を極小化するためのレジストの膜厚、レジ
スト下地膜の膜厚、さらには、レジスト下地膜の構造を
高い精度で最適化し得るレジストパターンの形成方法を
提供することができる。
【図１】本発明の第１実施例に係るレジストパターンの
形成方法における主要なステップを示すフローチャー
ト。
形成方法における主要なステップを示すフローチャー
ト。
【図２】図１中のステップにおけるレジスト膜の露光工
程およびこれにより生じるレジスト膜中の潜像の光強度
分布（光強度の等高線）をシミュレーションした結果を
示す図。
程およびこれにより生じるレジスト膜中の潜像の光強度
分布（光強度の等高線）をシミュレーションした結果を
示す図。
【図３】図１中のステップにおいてレジスト膜の下地膜
の膜厚の変化とレジスト膜中の光強度のコントラストの
変化との関係をシミュレーションした結果を示す特性
図。
の膜厚の変化とレジスト膜中の光強度のコントラストの
変化との関係をシミュレーションした結果を示す特性
図。
【図４】本発明の第２実施例に係るレジストパターンの
形成方法における主要なステップを示すフローチャー
ト。
形成方法における主要なステップを示すフローチャー
ト。
【図５】図４のフローにおいてレジスト膜の下地膜の膜
厚とレジスト膜中の光強度のコントラストとの関係をシ
ミュレーションした結果を示す特性図。
厚とレジスト膜中の光強度のコントラストとの関係をシ
ミュレーションした結果を示す特性図。
１０…レジスト露光用のマスクパターン、 ２０…レジスト膜。
Claims (6)
- 【請求項１】 半導体基板上にレジストパターンを形成
する前に、 露光によりレジスト中に形成される潜像プロファイルを
計算するステップと、 前記レジスト中の深さ方向の潜像プロファイルを所望の
位置でスライスするステップと、 前記潜像プロファイルをスライスした位置における潜像
の最大値および最小値を求めるステップと、 前記潜像の最大値および最小値に基づいて潜像のコント
ラストを計算するステップと、 前記コントラストが所定値以下となるようにレジストお
よびその下地膜の膜厚を選択する選択ステップとを具備
し、 前記選択した条件を用いてレジストパターンを前記半導
体基板上に形成することを特徴とするレジストパターン
の形成方法。 - 【請求項２】 請求項１記載のレジストパターンの形成
方法において、 前記選択ステップは、さらにレジストの下地膜の構造を
選択することを特徴とするレジストパターンの形成方
法。 - 【請求項３】 請求項１または２記載のレジストパター
ンの形成方法において、 前記潜像プロファイルをスライスする位置は、パターン
に所望寸法を与えるエッジ位置であることを特徴とする
レジストパターンの形成方法。 - 【請求項４】 請求項１乃至３のいずれか１項に記載の
レジストパターンの形成方法において、 前記コントラストの所定値を、実験値との相関で決定す
ることを特徴とするレジストパターンの形成方法。 - 【請求項５】 請求項１乃至４のいずれか１項に記載の
レジストパターンの形成方法において、 前記コントラストの所定値以下は、０．３以下であるこ
とを特徴とするレジストパターンの形成方法。 - 【請求項６】 請求項１乃至５のいずれか１項に記載の
レジストパターンの形成方法において、 前記レジストの下地膜の膜厚は、レジストの下層あるい
は上層に形成される反射防止膜の膜厚を含むことを特徴
とするレジストパターンの形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10241529A JP2000077292A (ja) | 1998-08-27 | 1998-08-27 | レジストパターンの形成方法 |
| US09/383,960 US6333203B1 (en) | 1998-08-27 | 1999-08-27 | Method of forming a resist pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10241529A JP2000077292A (ja) | 1998-08-27 | 1998-08-27 | レジストパターンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000077292A true JP2000077292A (ja) | 2000-03-14 |
Family
ID=17075716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10241529A Pending JP2000077292A (ja) | 1998-08-27 | 1998-08-27 | レジストパターンの形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6333203B1 (ja) |
| JP (1) | JP2000077292A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006154245A (ja) * | 2004-11-29 | 2006-06-15 | Toshiba Corp | パタンデータ検証方法、パタンデータ作成方法、露光用マスクの製造方法およびプログラム |
| CN1324512C (zh) * | 2003-12-08 | 2007-07-04 | 株式会社东芝 | 危险图形抽出方法和半导体器件的制造方法 |
| JP2010021428A (ja) * | 2008-07-11 | 2010-01-28 | Toshiba Corp | 潜像強度分布の評価方法及び潜像強度分布の評価プログラム |
| JP2019533202A (ja) * | 2016-08-30 | 2019-11-14 | エーエスエムエル ネザーランズ ビー．ブイ． | パターニングスタック最適化 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5539148B2 (ja) * | 2010-10-19 | 2014-07-02 | キヤノン株式会社 | レジストパターンの算出方法及び算出プログラム |
| CN112162469B (zh) * | 2020-10-22 | 2021-06-08 | 南京晶驱集成电路有限公司 | 一种光刻图形的仿真方法及仿真系统 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5472829A (en) | 1991-12-30 | 1995-12-05 | Sony Corporation | Method of forming a resist pattern by using an anti-reflective layer |
| KR100197191B1 (ko) | 1994-11-14 | 1999-06-15 | 모리시다 요이치 | 레지스트 패턴 형성방법 |
-
1998
- 1998-08-27 JP JP10241529A patent/JP2000077292A/ja active Pending
-
1999
- 1999-08-27 US US09/383,960 patent/US6333203B1/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1324512C (zh) * | 2003-12-08 | 2007-07-04 | 株式会社东芝 | 危险图形抽出方法和半导体器件的制造方法 |
| JP2006154245A (ja) * | 2004-11-29 | 2006-06-15 | Toshiba Corp | パタンデータ検証方法、パタンデータ作成方法、露光用マスクの製造方法およびプログラム |
| JP4621485B2 (ja) * | 2004-11-29 | 2011-01-26 | 株式会社東芝 | パタンデータ検証方法、パタンデータ作成方法、露光用マスクの製造方法およびプログラム |
| JP2010021428A (ja) * | 2008-07-11 | 2010-01-28 | Toshiba Corp | 潜像強度分布の評価方法及び潜像強度分布の評価プログラム |
| JP2019533202A (ja) * | 2016-08-30 | 2019-11-14 | エーエスエムエル ネザーランズ ビー．ブイ． | パターニングスタック最適化 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6333203B1 (en) | 2001-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100850189B1 (ko) | 리소그래피에서 복수의 노출 프로세스의 효과를 평가하기 위한 방법 및 이를 기록한 컴퓨터 기록 매체 | |
| US6868355B2 (en) | Automatic calibration of a masking process simulator | |
| JP4427518B2 (ja) | 最小寸法の計算で用いるレジスト・モデルの較正を改善する方法、プログラム製品、及び装置 | |
| KR101527496B1 (ko) | 3ｄ 레지스트 프로파일 시뮬레이션을 위한 리소그래피 모델 | |
| US9081293B2 (en) | System and method for lithography exposure with correction of overlay shift induced by mask heating | |
| EP1581837A2 (en) | A method of determining best process setting for optimum process window optimizing process performance determining optimum process window for a lithographic process | |
| US7328424B2 (en) | Method for determining a matrix of transmission cross coefficients in an optical proximity correction of mask layouts | |
| CN113406859A (zh) | 光学邻近修正模型的建模方法 | |
| JP4352498B2 (ja) | パターン露光方法とこれに用いる処理装置 | |
| JP2000077292A (ja) | レジストパターンの形成方法 | |
| JP2000232057A (ja) | レジストパターンのシミュレーション方法およびパターン形成方法 | |
| Neureuther et al. | Factors affecting linewidth control including multiple wavelength exposure and chromatic aberration | |
| CN110209011B (zh) | Opc模型建立过程中针对大尺寸非关键层图形的光学参数优化方法 | |
| JP2004157160A (ja) | プロセスモデル作成方法、マスクパターン設計方法、マスクおよび半導体装置の製造方法 | |
| JPH0619115A (ja) | 投影露光装置用マスク | |
| Van Driessche et al. | 100-nm generation contact patterning by low temperature 193-nm resist reflow process | |
| US6361903B1 (en) | Method for predicting pattern width on semiconductor wafer and method for correcting mask pattern therethrough | |
| Yoshino et al. | Process window analysis of the ARC and TAR systems for quarter-micron optical lithography | |
| Tsudaka et al. | Practical optical proximity effect correction adopting process latitude consideration | |
| Ohfuji et al. | Advanced dynamic process simulation for an excimer laser lithography | |
| Goethals et al. | Top-surface imaging and optical proximity correction: a way to 0.18-um lithography at 248 nm | |
| US20070106973A1 (en) | Diffused aerial image model semiconductor device fabrication | |
| US20050114094A1 (en) | Reflectivity optimization for multilayer stacks | |
| KR0172766B1 (ko) | 반도체 제조공정에 있어서의 포토레지스트 두께 설정방법 | |
| McDonagh et al. | SLITS simulator: modeling and simulation of e-beam/deep-ultraviolet exposure and silylation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050927 |