TWI557584B - 設計半導體裝置的方法、準備積體電路裝置佈局的方法及電腦可讀取儲存媒體 - Google Patents

設計半導體裝置的方法、準備積體電路裝置佈局的方法及電腦可讀取儲存媒體 Download PDF

Info

Publication number
TWI557584B
TWI557584B TW103125647A TW103125647A TWI557584B TW I557584 B TWI557584 B TW I557584B TW 103125647 A TW103125647 A TW 103125647A TW 103125647 A TW103125647 A TW 103125647A TW I557584 B TWI557584 B TW I557584B
Authority
TW
Taiwan
Prior art keywords
polygon
characteristic
opc
layout
base layer
Prior art date
Application number
TW103125647A
Other languages
English (en)
Other versions
TW201523309A (zh
Inventor
鄭文立
池明輝
唐于博
江嘉評
蔡正隆
林盛文
呂奎亮
黃文俊
劉如淦
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201523309A publication Critical patent/TW201523309A/zh
Application granted granted Critical
Publication of TWI557584B publication Critical patent/TWI557584B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

設計半導體裝置的方法、準備積體電路裝置佈局的方法及電腦可讀取儲存媒體
本揭露係有關於一種光學鄰近校正(optical proximity correction,OPC)或解析度增益技術(resolution enhancement technique,RET)。
當半導體製程技術世代日益減小特徵尺寸時,半導體裝置,像是積體電路,製造與設計變的越來越有挑戰性。
在IC設計流程中,通常會轉換設計資料至描繪出具體幾何元件之實體設計或佈局。幾何元件能包括多種樣態的多邊形,幾何元件定義出形狀,以各種物質創造出形狀以製造電路。一GDSII檔案為典型佈局之代表。於設置於半導體基板之各種層上,產生由佈局所定義的設計。當製程技術世代減小,然而,由於光學效應會引起在印刷特徵(printed feature)上不想要的失真,因此準確的複製佈局變得越來越難。這種失真包括區域,像是在臨界尺寸(critical dimension,CD)特徵中,具有相對設計資料(像是,線的寬度,抖動等等)之差勁的逼真度(fidelity)。
為了說明這些失真或潛在的失真,典型設計流程 包括各種光學鄰近校正(optical proximity correction,OPC)操作,也被稱為解析度增益技術(resolution enhancement technique,RET)。這些技術包括增加額外的特性至光罩定義的佈局上(例如,散射條)。這些技術也包括調整佈局的多邊形或幾何元件,使得印刷特性將更準確的反映出想要的特性。在典型OPC程序中,幾何元件(多邊形)的邊緣被分為線段,以及調整每一邊緣線段以反映出想要的修改。基於想要的佈局及模擬印刷佈局間的誤差,執行典型的調整。雖然於佈局的設計資料上執行OPC能改善微影製程的逼真度(fidelity),然而OPC在時間、資源(像是計算及工程)及/或光罩複雜度的代價很高。舉例來說,具有越來越小之邊緣的線段能夠改善失真度,但對於複雜的IC設計來說,計算時間及所需要製程線段的功率將會是一個問題。
因此,雖然OPC的典型方法是適當的,然而所需要的是改善一個或多個上述之挑戰來提供合適之逼真度的OPC方法。
本發明之一示範性實施例提供一種設計半導體裝置的方法。該設計半導體裝置的方法包括提供具有一幾何特徵的設計資料。該設計半導體裝置的方法更包括從該幾何特徵準備一基極層特性,其中該基極層特性具有一實質線性邊緣。該設計半導體裝置的方法更包括決定該基極層特性上的一虛擬切開點。該設計半導體裝置的方法更包括從該基極層特性執行增加一多邊形以及修剪出一多邊形至少之一以形成一修改特 性,其中該執行使用該虛擬切開點。該設計半導體裝置的方法更包括在該修改特性上執行光學鄰近校正(optical proximity correction,OPC)程序以產生一輸出設計,以及使用該輸出設計以製程在一半導體基板上之一半導體裝置。
本發明之一示範性實施例提供一種準備積體電路裝置佈局的方法。該準備積體電路裝置佈局的方法包括提供具有一處理器之一光學鄰近校正(optical proximity correction,OPC)系統。該準備積體電路裝置佈局的方法更包括傳送該IC裝置之佈局至該OPC系統。該準備積體電路裝置佈局的方法更包括使用該處理器以指派在該佈局上之一幾何特徵之一非線性邊緣上之複數切開點。該準備積體電路裝置佈局的方法更包括在指派該等切開點之後,移動該非線性邊緣以形成該幾何特徵之一線性邊緣,其中具有該線性邊緣之該幾何特徵形成一基極層特性。該準備積體電路裝置佈局的方法更包括使用該處理器以執行決定一反曲點之一判斷及一模擬之一以決定一該基極層特性上的一虛擬切開點,該虛擬切開點與與每一該等切開點不同並相距一距離。該準備積體電路裝置佈局的方法更包括基於該虛擬切開點增加一多邊形至該基極層特性,以及在增加該多邊形之後,使用該OPC系統以執行一OPC程序。
本發明之一示範性實施例提供一種電腦可讀取儲存媒體。該電腦可讀取儲存媒體用以儲存一程式,以於代表一積體電路之一佈局檔案上執行光學鄰近校正(optical proximity correction,OPC),該程式包括一組常規指令,以執行以下各步驟。該等步驟包括修改該佈局檔案之一特性,其中該修改包 括移動一特性之一非線性邊緣之部份以形成一線性邊緣。該等步驟更包括指派該線性邊緣上一第一暫時切開點。該等步驟更包括基於該第一暫時切開點,增加緊靠該線性邊緣之一多邊形。該等步驟更包括基於具有該增加多邊形之該特性,增加一解析度增益技術(resolution enhancement technique,RET)至該佈局。
100‧‧‧設計半導體裝置的方法
102‧‧‧提供包括幾何特徵的設計資料
104‧‧‧提供資料至OPC系統
106‧‧‧切開及目標
108‧‧‧從幾何特徵準備基極層特性
110‧‧‧決定虛擬切開點
112‧‧‧增加/修剪多邊形以創造修改特性
114‧‧‧於修改特性上執行OPC
116‧‧‧後級OPC檢查
118‧‧‧光罩規範遵從檢查
120‧‧‧輸出包括最終特性(基極層特性+增加/修剪多邊形)的設計資料
200、202‧‧‧幾何特徵
204‧‧‧線段
206‧‧‧切開點
300‧‧‧基極層特性
400‧‧‧佈局圖
402‧‧‧原始特性
404‧‧‧基極層特性
406‧‧‧輔助特性
502‧‧‧虛擬切開點
602、604、606、608‧‧‧多邊形
700‧‧‧佈局
702‧‧‧特性
800‧‧‧特性
802、804‧‧‧多邊形
900‧‧‧特性
902、904、906‧‧‧多邊形
1002、1004、1006、1008‧‧‧多邊形
1100‧‧‧佈局
1102‧‧‧工作特性
1200‧‧‧特性
1202‧‧‧輪廓
1300‧‧‧佈局
1302‧‧‧特性
1304‧‧‧輪廓
1400‧‧‧佈局
1402‧‧‧輸出設計特性
1404、1404b‧‧‧輔助特性
1500‧‧‧資訊處理系統
1502‧‧‧匯流排
1504‧‧‧微處理器
1508‧‧‧系統記憶體
1510‧‧‧輸入裝置
1512‧‧‧通訊裝置
1514‧‧‧顯示器
當閱讀隨附的附圖時,從以下詳細的描述可以最清楚的理解本揭露之各個方面,需要強調的是,根據本領域的標準作法,不是按比例繪製各個部件。事實上,各個部漸得尺寸可以任意增大或減小以便進行清楚的闡述。
第1圖為根據本揭露之一或多個觀點所述之用於設計資料的光學鄰近校正方法的一實施例之流程圖。
第2-14圖為根據第1圖之方法的一個或多個步驟所定義之特性佈局的實施例之圖示說明。
第15圖一資訊處理系統之一實施例之圖示說明,其用於實現第1-14圖之一實施例。
應理解,以下揭露內容提供用於實現本發明的各種實施方式的不同特徵的許多不同的實施方式或者示例。部件或配置的具體範例在下面被描述以簡化公開內容。當然,這些僅是範例且不旨在用於限制。此外公開內容會在各種範例中重複參考數字和/或字母。該重複性是用於簡化和清楚的目的且自身並不指示所論述的各種實施方式和/或構造之間的關係。 此外,在以下說明中,在第二特徵上形成第一特徵可以包括其中第一和第二特徵的形成直接相關的實施例,並且還可以包括在第一特徵和第二特徵之間還形成有附加特徵的實施例,從而第一和第二特徵可以不直接相關。為了簡化及清楚起見,各種特性可被任意的描繪於不同的尺度中。
於此使用的術語,光學鄰近校正(optical proximity correction,OPC)及解析度增益技術(resolution enhancement technique,RET)視為一般任何用於印刷、鄰近或製程效應的校正。校正可包括改變光罩上的圖案,其包括從光罩(例如,散射條(scattering bar)、襯線(serif)、錘頭線(hammerhead)、邊緣調整)上修改特性、增加特性,以及忽略特性並修改至微影製程(例如,製程配方(recipe))。於此描述的資料、光罩、系統、方法用於製造半導體裝置(像是積體電路(integrated circuit,IC))的製程。然而,本揭露宗旨的其他應用也能被盡可能的理解以及在本揭露的範疇之內。
第1圖圖示說明一種設計半導體裝置的方法100。該方法100包括在半導體裝置上(例如積體電路,IC)執行光學鄰近校正(optical proximity correction,OPC)的方法,於此也稱為解析度增益技術(resolution enhancementtechnique,RET)。
方法100始於方塊102,在方塊102中,提供具有一幾何特徵特徵之設計資料。在一實施例中,設計資料是由設計系統(像是佈局系統)所產生的佈局檔案格式。佈局系統通常採取由暫存器轉移層次(register transfer level,RTL)描述所 定義的設計。佈局系統能執行若干實體設計(像是合成(synthesis)、配置與繞線(place and route)及/或驗證)的功能。在一實施例中,於方塊102提供的設計資料為具有幾何形狀或多邊形的格式(像是在幾何資料庫系統中)或gds(例如,GDSII)格式。方塊102的設計資料可具有完整驗證檢查像是設計規範檢查(design rule checking,DRC)、電路佈局驗證(layout versus schematic,LVS)、寄生擷取(parasitic extraction)、電性規範檢查(electrical rule checking,ERC)以及諸如此類。在一實施例中,資訊處理系統1500儲存及/或提供設計資料,參考第15圖並描述於下方。示範性的設計資料,包括在佈局格式中,圖示說明於第2-14圖。
設計資料可代表半導體裝置(例如積體電路),半導體裝置包括各種特徵像是,舉例來說,主動區、閘極結構、源極區、汲極區、連接線、連接通孔、接點、隔離區、及/或其他半導體裝置的典型特性。設計資料可被切斷成複數幾何形狀(例如,多邊形),該等幾何形狀代表半導體裝置的特性,舉例來說,於光罩上定義他們將被製造的形狀。在一實施例中,設計資料包括一主要特性,該主要特性為多邊形,並在光罩上形成多邊形。於此處所使用的術語,多邊形包括任何多直邊的圖形,包括代表直線的幾何圖形,該直線具有給予之寬度。
接著,方法100進行到方塊104,在方塊104中,提供設計資料(例如,佈局)至OPC系統。在一實施例中,OPC系統為資訊處理系統,例如於下方所描述並參照第15圖。OPC系統也可視為後級處理系統,其能執行OPC或RET以幫助印刷 由方塊102的設計資料所定義的佈局至基板上。OPC系統可包括規則式(rule-based)、模型式分析(model-based analysis)、表格式(table-based)或其他已知或以後發展的功能。
如方塊106所示,OPC系統能使用已知的技術拆解或切開設計資料。在一實施例中,OPC系統將設計資料(例如,多邊形)之一或多個幾何形狀切開成複數線段。該等線段由切開點所定義。換句話說,兩相鄰切開點間的切開特性的部份邊緣定義一線段。任何數量的線段能夠被提供。參照第2圖的例子,圖示說明一幾何特徵202。該幾何特徵202可為設計資料的一特性,該特性例如是參考方塊102及上述內容。在一實施例中,在一佈局檔案中(像是gds檔案)定義該幾何特徵202。該幾何特徵202於此可視為原始的光罩特性。在實施例中,原始光罩特性為已修改的特性,而修改的方式是基於標準OPC方法及系統並從如圖示特性(as-drawn feature)來進行修改,舉例來說,包括凹凸部或其他特性來改善相對如圖示特性之印刷特性的逼真度。在其他實施例中,該幾何特徵202可為佈局定義的如圖示特性。該幾何特徵202被切開為切開點206定義的複數線段204(例如,邊緣部份)。雖然該幾何特徵202說明了本質上對稱及相同長度的線段,然而其他的實施例可能包括各種長度及不對稱。需注意的是,該幾何特徵202為多邊形。該幾何特徵202具有一非線性邊緣(例如,具有凹凸部的邊緣,使得邊緣部份為非線性直線(非在同一直線上))。
在一實施例中,方塊106中設計資料的切開包括定義用於一或多(或每個)線段的目標。目標可指派為模擬驗證 或其他設計用途以及代表與特性有關之特殊置換。舉例來說,當運行模擬時,目標可用於判斷是否模擬輪廓的特性(例如,模擬如印刷的特性(as-printed feature))對應如圖示的特性。
在一實施例中,OPC方法應用至切開的設計資料中。OPC取代、忽略、及/或修改一或多個在設計資料中的特性。接著,對每一線段使用目標來執行模擬,以判斷模擬如印刷特性的適當性(adequacy)或逼真度。在一傳統的OPC方法中,假如逼真度或一致性不適當時,在運行OPC方法前,再重新切開特性以及重新指派目標。這顯然的會耗費時間、工程及計算資源。因此,該方法100所提供的方法的實施例不重複切開及指派目標。換句話說,當已經在單一時間內執行方塊106的切開及指派目標時,不需要再重複。
接著,方法100進行到方塊108,在方塊108中,從幾何特徵中準備基極層特性。在一實施例中,基極層特性簡化方塊102(及106)幾何特徵的多邊形,舉例來說,提供一線性邊緣。舉例來說,任一線段的邊緣可在同一直線上。在一實施例中,基極層特性為設計資料(在採用任何OPC之前)的如圖示特性。基極層特性可包括一或多個線段。在一實施例中,一個如圖示特性(例如,連接線)可被提供做為一基極層特性。在另一實施例中,一如圖示特性可被提供做為多基極層特性。參照第3圖之例子,一基極層特性300從該幾何特徵202(第2圖)提供。該原始特性202邊緣在第3圖中以虛線標示。該基極層特性300為矩形格式的多邊形。然而,其他的實施例也是可能的。
第4圖為一佈局圖400,圖示說明原始光罩特性402 (例如,幾何特徵)像是第1圖之方塊106及第2圖之幾何特徵200所敘述。佈局圖400更包括基極層特性404,像是第1圖方塊108及第3圖之基極層特性300所描述。輔助特性,像是散射條,圖示說明為特性406,其可被OPC系統基於原始特性402(例如,從如圖示特性)的創造並使用OPC方法(例如,規則式(rule-based)或模型式(model-based)OPC)所取代。
接著,方法100進行到方塊110,在方塊110中,決定一或多個虛擬切開點。該等虛擬切開點可應用至基極層特性上,如上及參考方塊108所描述。可基於強度反射點、反覆試驗、猜測、模擬、對該等切開點的特殊關係,及/或其他方法決定該等虛擬切開點。該等虛擬切開點的取代可為規則式(rule-based)或模型式(model-based)。參照第5圖的例子,圖示說明基極層300,具有虛擬切開點502於其上。
接著,方法100進行到方塊112,在方塊112中,在該基極層特性上增加多邊形(或其他幾何形狀)或從該基極層特性修剪出多邊形(或其他幾何形狀)以創造出一修改特性。增加的多邊形可暫時在那裡並且稍會將會被修改,如下述。在一實施例中,基於虛擬切開點,增加/修剪多邊形。舉例來說,在一實施例中,虛擬切開點定義多邊形的邊緣。在一實施例中,每一虛擬切開點定義至少增加/修剪多邊形之一邊緣。在一實施例中,也係基於原始光罩特性增加/修剪多邊形。在一實施例中,由原始特性至基極層特性的距離、目標點的強度、初始猜測值、模組、實驗資料、及/或其他合適技術來決定每一增加/修剪多邊形的高度。參照第6圖的例子,該基極層特性 300具有增加的多邊形602、604及606與修剪的多邊形608(從該基極層特性300移除的區域)。
第7圖圖示說明在方法100之方塊112以後之設計資料的佈局700。相較於第4圖,基於方塊112中提供的暫時多邊形,增加額外的特性702。
第8及9圖也為具有增加或修剪的多邊形之特性800的示例。第8圖圖示說明在該特性800之線段邊緣上的多邊形之修改。明確來說,多邊形802增加至特性800上的線段邊緣。在特性800的其他線段邊緣,從特性800修剪掉(例如,移除)多邊形804。可使用於第1圖之方法使用的規則式(rule-based)教學決定多邊形802及/或804。第9圖圖示說明特性900之線段邊緣上的多邊形修改。在一實施例中,特性900為基極層特性,如上及方塊108所述。明確來說,多邊形902及904增加至特性900。多邊形906從特性900修剪掉(例如,移除掉)。可使用於第1圖之方法使用的規則式(rule-based)教學決定多邊形902、904、及/或906。需注意的是,第9圖圖示說明是基於採用的校正方法之二維多邊形。換句話說,多邊形同時修改了在X及Y方向(在圖中為水平及垂直)的形狀特性。
在增加/修剪多邊形後,方法100進行到方塊114,在方塊114中,對修改特性(例如,具有增加/修剪多邊形的特性)執行OPC。OPC可為規則式OPC(rule-based OPC)、模組式OPC(model-based OPC)、表格式OPC(table-based OPC)、及/或其他現在已知或以後發展出的OPC/RET方法。在一實施例中,使用方塊106提供的目標運行OPC。然而,在一實施例 中,OPC不使用方塊106產生的切開點或線段。OPC可對準增加/修剪的多邊形。
在方塊114之一實施例期間,在OPC(包括如下所述之OPC的疊代法)期間,虛擬切開點能根據OPC輸出的要求來修正。可動態執行修正。當虛擬切開點在自身的位置上被修改時,更新多邊形維度。舉例來說,當一給予之虛擬切開點被修正,點所定義的兩多邊形需要被修正(即,在寬度上)。
參照第10圖的示例,圖示說明具有增加/修剪的該基極層特性300。在對具有增加/修剪基極層特性運行至少一OPC後,圖示說明第10圖的特性。OPC修改增加或修剪的多邊形。在一實施例中,修改包括修改一或多個多邊形的高度(例如,從該基極層邊緣算起的距離)。在一實施例中,OPC不修改基極層特性。比較圖示說明的第6圖及第10圖,增加的多邊形已經被修正(例如,在高度上)。第10圖圖示說明從第6圖之多邊形602修改出的多邊形1002、從第6圖之多邊形604改出的多邊形1004、多邊形1006、從第6圖之多邊形606出的多邊形1006。如上所述,OPC說明虛擬切開點的位置的修改,以及因此,增加/修剪多邊形的寬度。
第11圖圖示說明在方法100之方塊114之後的設計資料的佈局1100。相較於第7圖,以素描方式描繪出提供給工作特性1102的增加/修剪多邊形。
接著,方法100進行到方塊116,在方塊116中,執行後級OPC(post-OPC)驗證或檢查。後級OPC驗證可包括運行模擬以判斷是否作為印刷的最終特性符合需求及/或所要求 的逼真度或用於特性的輪廓。舉例來說,在一實施例中,決定用於特性的臨界尺寸(critical dimension,CD)的一致性及/或佈局特性。假如驗證找到不可接受的印刷特性,則該方法100回到方塊114,在方塊114中,再度對修改特性運行OPC。這OPC可更修改附加至主要特性的多邊形或從主要特性修改多邊形。這OPC也可修改虛擬切開點的位置。這些步驟可反覆任何次數。重複可包括規則式OPC(rule-based OPC)、模組式OPC(model-based OPC)、或其之組合。然而,需注意的是,在實施例中,原始切開點(舉例來說,如方塊1018所討論的)不從任何反覆中移除。在一實施例中,不修改目標。
假如在OPC之後發現驗證是可接受的,方法100進行到方塊118,在方塊118中,執行光罩規範遵從檢查(mask rule compliance,MRC)。在這步驟中,檢查佈局資料(包括增加/修剪多邊形及主要特性),以遵從一或多個光罩規範。在實施例中,可修改資料以提供遵從規範。可基於模擬、光罩製程資料、及/或其他合適的方法產生MRC驗證。MRC檢查的規範可包括特性間的距離。
在MRC之後,提供輸出資料設計檔案如方塊120所示。輸出資料設計檔案包括最終特性,最終特性為基極特性及增加/修剪多邊形的結合(在OPC之後)。輸出設計檔案顯示於第12圖及第13圖。第12圖圖示說明輸出設計特性1200,其包括基極層特性300(如上及第3圖所述)與增加/修剪特性1002,1004,1006,1008的結合。結合提供具有一輪廓1202的特性。第13圖圖示說明具有增加/修剪特性1302之基極層特性404,基極 層特性404提供輪廓1304定義的輸出設計特性。輸出設計特性為基極層特性與增加/修剪特性的結合,結合提供輸出設計檔案的特性。
該方法100可繼續使用輸出設計資料檔案製程光罩,使其包括基極層特性加上增加/修剪多邊形(在OPC之後)所定義的一特性。在一實施例中,第12圖的輪廓1206定義設置於光罩上一特性的輪廓,該光罩係根據該方法100之一實施例製程而得。在一實施例中,輪廓1304及/或第13圖的輔助特性406圖示說明於設置於光罩上的佈局1300。該方法100也可更繼續製造半導體裝置,舉例來說,在半導體晶圓上形成一或多層,而半導體晶圓包括基極層特性加上增加/修剪多邊形所定義的特性。在一實施例中,第12圖的輪廓1206定義出設置於半導體晶圓上之特性的輪廓,而半導體晶圓使用根據該方法100之一實施例所提供的設計來製程。在一實施例中,第13圖的輪廓1304圖示說明設置於半導體裝置上的特性。
第14圖圖示說明佈局1400的另一實施例。該佈局1400可設置於光罩上,以模擬程式,及/或其他實施例說明之。該佈局1400包括一輸出設計特性(例如,光罩特性)1402及輔助特性1404。在一實施例中,輔助特性1404b設置與光罩特性1402垂直。在一實施例中,輔助特性1404b設置與光罩特性(例如,先前切開點指定的光罩特性)的邊緣垂直。在一實施例中,輔助特性1404b設置於光罩特性的點上,在光罩特性中,如印刷線的「弱位置」(weak location),例如,狹窄的線。輔助特性可為散射條。可透過模擬、測試參數、反覆試驗等等決定 「弱位置」(weak location)。
用於提供方法100的揭露實施例及/或第2-14圖的裝置圖示說明於第15圖。圖示說明為用於實現一資訊處理系統1500的實施例,該資訊處理系統1500用於實現本揭露的實施例,而本揭露包括於此所描述的系統及方法。在一實施例中,電腦系統1500包括功能性的提供設計方法的一或多個步驟,設計包括準備、儲存、及/或操作佈局,如上所描述並參照第1-14圖,及/或執行OPC分析及實現,也同樣如上所描述並參照第1-14圖。
資訊處理系統1500包括一微處理器1504、一輸入裝置1510、一儲存裝置1506、一系統記憶體1508、一顯示器1514、一通訊裝置1512,全都透過一或多個匯流排1502相互連結。儲存裝置1506可為軟碟機、硬碟機、唯讀記憶光碟(CD-ROM)、光學裝置或任何其他儲存裝置。除此之外,儲存裝置1506可能夠接收軟碟機、唯讀記憶光碟(CD-ROM)、數位多功能影音光碟(DVD-ROM)、或其他任何電腦可讀取儲存媒體的格式,而電腦可讀取儲存媒體可包括可執行電腦指令(computer-executable instruction)。通訊裝置1512可為數據機、網路卡、或任何其他能夠使電腦系統與其他節點通訊的裝置。能瞭解的是任何電腦系統1500可代表複數相互連接的電腦系統,像是,個人電腦、大型電腦、智慧型手機、及/或其他的電話裝置。
電腦系統1500包括能夠執行機器可讀取指令的硬體,以及用於執行產生所希望結果的動作(典型的為機器可讀 取指令)的軟體。軟體包括被儲存在例如RAM或ROM的任何儲存媒介中的任何機器代碼以及被儲存在其他裝置(例如軟碟機、快閃記憶體、或CD-ROM)上的機器代碼。軟體可以包含例如源代碼或目標代碼。除此之外,軟體包括能夠在客戶機或服務器中被運行的任何指令集。軟體及硬體的任何結合可包含資訊處理系統。系統記憶體1508可用於儲存設計資料庫、演算法、影像、圖像、及/或其他資訊。
電腦可讀取媒介包括非暫態媒介。電腦可讀取媒介包括無源資料儲存裝置,例如隨機存取記憶體(RAM)以及半持久性資料儲存裝置,像是唯讀記憶光碟(CD-ROM)。此外,在發明的實施例可以在電腦的RAM中被實現,從而把一種標準的電腦轉換成新的專屬電腦。資料結構是可以使得能夠實現本發明的實施例被限定的資料的組織,例如,一種資料結構可以提供一種資料組織,或者可執行代碼的組織,資料信號可以通過傳輸介質來傳輸並儲存和傳送各種資料結構,因而可用於傳送本發明的實施例。
電腦系統1500可用於實現於此所描述的一個或多個方法及/或裝置。特別的是,電腦系統1500可被操作於產生、儲存、運作、分析、及/或執行其他設置於半導體裝置上與重疊目標有關的影像的動作。舉例來說,在一實施例中,在第2-14圖中於上所述的一或多個設計資料格式可使用電腦系統1500被產生、運作、及/或儲存。
總結來說,於此所揭露的方法及裝置提供發展資料設計,其合適的使用於製程光罩及/或使用圖案化設計於半 導體基板上。如此一來,本揭露的實施例提供些許優點優於先前技術的裝置。本揭露的優點包括減少對給予的設計執行光學鄰近校正(optical proximity correction,OPC)的時間及資源。舉例來說,實施例提供的方法沒有要求在OPC期間要移動或重新定義佈局的切開點。在傳統的設計製程中,需要重新指派OPC的每一多重運行之切開點,以產生合適的佈局,重新產生於晶圓上符合可接受的逼真度的該佈局。「虛擬切開點」、基極層特性、增加/修剪多邊形、及/或其他方法100的方塊的使用能提供程序,在程序中,在整個設計過程中原始切開點沒有被修改,設計過程包括整個多重OPC重複。要瞭解的是,於此揭露不同的實施例提供不同的揭露,及其可有各種變化、取代、選擇而沒有脫離本揭露之精神與範疇。
因此,應當能被理解,在一實施例中,描述一方法,其包括提供具有幾何特徵的設計資料。該方法更包括從該幾何特徵準備一基極層特性。該基極層特性具有一實質線性邊緣。決定該基極層特性上的一虛擬切開點。從該基極層特性增加或修剪出一多邊形以形成一修改特性。在該修改特性上執行光學鄰近校正(optical proximity correction,OPC)程序以產生一輸出設計。能使用該輸出設計以製程在一半導體基板上之一半導體裝置。
又一實施例中,該方法包括在該幾何特徵上執行一切開以及目標指派程序(舉例來說,在產生基極層特性之前)。該OPC程序可包括使用該目標指定程序指定的一目標。在另一實施例中,增加或修剪該多邊形包括在該基極層特性之 一第一邊緣之一第一部份上增加一第一多邊,以及在該基極層特性之該第一邊緣之一第二部份上修剪出一第二多邊形。
又另一實施例中,提供設計資料包括提供一圖形資料庫系統(graphic database system,GDS)格式的一檔案。在另一實施例中,於修改特性上的OPC程序更包括決定一第一修改特性提供一不可接受微影解。之後,修改已增加的多邊形及已修剪的多邊形(例如,高度上的改變)。在修改至少已增加的多邊形及已修剪的多邊形之一之後,執行一第二OPC程序。可由一OPC系統執行決定該第一修改特性提供一不可接受微影解。
又另一實施例中,在執行該OPC程序後,執行一光罩規範遵從檢查。可提供輸出設計作為一圖形資料庫系統(graphic database system,GDS)格式的一檔案。在一實施例中,提供設計包括提供具有一非線性邊緣之該幾何特徵,以及接著準備該基極層特性包括移動該非線性邊緣,以提供一單一實質線性邊緣。
在本揭露之另一較廣的實施例中,提供準備積體電路裝置佈局的方法。該方法包括提供具有一處理器之一光學鄰近校正(optical proximity correction,OPC)系統。傳送該IC裝置之佈局至該OPC系統。接著,使用該處理器以指派在該佈局上之一幾何特徵之一非線性邊緣上之複數切開點。在指派該等切開點之後,移動該非線性邊緣以形成該幾何特徵之一線性邊緣。其中具有該線性邊緣之該幾何特徵形成一基極層特性。接著,使用該處理器以執行決定一反曲點之一判斷及一模 擬之一以決定一該基極層特性上的一虛擬切開點,該虛擬切開點與與每一該等切開點不同並相距一距離。在增加該多邊形之後,使用該OPC系統以執行一OPC程序。
又另一實施例中,使用該虛擬切開點增加該多邊形至該基極層特性包括增加該多邊形,使得該多邊形邊緣越過該虛擬切開點。在一實施例中,使用該OPC系統以執行該OPC程序包括使用虛擬切開點。舉例來說,取代使用任何決定及設置於原始幾何特徵上的切開點。在一實施例中,在使用該OPC系統後,傳送具有增加之多邊形之該基極層特性至一微影系統。在一實施例中,在使用該OPC系統後,準備一光罩,該光罩有一特性,該特性由增加之多邊形之該基極層特性所定義。
又在於此討論之另一實施例中,提供一種電腦可讀取儲存媒體,用以儲存一程式,以於代表一積體電路之一佈局檔案上執行光學鄰近校正(optical proximity correction,OPC)。該程式包括一組指令以執行修改該佈局檔案之一特性之各步驟。該修改包括移動一特性之一非線性邊緣之部份以形成一線性邊緣。該等指令接著指派該線性邊緣上一第一暫時(也可視為虛擬)切開點以及基於該第一暫時切開點,增加緊靠該線性邊緣之一多邊形。基於具有該增加多邊形之該特性,接著增加一解析度增益技術(resolution enhancement technique,RET)(也可視為OPC)至該佈局。
又另一實施例中,該等指令也包括指派該線性邊緣上之一第二暫時切開點。接著,從該特性修剪出一多邊形,其中修剪之該多邊形可緊靠在該第二暫時切開點之該線性邊 緣。在此實施例中,更基於具有修剪之該多邊形之該特性,增加該RET特性至該佈局。
在一實施例中,該RET特性包括一散射條。該散射條可垂直於該線性邊緣。在一實施例中,該等指令更包括,在修改該佈局之該特性前,指派該非線性邊緣上一切開點。
100‧‧‧設計半導體裝置的方法
102‧‧‧提供包括幾何特徵的設計資料
104‧‧‧提供資料至OPC系統
106‧‧‧切開及目標
108‧‧‧從幾何特徵準備基極層特性
110‧‧‧決定虛擬切開點
112‧‧‧增加/修剪多邊形以創造修改特性
114‧‧‧於修改特性上執行OPC
116‧‧‧後級OPC檢查
118‧‧‧光罩規範遵從檢查
120‧‧‧輸出包括最終特性(基極層特性+增加/修剪多邊形)的設計資料

Claims (10)

  1. 一種設計半導體裝置的方法,包括:提供具有一幾何特徵的設計資料;從該幾何特徵準備一基極層特性,其中該基極層特性具有一實質線性邊緣;決定該基極層特性上的一虛擬切開點;從該基極層特性執行增加一多邊形以及修剪一多邊形至少之一,以形成一修改特性,其中該執行使用該虛擬切開點;對該修改特性執行光學鄰近校正(optical proximity correction,OPC)程序以產生一輸出設計;以及使用該輸出設計以在一半導體基板上製造一半導體裝置。
  2. 如申請專利範圍第1項所述之設計半導體裝置的方法,包括:在準備該基底特徵前,先對該幾何特徵執行一切開以及目標指派程序;以及執行OPC程序包括使用該目標指定程序指定的一目標。
  3. 如申請專利範圍第1項所述之設計半導體裝置的方法,其中執行增加及修剪該多邊形至少之一,包括:在該基極層特性之一第一邊緣之一第一部份上,增加一第一多邊形;以及在該基極層特性之該第一邊緣之一第二部份上,修剪一第二多邊形。
  4. 如申請專利範圍第1項所述之設計半導體裝置的方法,其中對該修改特性執行光學鄰近校正(OPC)程序更包括: 決定一第一修改特性,以提供一不可接受微影解;之後,修改增加的多邊形及修剪的多邊形至少之一;以及在修改增加的多邊形及修剪的多邊形至少之一之後,執行一第二OPC程序。
  5. 如申請專利範圍第1項所述之設計半導體裝置的方法,其中提供該設計包括具有一非線性邊緣之該幾何特徵,以及其中準備該基極層特性包括移動該非線性邊緣以提供一單一實質線性邊緣。
  6. 一種準備積體電路(IC)裝置之佈局的方法,包括:提供具有一處理器之一光學鄰近校正(optical proximity correction,OPC)系統;傳送該IC裝置之佈局至該OPC系統;使用該處理器,以指派在該佈局上之一幾何特徵之一非線性邊緣上之複數切開點;在指派該等切開點之後,移動該非線性邊緣以形成該幾何特徵之一線性邊緣,其中具有該線性邊緣之該幾何特徵形成一基極層特性;使用該處理器以執行決定一反曲點之一判斷及一模擬至少之一,以決定一該基極層特性上的一虛擬切開點,該虛擬切開點與每一該等切開點不同並相距一距離;基於該虛擬切開點增加一多邊形至該基極層特性;以及在增加該多邊形之後,使用該OPC系統以執行一OPC程序。
  7. 如申請專利範圍第6項所述之準備積體電路裝置之佈局的方法,其中使用該虛擬切開點增加該多邊形至該基極層特 性包括增加該多邊形,使得該多邊形邊緣越過該虛擬切開點。
  8. 一種電腦可讀取儲存媒體,儲存有一程式,以於代表一積體電路之一佈局檔案上執行光學鄰近校正(optical proximity correction,OPC),該程式包括一組常規指令,以執行下列步驟:修改該佈局檔案之一特徵,其中該修改包括移動一特性之一非線性邊緣的一部份,以形成一線性邊緣;在該線性邊緣上,指派一第一暫時切開點;基於該第一暫時切開點,增加鄰接該線性邊緣之一多邊形;以及基於具有增加之該多邊形之該特性,增加一解析度增益技術(resolution enhancement technique,RET)特徵至該佈局。
  9. 如申請專利範圍第8項所述之電腦可讀取儲存媒體,其中該組指令更執行下列步驟:在該線性邊緣上,指派一第二暫時切開點;從該特性修剪一多邊形,其中修剪之該多邊形鄰接在該第二暫時切開點之該線性邊緣;以及其中更基於具有修剪之該多邊形之該特性,增加該RET特性至該佈局。
  10. 如申請專利範圍第8項所述之電腦可讀取儲存媒體,其中該組指令更執行下列步驟:在修改該佈局之該特性前,先指派該非線性邊緣上一切開 點。
TW103125647A 2013-12-10 2014-07-28 設計半導體裝置的方法、準備積體電路裝置佈局的方法及電腦可讀取儲存媒體 TWI557584B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/102,350 US9189588B2 (en) 2013-12-10 2013-12-10 Polygon-based optical proximity correction

Publications (2)

Publication Number Publication Date
TW201523309A TW201523309A (zh) 2015-06-16
TWI557584B true TWI557584B (zh) 2016-11-11

Family

ID=53271437

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103125647A TWI557584B (zh) 2013-12-10 2014-07-28 設計半導體裝置的方法、準備積體電路裝置佈局的方法及電腦可讀取儲存媒體

Country Status (2)

Country Link
US (1) US9189588B2 (zh)
TW (1) TWI557584B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171127B1 (en) * 2014-10-08 2015-10-27 United Microelectronics Corp. Layout generating method
US11545495B2 (en) * 2017-06-29 2023-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Preventing gate-to-contact bridging by reducing contact dimensions in FinFET SRAM
KR102653951B1 (ko) 2018-09-06 2024-04-02 삼성전자주식회사 반도체 소자의 레이아웃 패턴 분할 방법 및 이를 포함하는 광 근접 보정 방법
US11392748B2 (en) 2018-09-28 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design using fuzzy machine learning
DE102019124928A1 (de) 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integriertes schaltungsdesign unter verwendung von fuzzy-maschinenlernen
US11347920B2 (en) * 2020-10-21 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit synthesis optimization for implements on integrated circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030229412A1 (en) * 2002-06-07 2003-12-11 David White Electronic design for integrated circuits based on process related variations
US7752595B2 (en) * 2006-08-28 2010-07-06 Kabushiki Kaisha Toshiba Method for verifying and correcting post-OPC pattern layout
US8291352B2 (en) * 2007-06-15 2012-10-16 Asml Netherlands B.V. Multivariable solver for optical proximity correction

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6625801B1 (en) * 2000-09-29 2003-09-23 Numerical Technologies, Inc. Dissection of printed edges from a fabrication layout for correcting proximity effects
US6721938B2 (en) * 2001-06-08 2004-04-13 Numerical Technologies, Inc. Optical proximity correction for phase shifting photolithographic masks
US6753115B2 (en) * 2001-12-20 2004-06-22 Numerical Technologies, Inc. Facilitating minimum spacing and/or width control optical proximity correction
US7082596B2 (en) * 2002-11-27 2006-07-25 Synopsys, Inc. Simulation-based selection of evaluation points for model-based optical proximity correction
US7005218B2 (en) * 2003-04-29 2006-02-28 Synopsys, Inc. Method and apparatus for performing target-image-based optical proximity correction
US7451068B2 (en) 2003-10-10 2008-11-11 Synopsys, Inc. Method and apparatus for generating an OPC segmentation based on modeled intensity gradients
NL2008966A (en) * 2011-07-01 2013-01-07 Asml Netherlands Bv Method and apparatus for cost function based simultaneous opc and sbar optimization.
US8589830B2 (en) * 2012-03-07 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for enhanced optical proximity correction
US8527916B1 (en) * 2012-03-14 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dissection splitting with optical proximity correction to reduce corner rounding

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030229412A1 (en) * 2002-06-07 2003-12-11 David White Electronic design for integrated circuits based on process related variations
TW200405184A (en) * 2002-06-07 2004-04-01 Praesagus Inc Characterization and reduction of variation for integrated circuits
US7752595B2 (en) * 2006-08-28 2010-07-06 Kabushiki Kaisha Toshiba Method for verifying and correcting post-OPC pattern layout
US8291352B2 (en) * 2007-06-15 2012-10-16 Asml Netherlands B.V. Multivariable solver for optical proximity correction

Also Published As

Publication number Publication date
US9189588B2 (en) 2015-11-17
TW201523309A (zh) 2015-06-16
US20150161321A1 (en) 2015-06-11

Similar Documents

Publication Publication Date Title
TWI557584B (zh) 設計半導體裝置的方法、準備積體電路裝置佈局的方法及電腦可讀取儲存媒體
US8589830B2 (en) Method and apparatus for enhanced optical proximity correction
US8762900B2 (en) Method for proximity correction
US20180137233A1 (en) Method and Apparatus for Integrated Circuit Mask Patterning
US9256709B2 (en) Method for integrated circuit mask patterning
US11415896B2 (en) Dissection method for layout patterns in semiconductor device, optical proximity correction method including the same and method of manufacturing semiconductor device including the same
US8234599B2 (en) Use of graphs to decompose layout design data
US20170053058A1 (en) Model-based rule table generation
US8997027B2 (en) Methods for modifying an integrated circuit layout design
US20120054694A1 (en) Aerial Image Signatures
US10360339B2 (en) Method for integrated circuit manufacturing
US7571418B2 (en) Simulation site placement for lithographic process models
US9064078B2 (en) Methods and systems for designing and manufacturing optical lithography masks
US10732499B2 (en) Method and system for cross-tile OPC consistency
US20230367943A1 (en) Critical dimension uniformity
US8533637B2 (en) Retargeting based on process window simulation
US20210248297A1 (en) Integrated circuit design method, system and computer program product
US20150143317A1 (en) Determination Of Electromigration Features
US10685161B2 (en) Region based shrinking methodology for integrated circuit layout migration
JP2005049403A (ja) 露光用マスク、光近接効果補正装置、光近接効果補正方法、半導体装置の製造方法および光近接効果補正プログラム
US10860768B1 (en) Through silicon vias to interconnect electrical parasitic extraction
US8640059B2 (en) Forming separation directives using a printing feasibility analysis
US20150143304A1 (en) Target Point Generation for Optical Proximity Correction
US20230335644A1 (en) Gates of Hybrid-Fin Devices
JP2007011995A (ja) トランジスタモデル生成装置、および、トランジスタモデル生成方法