JP2004077837A - 設計パターンの補正方法 - Google Patents
設計パターンの補正方法 Download PDFInfo
- Publication number
- JP2004077837A JP2004077837A JP2002238525A JP2002238525A JP2004077837A JP 2004077837 A JP2004077837 A JP 2004077837A JP 2002238525 A JP2002238525 A JP 2002238525A JP 2002238525 A JP2002238525 A JP 2002238525A JP 2004077837 A JP2004077837 A JP 2004077837A
- Authority
- JP
- Japan
- Prior art keywords
- divided
- design pattern
- area
- region
- average value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Abstract
【課題】設計パターンの面積密度を汎用的な図形演算ツールにパラメータとして入力できるように、設計パターンの面積密度を図形データに変換し、設計パターンに対して近接効果の補正を行う設計パターンの補正方法を提供する。
【解決手段】半導体装置の構成層を設計する設計パターンに近接効果の補正をするにあたって、まず、設計パターンの領域全体を等分して複数の分割領域DAを生成する。次に、各分割領域DA毎に、各分割領域DA内の設計パターンの面積密度を算出し、各分割領域DA内の設計パターンの面積密度に応じた面積を有する表示パターン(D1〜D5)を各分割領域DA内に生成する。次に、各分割領域DA内に生成された表示パターン(D1〜D5)の面積を図形的に処理して、各分割領域DA内の設計パターンの面積密度に応じて、各分割領域DA毎に近接効果の補正を行う。
【選択図】 図1
【解決手段】半導体装置の構成層を設計する設計パターンに近接効果の補正をするにあたって、まず、設計パターンの領域全体を等分して複数の分割領域DAを生成する。次に、各分割領域DA毎に、各分割領域DA内の設計パターンの面積密度を算出し、各分割領域DA内の設計パターンの面積密度に応じた面積を有する表示パターン(D1〜D5)を各分割領域DA内に生成する。次に、各分割領域DA内に生成された表示パターン(D1〜D5)の面積を図形的に処理して、各分割領域DA内の設計パターンの面積密度に応じて、各分割領域DA毎に近接効果の補正を行う。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置の構成層を設計する設計パターンの近接効果の補正方法に関する。
【0002】
【従来の技術】
半導体装置の製造工程において、フォトレジスト膜をパターン形成するフォトリソグラフィ技術や、半導体装置を構成する各層をパターン加工するためのエッチング技術は、半導体装置のさらなる微細化を実現するために益々重要な技術となってきている。
【0003】
半導体装置の微細化とともに設計パターンも微細化され、この微細化とともに、設計パターンの寸法と実際のフォトレジスト膜の寸法あるいはエッチング時の加工寸法との誤差が大きくなってしまう現象が生じている。
【0004】
これは近接効果として知られており、近接効果による寸法誤差を抑制するために、設計パターンに対して近接効果を抑制するための補正(以下近接効果の補正とも称する)を行うことが一般的となっている。
【0005】
近接効果の補正としては、設計パターンと実際のフォトレジスト膜の寸法あるいはエッチング加工の寸法の誤差が最小となるような寸法補正値を、形状シミュレーション、露光実験あるいはエッチング実験などの結果により決定し、この補正値により設計パターンの寸法を補正するものであり、例えば、パターンの線幅あるいはパターン端部の幅などの補正や、ダミーパターンの生成などが含まれる。
【0006】
【発明が解決しようとする課題】
しかしながら、例えばフォトリソグラフィー工程においては露光装置のレンズからの光のノイズ成分の量が設計パターンの面積密度に依存するなど、一般にフォトリソグラフィー工程やエッチング工程において、上記の近接効果の大小は設計パターンの面積密度に依存する。
【0007】
従って、近接効果の補正を行うにあたっては、例えば所定の領域内において設計パターンの近接効果の補正を行う場合、この領域全体における設計パターンの平均の面積密度を求め、その値に応じて程度を調整して近接効果の補正を行うことが望ましいが、近接効果の補正のうち、特に隣接の設計パターンとの距離を判別してその設計パターンの線幅を変更する補正処理(線幅シフト処理ともいう)は、汎用的な図形演算ツールを用いて処理系が構築されており、別の処理系で数値的に求められた設計パターンの平均の面積密度を汎用的な図形演算ツールにパラメータとして入力することが困難となっている。
【0008】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、設計パターンの面積密度を汎用的な図形演算ツールにパラメータとして入力できるように、設計パターンの面積密度を図形データに変換し、設計パターンに対して線幅シフト処理などの近接効果の補正を行う設計パターンの補正方法を提供することにある。
【0009】
【課題を解決するための手段】
上記目的を達成するため、本発明の設計パターンの補正方法は、半導体装置の構成層を設計する設計パターンの近接効果の補正方法であって、設計パターンの領域全体を等分して複数の分割領域を生成する工程と、前記各分割領域毎に、前記各分割領域内の設計パターンの面積密度を算出し、前記各分割領域内の設計パターンの面積密度に応じた面積を有する表示パターンを前記各分割領域内に生成する工程と、前記各分割領域内に生成された前記表示パターンの面積を図形的に処理して、前記各分割領域内の設計パターンの面積密度に応じて、前記各分割領域毎に近接効果の補正を行う工程とを有する。
【0010】
上記の本発明の設計パターンの補正方法は、半導体装置の構成層を設計する設計パターンに近接効果の補正をするにあたって、まず、設計パターンの領域全体を等分して複数の分割領域を生成する。次に、各分割領域毎に、各分割領域内の設計パターンの面積密度を算出し、各分割領域内の設計パターンの面積密度に応じた面積を有する表示パターンを各分割領域内に生成する。次に、各分割領域内に生成された表示パターンの面積を図形的に処理して、各分割領域内の設計パターンの面積密度に応じて、各分割領域毎に近接効果の補正を行う。
【0011】
【発明の実施の形態】
以下に、本実施形態に係る設計パターンの補正方法の形態について、図面を参照して説明する。
【0012】
第1実施形態
本実施形態は、半導体装置の製造工程のフォトレジスト膜をパターン形成するフォトリソグラフィ工程または半導体装置を構成する各層をパターン加工するためのエッチング工程などにおいて、設計パターンと実際のフォトレジスト膜の寸法あるいはエッチング加工の寸法の誤差が最小となるように、半導体装置の構成層を設計する設計パターンを補正する設計パターンの近接効果の補正方法であり、以下のようにして行う。
【0013】
まず、図1(a)に示すように、半導体装置となるチップ全体などに相当する設計パターンの領域全体を等分して、例えば100μm×100μmの矩形の形状を有する複数の分割領域DAを生成する。
【0014】
次に、各分割領域毎に、各分割領域内の設計パターンの面積密度を算出し、各分割領域内の設計パターンの面積密度に応じた面積を有する表示パターンを各分割領域内に生成する。
ここでは、上記の表示パターンとしては、例えば矩形の形状であり、例えば予め5段階などの多段階に区分された面積を有する表示パターンを設定しておく。そして、これら表示パターンの中から、各分割領域DA内の設計パターンの面積密度に応じて選択された表示パターンを各分割領域DA内に生成する。
【0015】
例えば表示パターンを5段階で区分する場合、図1(b)に示すように、各分割領域DA内の設計パターンの面積密度Dに応じて以下のような矩形の表示パターン(D1〜D5)を表示する。この表示パターン(D1〜D5)は、各分割領域DA内の設計パターンの面積密度Dに応じた面積を有している。
【0016】
0≦D<20%の場合、一辺が√(100μm×100μm×0.1)の矩形の表示パターンD1を表示する。
20≦D<40%の場合、一辺が√(100μm×100μm×0.3)の矩形の表示パターンD2を表示する。
40≦D<60%の場合、一辺が√(100μm×100μm×0.5)の矩形の表示パターンD3を表示する。
60≦D<80%の場合、一辺が√(100μm×100μm×0.7)の矩形の表示パターンD4を表示する。
80≦D<100%の場合、一辺が√(100μm×100μm×0.9)の矩形の表示パターンD5を表示する。
【0017】
次に、各分割領域DA内に生成された表示パターン(D1〜D5)の面積を図形的に処理して、各分割領域DA内の設計パターンの面積密度に応じて、各分割領域DA毎に近接効果の補正を行う。
上記の各分割領域DA毎の近接効果の補正を行うために、本実施形態においては、図2(a)に示すように、計算領域CAとして設定された分割領域と、この計算領域CAの周囲に存在する周辺領域PAとなる分割領域とにおいて、各分割領域内に生成された表示パターン(D1〜D5)を図形的に処理して、設計パターンの面積密度の平均値を算出する。
このようにして、各分割領域をそれぞれ計算領域CAと設定したときの設計パターンの面積密度の平均値の算出を上記各分割領域のそれぞれに対して順次繰り返す。
【0018】
上記のようにして得られた設計パターンの面積密度の平均値に応じて、各分割領域毎に近接効果の補正を行うには、例えば、各分割領域をそれぞれ計算領域CAと設定したときの設計パターンの面積密度の平均値に応じて、予め5段階などの多段階に区分された分類の中から各分割領域を分類しておく。
【0019】
例えば設計パターンの面積密度の平均値に応じて5段階に分類する場合、各分割領域DAをそれぞれ計算領域CAと設定したときの設計パターンの面積密度の平均値AVに応じて、以下のようにして分類する。
【0020】
0≦AV<20%の場合、レイヤーL1に分類する。
20≦AV<40%の場合、レイヤーL2に分類する。
40≦AV<60%の場合、レイヤーL3に分類する。
60≦AV<80%の場合、レイヤーL4に分類する。
80≦AV<100%の場合、レイヤーL5に分類する。
【0021】
上記のように各分割領域DAをレイヤーL1〜L5のいずれかに分類した後、設計パターンの面積密度の平均値に応じて各分割領域毎に近接効果の補正を行うには、同じ分類に分類された各分割領域毎にまとめて、パターンの線幅あるいはパターン端部の幅などの補正や、ダミーパターンの生成などの近接効果の補正を行う。
【0022】
例えば、図3(a)に示すように、設計パターンの面積密度の平均値AVが0≦AV<20%である場合に応じた程度の近接効果の補正を、レイヤーL1に分類された分割領域DAに対してまとめて行い、補正した設計パターンC1とする。
同様にして、図3(b)に示すように、設計パターンの面積密度の平均値AVが20≦AV<40%である場合に応じた程度の近接効果の補正を、レイヤーL2に分類された分割領域DAに対してまとめて行い、補正した設計パターンC2とする。
【0023】
以下、設計パターンの面積密度の平均値AVが40≦AV<60%である場合、設計パターンの面積密度の平均値AVが60≦AV<80%である場合、設計パターンの面積密度の平均値AVが80≦AV<100%である場合について繰り返す。
【0024】
次に、上記のように分類されたレイヤーL1〜L5毎に補正処理を行った各設計パターンC1〜C5までをすべてマージして、図4に示すような設計パターンを得る。
【0025】
上記の設計パターンの面積密度の平均値を算出する際に、必要に応じて、この計算領域CAの周囲に存在する周辺領域PAとなる分割領域としては、計算領域CAとして設定された分割領域から複数列目に存在する分割領域までを設定してもよい。
【0026】
上記の線幅シフト処理などの近接効果の補正を行う際には、図5(a)に示すように、近接効果の補正の対象となる分割領域DAaに対して、境界線上のパターンの補正に対する影響が無い程度にまで、分割領域DAaを区分する境界線DLよりも拡大した領域Xについて上記近接効果の補正を行い、レイヤーL1〜L5毎に補正処理を行った各設計パターンC1〜C5までをすべてマージするときに、境界線DLにおいて区切られた領域Yのみを抜き出して行うと、境界線上に存在することによるパターンの補正に対する影響が無くなり好ましい。
【0027】
本実施形態の設計パターンの補正方法によれば、半導体装置の構成層を設計する設計パターンに近接効果の補正をするにあたって、まず、設計パターンの領域全体を等分して複数の分割領域を生成し、各分割領域毎に、各分割領域内の設計パターンの面積密度を図形的に表示しており、図形的な演算処理により、計算領域となる分割領域とその外周の周辺領域となる分割領域との設計パターンの面積密度の平均値を求め、これに応じて各分割領域毎に近接効果の補正を行う。
従って、設計パターンの面積密度を図形データに変換しているので、設計パターンの面積密度を汎用的な図形演算ツールにパラメータとして入力でき、これにより、設計パターンに対して線幅シフト処理などの近接効果の補正を行うことができる。
【0028】
また、各分割領域内の設計パターンの面積密度を5段階程度の多段階に区分して表示したり、あるいは、各分割領域を設計パターンの面積密度の平均値に応じて5段階程度の多段階に分類するので、設計パターンの面積密度や平均の設計パターンの面積密度などの計算が簡略化され、演算速度を向上させることができる。
【0029】
第2実施形態
本実施形態に係る設計パターンの補正方法は、第1実施形態と同様に、半導体装置の製造工程のフォトレジスト膜をパターン形成するフォトリソグラフィ工程または半導体装置を構成する各層をパターン加工するためのエッチング工程などにおいて、設計パターンと実際のフォトレジスト膜の寸法あるいはエッチング加工の寸法の誤差が最小となるように、半導体装置の構成層を設計する設計パターンを補正する設計パターンの近接効果の補正方法である。
【0030】
本実施形態に係る設計パターンの補正方法は、以下のようにして行う。
第1実施形態と同様にして、まず、半導体装置となるチップ全体などに相当する設計パターンの領域全体を等分して、例えば100μm×100μmの矩形の形状を有する複数の分割領域を生成する。
次に、各分割領域毎に、各分割領域内の設計パターンの面積密度を算出し、各分割領域内の設計パターンの面積密度に応じた面積を有する表示パターンを各分割領域内に生成する。上記の表示パターンとしては、例えば矩形の形状であり、例えば予め5段階などの多段階に区分された面積を有する表示パターンを設定しておき、これら表示パターンの中から、各分割領域内の設計パターンの面積密度に応じて選択された表示パターンを各分割領域内に生成する。
【0031】
次に、各分割領域内に生成された表示パターンの面積を図形的に処理して、各分割領域内の設計パターンの面積密度に応じて、各分割領域毎に近接効果の補正を行う。
ここで、本実施形態においては、図6に示すように、計算領域CAとして設定された分割領域と、この計算領域CAの周囲に存在する周辺領域PAとなる分割領域とにおいて、各分割領域内に生成された表示パターンを図形的に処理して、設計パターンの面積密度の加重平均値を算出する。
【0032】
上記の加重平均値を算出する重み付けの方法としては、例えば、計算領域CAとして設定された分割領域における設計パターンの面積密度に対して、計算領域の周囲に存在する周辺領域PAとなる分割領域における設計パターンの面積密度を軽く重み付けをする。
また、この設計パターンの面積密度の加重平均値を算出する際に、必要に応じて、この計算領域CAの周囲に存在する周辺領域PAとなる分割領域としては、計算領域CAとして設定された分割領域から複数列目に存在する分割領域までを設定してもよい。
この場合、周辺領域PAとなる分割領域においては、計算領域CAに近いほど重く、遠いほど軽く重み付けをすることができる。
【0033】
例えば、図6に示すように、計算領域CAとして設定された分割領域の設計パターンの面積密度を100%の重みとし、計算領域CAとして設定された分割領域の外周1列目の周辺領域PA1に存在する分割領域の設計パターンの面積密度を70%の重みとし、さらに、計算領域CAとして設定された分割領域の外周2列目の周辺領域PA2に存在する分割領域の設計パターンの面積密度を20%の重みとする。
図6中、各分割領域DAの中の破線で示した矩形が重み付けをする前の設計パターンの面積密度に応じた面積を有する矩形形状の表示パターンの輪郭を示しており、その内側に、各列の重み付けに従って重み付けされた設計パターンの面積密度に応じた面積を有する矩形形状の表示パターンが示されている。
【0034】
これらの重み付けされた矩形形状の表示パターンを図形的に処理して、設計パターンの面積密度の加重平均値を算出する。
上記のような各分割領域DAをそれぞれ計算領域CAと設定したときの設計パターンの面積密度の加重平均値の算出を、上記各分割領域DAのそれぞれに対して順次繰り返す。
【0035】
以降は、第1実施形態と同様であり、例えば、上記のようにして得られた設計パターンの面積密度の加重平均値に応じて、予め5段階などの多段階に区分された分類の中から各分割領域を分類し、同じ分類に分類された各分割領域毎にまとめて、設計パターンの面積密度の加重平均値に応じた程度に調整した近接効果の補正を行う。
最後に、上記のように分類されて補正処理を行った各設計パターンをすべてマージして、設計パターンを得る。
【0036】
本実施形態の設計パターンの補正方法によれば、半導体装置の構成層を設計する設計パターンに近接効果の補正をするにあたって、まず、設計パターンの領域全体を等分して複数の分割領域を生成し、各分割領域毎に、各分割領域内の設計パターンの面積密度を図形的に表示しており、図形的な演算処理により、計算領域となる分割領域とその外周の周辺領域となる分割領域との設計パターンの面積密度の加重平均値を求め、これに応じて各分割領域毎に近接効果の補正を行う。従って、設計パターンの面積密度を図形データに変換しているので、設計パターンの面積密度を汎用的な図形演算ツールにパラメータとして入力でき、これにより、設計パターンに対して線幅シフト処理などの近接効果の補正を行うことができる。
特に、上記のように計算領域となる分割領域とその外周の周辺領域となる分割領域との間に重み付けをしているので、より精度の高い近接効果の補正を行うことができる。
【0037】
本発明は上記の実施の形態に限定されない。
例えば、上記の本実施形態に係る設計パターンの補正方法においては、各分割領域の設計パターンの面積密度を示す表示パターンを矩形形状としているが、面積を図形的に処理できればこれに限らず、他の形状とすることができる。
また、表示パターンとしては、予め多段階に区分された面積を有するように設定しているが、設計パターンの面積密度に比例した面積を有する表示パターンとすることも可能である。
また、第1および第2実施形態において、れ計算領域として設定された分割領域と、計算領域の周囲に存在する周辺領域となる分割領域との平均値または加重平均値をそれぞれ算出しているが、これに限らず、各分割領域毎に行う近接効果の補正の程度に反映できるように、各分割領域内の設計パターンの面積密度に応じた値を算出すればよい。
その他、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
【0038】
【発明の効果】
以上説明したように、本発明に係る設計パターンの補正方法によれば、設計パターンの面積密度を図形データに変換しているので、設計パターンの面積密度を汎用的な図形演算ツールにパラメータとして入力でき、これにより、設計パターンに対して線幅シフト処理などの近接効果の補正を行うことができる。
【図面の簡単な説明】
【図1】図1(a)および(b)は第1実施形態に係る設計パターンの補正方法の工程を示す模式的平面図である。
【図2】図2(a)および(b)は図1の続きの工程を示す模式的平面図である。
【図3】図3(a)および(b)は図2の続きの工程を示す模式的平面図である。
【図4】図4は図3の続きの工程を示す模式的平面図である。
【図5】図5(a)および(b)は第1実施形態における変形例を示す模式的平面図である。
【図6】図6は第2実施形態に係る設計パターンの補正方法の工程を示す模式的平面図である。
【符号の説明】
DA,DAa…分割領域、D1〜D5…表示パターン、CA…計算領域、PA,PA1,PA2…周辺領域、L1〜L5…レイヤー、C1〜C5…補正処理を行った各設計パターン、DL…分割領域を区分する境界線。
【発明の属する技術分野】
本発明は、半導体装置の構成層を設計する設計パターンの近接効果の補正方法に関する。
【0002】
【従来の技術】
半導体装置の製造工程において、フォトレジスト膜をパターン形成するフォトリソグラフィ技術や、半導体装置を構成する各層をパターン加工するためのエッチング技術は、半導体装置のさらなる微細化を実現するために益々重要な技術となってきている。
【0003】
半導体装置の微細化とともに設計パターンも微細化され、この微細化とともに、設計パターンの寸法と実際のフォトレジスト膜の寸法あるいはエッチング時の加工寸法との誤差が大きくなってしまう現象が生じている。
【0004】
これは近接効果として知られており、近接効果による寸法誤差を抑制するために、設計パターンに対して近接効果を抑制するための補正(以下近接効果の補正とも称する)を行うことが一般的となっている。
【0005】
近接効果の補正としては、設計パターンと実際のフォトレジスト膜の寸法あるいはエッチング加工の寸法の誤差が最小となるような寸法補正値を、形状シミュレーション、露光実験あるいはエッチング実験などの結果により決定し、この補正値により設計パターンの寸法を補正するものであり、例えば、パターンの線幅あるいはパターン端部の幅などの補正や、ダミーパターンの生成などが含まれる。
【0006】
【発明が解決しようとする課題】
しかしながら、例えばフォトリソグラフィー工程においては露光装置のレンズからの光のノイズ成分の量が設計パターンの面積密度に依存するなど、一般にフォトリソグラフィー工程やエッチング工程において、上記の近接効果の大小は設計パターンの面積密度に依存する。
【0007】
従って、近接効果の補正を行うにあたっては、例えば所定の領域内において設計パターンの近接効果の補正を行う場合、この領域全体における設計パターンの平均の面積密度を求め、その値に応じて程度を調整して近接効果の補正を行うことが望ましいが、近接効果の補正のうち、特に隣接の設計パターンとの距離を判別してその設計パターンの線幅を変更する補正処理(線幅シフト処理ともいう)は、汎用的な図形演算ツールを用いて処理系が構築されており、別の処理系で数値的に求められた設計パターンの平均の面積密度を汎用的な図形演算ツールにパラメータとして入力することが困難となっている。
【0008】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、設計パターンの面積密度を汎用的な図形演算ツールにパラメータとして入力できるように、設計パターンの面積密度を図形データに変換し、設計パターンに対して線幅シフト処理などの近接効果の補正を行う設計パターンの補正方法を提供することにある。
【0009】
【課題を解決するための手段】
上記目的を達成するため、本発明の設計パターンの補正方法は、半導体装置の構成層を設計する設計パターンの近接効果の補正方法であって、設計パターンの領域全体を等分して複数の分割領域を生成する工程と、前記各分割領域毎に、前記各分割領域内の設計パターンの面積密度を算出し、前記各分割領域内の設計パターンの面積密度に応じた面積を有する表示パターンを前記各分割領域内に生成する工程と、前記各分割領域内に生成された前記表示パターンの面積を図形的に処理して、前記各分割領域内の設計パターンの面積密度に応じて、前記各分割領域毎に近接効果の補正を行う工程とを有する。
【0010】
上記の本発明の設計パターンの補正方法は、半導体装置の構成層を設計する設計パターンに近接効果の補正をするにあたって、まず、設計パターンの領域全体を等分して複数の分割領域を生成する。次に、各分割領域毎に、各分割領域内の設計パターンの面積密度を算出し、各分割領域内の設計パターンの面積密度に応じた面積を有する表示パターンを各分割領域内に生成する。次に、各分割領域内に生成された表示パターンの面積を図形的に処理して、各分割領域内の設計パターンの面積密度に応じて、各分割領域毎に近接効果の補正を行う。
【0011】
【発明の実施の形態】
以下に、本実施形態に係る設計パターンの補正方法の形態について、図面を参照して説明する。
【0012】
第1実施形態
本実施形態は、半導体装置の製造工程のフォトレジスト膜をパターン形成するフォトリソグラフィ工程または半導体装置を構成する各層をパターン加工するためのエッチング工程などにおいて、設計パターンと実際のフォトレジスト膜の寸法あるいはエッチング加工の寸法の誤差が最小となるように、半導体装置の構成層を設計する設計パターンを補正する設計パターンの近接効果の補正方法であり、以下のようにして行う。
【0013】
まず、図1(a)に示すように、半導体装置となるチップ全体などに相当する設計パターンの領域全体を等分して、例えば100μm×100μmの矩形の形状を有する複数の分割領域DAを生成する。
【0014】
次に、各分割領域毎に、各分割領域内の設計パターンの面積密度を算出し、各分割領域内の設計パターンの面積密度に応じた面積を有する表示パターンを各分割領域内に生成する。
ここでは、上記の表示パターンとしては、例えば矩形の形状であり、例えば予め5段階などの多段階に区分された面積を有する表示パターンを設定しておく。そして、これら表示パターンの中から、各分割領域DA内の設計パターンの面積密度に応じて選択された表示パターンを各分割領域DA内に生成する。
【0015】
例えば表示パターンを5段階で区分する場合、図1(b)に示すように、各分割領域DA内の設計パターンの面積密度Dに応じて以下のような矩形の表示パターン(D1〜D5)を表示する。この表示パターン(D1〜D5)は、各分割領域DA内の設計パターンの面積密度Dに応じた面積を有している。
【0016】
0≦D<20%の場合、一辺が√(100μm×100μm×0.1)の矩形の表示パターンD1を表示する。
20≦D<40%の場合、一辺が√(100μm×100μm×0.3)の矩形の表示パターンD2を表示する。
40≦D<60%の場合、一辺が√(100μm×100μm×0.5)の矩形の表示パターンD3を表示する。
60≦D<80%の場合、一辺が√(100μm×100μm×0.7)の矩形の表示パターンD4を表示する。
80≦D<100%の場合、一辺が√(100μm×100μm×0.9)の矩形の表示パターンD5を表示する。
【0017】
次に、各分割領域DA内に生成された表示パターン(D1〜D5)の面積を図形的に処理して、各分割領域DA内の設計パターンの面積密度に応じて、各分割領域DA毎に近接効果の補正を行う。
上記の各分割領域DA毎の近接効果の補正を行うために、本実施形態においては、図2(a)に示すように、計算領域CAとして設定された分割領域と、この計算領域CAの周囲に存在する周辺領域PAとなる分割領域とにおいて、各分割領域内に生成された表示パターン(D1〜D5)を図形的に処理して、設計パターンの面積密度の平均値を算出する。
このようにして、各分割領域をそれぞれ計算領域CAと設定したときの設計パターンの面積密度の平均値の算出を上記各分割領域のそれぞれに対して順次繰り返す。
【0018】
上記のようにして得られた設計パターンの面積密度の平均値に応じて、各分割領域毎に近接効果の補正を行うには、例えば、各分割領域をそれぞれ計算領域CAと設定したときの設計パターンの面積密度の平均値に応じて、予め5段階などの多段階に区分された分類の中から各分割領域を分類しておく。
【0019】
例えば設計パターンの面積密度の平均値に応じて5段階に分類する場合、各分割領域DAをそれぞれ計算領域CAと設定したときの設計パターンの面積密度の平均値AVに応じて、以下のようにして分類する。
【0020】
0≦AV<20%の場合、レイヤーL1に分類する。
20≦AV<40%の場合、レイヤーL2に分類する。
40≦AV<60%の場合、レイヤーL3に分類する。
60≦AV<80%の場合、レイヤーL4に分類する。
80≦AV<100%の場合、レイヤーL5に分類する。
【0021】
上記のように各分割領域DAをレイヤーL1〜L5のいずれかに分類した後、設計パターンの面積密度の平均値に応じて各分割領域毎に近接効果の補正を行うには、同じ分類に分類された各分割領域毎にまとめて、パターンの線幅あるいはパターン端部の幅などの補正や、ダミーパターンの生成などの近接効果の補正を行う。
【0022】
例えば、図3(a)に示すように、設計パターンの面積密度の平均値AVが0≦AV<20%である場合に応じた程度の近接効果の補正を、レイヤーL1に分類された分割領域DAに対してまとめて行い、補正した設計パターンC1とする。
同様にして、図3(b)に示すように、設計パターンの面積密度の平均値AVが20≦AV<40%である場合に応じた程度の近接効果の補正を、レイヤーL2に分類された分割領域DAに対してまとめて行い、補正した設計パターンC2とする。
【0023】
以下、設計パターンの面積密度の平均値AVが40≦AV<60%である場合、設計パターンの面積密度の平均値AVが60≦AV<80%である場合、設計パターンの面積密度の平均値AVが80≦AV<100%である場合について繰り返す。
【0024】
次に、上記のように分類されたレイヤーL1〜L5毎に補正処理を行った各設計パターンC1〜C5までをすべてマージして、図4に示すような設計パターンを得る。
【0025】
上記の設計パターンの面積密度の平均値を算出する際に、必要に応じて、この計算領域CAの周囲に存在する周辺領域PAとなる分割領域としては、計算領域CAとして設定された分割領域から複数列目に存在する分割領域までを設定してもよい。
【0026】
上記の線幅シフト処理などの近接効果の補正を行う際には、図5(a)に示すように、近接効果の補正の対象となる分割領域DAaに対して、境界線上のパターンの補正に対する影響が無い程度にまで、分割領域DAaを区分する境界線DLよりも拡大した領域Xについて上記近接効果の補正を行い、レイヤーL1〜L5毎に補正処理を行った各設計パターンC1〜C5までをすべてマージするときに、境界線DLにおいて区切られた領域Yのみを抜き出して行うと、境界線上に存在することによるパターンの補正に対する影響が無くなり好ましい。
【0027】
本実施形態の設計パターンの補正方法によれば、半導体装置の構成層を設計する設計パターンに近接効果の補正をするにあたって、まず、設計パターンの領域全体を等分して複数の分割領域を生成し、各分割領域毎に、各分割領域内の設計パターンの面積密度を図形的に表示しており、図形的な演算処理により、計算領域となる分割領域とその外周の周辺領域となる分割領域との設計パターンの面積密度の平均値を求め、これに応じて各分割領域毎に近接効果の補正を行う。
従って、設計パターンの面積密度を図形データに変換しているので、設計パターンの面積密度を汎用的な図形演算ツールにパラメータとして入力でき、これにより、設計パターンに対して線幅シフト処理などの近接効果の補正を行うことができる。
【0028】
また、各分割領域内の設計パターンの面積密度を5段階程度の多段階に区分して表示したり、あるいは、各分割領域を設計パターンの面積密度の平均値に応じて5段階程度の多段階に分類するので、設計パターンの面積密度や平均の設計パターンの面積密度などの計算が簡略化され、演算速度を向上させることができる。
【0029】
第2実施形態
本実施形態に係る設計パターンの補正方法は、第1実施形態と同様に、半導体装置の製造工程のフォトレジスト膜をパターン形成するフォトリソグラフィ工程または半導体装置を構成する各層をパターン加工するためのエッチング工程などにおいて、設計パターンと実際のフォトレジスト膜の寸法あるいはエッチング加工の寸法の誤差が最小となるように、半導体装置の構成層を設計する設計パターンを補正する設計パターンの近接効果の補正方法である。
【0030】
本実施形態に係る設計パターンの補正方法は、以下のようにして行う。
第1実施形態と同様にして、まず、半導体装置となるチップ全体などに相当する設計パターンの領域全体を等分して、例えば100μm×100μmの矩形の形状を有する複数の分割領域を生成する。
次に、各分割領域毎に、各分割領域内の設計パターンの面積密度を算出し、各分割領域内の設計パターンの面積密度に応じた面積を有する表示パターンを各分割領域内に生成する。上記の表示パターンとしては、例えば矩形の形状であり、例えば予め5段階などの多段階に区分された面積を有する表示パターンを設定しておき、これら表示パターンの中から、各分割領域内の設計パターンの面積密度に応じて選択された表示パターンを各分割領域内に生成する。
【0031】
次に、各分割領域内に生成された表示パターンの面積を図形的に処理して、各分割領域内の設計パターンの面積密度に応じて、各分割領域毎に近接効果の補正を行う。
ここで、本実施形態においては、図6に示すように、計算領域CAとして設定された分割領域と、この計算領域CAの周囲に存在する周辺領域PAとなる分割領域とにおいて、各分割領域内に生成された表示パターンを図形的に処理して、設計パターンの面積密度の加重平均値を算出する。
【0032】
上記の加重平均値を算出する重み付けの方法としては、例えば、計算領域CAとして設定された分割領域における設計パターンの面積密度に対して、計算領域の周囲に存在する周辺領域PAとなる分割領域における設計パターンの面積密度を軽く重み付けをする。
また、この設計パターンの面積密度の加重平均値を算出する際に、必要に応じて、この計算領域CAの周囲に存在する周辺領域PAとなる分割領域としては、計算領域CAとして設定された分割領域から複数列目に存在する分割領域までを設定してもよい。
この場合、周辺領域PAとなる分割領域においては、計算領域CAに近いほど重く、遠いほど軽く重み付けをすることができる。
【0033】
例えば、図6に示すように、計算領域CAとして設定された分割領域の設計パターンの面積密度を100%の重みとし、計算領域CAとして設定された分割領域の外周1列目の周辺領域PA1に存在する分割領域の設計パターンの面積密度を70%の重みとし、さらに、計算領域CAとして設定された分割領域の外周2列目の周辺領域PA2に存在する分割領域の設計パターンの面積密度を20%の重みとする。
図6中、各分割領域DAの中の破線で示した矩形が重み付けをする前の設計パターンの面積密度に応じた面積を有する矩形形状の表示パターンの輪郭を示しており、その内側に、各列の重み付けに従って重み付けされた設計パターンの面積密度に応じた面積を有する矩形形状の表示パターンが示されている。
【0034】
これらの重み付けされた矩形形状の表示パターンを図形的に処理して、設計パターンの面積密度の加重平均値を算出する。
上記のような各分割領域DAをそれぞれ計算領域CAと設定したときの設計パターンの面積密度の加重平均値の算出を、上記各分割領域DAのそれぞれに対して順次繰り返す。
【0035】
以降は、第1実施形態と同様であり、例えば、上記のようにして得られた設計パターンの面積密度の加重平均値に応じて、予め5段階などの多段階に区分された分類の中から各分割領域を分類し、同じ分類に分類された各分割領域毎にまとめて、設計パターンの面積密度の加重平均値に応じた程度に調整した近接効果の補正を行う。
最後に、上記のように分類されて補正処理を行った各設計パターンをすべてマージして、設計パターンを得る。
【0036】
本実施形態の設計パターンの補正方法によれば、半導体装置の構成層を設計する設計パターンに近接効果の補正をするにあたって、まず、設計パターンの領域全体を等分して複数の分割領域を生成し、各分割領域毎に、各分割領域内の設計パターンの面積密度を図形的に表示しており、図形的な演算処理により、計算領域となる分割領域とその外周の周辺領域となる分割領域との設計パターンの面積密度の加重平均値を求め、これに応じて各分割領域毎に近接効果の補正を行う。従って、設計パターンの面積密度を図形データに変換しているので、設計パターンの面積密度を汎用的な図形演算ツールにパラメータとして入力でき、これにより、設計パターンに対して線幅シフト処理などの近接効果の補正を行うことができる。
特に、上記のように計算領域となる分割領域とその外周の周辺領域となる分割領域との間に重み付けをしているので、より精度の高い近接効果の補正を行うことができる。
【0037】
本発明は上記の実施の形態に限定されない。
例えば、上記の本実施形態に係る設計パターンの補正方法においては、各分割領域の設計パターンの面積密度を示す表示パターンを矩形形状としているが、面積を図形的に処理できればこれに限らず、他の形状とすることができる。
また、表示パターンとしては、予め多段階に区分された面積を有するように設定しているが、設計パターンの面積密度に比例した面積を有する表示パターンとすることも可能である。
また、第1および第2実施形態において、れ計算領域として設定された分割領域と、計算領域の周囲に存在する周辺領域となる分割領域との平均値または加重平均値をそれぞれ算出しているが、これに限らず、各分割領域毎に行う近接効果の補正の程度に反映できるように、各分割領域内の設計パターンの面積密度に応じた値を算出すればよい。
その他、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
【0038】
【発明の効果】
以上説明したように、本発明に係る設計パターンの補正方法によれば、設計パターンの面積密度を図形データに変換しているので、設計パターンの面積密度を汎用的な図形演算ツールにパラメータとして入力でき、これにより、設計パターンに対して線幅シフト処理などの近接効果の補正を行うことができる。
【図面の簡単な説明】
【図1】図1(a)および(b)は第1実施形態に係る設計パターンの補正方法の工程を示す模式的平面図である。
【図2】図2(a)および(b)は図1の続きの工程を示す模式的平面図である。
【図3】図3(a)および(b)は図2の続きの工程を示す模式的平面図である。
【図4】図4は図3の続きの工程を示す模式的平面図である。
【図5】図5(a)および(b)は第1実施形態における変形例を示す模式的平面図である。
【図6】図6は第2実施形態に係る設計パターンの補正方法の工程を示す模式的平面図である。
【符号の説明】
DA,DAa…分割領域、D1〜D5…表示パターン、CA…計算領域、PA,PA1,PA2…周辺領域、L1〜L5…レイヤー、C1〜C5…補正処理を行った各設計パターン、DL…分割領域を区分する境界線。
Claims (9)
- 半導体装置の構成層を設計する設計パターンの近接効果の補正方法であって、
設計パターンの領域全体を等分して複数の分割領域を生成する工程と、
前記各分割領域毎に、前記各分割領域内の設計パターンの面積密度を算出し、前記各分割領域内の設計パターンの面積密度に応じた面積を有する表示パターンを前記各分割領域内に生成する工程と、
前記各分割領域内に生成された前記表示パターンの面積を図形的に処理して、前記各分割領域内の設計パターンの面積密度に応じて、前記各分割領域毎に近接効果の補正を行う工程と
を有する設計パターンの補正方法。 - 前記表示パターンの形状が矩形である
請求項1に記載の設計パターンの補正方法。 - 前記各分割領域内の設計パターンの面積密度に応じた面積を有する表示パターンを前記各分割領域内に生成する工程においては、予め多段階に区分された面積を有するように設定された表示パターンの中から、前記各分割領域内の設計パターンの面積密度に応じて選択された表示パターンを前記各分割領域内に生成する
請求項1に記載の設計パターンの補正方法。 - 前記各分割領域内に生成された前記表示パターンの面積を図形的に処理して、前記各分割領域内の設計パターンの面積密度に応じて、前記各分割領域毎に近接効果の補正を行う工程が、
計算領域として設定された前記分割領域と、前記計算領域の周囲に存在する周辺領域となる前記分割領域とにおいて、前記各分割領域内に生成された前記表示パターンを図形的に処理して、前記設計パターンの面積密度の平均値または加重平均値を算出する工程と、
前記設計パターンの面積密度の平均値または加重平均値に応じて、前記各分割領域毎に近接効果の補正を行う工程とを含む
請求項1に記載の設計パターンの補正方法。 - 前記設計パターンの面積密度の平均値または加重平均値に応じて、前記各分割領域毎に近接効果の補正を行う工程の前に、前記各分割領域をそれぞれ計算領域と設定したときの設計パターンの面積密度の平均値または加重平均値の算出を前記各分割領域のそれぞれに対して順次繰り返す
請求項4に記載の設計パターンの補正方法。 - 前記計算領域として設定された前記分割領域と、前記計算領域の周囲に存在する周辺領域となる前記分割領域とにおいて、前記各分割領域内に生成された前記表示パターンを図形的に処理して、前記設計パターンの面積密度の平均値または加重平均値を算出する工程の後、前記設計パターンの面積密度の平均値または加重平均値に応じて、前記各分割領域毎に近接効果の補正を行う工程の前に、前記各分割領域をそれぞれ計算領域と設定したときの前記設計パターンの面積密度の平均値または加重平均値に応じて、予め多段階に区分された分類の中から前記各分割領域を分類する工程をさらに有し、
前記設計パターンの面積密度の平均値または加重平均値に応じて前記各分割領域毎に近接効果の補正を行うには、同じ分類に分類された前記各分割領域毎にまとめて近接効果の補正を行う
請求項4に記載の設計パターンの補正方法。 - 前記各分割領域内に生成された前記表示パターンの面積を図形的に処理して、前記各分割領域内の設計パターンの面積密度に応じて、前記各分割領域毎に近接効果の補正を行う工程において、前記各分割領域を区分する境界線よりも拡大した領域について前記近接効果の補正を行い、前記近接効果の補正の後に、前記各分割領域を区分する境界線において区切られた領域のみを抜き出す
請求項1に記載の設計パターンの補正方法。 - 前記計算領域として設定された前記分割領域と、前記計算領域の周囲に存在する周辺領域となる前記分割領域とにおいて、前記各分割領域内に生成された前記表示パターンを図形的に処理して、前記設計パターンの面積密度の平均値または加重平均値を算出する工程においては、前記計算領域として設定された前記分割領域における設計パターンの面積密度に対して、前記計算領域の周囲に存在する周辺領域となる前記分割領域における設計パターンの面積密度を軽く重み付けをした加重平均の面積密度を算出する
請求項4に記載の設計パターンの補正方法。 - 前記計算領域として設定された前記分割領域と、前記計算領域の周囲に存在する周辺領域となる前記分割領域とにおいて、前記各分割領域内に生成された前記表示パターンを図形的に処理して、前記設計パターンの面積密度の平均値または加重平均値を算出する工程においては、前記計算領域として設定された前記分割領域から複数列目に存在する分割領域までを前記周辺領域として、平均値または加重平均値を算出する
請求項4に記載の設計パターンの補正方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002238525A JP2004077837A (ja) | 2002-08-19 | 2002-08-19 | 設計パターンの補正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002238525A JP2004077837A (ja) | 2002-08-19 | 2002-08-19 | 設計パターンの補正方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004077837A true JP2004077837A (ja) | 2004-03-11 |
Family
ID=32021921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002238525A Abandoned JP2004077837A (ja) | 2002-08-19 | 2002-08-19 | 設計パターンの補正方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004077837A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004279950A (ja) * | 2003-03-18 | 2004-10-07 | Toppan Printing Co Ltd | フォトマスクとその製造方法および半導体集積回路とその製造方法 |
JP2006189724A (ja) * | 2005-01-07 | 2006-07-20 | Toshiba Corp | パターン抽出システム、測定ポイント抽出方法、パターン抽出方法及びパターン抽出プログラム |
JP2006323023A (ja) * | 2005-05-17 | 2006-11-30 | Toshiba Microelectronics Corp | マスクパターン作成方法 |
JP2008107847A (ja) * | 2003-08-28 | 2008-05-08 | Toshiba Corp | 工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム |
WO2008065864A1 (en) | 2006-11-29 | 2008-06-05 | Sony Corporation | Recording apparatus, recording method, image pickup apparatus, reproducing apparatus and video system |
JP2008176303A (ja) * | 2006-12-19 | 2008-07-31 | Nec Electronics Corp | マスク生成方法、マスク形成方法、パターン形成方法および半導体装置 |
JP2011248223A (ja) * | 2010-05-28 | 2011-12-08 | Toshiba Corp | 補助パターン配置方法、プログラムおよびデバイス製造方法 |
US8601406B2 (en) | 2007-08-31 | 2013-12-03 | Samsung Electronics Co., Ltd. | Method of creating photo mask layout, computer readable recording medium storing programmed instructions for executing the method, and mask imaging system |
JP2014016540A (ja) * | 2012-07-10 | 2014-01-30 | Fujitsu Semiconductor Ltd | 半導体装置の設計方法 |
JP2014107331A (ja) * | 2012-11-26 | 2014-06-09 | Canon Inc | マスクパターンおよび露光条件を決定する方法、ならびにプログラム |
KR20150057369A (ko) * | 2013-11-19 | 2015-05-28 | 삼성전자주식회사 | 반도체 소자의 패턴을 디자인하는 방법 |
JP2017523615A (ja) * | 2014-08-05 | 2017-08-17 | アセルタ ナノグラフィクス | Ic製造プロセスモデルのパラメータを決定するための方法 |
-
2002
- 2002-08-19 JP JP2002238525A patent/JP2004077837A/ja not_active Abandoned
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4543614B2 (ja) * | 2003-03-18 | 2010-09-15 | 凸版印刷株式会社 | フォトマスクの製造方法および半導体集積回路の製造方法 |
JP2004279950A (ja) * | 2003-03-18 | 2004-10-07 | Toppan Printing Co Ltd | フォトマスクとその製造方法および半導体集積回路とその製造方法 |
JP2008107847A (ja) * | 2003-08-28 | 2008-05-08 | Toshiba Corp | 工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム |
JP2006189724A (ja) * | 2005-01-07 | 2006-07-20 | Toshiba Corp | パターン抽出システム、測定ポイント抽出方法、パターン抽出方法及びパターン抽出プログラム |
JP2006323023A (ja) * | 2005-05-17 | 2006-11-30 | Toshiba Microelectronics Corp | マスクパターン作成方法 |
JP4728042B2 (ja) * | 2005-05-17 | 2011-07-20 | 株式会社ニューフレアテクノロジー | マスクパターン作成方法 |
US8837907B2 (en) | 2006-11-29 | 2014-09-16 | Sony Corporation | Recording apparatus, recording method, image pickup apparatus, reproducing apparatus and video system |
WO2008065864A1 (en) | 2006-11-29 | 2008-06-05 | Sony Corporation | Recording apparatus, recording method, image pickup apparatus, reproducing apparatus and video system |
US8620141B2 (en) | 2006-11-29 | 2013-12-31 | Sony Corporation | Recording apparatus, recording method, image pickup apparatus, reproducing apparatus and video system |
JP2008176303A (ja) * | 2006-12-19 | 2008-07-31 | Nec Electronics Corp | マスク生成方法、マスク形成方法、パターン形成方法および半導体装置 |
US8601406B2 (en) | 2007-08-31 | 2013-12-03 | Samsung Electronics Co., Ltd. | Method of creating photo mask layout, computer readable recording medium storing programmed instructions for executing the method, and mask imaging system |
JP2011248223A (ja) * | 2010-05-28 | 2011-12-08 | Toshiba Corp | 補助パターン配置方法、プログラムおよびデバイス製造方法 |
JP2014016540A (ja) * | 2012-07-10 | 2014-01-30 | Fujitsu Semiconductor Ltd | 半導体装置の設計方法 |
JP2014107331A (ja) * | 2012-11-26 | 2014-06-09 | Canon Inc | マスクパターンおよび露光条件を決定する方法、ならびにプログラム |
KR20150057369A (ko) * | 2013-11-19 | 2015-05-28 | 삼성전자주식회사 | 반도체 소자의 패턴을 디자인하는 방법 |
KR102122458B1 (ko) * | 2013-11-19 | 2020-06-12 | 삼성전자주식회사 | 반도체 소자의 패턴을 디자인하는 방법 |
JP2017523615A (ja) * | 2014-08-05 | 2017-08-17 | アセルタ ナノグラフィクス | Ic製造プロセスモデルのパラメータを決定するための方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8631361B2 (en) | Integrated circuit design method with dynamic target point | |
US8166424B2 (en) | Method for constructing OPC model | |
US7562334B2 (en) | Method for manufacturing a photomask | |
JP4510118B2 (ja) | 光近接効果補正方法と装置、光近接効果検証方法と装置、露光用マスクの製造方法、更に光近接効果補正プログラムと光近接効果検証プログラム | |
JP2004077837A (ja) | 設計パターンの補正方法 | |
CN1869819A (zh) | 用于光学临近修正的方法和系统 | |
JP2009294308A (ja) | パターン検証方法、パターン検証装置、プログラム、及び半導体装置の製造方法 | |
CN104865788A (zh) | 一种光刻版图opc方法 | |
JP3871949B2 (ja) | マスクデータ作成装置及びマスクデータ作成方法 | |
US11150551B2 (en) | Method for optical proximity correction in which consistency is maintained and method for manufacturing mask using the same | |
US11699227B2 (en) | Method of verifying error of optical proximity correction model | |
US7171047B2 (en) | Adaptive Sem edge recognition algorithm | |
JP4195825B2 (ja) | プロセスパラメータまたはデザインルールとプロセスパラメータとの両方を決定する方法、半導体集積回路装置の製造方法、プロセスパラメータまたはデザインルールとプロセスパラメータとの両方を決定するシステム、および、プログラム | |
JP5575024B2 (ja) | マスクパターン補正方法、マスクパターン補正プログラムおよび半導体装置の製造方法 | |
US7406675B2 (en) | Method and system for improving aerial image simulation speeds | |
JP5421054B2 (ja) | マスクパターン検証装置、マスクパターン検証方法及びその方法を用いた半導体装置の製造方法 | |
CN114594655A (zh) | 光学临近效应修正方法及系统和掩膜版 | |
US20110047518A1 (en) | Pattern determining method | |
US7026078B2 (en) | Method of manufacturing photomask | |
US10282487B2 (en) | Mask data generation method | |
JP4153678B2 (ja) | マスクデータ生成方法、露光マスク作成方法およびパターン形成方法 | |
JP2010271589A (ja) | パターン分割方法、パターン分割処理装置及びコンピュータプログラム | |
KR20080018039A (ko) | 오프 그리드 방지를 위한 opc 처리방법 | |
US9268893B2 (en) | Photolithography mask synthesis for spacer patterning | |
JP4529398B2 (ja) | ダミーパターン情報生成装置、パターン情報生成装置、マスク作成方法、ダミーパターン情報生成方法、プログラム及び上記プログラムを記録したコンピュータ読み取り可能な記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050526 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20070618 |