CN1379443A

CN1379443A - 掩模的制造方法,掩模及使用它的半导体装置的制造方法

Info

Publication number: CN1379443A
Application number: CN02108729A
Authority: CN
Inventors: 井上麻里
Original assignee: Toshiba Corp; Dai Nippon Printing Co Ltd
Current assignee: Toshiba Corp; Dai Nippon Printing Co Ltd
Priority date: 2001-03-29
Filing date: 2002-03-29
Publication date: 2002-11-13
Anticipated expiration: 2022-03-29
Also published as: US6689625B2; US20040091797A1; EP1246010A2; CN1215531C; KR100472267B1; DE60217213D1; DE60217213T2; TW578196B; EP1246010A3; KR20020077185A; JP2002296754A; EP1246010B1; US20020142233A1

Abstract

提供掩模的制造方法、掩模及使用该掩模的半导体装置的制造方法。该掩模的制造方法,为了在衬底表面上形成预定的光像图案,对配置有透光图案部和遮光图案部的掩模的布置图案进行补正,其中:从附加了的掩模的布置图案的设计数据分别计算即图案面积率和图案密度;在用上述设计数据在掩模上形成图案时,从算出的图案面积率和图案密度预测形成的图案的尺寸;基于预测的图案尺寸,向上述设计数据附加补正量。

Description

掩模的制造方法，掩模及使用它的半导体装置的制造方法

技术领域

本发明涉及对用来向衬底转印预定光像图案的掩模的布置图案的设计数据进行补正的掩模的制造方法、用通过该方法补正的布置图案加工的掩模、以及使用该掩模的半导体装置的制造方法。

背景技术

随着半导体装置的电路图案的微细化，作为原模的光刻掩模的图案尺寸也益加微细化，对精度的要求也益加严格。近年来，对设计图案进行了各种补正，以为了使器件加工实现几纳米级的精度而进行例如光近似效果补正(OPC)。为此，光刻掩模的精度在器件工艺中成为非常重要的因素。

在半导体装置和光刻掩模的制造工艺中，大家都知道，由于显影和干蚀刻时的微腐蚀效果，加工尺寸根据图案开口率和图案密度有变动。通常，由于光刻掩模上的图案是在晶片上转印的图像的几倍，掩模的图案开口率因层不同而差别很大，因开口率的差别导致的尺寸差别也增加。另外，在器件种类多样化的、存储器混载逻辑器件的疏密差大的器件中，由于在掩模上每个区域的图案的疏密差也大，也会妨碍因微腐蚀效果导致的尺寸变动，相应于微细化要求的尺寸精度和位置精度的提高。

下面，说明用来控制图案开口率和图案密度导致的尺寸变动的现有的光刻掩模的制作方法。

描绘数据基本上与初期设计数据相同，所以描绘图案线宽＝所期望的图案线宽。但是，在例如EB(电子束)/VSB(形状变化的束)描绘时由于短接的降低、图案像质和尺寸精度提高等因素，加工尺寸与设计数据有偏离时，在描绘数据上设计针对设计数据的一致的变换差(尺寸修正)。在任何场合下针对图案开口率变化的工艺，扫描数据的变换差都是一致的。

但是，在例如接触孔系图案和栅电极等的布线系图案中由于蚀刻面积差别大，蚀刻速度也有差异，会生成图案形状差和数十纳米的精加工尺寸差。为了解决这一问题，主要是在接触孔系和布线系中对图案种类大致区分，对图案种类分别调整剂量、显影、蚀刻时间等的工艺条件，制备掩模，控制加工尺寸。

如果加工后的掩模的精加工尺寸或位置精度、XY差在规格之外，认为不合格，调整改变工艺条件再制备。这样地，反复重复同样的工艺直到得到满足所期望规格的掩模。

但是，如果在同一布线系图案中线宽和芯片面积也不同，那么开口率也不同。另外，如果疏密差不同，同样地也会引起加工尺寸的变动，图案间的尺寸差达数十纳米。此时，还会同时影响图案的位置精度和XY差精度。所以，只用工艺条件难以控制大的尺寸差，怎么调整工艺条件，反复重制都不行。存在因工艺条件招致工艺的余量少，引起例如缺陷增加等的缺点的问题。

尤其是，在逻辑器件等的疏密差大的图案中，特别是尺寸变动大，工艺条件难以调整，所以对新的图案有一个是不合格的情形很多，这种方法存在在生产率低下的问题。

发明概述

根据本发明的一例的掩模的制造方法，是为了在衬底表面上形成预定的光像图案，对配置有透光图案部和遮光图案部的掩模的布置图案进行补正的掩模的制造方法，其中：

从附加了的掩模的布置图案的设计数据分别计算透光图案部或遮光图案部相对于上述掩模的面积的比值即图案面积率，和从附加了的布置图案抽出的区域内的上述透光图案部或遮光图案部相对于该区域的面积的比值即图案密度；

在用上述附加了的布置图案的设计数据在掩模上形成图案时，从算出的图案面积率和图案密度预测形成的图案的尺寸；

基于预测的图案尺寸，向上述附加了的布置图案的设计数据附加补正量。

根据本发明的另一例的掩模的制造方法，是为了在衬底表面上形成预定的光像图案，对配置有透光图案部和遮光图案部的掩模的布置图案进行补正的掩模的制造方法，其中：

在用上述附加了的布置图案的设计数据在掩模上形成图案时，从算出的图案面积率和图案密度预测形成的图案的位置精度；

基于预测的位置精度，向上述附加了的布置图案附加补正量。

根据本发明的又一例的掩模的制造方法，是为了在衬底表面上形成预定的光像图案，对配置有透光图案部和遮光图案部的掩模的布置图案进行补正的掩模的制造方法，其中：

在用上述附加了的布置图案的设计数据在掩模上形成图案时，从算出的图案面积率和图案密度预测形成的图案的XY差；

基于预测的XY差，向上述附加了的布置图案附加补正量。

附图简述

图1是实施例1的掩模布置图案数据变换装置的示意结构的框图；

图2是实施例1的函数的导出方法的流程图；

图3A是评价用掩模整体的示意平面图；

图3B是图3A所示的掩模上形成的芯片区域的示意平面图；

图3C是图3B所示的芯片区域上形成的尺寸测定图案的示意平面图；

图3D是图3B所示的芯片区域上形成的尺寸测定图案的示意平面图；

图4是精加工尺寸W与图案面积率C和图案D的相关关系图；

图5是精加工尺寸W与图案面积率C和图案D的相关关系图；

图6是图1所示的掩模布置图案的补正方法的流程图；

图7是位置精度L与图案面积率C和图案密度D的相关关系图；

图8是位置精度L的XY差S的函数h(c，d)与图案面积率C和图案密度D的相关关系图；

图9是实施例2的掩模布置图案的补正方法的流程图；

图10是实施例3的掩模布置图案的补正方法的流程图；

实施发明的具体方式

下面，参照附图说明本发明的实施例。(实施例1)

在实施例1中，把以DRAM为代表的面内图案密度比较均匀的存储器器件作为对象，描述掩模图案的制备方法。

图1是本发明的掩模布置图案数据变换装置的示意结构的框图。图1中，101是进行补正的掩模布置数据，102是对从掩模布置数据101变换成新数据所必需的数据进行运算的变换差参数运算部，102a是图案面积率运算部，102b是图案密度运算部；103是用由变换差参数运算部102运算的参数和后述的相关关系104，变换(补正)掩模布置数据101，把变换后的掩模布置数据105输出的布置数据变换部。

另外，变换差参数运算部102和布置数据变换部103的下述各机能可以用硬件实现，也可以用程序表达，在计算机上实现。

首先，用图2说明变换掩模布置数据所必需的相关关系104的导出方法。图2是本发明实施例1的函数导出方法的流程图。

在此导出的相关关系104是在掩模布置数据上附加的变换量r＝F(C，D)对掩模图案面积率C和图案密度D的函数。

另外，精加工尺寸W是基于布置数据形成的加工后的掩模上的图案尺寸和布置数据上的设计尺寸的差。掩模图案面积率C是掩模中的透光图案部(遮光图案部)与掩模面积Am的比值。另外，图案密度D是透光图案部(遮光图案部)与从掩模抽出的区域的面积的比值。(步骤S101)

首先，制作图案面积率C对每个掩模各不相同、有多个图案密度D、在各上掩模上配置同一图案的多个评价用掩模。评价用掩模的示意结构如图3A、B、C、D所示。图3A是评价用掩模整体的示意平面图；图3B是图3A所示的掩模上形成的芯片区域的示意平面图；图3C、3D是图3B所示的芯片区域上形成的尺寸测定图案的示意平面图。

如图3A所示，在评价用掩模201上配置多个芯片区域202。如图3B所示，在各芯片区域202上形成在中央部分配置的形成尺寸测定图案的尺寸测定图案区204、和在尺寸测定图案区204周圈形成的针对每个掩模开口率不同的开口率变化区203。

在图案形成区204上形成的尺寸测定图案是对各芯片区和各评价用掩模共用的图案。尺寸测定图案205，如图3C、D所示，是对各区域形成图案密度不同的图案。例如，改变布线图案的图案密度D(图3C)、或改变孔图案的密度(图3D)。对于图案密度变化的各区域Pn(n是抽出的区域的编号)，图案密度记作Dn。

另外，开口率变化区203上，对每个评价用掩模变化遮光膜的面积，在每个评价用掩模上，通过改变开口率变化区的开口率，改变各掩模的面内图案面积率。(步骤S102)

下面，测定在各评价用掩模上形成的尺寸测定图案，由测定值求得相对于设计尺寸值的偏移量，即精加工尺寸W。此时，在图案密度不同的各区域的图案中进行图案尺寸的测定。(步骤S103)

测定的结果，得到了图4和图5所示的图案面积率C和图案密度D与精加工尺寸W的相关关系，用相关函数f(C，D)表示。在此，图4和图5分别表示在不同工艺条件下处理时得到的相关关系。由此，在存在多个处理工艺时针对工艺条件制作评价用掩模，求得各相关函数f。(步骤S104)

然后，由在步骤103中求得的相关函数f(C，D)求出附加给掩模布置数据的变换量r的附加函数r＝f(C，D)。精加工尺寸W是针对设计尺寸值的偏移量，将其称作数据变换差。在本实施例中，把f(C，D)/2作为数据变换差r，定义为每单侧边缘的偏移量。另外，由于数据变换差r是图案数据合成时定义的，也可以不是1/2。

如图3所示，由于在布置图案中在区域204上配置不同密度的图案，通过使用该掩模，在工艺条件相同时在不只是有存储器的逻辑器件或存储器混载器件等的有疏密差布置图案上，可以求得共同的函数f。

然后，用图6说明基于先求出的变换量r＝f(C，D)/2对附加了的布置进行变换，制作掩模数据的掩模变换装置的动作。

首先，在变换差参数运算部102中，抽出制品掩模的布置数据101中的掩模面内的图案面积率Cm和特定区域Pn，计算该特定区域内Pn的图案密度Dn。

首先说明用图案面积率运算部102a测定图案面积率C。(步骤S201)

首先，由布置数据101计算开口部相对于布置的比值，把求得的比值作为布置图案面积率Cw。(步骤S202)

接着，由芯片面积Aw和掩模衬底面积Am，把布置图案面积率Cw换算成掩模衬底上的图案面积率Ca，在此，图案面积率Ca由布置图案面积率Cw、芯片面积Aw和掩模衬底面积Am基于公式：Ca＝Cw×Aw/Am算出。(步骤S203)

然后，在图案面积率Ca上加算在掩模上配置的各种周边标记的面积率Cb，求出掩模上的图案面积率Cm。

通过以上说明的步骤，变换差参数运算部102a可以求出图案面积率Cm。

下面，说明用图案密度运算部102b测定图案密度D。(步骤S211)

首先，把含有布置内的需要最高尺寸精度的图案的区域抽出作为特定区域Pn。虽然特定区域Pn的大小是任意的，但必须比芯片面积Aw足够小(Pn＜＜Aw)。

本实施例中，由于以图案密度均匀的存储器器件作为对象，抽出存储单元部作为特定区域。在此，抽出区域数为1，即n＝1时，P1＝存储单元部，大小设定为存储单元的一个单位以下。(步骤S212)

下面，计算特定区域P1的图案密度D1(P1内的开口率)。

通过以下说明的步骤，图案密度运算部102b可以求出图案密度D1。

另外，图案面积率运算部102a的图案面积率的运算、和图案密度运算部102b的图案密度的运算可以是平行地进行，也可以依次进行。运算的顺序，哪一个先开始都可以。

下面，说明布置数据变换部103的动作。(步骤S221)

首先，对附加预先求出的数据变换差r的相关关系104，代入先求的掩模的图案面积率Cm和图案密度D1，求出数据变换差r。在此，变换差r作为r＝f(Cm，D1)/2求出。(步骤S222)

用求得的数据变换差r，在掩模布置数据101上附加数据变换差r(＝f(Cm，D1)/2)，输出变换后的掩模布置数据105。用以上步骤形成新的掩模布置数据。

然后，基于变换后的掩模布置数据105，制作掩模。用这样制作的掩模可以得到所期望的精加工尺寸。

由于用这种方法做成的掩模预先用数据进行了尺寸补正，无须对每一图案进行曝光量和工艺条件的调整。所以可以用可确保工艺余量且稳定的工艺处理，具有生产率变化小的优点。

同时，由于无须对多种图案分别准备条件可以减少工艺条件数目，工艺管理变得容易，同时又不会牺牲工艺余量，可以适用同样的工艺条件。结果，可以在光刻掩模制造中获得稳定的高的生产率。

另外，在本实施例中，虽然使用了以图案面积率和图案密度作为参数的精加工尺寸的函数，但如果采用图7所示的以图案面积率和图案密度作为参数的位置精度L的函数(L＝g(c，d))，或图8所示的以图案面积率和图案密度作为参数的XY差S的函数(S＝h(c，d))，用与上述尺寸相同的方法也能以良好的生产率获得所期望的位置精度或XY差精度。(实施例2)

实施例2中，主要以面内布置了多个图案密度不同的单元器件的存储器混载逻辑器件为对象，说明掩模的制造方法。

图9是本发明实施例2的掩模布置数据的变换方法的流程图。

本实施例中的相关函数f的导出，与实施例1中用图2说明的工序相同，故省略其说明。另外，图9中，图案面积率Cm的计算工序(步骤S201-S203)与实施例1相同，其说明也省略。(步骤S311)

在图案密度运算部102b中，先把掩模布置数据101对每一个单元器件分成块，分别作为特定区域P1-Pn。(步骤S312)

然后，分别计算特定区域P1-Pn的图案密度D1-Dn。(步骤S321)

然后，在图案数据变换部中，把图案密度D1-Dn和图案面积率Cm代入相关关系104，求出特定区域P1-Pn的数据变换差r1-rn。

另外，特定区域P1-Pn中的数据变换差r1-rn为：

r1＝f(Cm，D1)/2，

r2＝f(Cm，D2)/2

……

rn＝f(Cm，Dn)/2。(步骤S322)

然后，输入与求得的数据变换差r1-rn对应的单元器件单位Pi(i＝1-n)，再次合成图案数据，用再合成后的数据制作掩模。因此，即使对在面内布置了多个图案密度不同的单元器件的存储器混载逻辑器件也能在掩模上得到的期望的精加工尺寸。

另外，本实施的方法不限于混载逻辑器件，只要是布置图案是能用类似的图案密度分割成块的掩模图案，都可适用。

另外，与实施例1同样地，通过在位置精度或XY差精度的补正中适用该方法，可以以良好的生产率得到所期望的位置精度或XY差精度。(实施例3)

在实施例3中，以面内图案密度不均匀的、布置图案不易分割的逻辑器件为对象，说明掩模图案的制作方法。

图10是本发明实施例3的掩模布置数据的变换方法的流程图。

本实施例中的相关函数f的导出，与实施例1中用图2说明的工序相同，故省略其说明。另外，图10中，图案面积率Cm的计算工序(步骤S201-S203)与实施例1相同，其说明也省略。

计算特定区域的图案密度Dn时，首先，抽出布置图案中的需要掩模内需要尺寸精度最高的图案，把该图案周边100μm的区域作为P1。

然后计算区域P1的图案密度D1。

然后，在图案数据变换部中，把图案密度D1和图案面积率Cm代入相关函数r，使r1＝f(Cm，D1)/2，求出数据变换差r1。

输入求出的数据变换差r1，再次合成图案数据，用再合成后的数据制作掩模。这样地，即使在掩模面内图案密度不均匀的逻辑器件中也可得到所期望的精加工尺寸。

另外，在本实施例中，虽然抽出一个需要掩模内最高尺寸精度的图案作为P1，但也可以是抽出布置内的多个图案，计算每一个周边100μm区域的图案密度，取其平均值作为D1。另外，周边区域的大小也不限于100μm。

另外，本实施例的方法并不限于逻辑器件，对各种布置图案都适用。由于变换差是一个值，还存在图案数据的再合成容易的优点。

另外，与实施例1、2同样地，通过在位置精度或XY差精度的补正中适用该方法，可以以良好的生产率得到所期望的位置精度或XY差精度。

另外，在本发明并不仅限于上述实施例，在不脱离其要旨的范围内，可以进行种种变更。

对于本领域技术人员来说，其它的优点和变形是显而易见的。因此，本发明在更广的意义上不仅限于此处描述的具体细节和代表性实施例。在不脱离后附权利要求书及其等价物的精神或范围的前提下可以做出各种变更。

Claims

1.一种掩模的制造方法，是为了在衬底表面上形成预定的光像图案，对配置有透光图案部和遮光图案部的掩模的布置图案进行补正的掩模的制造方法，其中：

2.如权利要求1所述的掩模的制造方法，其特征在于：上述从布置图案抽出的区域是包含布置图案中的需要最高尺寸精度的图案的区域。

3.如权利要求1所述的掩模的制造方法，其特征在于：上述图案尺寸的预测用下列函数中的任一个进行，即

表示上述图案面积率和实际加工掩模得到的图案尺寸的关系的第一函数；

表示上述图案密度和实际加工掩模得到的图案尺寸的关系的第二函数；

表示上述图案面积率和图案密度和实际加工掩模得到的图案尺寸的关系的第三函数。

4.如权利要求3所述的掩模的制造方法，其特征在于：上述第二函数和第三函数是通过测定配置了具有多个图案密度的尺寸测定图案、用图案面积率不同的多个图案数据加工的各个评价用掩模的图案尺寸导出的。

5.一种掩模的制造方法，是为了在衬底表面上形成预定的光像图案，对配置有透光图案部和遮光图案部的掩模的布置图案进行补正的掩模的制造方法，其中：

6.一种掩模的制造方法，是为了在衬底表面上形成预定的光像图案，对配置有透光图案部和遮光图案部的掩模的布置图案进行补正的掩模的制造方法，其中：

基于预测的XY差，向上述附加了的布置图案附加补正量。

7.一种掩模，其特征在于：它是基于用权利要求1所述的掩模的制造方法补正的掩模的布置图案形成的。

8.一种半导体装置的制造方法，其特征在于：用权利要求7所述的掩模在衬底上形成预定的光像图案。

9.一种掩模，其特征在于：它是基于用权利要求5所述的掩模的制造方法补正的掩模的布置图案形成的。

10.一种半导体装置的制造方法，其特征在于：用权利要求9所述的掩模在衬底上形成预定的光像图案。

11.一种掩模，其特征在于：它是基于用权利要求6所述的掩模的制造方法补正的掩模的布置图案形成的。

12.一种半导体装置的制造方法，其特征在于：用权利要求11所述的掩模在衬底上形成预定的光像图案。