CN1142121A - 形成半导体器件精细图案的方法 - Google Patents

形成半导体器件精细图案的方法 Download PDF

Info

Publication number
CN1142121A
CN1142121A CN96107116A CN96107116A CN1142121A CN 1142121 A CN1142121 A CN 1142121A CN 96107116 A CN96107116 A CN 96107116A CN 96107116 A CN96107116 A CN 96107116A CN 1142121 A CN1142121 A CN 1142121A
Authority
CN
China
Prior art keywords
pattern
density
silicon substrate
butut
dummy pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN96107116A
Other languages
English (en)
Inventor
韩镇洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1142121A publication Critical patent/CN1142121A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明揭示一种形成半导体器件精细图案的方法，该方法包括以下步骤：提供硅衬底；在硅衬底表面覆盖图案材料以形成图案布图；此外，在包括所述布图区在内的硅衬底表面设置多个虚设图案，每个虚设图案的宽度小于允许光刻产生的最小宽度；利用上面设置有所述精细虚设图案的布图制备掩模原版；以及通过所述掩模原版对硅衬底上的布图进行曝光。不管图案密度的大小如何，本方法都能产生具有所希精确宽度的图案，从而可以大大改进半导体器件的成品率。

Description

形成半导体器件精细图案的方法
本发明一般涉及形成半导体器件精细图案的方法，特别是涉及采用虚设图案来尽量减少接近效应(proximity effect)对图案造成的损失的方法，其中每个虚设图案均具有不允许光刻成形的尺寸。
半导体器件的高度集成化要求在有限的区域内形成多种尺寸各异的图案。当为在硅衬底上形成所希图案而进行曝光处理时，由于光的折射、散射和/或干涉，通常会产生视图案密度而定的接近效应。
这种效应对图案的形成明显不利。即，接近效应可能导致光掩模(或掩模原版)不均匀地畸变，从而使图案变细。
为了更好地理解本发明的背景，以下借助附图来说明常规方法中不同图案密度引起的接近效应的差异。
图1和2表示图案形成的常规工艺，它图示说明由掩模图案密度产生的接近效应。
首先，如图1A所示，将图案材料覆盖于硅衬底1之上，随后在能够尽量减少接近效应的图案密度下形成所希形状的布图。
接着，如图1B所示，用布图2来产生掩模原版，转而在对硅衬底1上的图案材料进行曝光时又被用作掩模以形成图案3。在这种情况下，由于图案的宽度与布图2的宽度几乎相同，所以认为由接近效应引起的宽度改变不大。
相反，如图2A所示，把图案材料覆盖于硅衬底10之上，随后以具有显示出大接近效应这样一种图案密度的线间距形成布图11。
此后，如图2B所示，利用布图11形成掩模原版并在对硅衬底上的图案材料进行曝光时用它来作掩模以形成图案12。在这种情况下，由于接近效应，图案12的宽度变窄。
如上所述，由于具有这样一种密度的图案感生出巨大的接近效应，所以在图案形成的常规工艺中显示有严重的光照偏离，并且难以形成所希的图案。此外，即使在引起接近效应的图案密度下，由于负载效应(loading effect)也会产生巨大的刻蚀偏离，所以在曝光期间需要减少光照偏离，这是很不利的。
因此本发明的目标在于克服以前技术中遇到的上述问题，并提供一种形成半导体器件精细图案的方法，它不管图案密度的大小如何，都能产生具有所希精确宽度的图案，从而能极大地改进半导体器件的成品率。
根据本发明人深入而广泛的研究，通过提供形成半导体器件精细图案的方法可以实现上述目标，该方法包括以下步骤：提供硅衬底；在硅衬底表面覆盖图案材料以形成图案布图；此外，在包含所述布图区在内的硅衬底表面安置多个虚设图案，每个虚设图案的宽度小于允许待光刻产生图案的最小宽度；利用其上设置有所述精细虚设图案的布图来制备掩模原版；以及通过所述掩模原版对硅衬底上的布图进行曝光。
通过以下结合附图对实施例的描述可将使本发明的其他目的和方面变得明显起来。
图1和2图示说明两种普通的形成方法，其中在曝光阶段掩模图案的图案密度是不同的以使接近效应有可能发生；
图3A和3B图示说明按照本发明第一实施例的图案形成方法；
图4A和4B图示说明按照本发明第二实施例的图案形成方法；
图5A和5B图示说明按照本发明第三实施例的图案形成方法；以及
图6A和6C图示说明应用第一、第二和第三实施例的图案形成方法。
结合附图可以最好地理解本发明较佳实施例的应用，其中相同的标号分别用于相同或相应的部分。
图3表示按照本发明第一实施例的图案形成工艺。
如图3A所示，将图案材料覆盖于硅衬底20之上以形成布图21它具有这样的图案密度，也即其线间距产生大的接近效应。
接下来形成宽度小于不允许光刻成形的临界值的多个虚设图案，其形成方式使得它们的密度随着远离布图21而逐渐变小。
此后利用布图21，形成掩模原版于是再通过它对图案材料进行曝光以形成如图3B所示的图案23。
此时，所获图案23由于线空间周围较高的虚设图案密度而没有变窄。因此可以阻止接近效应引起的线空间变窄的现象并使线空间能够以可以获得的尺寸精度光刻产生。
参见图4A和4B，它们示出按照本发明第二实施例的图案形成工艺。
如图4A所示，把图案材料覆盖于硅衬底30之上以形成布图31它具有这样的图案密度，也即其线间距产生大的接近效应。
接下来形成宽度小于不允许光刻成形的临界值的多个虚设图案，与图3A相反，其形成方式应使它们的密度相同，而与到布图31的距离无关。
此后利用布图31，形成掩模原版，然后再通过它对图案材料进行曝光以形成如图4B所示的图案33。
与第一实施例中的一样，由于线条周围虚设图案的密度，故该图案中线空间的宽度并没有变窄，从而可获得所希尺寸精度的图案。
参见图5A和5B，它们示出按照本发明第三实施例的图案形成工艺。
如图5A所示，把图案材料覆盖于硅衬底40之上以形成布图41它具有这样的图案密度，也即其线间距产生大的接近效应。
接下来在图案之间设置宽度小于不允许光刻成形的临界值的多个线状虚设图案。
此后利用布图41，形成掩模原版，然后再通过它对图案材料进行曝光，以形成如图5B所示的图案43。
与上述实施例中的一样，由于线条周围虚设图案的密度，而使该图案中线空间的宽度并没有变窄，从而能获得所希尺寸精度的图案。
图6A-6C表示上述防止接近效应的实施例中所述方法的应用。
首先，如图6A所示，在硅衬底50上形成具有能引起接近效应的图案密度的布图51，此后在包括布图51区域在内的衬底表面进一步设置宽度小于不允许光刻成形的临界值的多个点状虚设图案。通过使衬底曝光形成图案(未画出)。
在图6B中，硅衬底50上形成较图6A布图的接近效应更强，也即图案密度更小的布图53。在包括布图53在内的硅衬底表面，形成密度较图6A更高的宽度小于不允许光刻成形的临界值的多个点状虚设图案，并使之形成布图。此外，通过曝光形成图案(未画出)。
在图6C中，硅衬底50上形成与图6B布图的接近效应一样强的布图55。在包括布图55在内的硅衬底表面，形成比图6B的更大而密度更小的宽度小于不允许光刻成形的临界值的多个点状虚设图案，并使之形成布图。图案(未画出)由于曝光而形成。
在形成旨在获得具有一定图案密度效果的布图时，可以自动实现这种效果。例如，当上述每个布图都难以设置出相当的图案密度时，可以利用布图工具软件或者掩模原版形成软件提供的功能，通过进一步设置精细的虚设图案来控制图案密度。
以下讨论按照本发明半导体器件精细图案形成方法所获得的优点。
如前所述，把具有尺寸无法光刻形成的虚设图案按照本发明作进一步的设置以获得图案密度效果，从而阻止普通方法的接近效应，也即按希望那样，防止正被形成的图案。这样，按照本发明可以将光照阶段因接近效应引起的图案损失减至到最低。因此，按照本发明的半导体器件精细图案的形成方法使得接近效应不随图案密度而变化，从而能使线条按所希望的宽度加以形成。因此所制造的半导体器件的特征是可以预测的，这样就能极大地改进成品率。
对于熟悉本领域的普通技术人员来说，通过阅读上述文字后将很容易明白本发明的其他特征、优点和实施例。对此，本发明的特定实施例细节虽已详加描述，但可以在不偏离本发明的精神和权利范围的前提下对本发明的这些实施例进行多种更改和修正。

Claims (7)

1.一种形成半导体精细图案的方法，其特征在于包括以下步骤：
提供硅衬底；
在硅衬底表面覆盖图案材料以形成图案的布图；
此外，在包括所述布图区在内的硅衬底表面设置多个虚设图案，每个虚设图案的宽度小于允许光刻产生的最小宽度；
利用上面设置有所述精细虚设图案的布图制备掩模原版；以及
通过所述掩模原版对硅衬底上的布图进行曝光。
2.如权利要求1所述的方法，其特征在于，所述虚设图案以这样一种方式进行设置，以使其密度随远离布图而逐渐减小。
3.如权利要求1所述的方法，其特征在于，所述虚设图案的密度在整个硅衬底上是均匀设置的。
4.如权利要求1所述的方法，其特征在于，所述虚设图案为点状，其每个宽度均小于允许光刻产生的最小宽度。
5.如权利要求1所述的方法，其特征在于，所述虚设图案为线状，其每条宽度小于允许光刻产生的最小宽度。
6.如权利要求1所述的方法，其特征在于，所述设置步骤由对图案密度已经编程的掩模原版制备软件自动执行。
7.如权利要求1所述的方法，其特征在于，所述设置步骤由对图案密度已经编程的布图软件自动执行。
CN96107116A 1995-06-23 1996-06-24 形成半导体器件精细图案的方法 Pending CN1142121A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR17091/95 1995-06-23
KR1019950017091A KR0172561B1 (ko) 1995-06-23 1995-06-23 노강 마스크의 근접 효과 억제방법

Publications (1)

Publication Number Publication Date
CN1142121A true CN1142121A (zh) 1997-02-05

Family

ID=19418011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96107116A Pending CN1142121A (zh) 1995-06-23 1996-06-24 形成半导体器件精细图案的方法

Country Status (3)

Country Link
US (1) US5900349A (zh)
KR (1) KR0172561B1 (zh)
CN (1) CN1142121A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100378983C (zh) * 2004-06-14 2008-04-02 台湾积体电路制造股份有限公司 半导体元件

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464385B1 (ko) * 1997-06-03 2005-02-28 삼성전자주식회사 패턴의변형이발생되는부분주위에더미패턴이형성된포토마스크
JP3085259B2 (ja) * 1997-09-17 2000-09-04 日本電気株式会社 露光パターン及びその発生方法
KR100282695B1 (ko) * 1998-04-28 2001-03-02 윤종용 반도체 장치의 제조 방법
KR20000000592A (ko) * 1998-06-01 2000-01-15 김영환 전자빔 리소그래피의 스텐실 마스크
KR20000043250A (ko) * 1998-12-28 2000-07-15 김영환 반도체 소자의 미세패턴 형성방법
JP2000349145A (ja) * 1999-04-02 2000-12-15 Oki Electric Ind Co Ltd 半導体装置
JP4860023B2 (ja) * 2000-01-26 2012-01-25 ルネサスエレクトロニクス株式会社 フォトマスク
US6555895B1 (en) 2000-07-17 2003-04-29 General Semiconductor, Inc. Devices and methods for addressing optical edge effects in connection with etched trenches
KR100624951B1 (ko) * 2000-12-21 2006-09-14 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
WO2003021353A1 (de) * 2001-08-31 2003-03-13 Infineon Technologies Ag Photolithographische maske
DE10203358A1 (de) * 2001-08-31 2003-04-03 Infineon Technologies Ag Photolithographische Maske
KR100472412B1 (ko) 2002-08-02 2005-03-10 삼성전자주식회사 반도체 장치의 패턴 형성방법 및 이에 사용되는 포토 마스크
KR100571390B1 (ko) 2003-12-27 2006-04-14 동부아남반도체 주식회사 반도체 소자의 마스크 패턴 형성 방법
KR100533884B1 (ko) * 2003-12-31 2005-12-07 동부아남반도체 주식회사 반도체의 테스트 마스크 패턴, 그 형성 방법 및 이를이용한 마스크 에러 증강 요소 측정방법
KR100598104B1 (ko) 2004-06-07 2006-07-07 삼성전자주식회사 노광 차단 영역을 갖는 포토 마스크 및 그 제조 방법
KR20060041547A (ko) * 2004-11-09 2006-05-12 동부일렉트로닉스 주식회사 Ｏｐｃ 마스크 제조 방법
US8003545B2 (en) * 2008-02-14 2011-08-23 Spansion Llc Method of forming an electronic device including forming features within a mask and a selective removal process
KR20140029050A (ko) * 2012-08-31 2014-03-10 삼성전자주식회사 패턴 형성 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008553A (en) * 1988-04-22 1991-04-16 Kabushiki Kaisha Toshiba Electron beam lithography method and apparatus
US5057462A (en) * 1989-09-27 1991-10-15 At&T Bell Laboratories Compensation of lithographic and etch proximity effects
JP2906658B2 (ja) * 1990-11-30 1999-06-21 松下電器産業株式会社 パターン形成方法
US5597668A (en) * 1995-07-19 1997-01-28 Vlsi Technology, Inc. Patterned filled photo mask generation for integrated circuit manufacturing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100378983C (zh) * 2004-06-14 2008-04-02 台湾积体电路制造股份有限公司 半导体元件

Also Published As

Publication number Publication date
KR0172561B1 (ko) 1999-03-30
KR970003408A (ko) 1997-01-28
US5900349A (en) 1999-05-04

Similar Documents

Publication Publication Date Title
CN1142121A (zh) 形成半导体器件精细图案的方法
KR960013504B1 (ko) 미세패턴의 형성방법
DE60217213T2 (de) Methode zur Herstellung einer Fotomaske
CN1737680A (zh) 用于集成电路孔图的先进定向辅助部件
CN101034672A (zh) 形成栅极图形的双重曝光双重抗蚀剂层工艺
DE112004001942T5 (de) Kombinierte Musterung mit Gräben
US20060046497A1 (en) Manufacturing method
CN1154879C (zh) 相移掩模及其制造方法
JPH031522A (ja) レジストパターン形成法
JPH09134870A (ja) パターン形成方法および形成装置
US6071658A (en) Proximity effect correction method for mask production
KR100326955B1 (ko) 이동 스테이지를 사용한 전자빔 노광 방법
CN112824972B (zh) 目标版图和掩膜版版图的修正方法、掩膜版及半导体结构
CN1384530A (zh) 图案形成方法、用于该图案形成的曝光用的掩膜及其制造方法
CN113093469A (zh) 目标图形修正、掩膜版制作及半导体结构形成的方法
EP0155138A2 (en) A reticle used in semiconductor device fabrication and a method for inspecting a reticle pattern thereon
CN1423170A (zh) 转移图形的方法
JP2001281836A (ja) フォトマスクパターンの補正方法、フォトマスクの製造方法および記録媒体
CN117270329A (zh) OPC建模过程中resist参数的选择方法
US5759723A (en) Light exposure mask for semiconductor devices and method for forming the same
US20230161263A1 (en) Methods of patterning a photoresist, and related patterning systems
CN101046635A (zh) 湿浸式光刻工艺的控制方法及其操作系统
JPS5839015A (ja) 半導体装置の製造方法
CN1223904C (zh) 消除微影制程中线末端变短效应的方法及其所使用的罩幕组
JPH0743881A (ja) フォトマスクの構造と半導体装置の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication