CN112824972B - 目标版图和掩膜版版图的修正方法、掩膜版及半导体结构 - Google Patents

Abstract

一种目标版图和掩膜版版图的修正方法、掩膜版及半导体结构，所述目标版图的修正方法包括：提供初始目标版图；自所述初始目标版图获取待修正图形，所述待修正图形包括第一待修正图形，所述第一待修正图形，所述第一待修正图形包括第一边和第二边；对所述待修正图形进行预处理，在垂直于所述第一边的方向上，将所述第一边和所述第二边中的一者或两者朝背向所述第一待修正图形的方向移动。所述修正方法能够提高形成的光刻图形的精度，从而提高半导体结构的电学性能的稳定性。

Description

目标版图和掩膜版版图的修正方法、掩膜版及半导体结构

技术领域

本发明涉及半导体制造领域，尤其涉及一种目标版图和掩膜版版图的修正方法、掩膜版及半导体结构。

背景技术

光刻技术是半导体制作技术中至关重要的一项技术，其能够实现将图形从掩模版中转移到硅片表面，形成符合设计要求的半导体产品。在光刻工艺过程中，首先，通过曝光步骤，光线通过掩模版中透光或反光的区域照射至涂覆了光刻胶的硅片上，并与光刻胶发生光化学反应；接着，通过显影步骤，利用感光和未感光的光刻胶对显影剂的溶解程度，形成光刻图形，实现掩模版图案的转移；然后，通过刻蚀步骤，基于光刻胶层所形成的光刻图形对硅片进行刻蚀，将掩模版图案进一步转移至硅片上。

然而，在显影并形成光刻图形的过程中，由于各种不可测的因素，例如机台抖动、曝光极限等的一系列问题，会导致光刻图形产生缺陷，从而降低了光刻图形的精度。

发明内容

本发明解决的技术问题是提供一种目标版图和掩膜版版图的修正方法、掩膜版及半导体结构，以提高形成的光刻图形的精度，从而提高所述半导体结构的电学性能的稳定性。

为解决上述技术问题，本发明的技术方案提供一种目标版图的修正方法，包括：提供初始目标版图，所述初始目标版图包括若干相互分立的第一图形以及若干第二图形，各所述第二图形分别位于相邻的所述第一图形之间，所述第二图形与所述第一图形相互分立，所述第一图形包括相互平行且长度相等的第一边和第二边，且所述第一边和所述第二边之间具有初始第一间距；自所述初始目标版图获取待修正图形，所述待修正图形包括第一待修正图形，所述第一待修正图形为所述第一边小于第一预设值且所述初始第一间距小于第二预设值的第一图形；对所述待修正图形进行预处理，在垂直于所述第一边的方向上，将所述第一边和所述第二边中的一者或两者朝背向所述第一待修正图形的方向移动。

可选的，所述待修正图形还包括第二待修正图形，所述第二待修正图形为与所述第一边相邻的第二图形，所述第二待修正图形包括与所述第一边相邻且平行的第三边。

可选的，当所述预处理包括移动所述第一边时，所述预处理还包括：将所述第三边切分为若干第三线段，从若干所述第三线段中获取第三待修正线段，所述第一边在所述第三待修正线段上具有第三投影，且所述第三投影在所述第三待修正线段的范围内；在垂直于所述第一边的方向上，将所述第三待修正线段朝背向所述第一待修正图形的方向移动第一预设距离，所述第一预设距离为所述第一边移动的距离。

可选的，所述预处理还包括对所述第二待修正图形进行第四处理。

可选的，若所述第二待修正图形与相邻的第一图形之间的间距大于第三预设值，则所述预处理还包括对所述第二待修正图形进行第四处理。

可选的，所述第二待修正图形还包括与所述第三边平行的第四边；所述第四处理包括：将所述第四边切分为若干第四线段，从若干所述第四线段中获取第四待修正线段，所述第四待修正线段与所述第三待修正线段相邻，且所述第四待修正线段的长度与所述第三待修正线段的长度相等；在垂直于所述第一边的方向上，将所述第四待修正线段朝背向所述第一待修正图形的方向移动所述第一预设距离。

可选的，所述待修正图形还包括第三待修正图形，所述第三待修正图形为与所述第二边相邻的第二图形，所述第三待修正图形包括与所述第二边相邻且平行的第五边。

可选的，当所述预处理包括移动所述第二边时，所述预处理还包括：将所述第五边切分为若干第五线段，从若干所述第五线段中获取第五待修正线段，所述第二边在所述第五待修正线段上具有第五投影，且所述第五投影在所述第五待修正线段的范围内；在垂直于所述第二边的方向上，将所述第五待修正线段朝背向所述第一待修正图形的方向移动第二预设距离，所述第二预设距离为所述第二边移动的距离。

可选的，所述预处理还包括对所述第三待修正图形进行第六处理。

可选的，若所述第三待修正图形与相邻的第一图形之间的间距大于第四预设值，则所述预处理还包括对所述第三待修正图形进行第六处理。

可选的，所述第三待修正图形还包括与所述第五边平行的第六边；所述第六处理包括：将所述第六边切分为若干第六线段，从若干所述第六线段中获取第六待修正线段，所述第六待修正线段与所述第五待修正线段相邻，且所述第六待修正线段的长度与所述第五待修正线段的长度相等；在垂直于所述第二边的方向上，将所述第六待修正线段朝背向所述第一待修正图形的方向移动所述第二预设距离。

可选的，所述第一预设值的范围是120纳米至140纳米，所述第二预设值的范围是30纳米至50纳米。

可选的，所述第一预设距离的范围是1纳米至5纳米。

可选的，所述第二预设距离的范围是1纳米至5纳米。

可选的，当移动所述第一边，并且移动所述第二边时，所述第一边移动的距离为第一预设距离，所述第二边移动的距离为第二预设距离，且所述第一预设距离与所述第二预设距离相加后的范围是1纳米至5纳米。

可选的，所述第三预设值的范围是15纳米至20纳米。

可选的，所述第四预设值的范围是15纳米至20纳米。

相应的，本发明的技术方案还提供一种掩膜版版图的修正方法，包括：提供初始目标版图；采用上述任一目标版图的修正方法，获取目标版图；对所述目标版图进行光学临近修正，获取掩膜版版图，所述掩膜版版图包括第一掩膜版图形和第二掩膜版图形，所述第一掩膜版图形包括对所述第一图形进行所述光学临近修正所获取的图形，所述第二掩膜版图形包括对所述第二图形进行所述光学临近修正所获取的图形。

相应的，本发明的技术方案还提供一种掩膜版，包括：通过上述掩膜版版图的修正方法所述的第一掩膜版图形所形成的第一掩膜版，所述第一掩膜版用于形成正光刻胶层；通过上述掩膜版版图的修正方法所述的第二掩膜版图形所形成的第二掩膜版，所述第二掩膜版用于形成负光刻胶层。

相应的，本发明的技术方案还提供一种半导体结构，其特征在于，包括：待刻蚀层；位于所述待刻蚀层上的掩膜层；位于所述掩膜层上的正光刻胶层，所述正光刻胶层以上述任一种所述的第一掩膜版形成；位于所述掩膜层上的负光刻胶层，所述负光刻胶层以上述任一种所述的第二掩膜版形成。

与现有技术相比，本发明的技术方案具有以下有益效果：

本发明技术方案的目标版图的修正方法中，所述第一图形用于形成光刻图形中的正光刻胶层，正光刻胶层工艺窗口小，由于将所述第一边小于第一预设值，且所述第一间距小于第二预设值的第一图形作为第一待修正图形，即，将尺寸较小的第一图形作为第一待修正图形，同时，针对所述第一待修正图形，在垂直于所述第一边的方向上，将所述第一边和所述第二边中的一者或全部朝背向所述第一待修正图形的方向移动，即，增加了所述第一待修正图形的尺寸大小，因此，能够增加小尺寸的所述第一图形的尺寸，减少小尺寸图形引起的正光刻胶层图形的截断等缺陷，从而提高了光刻图形的精度。

进一步，由于在垂直于所述第一边的方向上，将所述第三待修正线段朝背向所述第一待修正图形的方向移动所述第一预设距离，因此，能够使所述第三待修正线段与所述第一边之间保持适当距离，从而能够减少以所述第二待修正图形形成的光刻图形与以所述第一待修正图形形成的光刻图形之间产生桥接的可能性。

进一步，由于当所述第二待修正图形与相邻的第一图形之间的间距大于第三预设距离时，进行所述第四处理，因此，能够确保进行所述第四处理后，所述第二待修正图形与所述第一图形之间保持适当距离，从而能够减少以所述第二待修正图形形成的光刻图形，与以相邻于所述第二待修正图形的第一图形形成的光刻图形之间产生桥接的可能性。

附图说明

图1至图4是一种半导体结构的形成过程的剖面结构示意图；

图5是本发明第一实施例的目标版图的修正方法的流程示意图；

图6至图10是本发明第一实施例的目标版图的修正过程中的结构示意图；

图11至图13是本发明第一实施例的半导体结构形成过程的剖面结构示意图；

图14是本发明第二实施例的目标版图的修正过程的流程示意图；

图15至图16为本发明第二实施例的目标版图的修正过程的结构示意图；

图17是图14中的预处理过程的流程示意图；

图18至图19是图17中的预处理过程的结构示意图；

图20是本发明第二实施例的第四处理的流程示意图；

图21至图22是本发明第二实施例的第四处理过程的结构示意图；

图23是本发明第三实施例的目标版图的修正过程的流程示意图；

图24至图25为本发明第三实施例的目标版图的修正过程的结构示意图；

图26是图23中的预处理过程的流程示意图；

图27至图28是图26中的预处理过程的结构示意图；

图29是本发明第三实施例的第六处理的流程示意图；

图30至图31是本发明第三实施例的第四处理过程的结构示意图；

图32是本发明第四实施例的目标版图的修正方法的流程示意图。

具体实施方式

如背景技术所述，在显影并形成光刻图形的过程中，由于各种不可测的因素，例如机台抖动、曝光极限等的一系列问题，会导致光刻图形产生缺陷，从而降低了光刻图形的精度。

图1至图4是一种半导体结构的形成过程的剖面结构示意图。

请参考图1，提供待刻蚀层10；提供掩膜版版图16，所述掩膜版版图16包括第一图形17和第二图形18；在所述待刻蚀层10表面形成初始掩膜层11；在所述初始掩膜层11表面形成初始第一光阻层（未图示），所述初始第一光阻层的材料为正光刻胶；对所述初始第一光阻层进行曝光及显影，以形成第一光阻层12。

对所述初始第一光阻层进行曝光的方法包括：根据所述掩膜版版图16的第一图形17形成第一掩膜版（未图示）；使光线通过所述第一掩模版中透光或反光的区域照射至所述初始第一光阻层，从而将所述第一掩膜版的图形，即所述第一图形17转移至所述初始第一光阻层，以形成第一光阻层12。

请参考图2，在所述第一光阻层12表面和所述初始掩膜层11表面形成初始侧壁层13，所述初始侧壁层13的材料为负光刻胶。

请参考图3，对所述初始侧壁层13进行曝光及显影，以形成侧壁14。

对所述初始侧壁层13进行曝光的方法包括：根据所述掩膜版版图16的第二图形18形成第二掩膜版（未图示）；使光线通过所述第二掩模版中透光或反光的区域照射至所述初始侧壁层13，从而将所述第二掩膜版的图形，即所述第二图形18转移至所述初始侧壁层13，从而形成侧壁14。

请参考图4，去除第一光阻层12；去除所述第一光阻层12后，以所述侧壁14为掩膜刻蚀初始掩膜层11直至待刻蚀层10表面，以形成掩膜层15；以所述掩膜层15为掩膜，刻蚀待刻蚀层10。

一方面，由于所述初始侧壁层13的材料为负光刻胶，因此，对所述初始侧壁层13曝光及显影后，能够去除所述第二掩膜版的图案部分，即所述第二图形18形状的初始侧壁层13的材料，另一方面，由于所述第一光阻层12和所述初始侧壁层13的材料不同，所述第一光阻层12为正光刻胶，因此对所述初始侧壁层13的曝光及显影不会影响到所述第一光阻层12，从而，对所述初始侧壁层13曝光、显影后，能形成以所述第一光阻层12为核心的侧壁14。侧壁14的关键尺寸能够更小，因此能够进一步提高半导体结构的集成度。

然而，在上述实施例中，所述初始第一光阻层的材料为正光刻胶，正光刻胶的工艺窗口小，因此，所述第一光阻层图形精度的高低程度更容易受到半导体结构在制程中的环境影响，例如，当承载所述半导体结构的机台在曝光过程中产生的抖动时，由于所述第一光阻层的焦深较小，因此，当所述第一图形17中包括小图形时，所述小图形在转移至所述第一光阻层时容易受到抖动影响，出现截断等缺陷，从而影响所述半导体结构的电学性能。

为了解决上述技术问题，本发明技术方案提供一种目标版图的修正方法，包括：提供初始目标版图，所述初始目标版图包括若干相互分立的第一图形以及位于相邻的所述第一图形之间的第二图形，所述第二图形与所述第一图形相互分立，所述第一图形包括相互平行且长度相等的第一边和第二边，且所述第一边和所述第二边之间具有初始第一间距；自所述初始目标版图获取待修正图形，所述待修正图形包括第一待修正图形，所述第一待修正图形为所述第一边小于第一预设值且所述初始第一间距小于第二预设值的第一图形；对所述待修正图形进行预处理，在垂直于所述第一边的方向上，将所述第一边和所述第二边中的一者或两者朝背向所述第一待修正图形的方向移动。从而能够提高形成的光刻图形的精度。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图5是本发明第一实施例的目标版图的修正方法的流程示意图。

请参考图5，所述目标版图的修正方法包括：

步骤S10，提供初始目标版图，所述初始目标版图包括若干相互分立的第一图形以及若干位于相邻的所述第一图形之间的第二图形，所述第二图形与所述第一图形相互分立，所述第一图形包括相互平行且长度相等的第一边和第二边，且所述第一边和所述第二边之间具有初始第一间距；

步骤S11，自所述初始目标版图获取待修正图形，所述待修正图形包括第一待修正图形，所述第一待修正图形为所述第一边小于第一预设值且所述初始第一间距小于第二预设值的第一图形；

步骤S12，对所述待修正图形进行预处理，在垂直于所述第一边的方向上，将所述第一边和所述第二边中的一者或两者朝背向所述第一待修正图形的方向移动。

一方面，所述第一图形用于形成光刻图形中的正光刻胶层，正光刻胶层工艺窗口小。由于将所述第一边小于第一预设值，且所述第一间距小于第二预设值的第一图形作为第一待修正图形，即，将尺寸较小的第一图形作为第一待修正图形，并且，针对所述第一待修正图形进行了预处理，即，在垂直于所述第一边的方向上，将所述第一边和所述第二边中的一者或全部朝背向所述第一待修正图形的方向移动，增加了所述第一待修正图形的尺寸大小。因此，能够增加小尺寸图形的尺寸，减少小尺寸图形引起的正光刻胶层图形的截断等缺陷，从而提高了光刻图形的精度。

另一方面，由于所述预处理包括：在垂直于所述第一边的方向上，将所述第一边和所述第二边中的一者或两者朝背向所述第一待修正图形的方向移动，即移动所述第一边、移动第二边或移动第一边并且移动第二边，因此，对所述第一待修正图形进行预处理时，能够根据与所述第一边相邻的第一图形和所述第一边之间的间距的情况、与所述第二边相邻的第一图形和所述第二边之间的间距的情况，灵活地采用所述预处理方式，从而减少在所述预处理后，由于所述第一边或所述第二边与相邻的第一图形间的间距过小，引起的所述第一边或所述第二边与相邻的第一图形桥接的可能性，以提高光刻图形的精度。

以下结合附图进行详细说明。

图6至图10是本发明第一实施例的目标版图的修正过程中的结构示意图。

请参考图6，提供初始目标版图100，所述初始目标版图100包括：若干相互分立的第一图形110；若干相互分立的第二图形120。

所述第二图形120位于相邻的所述第一图形110之间。

所述第一图形110包括：相互平行且长度相等的第一边112和第二边113，且所述第一边112和所述第二边113之间具有初始第一间距B1。

所述目标版图100是后续用于形成掩膜版版图的设计图形。

请参考图7，自所述初始目标版图100获取待修正图形（图中未标示），所述待修正图形包括第一待修正图形111，所述第一待修正图形111为所述第一边112的长度A1小于第一预设值，且所述初始第一间距B1小于第二预设值的第一图形110（如图6所示）。

所述第一预设值的范围是120纳米至140纳米。

第一预设值过小，即使是需要进行预处理的第一图形，即，小尺寸的第一图形，也将被判断为无需进行预处理，因此无法改善由于小尺寸图形引起的正光刻胶层图形的缺陷；第一预设值过大，则可能将无需进行预处理的第一图形，即，大尺寸的第一图形，也判断为需要进行预处理的图形，因此，将增加预处理过程的复杂程度，导致增加目标版图的修正过程的时间；合适的第一预设值，即范围在120纳米至140纳米的第一预设值，能够更精确的筛选出需要进行预处理的小尺寸图形，从而在后续预处理后提高光刻图形的精度。

所述第二预设值的范围是30纳米至50纳米。

第二预设值过小，即使是需要进行预处理的第一图形，即，小尺寸的第一图形，也将被判断为无需进行预处理，因此无法改善由于小尺寸图形引起的正光刻胶层图形的缺陷；第二预设值过大，则可能将无需进行预处理的第一图形，即，大尺寸的第一图形，也判断为需要进行预处理的图形，因此，将增加预处理过程的复杂程度，导致增加目标版图的修正过程的时间；合适的第二预设值，即范围在30纳米至50纳米的第二预设值，能够更精确的筛选出需要进行预处理的小尺寸图形，从而在后续预处理后提高光刻图形的精度。

在本实施例中，所述第一预设值为130纳米。从而，能够进一步更精确的筛选出需要进行预处理的小尺寸图形。

在本实施例中，所述第二预设值为40纳米。从而，能够进一步更精确的筛选出需要进行预处理的小尺寸图形。

请在图7的基础上参考图8，对所述待修正图形进行预处理。

需要说明的是，本图所示的是，所述预处理中单独移动所述第一边的情况的结构示意图。

在垂直于所述第一边112的方向上，将所述第一边112朝背向所述第一待修正图形111的方向移动距离C1，以形成目标版图101。

所述目标版图101为经过所述预处理的初始目标版图100。

所述目标版图101包括：第一修正图形1111，所述第一修正图形1111为已经过所述预处理的第一待修正图形111。

所述第一修正图形1111包括：修正第一边114，所述修正第一边114为已经过预处理的第一边112。

所述距离C1的最大值为5纳米。

所述距离C1的最大值过大，将过多减少所述第一修正图形1111和相邻第二图形120之间的间距，从而增加引起相邻图形之间桥接的可能性；因此，所述距离C1的最大值为5纳米，能够减少相邻图形之间桥接的可能性，从而进一步提高光刻图形的精度。

在另一实施例中，所述距离C1的范围还包括最小值，所述最小值为1纳米。

距离C1过小，则不能使第一边和第二边之间的间距足够大，因此，无法有效改善小尺寸图形发生的截断缺陷的可能性；因此，距离C1的最小值为1纳米，能够进一步改善小尺寸图形发生的截断缺陷的可能性，从而进一步提高光刻图形的精度。

请在图7的基础上参考图9，对所述待修正图形进行预处理。

需要说明的是，本图所示的是，所述预处理中单独移动所述第二边的情况的结构示意图。

在垂直于所述第一边112的方向上，将所述第二边113朝背向所述第一待修正图形111的方向移动距离C2，以形成目标版图102。

所述目标版图102为经过所述预处理的初始目标版图100。

所述目标版图102包括：第一修正图形1112，所述第一修正图形1112为已经过所述预处理的第一待修正图形111。

所述第一修正图形1112包括：修正第二边115，所述修正第二边115为已经过预处理的第二边113。

在本实施例中，所述距离C2的最大值为5纳米。

所述距离C2的最大值过大，将过多减少所述第一修正图形1112和相邻第二图形120之间的间距，从而增加引起相邻图形之间桥接的可能性；因此，所述距离C2的最大值为5纳米，能够减少相邻图形之间桥接的可能性，从而进一步提高光刻图形的精度。

在另一实施例中，所述距离C2的范围还包括最小值，所述最小值为1纳米。

距离C2过小，则不能使第一边和第二边之间的间距足够大，因此，无法有效改善小尺寸图形发生的截断缺陷的可能性；因此，距离C2的最小值为1纳米，能够进一步改善小尺寸图形发生的截断缺陷的可能性，从而进一步提高光刻图形的精度。

请在图7的基础上参考图10，对所述待修正图形进行预处理。

需要说明的是，本图所示的是，所述预处理中移动所述第一边，并且移动所述第二边的情况的结构示意图。

在垂直于所述第一边112的方向上，将所述第一边112朝背向所述第一待修正图形111的方向移动距离K1，并且，将所述第二边113朝背向所述第一待修正图形111的方向移动距离K2，以形成目标版图103。

所述目标版图103为经过所述预处理的初始目标版图100。

所述目标版图103包括：第一修正图形1113，所述第一修正图形1113为已经过所述预处理的第一待修正图形111。

所述第一修正图形1113包括：修正第一边116，所述修正第一边116为已经过预处理的第一边112；修正第二边117，所述修正第二边117为已经过预处理的第二边113。

在本实施例中，所述距离K1和所述距离K2相加后得到的值的最大值为5纳米。

所述距离K1和所述距离K2相加后得到的最大值过大，将过多减少所述第一修正图形1113和相邻第二图形120之间的间距，从而增加引起相邻图形之间桥接的可能性；因此，所述距离K1和所述距离K2相加后得到的最大值为5纳米，能够减少相邻图形之间桥接的可能性，从而进一步提高光刻图形的精度。

在另一实施例中，距离K1和距离K2相加后得到的值的范围还包括最小值，所述最小值为1纳米。

距离K1和距离K2相加后的值过小，则不能使第一边和第二边之间的间距足够大，因此，无法有效改善小尺寸图形发生的截断缺陷的可能性；因此，距离K1和距离K2相加后的最小值为1纳米，能够进一步改善小尺寸图形发生的截断缺陷的可能性，从而进一步提高光刻图形的精度。

相应的，本发明第一实施例还提供一种掩膜版版图的修正方法，请参考图8至图10，包括：对图8至图10所示的目标版图，即，所述目标版图101、目标版图102或目标版图103中的一者，进行光学临近修正，获取掩膜版版图。所述掩膜版版图包括第一掩膜版图形和第二掩膜版图形。所述第一掩膜版图形包括对所述第一图形进行所述光学临近修正所获取的图形，所述第二掩膜版图形包括对所述第二图形进行所述光学临近修正所获取的图形。

在本实施例中，当所述目标版图为目标版图101时，即，预处理中单独移动第一边的情况时，所述第一图形包括第一图形110及第一修正图形1111。

在本实施例中，当所述目标版图为目标版图102时，即，预处理中单独移动第二边的情况时，所述第一图形包括第一图形110及第一修正图形1112。

在本实施例中，当所述目标版图为目标版图103时，即，所述预处理中移动所述第一边，并且移动所述第二边的情况时，所述第一图形包括第一图形110及第一修正图形1113。

相应的，本发明第一实施例还提供一种掩膜版，包括：通过第一掩膜版图形所形成的第一掩膜版，所述第一掩膜版用于形成正光刻胶层；通过第二掩膜版图形所形成的第二掩膜版，所述第二掩膜版用于形成负光刻胶层。

所述第一掩膜版图形和所述第二掩膜版图形如上述掩膜版版图的修正方法的第一实施例所述。

相应的，本发明第一实施例还提供一种半导体结构的形成方法。

图11至图13是本发明第一实施例的半导体结构形成过程的剖面结构示意图。

请参考图11，提供待刻蚀层400；在所述待刻蚀层400上形成掩膜层410；在所述掩膜层410上形成正光刻胶层420。

形成所述正光刻胶层420的方法包括：在所述掩膜层410表面形成初始正光刻胶层（未图示）；以第一掩膜版对所述初始正光刻胶层曝光和显影，以形成正光刻胶层420。

请参考图12，在所述正光刻胶层420表面以及所述掩膜层410暴露的表面形成初始负光刻胶层430。

请参考图13，以第二掩膜版对所述初始负光刻胶层430曝光和显影，以形成负光刻胶层431。

所述第一掩膜版和所述第二掩膜版如上述掩膜版的第一实施例所述。

在本实施例中，所述半导体结构的形成方法还包括：在形成所述负光刻胶层431后，去除所述正光刻胶层420；在去除所述正光刻胶层420后，以所述负光刻胶层431为掩膜刻蚀所述掩膜层410；以刻蚀后的掩膜层410为掩膜，刻蚀所述待刻蚀层400。

相应的，本发明第一实施例还提供一种如本发明第一实施例的半导体结构的形成方法所形成的半导体结构，请参考图13，包括：待刻蚀层400；位于所述待刻蚀层400上的掩膜层410；位于所述掩膜层400上的正光刻胶层420，所述正光刻胶层420以第一掩膜版形成；位于所述掩膜层410上的负光刻胶层431，所述负光刻胶层431以第二掩膜版形成。

所述第一掩膜版和所述第二掩膜版如上述掩膜版的第一实施例所述。

图14是本发明第二实施例的目标版图的修正过程的流程示意图。

请参考图14，所述目标版图的修正方法包括：

步骤S20，提供初始目标版图，所述初始目标版图包括若干相互分立的第一图形以及若干位于相邻的所述第一图形之间的第二图形，所述第二图形与所述第一图形相互分立，所述第一图形包括相互平行且长度相等的第一边和第二边，且所述第一边和所述第二边之间具有初始第一间距；

步骤S21，自所述初始目标版图获取待修正图形，所述待修正图形包括第一待修正图形和第二待修正图形；所述第一待修正图形为所述第一边小于第一预设值且所述初始第一间距小于第二预设值的第一图形；所述第二待修正图形为与所述第一边相邻的第二图形，所述第二待修正图形包括第三边和第四边，所述第三边与所述第一边相邻且平行，所述第四边与所述第三边平行；

步骤S22，对所述待修正图形进行预处理。

图15至图16为本发明第二实施例的目标版图的修正过程的结构示意图。

请参考图15，提供初始目标版图200，所述初始目标版图200包括：若干相互分立的第一图形210；若干相互分立的第二图形220。

所述第二图形220位于相邻的所述第一图形210之间。

所述第一图形210包括：相互平行且长度相等的第一边212和第二边213，且所述第一边212和所述第二边213之间具有初始第一间距B2。

所述目标版图200是后续用于形成掩膜版版图的设计图形。

请参考图16，自所述初始目标版图200获取待修正图形，所述待修正图形包括第一待修正图形211和第二待修正图形221。

所述第一待修正图形211为所述第一边212的长度A2小于第一预设值，且所述初始第一间距B2小于第二预设值的第一图形210（如图15所示）。

所述第二待修正图形221为与所述第一边212相邻的第二图形220（如图15所示），所述第二待修正图形221包括第三边222和第四边223，所述第三边222与所述第一边212相邻且平行，所述第四边223与所述第三边222平行。

所述第一预设值的范围是120纳米至140纳米。

第一预设值过小，即使是需要进行预处理的第一图形，即，小尺寸的第一图形，也将被判断为无需进行预处理，因此无法改善由于小尺寸图形引起的正光刻胶层图形的缺陷；第一预设值过大，则可能将无需进行预处理的第一图形，即，大尺寸的第一图形，也判断为需要进行预处理的图形，因此，将增加预处理过程的复杂程度，导致增加目标版图的修正过程的时间；合适的第一预设值，即范围在120纳米至140纳米的第一预设值，能够更精确的筛选出需要进行预处理的小尺寸图形，从而在后续预处理后提高光刻图形的精度。

所述第二预设值的范围是30纳米至50纳米。

第二预设值过小，即使是需要进行预处理的第一图形，即，小尺寸的第一图形，也将被判断为无需进行预处理，因此无法改善由于小尺寸图形引起的正光刻胶层图形的缺陷；第二预设值过大，则可能将无需进行预处理的第一图形，即，大尺寸的第一图形，也判断为需要进行预处理的图形，因此，将增加预处理过程的复杂程度，导致增加目标版图的修正过程的时间；合适的第二预设值，即范围在30纳米至50纳米的第二预设值，能够更精确的筛选出需要进行预处理的小尺寸图形，从而在后续预处理后提高光刻图形的精度。

在本实施例中，所述第一预设值为130纳米。从而，能够进一步更精确的筛选出需要进行预处理的小尺寸图形。

在本实施例中，所述第二预设值为40纳米。从而，能够进一步更精确的筛选出需要进行预处理的小尺寸图形。

在本实施例中，所述第四边223与所述第三边222相邻且长度相等。

在本实施例中，所述第四边223与相邻第一图形210之间具有间距M1。

后续对所述待修正图形进行预处理以形成目标版图。具体请参考图17至图22。

图17是图14中的预处理过程的流程示意图。

请参考图17，所述预处理包括：

步骤S221，在垂直于所述第一边的方向上，将所述第一边朝背向所述第一待修正图形的方向移动；

步骤S222，将所述第三边切分为若干第三线段，从若干所述第三线段中获取第三待修正线段，所述第一边在所述第三待修正线段上具有第三投影，且所述第三投影在所述第三待修正线段的范围内；

步骤S223，在垂直于所述第一边的方向上，将所述第三待修正线段朝背向所述第一待修正图形的方向移动第一预设距离，所述第一预设距离为所述第一边移动的距离。

由于在垂直于所述第一边的方向上，将所述第三待修正线段朝背向所述第一待修正图形的方向移动所述第一预设距离，因此，能够使所述第三待修正线段与所述第一边之间保持适当距离，从而能够减少经过预处理后的第二待修正图形形成的光刻图形与第一待修正图形形成的光刻图形之间产生桥接的可能性。

需要说明的是，所述步骤S221可以先于所述步骤S222至步骤S223执行，所述步骤S221也可以与所述步骤S222或所述步骤S223同时执行，所述步骤S221还可以在所述步骤S223后执行。

图18至图19是图17中的预处理过程的结构示意图。

请参考图18，在垂直于所述第一边212的方向上，将所述第一边212朝背向所述第一待修正图形211的方向移动距离C3，以形成第一修正图形2111。

所述第一修正图形2111包括：修正第一边214，所述修正第一边214为经过步骤S61处理的第一边212。

请继续参考图18，将所述第三边222切分为若干第三线段（图中未表示），从若干所述第三线段中获取第三待修正线段224。

所述第一边212，即，所述修正第一边214在所述第三待修正线段224上具有第三投影，且所述第三投影在第三待修正线段224的范围内。

在本实施例中，所述第三待修正线段224与所述第三投影重合。

在其他实施例中，所述第三待修正线段224的范围大于所述第三投影的范围。

请参考图19，在垂直于所述第一边212的方向上，将所述第三待修正线段224朝背向所述第一待修正图形211的方向，即，背向所述第一修正图形2111的方向移动第一预设距离D1。

在本实施例中，所述第一预设距离D1为所述第一边212移动的距离，即所述第一预设距离D1与所述距离C3相等。从而，经过所述预处理后，保持了第一待修正图形211和第二待修正图形212之间的间距，以减少经过预处理后的第二待修正图形形成的光刻图形与第一待修正图形形成的光刻图形之间产生桥接的可能性。

在另一实施例中，第一预设距离大于第一边移动的距离。从而，经过预处理的第二待修正图形与第一待修正图形之间的间距更大，能够进一步减少经过预处理后的第二待修正图形形成的光刻图形与第一待修正图形形成的光刻图形之间产生桥接的可能性。

在本实施例中，所述第一预设距离D1的范围是1纳米至5纳米。

所述第一预设距离D1的最大值过大，导致预处理后的第三待修正线段224和第四边223之间的间距较小，从而会过多的影响后续形成的半导体结构的电学性能；所述第一预设距离D1的最小值过小，则不能使经过预处理后的第一边212和第二边213之间的间距足够大，因此，无法有效改善小尺寸图形发生的截断缺陷的可能性；因此，所述第一预设距离D1在适合的范围内，即，所述第一预设距离D1的范围为1纳米至5纳米时，能够在有效改善小尺寸图形发生的截断缺陷的可能性的同时，减少由于所述预处理对后续形成的半导体结构的电学性能的影响。

在本实施例中，当所述第二待修正图形221与相邻的第一图形210之间的间距大于第三预设值，即，所述间距M1大于第三预设值时，所述预处理还包括第四处理；当所述第二待修正图形221与相邻的第一图形210之间的间距小于或等于第三预设值，即，所述间距M1小于或等于第三预设值时，所述预处理不包括第四处理。具体请参考图20至图22。

由于当所述间距M1大于第三预设距离时，进行第四处理，否则不进行第四处理，因此，所述第四处理需要在所述第二待修正图形221与相邻的第一图形210之间留有足够空间时进行，从而能够确保进行所述第四处理后，所述第二待修正图形221与所述第一图形210之间保持适当距离，从而能够减少以所述第二待修正图形221形成的光刻图形，与以相邻的第一图形210形成的光刻图形之间产生桥接的可能性。

在又一实施例中，预处理还包括第四处理。

由于所述预处理直接包括第四处理，简化了所述预处理的判断过程，从而，减少了修正过程的时间。

在其他实施例中，预处理不包括第四处理。

在本实施例中，所述第三预设值的范围是15纳米至20纳米。

所述第三预设值过小，则无法确保在所述第二待修正图形221与相邻的第一图形210之间留有足够空间，从而进行所述第四处理后，所述第二待修正图形221与所述第一图形210之间可能距离过近，导致以所述第二待修正图形形成的光刻图形，与以相邻的第一图形形成的光刻图形之间产生桥接的缺陷；所述第三预设值过大，则即使在产生桥接的可能性很低的距离下，也不进行所述第四处理，无法合理筛选出适合进行第四处理的情况，从而不能在有效改善小尺寸图形发生的截断缺陷的可能性的同时，减少由于所述预处理对后续形成的半导体结构的电学性能的影响；因此，合适的第三预设值，即，范围在15纳米至20纳米的第三预设值，能够合理筛选出适合进行所述第四处理的情况，从而，在有效改善小尺寸图形发生的截断缺陷的可能性的同时，减少由于所述预处理对后续形成的半导体结构的电学性能的影响。

在其他实施例中，第三预设值的范围为大于20纳米。

图20是本发明第二实施例的第四处理的流程示意图。

请参考图20，所述第四处理包括：

步骤S224，将所述第四边切分为若干第四线段，从若干所述第四线段中获取第四待修正线段，所述第四待修正线段与所述第三待修正线段相邻，且所述第四待修正线段的长度与所述第三待修正线段的长度相等；

步骤S225，在垂直于所述第一边的方向上，将所述第四待修正线段朝背向所述第一待修正图形的方向移动所述第一预设距离。

由于将所述第四待修正线段朝背向所述第一待修正图形的方向移动所述第一预设距离，因此，在经过所述第四处理后，能够增加所述第四待修正线段和所述第三待修正线段之间的间距，改善由于移动所述第三待修正线段对后续形成的半导体结构的电学性能的影响。

图21至图22是本发明第二实施例的第四处理过程的结构示意图。

请参考图21，将所述第四边223切分为若干第四线段，从若干所述第四线段中获取第四待修正线段225，所述第四待修正线段225与所述第三待修正线段224相邻，且所述第四待修正线段225的长度与所述第三待修正线段224的长度相等。

请参考图22，在垂直于所述第一边212，即，修正第一边214的方向上，将所述第四待修正线段225朝背向所述第一待修正图形211，即，背向所述第一修正图形2111的方向移动。从而，形成目标版图201。

所述目标版图201为经过所述预处理的初始目标版图200。

所述目标版图201包括：第一修正图形2111和第二修正图形2211。

所述第二修正图形2211为经过所述预处理的第二待修正图形221。

在本实施例中，所述第四待修正线段225移动的距离为所述第一预设距离D1。

由于所述第四待修正线段225移动的距离为所述第一预设距离D1，因此能够在经过所述第四处理后，使所述第四待修正线段225与所述第三待修正线段224之间的间距，和设计所需间距一致，即和未经过预处理的第三边222与第四边223之间的间距相同，从而减少所述预处理对后续形成的半导体结构的电学性能的影响。

在其他实施例中，第四待修正线段移动的距离小于或大于第一预设距离。

相应的，本发明第二实施例还提供一种掩膜版版图的修正方法，请参考图22，包括：对图22所示的目标版图进行光学临近修正，获取掩膜版版图。所述掩膜版版图包括第一掩膜版图形和第二掩膜版图形。所述第一掩膜版图形包括对所述第一图形进行所述光学临近修正所获取的图形，所述第二掩膜版图形包括对所述第二图形进行所述光学临近修正所获取的图形。

在本实施例中，所述第一图形包括第一图形210及第一修正图形2111。

在本实施例中，所述第二图形包括第二图形220及第二修正图形2211。

相应的，本发明第二实施例还提供一种掩膜版，包括：通过第一掩膜版图形所形成的第一掩膜版，所述第一掩膜版用于形成正光刻胶层；通过第二掩膜版图形所形成的第二掩膜版，所述第二掩膜版用于形成负光刻胶层。

所述第一掩膜版图形和所述第二掩膜版图形如上述掩膜版版图的修正方法的第二实施例所述。

相应的，本发明第二实施例还提供一种半导体结构的形成方法，所述半导体结构的形成方法如图11至图13所示实施例所述，在此不再赘述。

相应的，本发明另一实施例还提供一种如本发明第二实施例的半导体结构的形成方法所形成半导体结构，包括：待刻蚀层；位于所述待刻蚀层上的掩膜层；位于所述掩膜层上的正光刻胶层，所述正光刻胶层以第一掩膜版形成；位于所述掩膜层上的负光刻胶层，所述负光刻胶层以第二掩膜版形成。

所述第一掩膜版和所述第二掩膜版如本发明第二实施例的掩膜版所述。

图23是本发明第三实施例的目标版图的修正过程的流程示意图。

请参考图23，所述目标版图的修正方法包括：

步骤S30，提供初始目标版图，所述初始目标版图包括若干相互分立的第一图形以及若干位于相邻的所述第一图形之间的第二图形，所述第二图形与所述第一图形相互分立，所述第一图形包括相互平行且长度相等的第一边和第二边，且所述第一边和所述第二边之间具有初始第一间距；

步骤S31，自所述初始目标版图获取待修正图形，所述待修正图形包括第一待修正图形和第三待修正图形；所述第一待修正图形为所述第一边小于第一预设值且所述初始第一间距小于第二预设值的第一图形；所述第三待修正图形为与所述第二边相邻的第二图形，所述第三待修正图形包括第五边和第六边，所述第五边与所述第二边相邻且平行，所述第六边与所述第五边平行；

步骤S32，对所述待修正图形进行预处理。

图24至图25为本发明第三实施例的目标版图的修正过程的结构示意图。

请参考图24，提供初始目标版图300，所述初始目标版图300包括：若干相互分立的第一图形310；若干相互分立的第二图形320。

所述第二图形320位于相邻的所述第一图形310之间。

所述第一图形310包括：相互平行且长度相等的第一边312和第二边313，且所述第一边312和所述第二边313之间具有初始第一间距B3。

所述目标版图300是后续用于形成掩膜版版图的设计图形。

请参考图25，自所述初始目标版图300获取待修正图形，所述待修正图形包括第一待修正图形311和第三待修正图形321。

所述第一待修正图形311为所述第一边312的长度A3小于第一预设值，且所述初始第一间距B3小于第二预设值的第一图形310（如图24所示）。

所述第三待修正图形321为与所述第二边313相邻的第二图形220（如图24所示），所述第三待修正图形321包括第五边322和第六边323，所述第五边322与所述第二边313相邻且平行，所述第六边323与所述第五边322平行。

所述第一预设值的范围是120纳米至140纳米。

第一预设值过小，即使是需要进行预处理的第一图形，即，小尺寸的第一图形，也将被判断为无需进行预处理，因此无法改善由于小尺寸图形引起的正光刻胶层图形的缺陷；第一预设值过大，则可能将无需进行预处理的第一图形，即，大尺寸的第一图形，也判断为需要进行预处理的图形，因此，将增加预处理过程的复杂程度，导致增加目标版图的修正过程的时间；合适的第一预设值，即范围在120纳米至140纳米的第一预设值，能够更精确的筛选出需要进行预处理的小尺寸图形，从而在后续预处理后提高光刻图形的精度。

所述第二预设值的范围是30纳米至50纳米。

第二预设值过小，即使是需要进行预处理的第一图形，即，小尺寸的第一图形，也将被判断为无需进行预处理，因此无法改善由于小尺寸图形引起的正光刻胶层图形的缺陷；第二预设值过大，则可能将无需进行预处理的第一图形，即，大尺寸的第一图形，也判断为需要进行预处理的图形，因此，将增加预处理过程的复杂程度，导致增加目标版图的修正过程的时间；合适的第二预设值，即范围在30纳米至50纳米的第二预设值，能够更精确的筛选出需要进行预处理的小尺寸图形，从而在后续预处理后提高光刻图形的精度。

在本实施例中，所述第一预设值为130纳米。从而，能够进一步更精确的筛选出需要进行预处理的小尺寸图形。

在本实施例中，所述第二预设值为40纳米。从而，能够进一步更精确的筛选出需要进行预处理的小尺寸图形。

在本实施例中，所述第六边323与所述第五边322相邻且长度相等。

在本实施例中，所述第六边323与相邻第一图形310之间具有间距M2。

后续对所述待修正图形进行预处理以形成目标版图。具体请参考图26至图31。

图26是图23中的预处理过程的流程示意图。

请参考图26，所述预处理包括：

步骤S321，在垂直于所述第二边的方向上，将所述第二边朝背向所述第一待修正图形的方向移动；

步骤S322，将所述第五边切分为若干第五线段，从若干所述第五线段中获取第五待修正线段，所述第二边在所述第五待修正线段上具有第五投影，且所述第五投影在所述第五待修正线段的范围内；

步骤S323，在垂直于所述第二边的方向上，将所述第五待修正线段朝背向所述第一待修正图形的方向移动第二预设距离，所述第二预设距离为所述第二边移动的距离。

由于在垂直于所述第二边的方向上，将所述第五待修正线段朝背向所述第一待修正图形的方向移动所述第二预设距离，因此，能够使所述第五待修正线段与所述第二边之间保持适当距离，从而能够减少经过预处理后的第三待修正图形形成的光刻图形与第一待修正图形形成的光刻图形之间产生桥接的可能性。

需要说明的是，所述步骤S321可以先于所述步骤S322至步骤S323执行，所述步骤S321也可以与所述步骤S322或所述步骤S323同时执行，所述步骤S321还可以在所述步骤S323后执行。

图27至图28是图26中的预处理过程的结构示意图。

请参考图27，在垂直于所述第二边313的方向上，将所述第二边313朝背向所述第一待修正图形311的方向移动距离C4，以形成第一修正图形3111。

所述第一修正图形3111包括：修正第二边314，所述修正第二边314为经过步骤S91处理的第二边313。

请继续参考图27，将所述第五边322切分为若干第五线段（图中未表示），从若干所述第五线段中获取第五待修正线段324。

所述第二边313，即，所述修正第二边314在所述第五待修正线段324上具有第五投影，且所述第五投影在第五待修正线段324的范围内。

在本实施例中，所述第五待修正线段324与所述第五投影重合。

在其他实施例中，所述第五待修正线段324的范围大于所述第五投影的范围。

请参考图28，在垂直于所述第二边313的方向上，将所述第五待修正线段324朝背向所述第一待修正图形311的方向，即，背向所述第一修正图形3111的方向移动第二预设距离D2。

在本实施例中，所述第二预设距离D2为所述第二边313移动的距离，即所述第二预设距离D2与所述距离C4相等。从而，经过所述预处理后，保持了第一待修正图形311和第三待修正图形312之间的间距，以减少经过预处理后的第三待修正图形形成的光刻图形与第一待修正图形形成的光刻图形之间产生桥接的可能性。

在另一实施例中，第二预设距离大于第二边移动的距离。从而，经过预处理的第三待修正图形与第一待修正图形之间的间距更大，能够进一步减少经过预处理后的第三待修正图形形成的光刻图形与第一待修正图形形成的光刻图形之间产生桥接的可能性。

在本实施例中，所述第二预设距离D2的范围是1纳米至5纳米。

所述第二预设距离D2的最大值过大，导致预处理后的第五待修正线段324和第六边323之间的间距较小，从而会过多的影响后续形成的半导体结构的电学性能；所述第二预设距离D2的最小值过小，则不能使经过预处理后的第一边312和第二边313之间的间距足够大，因此，无法有效改善小尺寸图形发生的截断缺陷的可能性；因此，所述第二预设距离D2在适合的范围内，即，所述第二预设距离D2的范围为1纳米至5纳米时，能够在有效改善小尺寸图形发生的截断缺陷的可能性的同时，减少由于所述预处理对后续形成的半导体结构的电学性能的影响。

在本实施例中，当所述第三待修正图形321与相邻的第一图形310之间的间距大于第四预设值，即，所述间距M2大于第四预设值时，所述预处理还包括第六处理；当所述第三待修正图形321与相邻的第一图形310之间的间距小于或等于第四预设值，即，所述间距M2小于或等于第四预设值时，所述预处理不包括第六处理。具体请参考图29至图31。

由于当所述间距M2大于第四预设距离时，进行第六处理，否则不进行第六处理，因此，所述第六处理需要在所述第三待修正图形321与相邻的第一图形310之间留有足够空间时进行，从而能够确保进行所述第四处理后，所述第三待修正图形321与所述第一图形310之间保持适当距离，从而能够减少以所述第三待修正图形321形成的光刻图形，与以相邻的第一图形310形成的光刻图形之间产生桥接的可能性。

在又一实施例中，预处理还包括第六处理。

由于所述预处理直接包括第六处理，简化了所述预处理的判断过程，从而，减少了修正过程的时间。

在其他实施例中，预处理不包括第六处理。

在本实施例中，所述第四预设值的范围是15纳米至20纳米。

所述第四预设值过小，则无法确保在所述第三待修正图形321与相邻的第一图形310之间留有足够空间，从而进行所述第六处理后，所述第三待修正图形321与所述第一图形310之间可能距离过近，导致以所述第三待修正图形321形成的光刻图形，与以相邻的第一图形310形成的光刻图形之间产生桥接的缺陷；所述第四预设值过大，则即使在产生桥接的可能性很低的距离下，也不进行所述第六处理，无法合理筛选出适合进行第六处理的情况，从而不能在有效改善小尺寸图形发生的截断缺陷的可能性的同时，减少由于所述预处理对后续形成的半导体结构的电学性能的影响；因此，合适的第四预设值，即，范围在15纳米至20纳米的第四预设值，能够合理筛选出适合进行所述第六处理的情况，从而，在有效改善小尺寸图形发生的截断缺陷的可能性的同时，减少由于所述预处理对后续形成的半导体结构的电学性能的影响。

在其他实施例中，第四预设值的范围为大于20纳米。

图29是本发明第三实施例的第六处理的流程示意图。

请参考图29，所述第六处理包括：

步骤S324，将所述第六边切分为若干第六线段，从若干所述第六线段中获取第六待修正线段，所述第六待修正线段与所述第五待修正线段相邻，且所述第六待修正线段的长度与所述第五待修正线段的长度相等；

步骤S325，在垂直于所述第二边的方向上，将所述第六待修正线段朝背向所述第一待修正图形的方向移动所述第二预设距离。

由于将所述第六待修正线段朝背向所述第一待修正图形的方向移动所述第二预设距离，因此，在经过所述第六处理后，能够增加所述第六待修正线段和所述第五待修正线段之间的间距，改善由于移动所述第五待修正线段对后续形成的半导体结构的电学性能的影响。

图30至图31是本发明第三实施例的第六处理过程的结构示意图。

请参考图30，将所述第六边323切分为若干第六线段，从若干所述第六线段中获取第六待修正线段325，所述第六待修正线段325与所述第五待修正线段324相邻，且所述第六待修正线段325的长度与所述第五待修正线段324的长度相等。

请参考图31，在垂直于所述第二边313，即，修正第二边314的方向上，将所述第六待修正线段325朝背向所述第一待修正图形311，即，背向所述第一修正图形3111的方向移动。从而，形成目标版图301。

所述目标版图301为经过所述预处理的初始目标版图300。

所述目标版图301包括：第一修正图形3111和第三修正图形3211。

所述第三修正图形3211为经过所述预处理的第三待修正图形321。

在本实施例中，所述第六待修正线段325移动的距离为所述第二预设距离D2。

由于所述第六待修正线段325移动的距离为所述第二预设距离D2，因此能够在经过所述第六处理后，使所述第六待修正线段325与所述第五待修正线段324之间的间距，和设计所需间距一致，即和未经过预处理的第五边322与第六边323之间的间距相同，从而减少所述预处理对后续形成的半导体结构的电学性能的影响。

在其他实施例中，第六待修正线段移动的距离小于或大于第二预设距离。

相应的，本发明第三实施例还提供一种掩膜版版图的修正方法，请参考图31，包括：对图31所示的目标版图，进行光学临近修正，获取掩膜版版图。所述掩膜版版图包括第一掩膜版图形和第二掩膜版图形。所述第一掩膜版图形包括对所述第一图形进行所述光学临近修正所获取的图形，所述第二掩膜版图形包括对所述第二图形进行所述光学临近修正所获取的图形。

在本实施例中，所述第一图形包括第一图形310及第一修正图形3111。

在本实施例中，所述第二图形包括第二图形320及第三修正图形3211。

相应的，本发明第三实施例还提供一种掩膜版，包括：通过第一掩膜版图形所述形成的第一掩膜版，所述第一掩膜版用于形成正光刻胶层；通过第二掩膜版图形所形成的第二掩膜版，所述第二掩膜版用于形成负光刻胶层。

所述第一掩膜版图形和所述第二掩膜版图形如上述掩膜版版图的修正方法的第三实施例所述。相应的，本发明第三实施例还提供一种半导体结构的形成方法，所述半导体结构的形成方法如图11至图13所示实施例所述，在此不再赘述。

相应的，本发明第三实施例还提供一种如本发明第三实施例的半导体结构的形成方法所形成的半导体结构，包括：待刻蚀层；位于所述待刻蚀层上的掩膜层；位于所述掩膜层上的正光刻胶层，所述正光刻胶层以第一掩膜版形成；位于所述掩膜层上的负光刻胶层，所述负光刻胶层以第二掩膜版形成。

所述第一掩膜版和所述第二掩膜版如上述掩膜版的第三实施例所述。

图32是本发明第四实施例的目标版图的修正过程的流程示意图。

请参考图32，所述目标版图的修正方法包括：

步骤S40，提供初始目标版图，所述初始目标版图包括若干相互分立的第一图形以及若干位于相邻的所述第一图形之间的第二图形，所述第二图形与所述第一图形相互分立，所述第一图形包括相互平行且长度相等的第一边和第二边，且所述第一边和所述第二边之间具有初始第一间距；

步骤S41，自所述初始目标版图获取待修正图形；

步骤S42，对所述待修正图形进行预处理。

在本实施例中，所述待修正图形包括第一待修正图形、第二待修正图形和第三待修正图形。

所述第一待修正图形如图5至图10所示实施例所述，在此不再赘述。

所述第二待修正图形如图14至图22所示实施例所述，在此不再赘述。

所述第三待修正图形如图23至图31所示实施例所述，在此不再赘述。

在本实施例中，所述预处理包括：对所述第一待修正图形进行预处理，对所述第二待修正图形进行预处理，对所述第三待修正图形进行预处理。

对所述第一待修正图形进行预处理的方法如本发明第一实施例中，预处理时移动第一边，并且移动第二边的情况的方法所述，在此不再赘述。

对所述第二待修正图形进行预处理的方法如图14至图22所示实施例所述，在此不再赘述。

对所述第三待修正图形进行预处理的方法如图23至图31所示实施例所述，在此不再赘述。

相应的，本发明第四实施例还提供一种掩膜版版图的修正方法，所述掩膜版版图的修正方法如本发明第一实施例的掩膜版版图的修正方法所述，在此不再赘述。

相应的，本发明第四实施例还提供一种掩膜版，包括：通过本发明第四实施例所述的掩膜版版图的修正方法所形成的第一掩膜版，所述第一掩膜版用于形成正光刻胶层；通过本发明第四实施例所述的掩膜版版图的修正方法所形成的第二掩膜版，所述第二掩膜版用于形成负光刻胶层。

相应的，本发明第四实施例还提供一种半导体结构的形成方法，所述半导体结构的形成方法如本发明第一实施例所述，在此不再赘述。

相应的，本发明第四实施例还提供一种如本发明第四实施例所述的半导体结构的形成方法所形成的半导体结构，包括：待刻蚀层；位于所述待刻蚀层上的掩膜层；位于所述掩膜层上的正光刻胶层，所述正光刻胶层以第一掩膜版形成；位于所述掩膜层上的负光刻胶层，所述负光刻胶层以第二掩膜版形成。

所述第一掩膜版和所述第二掩膜版如上述掩膜版的第四实施例所述。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种目标版图的修正方法，其特征在于，包括：

提供初始目标版图，所述初始目标版图包括若干相互分立的第一图形以及若干第二图形，各所述第二图形分别位于相邻的所述第一图形之间，所述第二图形与所述第一图形相互分立，所述第一图形包括相互平行且长度相等的第一边和第二边，且所述第一边和所述第二边之间具有初始第一间距；所述第一图形用于形成光刻图形中的正光刻胶层；

自所述初始目标版图获取待修正图形，所述待修正图形包括第一待修正图形，所述第一待修正图形为所述第一边小于第一预设值且所述初始第一间距小于第二预设值的第一图形；所述第一预设值的范围是120纳米至140纳米，所述第二预设值的范围是30纳米至50纳米；

对所述待修正图形进行预处理，在垂直于所述第一边的方向上，将所述第一边和所述第二边中的一者或两者朝背向所述第一待修正图形的方向移动；

其中，所述第一边朝背向所述第一待修正图形的方向移动的距离为第一预设距离，所述第一预设距离的范围是1纳米至5纳米；所述第二边朝背向所述第一待修正图形的方向移动的距离第二预设距离，所述第二预设距离范围是1纳米至5纳米。

2.如权利要求1所述的目标版图的修正方法，所述待修正图形还包括第二待修正图形，所述第二待修正图形为与所述第一边相邻的第二图形，所述第二待修正图形包括与所述第一边相邻且平行的第三边。

3.如权利要求2所述的目标版图的修正方法，其特征在于，当所述预处理包括移动所述第一边时，所述预处理还包括：将所述第三边切分为若干第三线段，从若干所述第三线段中获取第三待修正线段，所述第一边在所述第三待修正线段上具有第三投影，且所述第三投影在所述第三待修正线段的范围内；在垂直于所述第一边的方向上，将所述第三待修正线段朝背向所述第一待修正图形的方向移动所述第一预设距离，所述第一预设距离为所述第一边移动的距离。

4.如权利要求3所述的目标版图的修正方法，其特征在于，所述预处理还包括对所述第二待修正图形进行第四处理。

5.如权利要求3所述的目标版图的修正方法，其特征在于，若所述第二待修正图形与相邻的第一图形之间的间距大于第三预设值，则所述预处理还包括对所述第二待修正图形进行第四处理。

6.如权利要求4或5所述的目标版图的修正方法，其特征在于，所述第二待修正图形还包括与所述第三边平行的第四边；所述第四处理包括：将所述第四边切分为若干第四线段，从若干所述第四线段中获取第四待修正线段，所述第四待修正线段与所述第三待修正线段相邻，且所述第四待修正线段的长度与所述第三待修正线段的长度相等；在垂直于所述第一边的方向上，将所述第四待修正线段朝背向所述第一待修正图形的方向移动所述第一预设距离。

7.如权利要求1所述的目标版图的修正方法，其特征在于，所述待修正图形还包括第三待修正图形，所述第三待修正图形为与所述第二边相邻的第二图形，所述第三待修正图形包括与所述第二边相邻且平行的第五边。

8.如权利要求7所述的目标版图的修正方法，其特征在于，当所述预处理包括移动所述第二边时，所述预处理还包括：将所述第五边切分为若干第五线段，从若干所述第五线段中获取第五待修正线段，所述第二边在所述第五待修正线段上具有第五投影，且所述第五投影在所述第五待修正线段的范围内；在垂直于所述第二边的方向上，将所述第五待修正线段朝背向所述第一待修正图形的方向移动所述第二预设距离，所述第二预设距离为所述第二边移动的距离。

9.如权利要求8所述的目标版图的修正方法，其特征在于，所述预处理还包括对所述第三待修正图形进行第六处理。

10.如权利要求8所述的目标版图的修正方法，其特征在于，若所述第三待修正图形与相邻的第一图形之间的间距大于第四预设值，则所述预处理还包括对所述第三待修正图形进行第六处理。

11.如权利要求9或10所述的目标版图的修正方法，其特征在于，所述第三待修正图形还包括与所述第五边平行的第六边；所述第六处理包括：将所述第六边切分为若干第六线段，从若干所述第六线段中获取第六待修正线段，所述第六待修正线段与所述第五待修正线段相邻，且所述第六待修正线段的长度与所述第五待修正线段的长度相等；在垂直于所述第二边的方向上，将所述第六待修正线段朝背向所述第一待修正图形的方向移动所述第二预设距离。

12.如权利要求1所述的目标版图的修正方法，其特征在于，当移动所述第一边，并且移动所述第二边时，所述第一边移动的距离为第一预设距离，所述第二边移动的距离为第二预设距离，且所述第一预设距离与所述第二预设距离相加后的范围是1纳米至5纳米。

13.如权利要求5所述的目标版图的修正方法，其特征在于，所述第三预设值的范围是15纳米至20纳米。

14.如权利要求10所述的目标版图的修正方法，其特征在于，所述第四预设值的范围是15纳米至20纳米。

15.一种掩膜版版图的修正方法，其特征在于，包括：

提供初始目标版图；

采用如权利要求1至14中任一目标版图的修正方法，获取目标版图；

对所述目标版图进行光学临近修正，获取掩膜版版图，所述掩膜版版图包括第一掩膜版图形和第二掩膜版图形，所述第一掩膜版图形包括对所述第一图形进行所述光学临近修正所获取的图形，所述第二掩膜版图形包括对所述第二图形进行所述光学临近修正所获取的图形。

16.一种掩膜版，其特征在于，包括：

通过如权利要求15所述的第一掩膜版图形所形成的第一掩膜版，所述第一掩膜版用于形成正光刻胶层；

通过如权利要求15所述的第二掩膜版图形所形成的第二掩膜版，所述第二掩膜版用于形成负光刻胶层。

17.一种半导体结构，其特征在于，包括：

待刻蚀层；

位于所述待刻蚀层上的掩膜层；

位于所述掩膜层上的正光刻胶层，所述正光刻胶层以如权利要求16所述的第一掩膜版形成；

位于所述掩膜层上的负光刻胶层，所述负光刻胶层以如权利要求16所述的第二掩膜版形成。