CN116415540A - 图形化版图、其形成方法以及半导体结构的形成方法 - Google Patents

图形化版图、其形成方法以及半导体结构的形成方法 Download PDF

Info

Publication number
CN116415540A
CN116415540A CN202111679265.5A CN202111679265A CN116415540A CN 116415540 A CN116415540 A CN 116415540A CN 202111679265 A CN202111679265 A CN 202111679265A CN 116415540 A CN116415540 A CN 116415540A
Authority
CN
China
Prior art keywords
auxiliary
auxiliary pattern
length
pattern
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111679265.5A
Other languages
English (en)
Inventor
孙卫
倪昶
方周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202111679265.5A priority Critical patent/CN116415540A/zh
Publication of CN116415540A publication Critical patent/CN116415540A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种图形化版图、其形成方法以及半导体结构的形成方法，其中，图形化版图的形成方法包括：提供初始版图，初始版图包括若干主图形；将初始版图划分为若干相邻的子区域；在各所述子区域内形成对应所述主图形的第一辅助图形；获取所述初始版图的边界区，所述边界区的中轴线为相邻子区域的边界；去除至少部分位于所述边界区内的第一辅助图形；形成若干第二辅助图形，第二辅助图形位于所述边界区两侧的相邻两个第一辅助图形之间，且各第二辅助图形与各第一辅助图形之间任意相邻两者的间距相同。所述图形化版图的形成方法通过提升图形化版图中辅助图形的连续性，改善了辅助图形对主图形的修正效果，优化了主图形曝光显影的工艺窗口。

Description

图形化版图、其形成方法以及半导体结构的形成方法
技术领域
本发明涉及半导体技术领域，具体涉及一种图形化版图、其形成方法以及半导体结构的形成方法。
背景技术
随着半导体器件尺寸的持续减小，半导体版图中的图形的尺寸也逐渐减小，从而，对光刻分辨率的要求越来越高。为了使半导体版图的图形能够更好的转移到光刻胶图形上，减少由于光学邻近效应产生的图形失真，目前通常在半导体版图中的目标图形周围添加SRAF图形(Sub Resolution Assist Feature，亚分辨率辅助图形)，用于优化目标图形曝光显影的工艺窗口。
其中，在生成SRAF图形的过程中，通常将半导体版图分成多个子区域，并在各子区域内分别形成SRAF图形，从而提升了计算效率。各子区域内的SRAF图形形成后，通过对各SRAF图形进行合并处理，生成最终用于光学邻近修正的SRAF图形。
然而，现有技术中，由于各子区域内的SRAF图形的形成过程相互独立，在对各子区域的SRAF图形进行合并处理后，各子区域边界处SRAF图形不连续，从而影响了辅助图形对主图形的修正效果，降低了主图形曝光显影的工艺窗口。
发明内容
本发明解决的技术问题是，提供一种图形化版图、其形成方法以及半导体结构的形成方法，通过提升图形化版图中辅助图形的连续性，改善了辅助图形对主图形的修正效果，优化了主图形曝光显影的工艺窗口。
为解决上述技术问题，本发明实施例提供一种图形化版图的形成方法，包括：提供初始版图，所述初始版图包括若干主图形；将初始版图划分为若干相邻的子区域；在各所述子区域内形成对应所述主图形的第一辅助图形；获取所述初始版图的边界区，所述边界区的中轴线为相邻子区域的边界；去除至少部分位于所述边界区内的第一辅助图形；形成若干第二辅助图形，所述第二辅助图形位于所述边界区两侧的相邻两个第一辅助图形之间，且各第二辅助图形与各第一辅助图形之间任意相邻两者的间距相同。
可选的，形成第一辅助图形的方法包括：在各所述子区域内形成第一初始辅助图形；对相邻子区域内的所述第一初始辅助图形进行边界合并处理，形成所述第一辅助图形。
可选的，获取边界区的方法包括：获取边界区长度；在相邻子区域的边界处形成长度为所述边界区长度的边界区，所述边界区的中轴线为相邻子区域的边界。
可选的，获取所述边界区长度的方法包括：获取第一辅助图形修正数量、辅助图形最小节距、以及第一辅助图形间距；将第一辅助图形修正数量与辅助图形最小节距相乘并加上第一辅助图形间距，以获得所述边界区长度。
可选的，获取所述辅助图形最小节距的方法包括：获取辅助图形最小长度、以及第一辅助图形间距；将辅助图形最小长度与第一辅助图形间距相加，以获得辅助图形最小节距。
可选的，所述第一辅助图形修正数量N1满足：
Figure BDA0003453484850000021
其中，Pmin为辅助图形最小节距，Pmax为辅助图形最大节距。
可选的，取所述辅助图形最小节距、以及辅助图形最大节距的方法包括：获取辅助图形最小长度、辅助图形最大长度、以及第一辅助图形间距；将辅助图形最小长度以及第一辅助图形间距相加，以获取所述辅助图形最小节距；将辅助图形最大长度以及第一辅助图形间距相加，以获取所述辅助图形最大节距。
可选的，形成第二辅助图形的方法包括：在去除至少部分位于所述边界区内的第一辅助图形后，获取所述第二辅助图形插入区，所述第二辅助图形插入区覆盖所述边界区；获取第二辅助图形插入区长度、第二辅助图形数量、以及第二辅助图形间距；根据第二辅助图形插入区长度、第二辅助图形数量、以及第二辅助图形间距，获取第二辅助图形长度；在所述第二辅助图形插入区内形成第二辅助图形数量的第二辅助图形，各所述第二辅助图形的长度为第二辅助图形长度、间距为第二辅助图形间距。
可选的，获取所述第二辅助图形插入区的方法包括：在去除至少部分位于所述边界区内的第一辅助图形后，所述边界区两侧的两个第一辅助图形的相邻两侧边之间的区域形成所述第二辅助图形插入区。
可选的，所述第二辅助图形插入区长度大于或等于所述边界区长度，且所述第二辅助图形插入区长度小于或等于第二辅助图形插入区最大长度。
可选的，第二辅助图形插入区最大长度的获取方法包括：获取边界区长度、以及辅助图形最大节距；将两倍的辅助图形最大节距加上边界区长度，以获得第二辅助图形插入区最大长度。
可选的，所述第二辅助图形数量等于所述第一辅助图形修正数量。
可选的，所述第二辅助图形间距等于所述第一辅助图形间距。
可选的，获取所述第二辅助图形长度L的方法包括：获取第二辅助图形插入区长度L2、第二辅助图形数量N2、以及第二辅助图形间距S2；根据第二辅助图形插入区长度L2、第二辅助图形数量N2、以及第二辅助图形间距S2，获取所述第二辅助图形长度
Figure BDA0003453484850000031
可选的，所述第二辅助图形长度大于或等于辅助图形最小长度，且所述第二辅助图形长度小于或等于辅助图形最大长度。
相应的，本发明实施例还提供一种图形化版图，其特征在于，包括：初始版图，所述初始版图包括若干主图形，所述初始版图包括若干相邻的子区域；位于所述相邻子区域的边界处的边界区，所述边界区的中轴线为相邻子区域的边界；位于所述边界区外的第一辅助图形；位于所述边界区两侧的相邻两个第一辅助图形之间的第二辅助图形，且各第二辅助图形与各第一辅助图形之间任意相邻两者的间距相同。
相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供衬底；提供图形化版图，所述图形化版图包括：初始版图，所述初始版图包括若干主图形，所述初始版图包括若干相邻的子区域；位于所述相邻子区域的边界处的边界区，所述边界区的中轴线为相邻子区域的边界；位于所述边界区外的第一辅助图形；位于所述边界区两侧的相邻两个第一辅助图形之间的第二辅助图形，且各第二辅助图形与各第一辅助图形之间任意相邻两者的间距相同；根据所述图形化版图，形成位于所述衬底上的图形化层；以所述图形化层为掩膜，蚀刻所述衬底，以形成半导体结构。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明的技术方案提供的图形化版图的形成方法中，通过去除至少部分位于所述边界区内的第一辅助图形，并形成若干第二辅助图形，且使各第二辅助图形与各第一辅助图形之间任意相邻两者的间距相同，从而使各第一辅助图形与各第二辅助图形之间的间隔均匀，因此修正了子区域边界处的第一辅助图形不连续的问题，从而提升了各辅助图形对主图形的修正效果，提高了主图形曝光显影的工艺窗口。
进一步，由于去除至少部分位于所述边界区内的第一辅助图形，并形成若干第二辅助图形的方法是基于规则的运算，因此该方法的执行速度较快，且占用的计算资源较少。
本发明的技术方案提供的图形化版图中，由于各第二辅助图形与各第一辅助图形之间任意相邻两者的间距相同，因此，修正了子区域边界处的第一辅助图形不连续的问题，从而提升了各辅助图形对主图形的修正效果，提高了主图形曝光显影的工艺窗口。
本发明的技术方案提供的半导体结构的形成方法中，由于使用的图形化版图中各第二辅助图形与各第一辅助图形之间任意相邻两者的间距相同，因此使所述主图形得到了更好的修正，优化了主图形曝光显影的工艺窗口，使形成的图形化层能够更真实的反映图形化版图的设计，从而提高了半导体结构的形成过程的工艺窗口。
附图说明
图1是一种图形化版图的形成过程的结构示意图；
图2是本发明一实施例的图形化版图的形成方法的流程示意图；
图3至图6是本发明一实施例的图形化版图的形成过程的结构示意图；
图7为本发明一实施例中形成若干第二辅助图形的方法的流程示意图；
图8和图9是本发明一实施例中形成若干第二辅助图形的过程的结构示意图。
具体实施方式
如背景技术所述，在对图形化版图中的各子区域的SRAF图形进行合并处理后，各子区域边界处SRAF图形不连续，从而影响了辅助图形对主图形的修正效果，降低了主图形曝光显影的工艺窗口。
图1是一种图形化版图的形成过程的结构示意图。
请参考图1，所述图形化版图的形成方法包括：获取初始版图100；所述初始版图100包括若干主图形101；将初始版图100划分为若干子区域；根据所述若干主图形101在各所述子区域内形成初始辅助图形(未图示)，所述初始辅助图形位于所述主图形101两侧；对相邻子区域内的初始辅助图形进行边界合并处理，形成若干辅助图形102。
由于各子区域内的初始辅助图形的形成过程相互独立，而对相邻子区域内的初始辅助图形进行边界合并处理的过程会引入版图边界缺陷，使各子区域边界AA’附近的辅助图形102间隔不均匀。由于子区域边界AA’附近的辅助图形102不连续，从而影响了辅助图形102对部分主图形(如区域B所示)的修正效果，降低了主图形曝光显影的工艺窗口。
为解决上述技术问题，本发明的技术方案提供一种图形化版图的形成方法，包括：在形成第一辅助图形后，获取以相邻子区域边界为中轴线的边界区；去除至少部分位于所述边界区内的第一辅助图形，并形成若干第二辅助图形，且各第二辅助图形与各第一辅助图形之间任意相邻两者的间距相同。因此，所述图形化版图的形成方法使各第一辅助图形与各第二辅助图形之间的间隔均匀，因此修正了子区域边界处的第一辅助图形不连续的问题，从而提升了各辅助图形对主图形的修正效果，提高了主图形曝光显影的工艺窗口。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2是本发明一实施例的图形化版图的形成方法的流程示意图。
请参考图2，图形化版图的形成方法包括：
步骤S200，提供初始版图，所述初始版图包括若干主图形；
步骤S201，将初始版图划分为若干相邻的子区域；
步骤S202，在各所述子区域内形成对应所述主图形的第一辅助图形；
步骤S203，获取所述初始版图的边界区，所述边界区的中轴线为相邻子区域的边界；
步骤S204，去除至少部分位于所述边界区内的第一辅助图形；
步骤S205，形成若干第二辅助图形，所述第二辅助图形位于所述边界两侧的相邻两个第一辅助图形之间，且各第二辅助图形与各第一辅助图形之间任意相邻两者的间距相同。
以下结合附图进行详细说明。
图3至图6是本发明一实施例的图形化版图的形成过程的结构示意图。
请参考图3和图4，图4是图3中区域C的放大图，提供初始版图200，所述初始版图200包括若干主图形202；将初始版图200划分为若干相邻的子区域201。
在后续的半导体结构的形成过程中，将所述主图形202曝光显影并形成图形化层，从而根据图形化层形成相应的半导体结构。
将初始版图200划分为若干相邻的子区域201的目的在于，在后续形成辅助图形的过程中，可以在各子区域201内分别形成辅助图形，从而提升了计算效率，节约了计算资源。
在本实施例中，各所述子区域201的长度范围为50微米～100微米，各所述子区域201的宽度范围为50微米～100微米。
请在图4的基础上参考图5，在各所述子区域201内形成对应所述主图形202的第一辅助图形203。
所述第一辅助图形203的作用在于，修正了主图形202在曝光过程中由于光学邻近效应产生的图形失真，从而优化了主图形202曝光显影的工艺窗口，使后续形成的图形化层以及半导体结构能更好的对应于主图形202。其中，各第一辅助图形203之间需要具有均匀的间隔，以保证对所述主图形202有较好的修正效果。
为了使形成所述图形化版图的设备能够形成清晰的第一辅助图形203，需要使所述第一辅助图形203的长度大于或等于辅助图形最小长度Lmin；同时，由于所述第一辅助图形203在后续的曝光过程中不会残留在晶圆上形成图形化层，因此所述第一辅助图形203的长度需要小于或等于辅助图形最大长度Lmax。
在本实施例中，形成第一辅助图形203的方法包括：在各所述子区域201内形成第一初始辅助图形(未图示)；对相邻子区域201内的所述第一初始辅助图形进行边界合并处理，形成所述第一辅助图形203。
各所述第一初始辅助图形相互分立地排布于所述主图形201周围。各所述第一初始辅助图形的长度相等；各所述第一初始辅助图形之间的间距相等，所述间距记为第一辅助图形间距S1’。
然而，由于各子区域201内的第一初始辅助图形的形成过程相互独立，而对相邻子区域201内的第一初始辅助图形进行边界合并处理的过程引入了版图边界缺陷，导致相邻子区域201边界XX’附近的区域D内的部分第一辅助图形203之间的间距与区域D以外的第一辅助图形203之间的间距不同，从而导致边界XX’附近的区域D内的第一辅助图形203不连续，因此降低了主图形202曝光显影的工艺窗口。
请参考图6，在形成第一辅助图形203后，获取所述初始版图200的边界区H，所述边界区H的中轴线为相邻子区域201的边界XX’。
所述边界区H定义了需要进行修正的第一辅助图形203的范围。所述边界区H以相邻子区域201的边界XX’为中轴线，覆盖了所述边界XX’附近若干间隔不均匀的第一辅助图形203，从而在后续对所述间隔不均匀的第一辅助图形203进行修正，以解决所述边界XX’附近第一辅助图形203不连续的问题。
在本实施例中，获取边界区H的方法包括：获取边界区长度L1；在相邻子区域201的边界处形成长度为L1的边界区H，所述边界区H的中轴线为相邻子区域201的边界。
所述边界区H的长度L1保证了所述边界区H覆盖第一辅助图形203不连续的区域，同时，使修正所述间隔不均匀的第一辅助图形203的过程有较高的效率。若所述边界区长度L1过小，则所述边界区H无法完全覆盖第一辅助图形203不连续的区域，导致无法解决边界XX’附近第一辅助图形203不连续的问题；若所述边界区长度L1的长度过大，则所述边界区H包括的需要修正的第一辅助图形203数量过多，则增加了第一辅助图形203的修正过程的复杂度和所需的计算资源，从而降低了所述修正过程的修正效率。
具体的，获取所述边界区H长度L1的方法包括：获取第一辅助图形修正数量N1、辅助图形最小节距Pmin、以及第一辅助图形间距S1；根据第一辅助图形修正数量N1、辅助图形最小节距Pmin、以及第一辅助图形间距S1获取所述边界区长度L1＝N1*Pmin+S1。
其中，第一辅助图形间距S1由第一初始辅助图形的结构和位置所决定，辅助图形最小节距Pmin由形成所述图形化版图的设备参数、以及第一辅助图形间距S1共同决定。通过选择合适的第一辅助图形修正数量N1，可以设定合适的边界区长度L1，从而在覆盖所述第一辅助图形203不连续的区域的同时，使修正所述第一辅助图形203的过程有较高的效率。
在本实施例中，获取所述辅助图形最小节距Pmin的方法包括：获取辅助图形最小长度Lmin、以及第一辅助图形间距S1；根据辅助图形最小长度Lmin、以及第一辅助图形间距S1获取辅助图形最小节距Pmin＝Lmin+S1。
所述辅助图形最小长度Lmin是形成所述图形化版图的设备允许辅助图形具有的最小长度。
在本实施例中，所述第一辅助图形修正数量N1满足：N1≥
Figure BDA0003453484850000081
Pmin为辅助图形最小节距，Pmax为辅助图形最大节距。
其中，ROUNDUP为向上取整计算，即，
Figure BDA0003453484850000091
的取值为大于或等于/>
Figure BDA0003453484850000092
的最小整数。
具体的，获取所述辅助图形最小节距Pmin、以及辅助图形最大节距Pmax的方法包括：获取辅助图形最小长度Lmin、辅助图形最大长度Lmax、以及第一辅助图形间距S1；根据辅助图形最小长度Lmin、辅助图形最大长度Lmax、以及第一辅助图形间距S1，获取所述辅助图形最小节距Pmin＝Lmin+S1、以及所述辅助图形最大节距Pmax＝Lmax+S1。
所述辅助图形最大长度Lmax是辅助图形曝光后，不会残留在晶圆上形成图形化层的情况下，辅助图形能够具有的最大长度。
在获取所述边界区H后，去除至少部分位于所述边界区H内的第一辅助图形203。
通过去除至少部分位于所述边界区H内的第一辅助图形203，从而保证了所述边界附近间隔不均匀的第一辅助图形203被完全去除，而剩余的第一辅助图形203具有均匀的间距。
在本实施例中，由于所述边界区H的边缘经过部分第一辅助图形203，因此去除的第一辅助图形203包括：完全位于所述边界区H内的第一辅助图形203、以及部分位于所述边界区H内的第一辅助图形203。具体的，将完全位于所述边界区H内的第一辅助图形203记为第一子图形，部分位于所述边界区H内的第一辅助图形203记为第二子图形。
在另一实施例中，所述边界区H的边缘与各第一辅助图形没有交集，因此去除的第一辅助图形仅包括完全位于所述边界区内的第一辅助图形。
在去除至少部分位于所述边界区H内的第一辅助图形203之后，形成若干第二辅助图形204，所述第二辅助图形204位于所述边界区H两侧的相邻两个第一辅助图形203之间，且各第二辅助图形204与各第一辅助图形203之间任意相邻两者的间距相同。
所述第二辅助图形204的作用在于，替代了所述子区域201边界XX’附近间隔不均匀的第一辅助图形203，从而修正了子区域201边界XX’处的第一辅助图形203不连续的问题。具体的，由于形成的各第二辅助图形204与各第一辅助图形203之间任意相邻两者的间距相同，从而使各第一辅助图形203与各第二辅助图形204在相邻子区域201的边界XX’附近均匀排布，因此修正了边界XX’附近第一辅助图形203不连续的问题，提升了各辅助图形对主图形202的修正效果，提高了主图形202曝光显影的工艺窗口。
在去除至少部分位于所述边界区内的第一辅助图形之后，执行步骤S205，形成若干第二辅助图形，所述第二辅助图形位于所述边界两侧的相邻两个第一辅助图形之间，且各第二辅助图形与各第一辅助图形之间任意相邻两者的间距相同。
在本实施例中，所述形成若干第二辅助图形的方法的流程示意图如图7所示，包括：
步骤S220，获取所述第二辅助图形插入区，所述第二辅助图形插入区覆盖所述边界区；
步骤S221，获取第二辅助图形插入区长度L2、第二辅助图形数量N2、以及第二辅助图形间距S2；
步骤S222，根据第二辅助图形插入区长度L2、第二辅助图形数量N2、以及第二辅助图形间距S2，获取第二辅助图形长度L；
步骤S223，在所述第二辅助图形插入区内形成N2个长度为L、间距为S2的第二辅助图形。
以下结合附图进行详细说明。
图8和图9是形成若干第二辅助图形的过程的结构示意图。
请参考图8，获取所述第二辅助图形插入区，所述第二辅助图形插入区覆盖所述边界区。
在本实施例中，获取所述第二辅助图形插入区G的方法包括：在去除至少部分位于所述边界区H内的第一辅助图形203后，所述边界区H两侧的两个第一辅助图形203的相邻两侧边之间的区域形成所述第二辅助图形插入区G。
所述第二辅助图形插入区G定义了所述第二辅助图形形成的范围。所述第二辅助图形插入区G内的所述第二辅助图形与第二辅助图形插入区G外的第一辅助图形相互衔接，从而使各第二辅助图形与各第一辅助图形之间的任意相邻两者都具有均匀的间距。
请继续参考图8，获取第二辅助图形插入区长度L2。
所述第二辅助图形插入区长度L2满足：L1＜L2＜L3；L1为边界区长度，L3为第二辅助图形插入区最大长度。
请继续参考图8，所述第二辅助图形插入区长度L2大于所述边界区长度L1的原因在于：所述边界区H的边缘经过部分第一辅助图形203，去除的第一辅助图形203包括完全位于所述边界区H内的第一子图形221、以及部分位于所述边界区H内的第二子图形222，由于所述第二子图形222部分位于所述边界区H外，因此去除所述第一子图形221以及第二子图形222后，所述第二辅助图形插入区长度L2大于所述边界区长度L1。
在本实施例中，第二辅助图形插入区G最大长度L3的获取方法包括：获取边界区长度L1、以及辅助图形最大节距Pmax；根据边界区长度L1、以及辅助图形最大节距Pmax，获取第二辅助图形插入区最大长度L3＝L1+2*Pmax。其中，所述辅助图形最大节距Pmax＝Lmax+S1。
具体的，所述第二辅助图形插入区长度L2小于第二辅助图形插入区最大长度L3，即L2＜L1+2*Pmax的原因在于：去除所述第一子图形221以及第二子图形222后，将两个第二子图形222位于所述边界区H外的长度记为Q1和Q2，从而，有L2＝L1+Q1+Q2+2*S1；其次，由于所述第二子图形至少部分位于所述边界区H内，因此，有Q1＜Lmax，Q2＜Lmax；根据Pmax＝Lmax+S1，从而有Q1+S1＜Lmax+S1，即Q1+S1＜Pmax，以及Q2+S1＜Lmax+S1，即Q2+S1＜Pmax；因此，有L2＜L1+2*Pmax。
在另一实施例中，所述边界区H的边缘与各第一辅助图形没有交集，因此去除的第一辅助图形仅包括完全位于所述边界区H内的第一辅助图形；同时，所述边界区H的边缘与所述边界区H两侧的两个第一辅助图形的侧边无限接近但不重合，因此，第二辅助图形插入区长度L2等于边界区长度L1。
在另一实施例中，所述边界区H的边缘与部分第一辅助图形的边缘重合，且所述第一辅助图形203除了与边界区H的边缘重合的部分外，其余部分均位于所述边界区H外。因此所述第一辅助图形203被去除后，第二辅助图形插入区长度L2＝L1+2*Pmax，即，第二辅助图形插入区长度L2等于第二辅助图形插入区最大长度L3。
请参考图9，获取第二辅助图形数量N2、以及第二辅助图形间距S2。
在本实施例中，所述第二辅助图形204间距S2等于所述第一辅助图形203间距S1，从而，使各第二辅助图形204与各第一辅助图形203之间任意相邻两者的间距相同。
在本实施例中，所述第二辅助图形数量N2等于所述第一辅助图形修正数量N1。
请继续参考图9，根据第二辅助图形数量N2、以及第二辅助图形间距S2，获取第二辅助图形长度L；在所述第二辅助图形插入区内形成N2个长度为L、间距为S2的第二辅助图形。
在本实施例中，获取所述第二辅助图形长度L的方法包括：获取第二辅助图形插入区长度L2、第二辅助图形数量N2、以及第二辅助图形间距S2；根据第二辅助图形插入区长度L2、第二辅助图形数量N2、以及第二辅助图形间距S2，获取所述第二辅助图形长度
Figure BDA0003453484850000121
具体的，所述第二辅助图形长度L满足：Lmin≤L≤Lmax；Lmin为辅助图形最小长度，Lmax为辅助图形最大长度。所述第二辅助图形长度L的范围保证了形成图形化版图的设备能够形成第二辅助图形204，且所述第二辅助图形204在后续的曝光过程中不会残留在晶圆上形成图形化层。
在本实施例中，由于去除至少部分位于所述边界区H内的第一辅助图形203，并形成若干第二辅助图形204的方法是基于规则的运算，因此该方法的执行速度较快，且占用的计算资源较少。
相应的，本发明技术方案还提供一种图形化版图。以下结合附图进行详细说明。
请继续参考图9，所述图形化版图包括：初始版图200，所述初始版图200包括若干主图形202，所述初始版图200包括若干相邻的子区域201；位于所述相邻子区域201的边界XX’处的边界区H，所述边界区H的中轴线为相邻子区域201的边界XX’；位于所述边界区H外的第一辅助图形203；位于所述边界区H两侧的相邻两个第一辅助图形203之间的第二辅助图形204，且各第二辅助图形204与各第一辅助图形203之间任意相邻两者的间距相同。
由于各第二辅助图形204与各第一辅助图形203之间任意相邻两者的间距相同，从而使各第一辅助图形203与各第二辅助图形204在相邻子区域201的边界XX’附近均匀排布，因此，修正了子区域201边界XX’处的第一辅助图形203不连续的问题，从而提升了各辅助图形对主图形202的修正效果，提高了主图形202曝光显影的工艺窗口。
相应的，本发明技术方案还提供一种半导体结构的形成方法。
所述半导体结构的形成方法的包括：提供衬底；提供图形化版图；根据所述图形化版图，形成位于所述衬底上的图形化层；以所述图形化层为掩膜，蚀刻所述衬底，以形成半导体结构。
所述图形化版图如图9所述，在此不做赘述。
在形成图形化层的过程中，由于所述图形化版图包括的各第二辅助图形与各第一辅助图形之间任意相邻两者的间距相同，从而使各第一辅助图形与各第二辅助图形在相邻子区域的边界附近均匀排布。因此，在图形化版图的曝光过程中，各第一辅助图形与各第二辅助图形对所述主图形有均匀的修正效果，从而提高了主图形曝光显影的工艺窗口，使形成的图形化层能够更好的反映真实的主图形的设计；并且，在以所述图形化层为掩膜，蚀刻所述衬底后，使形成的半导体结构能更好的对应于所述图形化版图中的主图形的设计。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种图形化版图的形成方法，其特征在于，包括：
提供初始版图，所述初始版图包括若干主图形；
将初始版图划分为若干相邻的子区域；
在各所述子区域内形成对应所述主图形的第一辅助图形；
获取所述初始版图的边界区，所述边界区的中轴线为相邻子区域的边界；
去除至少部分位于所述边界区内的第一辅助图形；
形成若干第二辅助图形，所述第二辅助图形位于所述边界区两侧的相邻两个第一辅助图形之间，且各第二辅助图形与各第一辅助图形之间任意相邻两者的间距相同。
2.如权利要求1所述的图形化版图的形成方法，其特征在于，形成第一辅助图形的方法包括：在各所述子区域内形成第一初始辅助图形；对相邻子区域内的所述第一初始辅助图形进行边界合并处理，形成所述第一辅助图形。
3.如权利要求1所述的图形化版图的形成方法，其特征在于，获取边界区的方法包括：获取边界区长度；在相邻子区域的边界处形成长度为所述边界区长度的边界区，所述边界区的中轴线为相邻子区域的边界。
4.如权利要求3所述的图形化版图的形成方法，其特征在于，获取所述边界区长度的方法包括：获取第一辅助图形修正数量、辅助图形最小节距、以及第一辅助图形间距；将第一辅助图形修正数量与辅助图形最小节距相乘并加上第一辅助图形间距，以获得所述边界区长度。
5.如权利要求4所述的图形化版图的形成方法，其特征在于，获取所述辅助图形最小节距的方法包括：获取辅助图形最小长度、以及第一辅助图形间距；将辅助图形最小长度与第一辅助图形间距相加，以获得辅助图形最小节距。
6.如权利要求4所述的图形化版图的形成方法，其特征在于，所述第一辅助图形修正数量N1满足：
Figure FDA0003453484840000011
其中，Pmin为辅助图形最小节距，Pmax为辅助图形最大节距。
7.如权利要求6所述的图形化版图的形成方法，其特征在于，获取所述辅助图形最小节距、以及辅助图形最大节距的方法包括：获取辅助图形最小长度、辅助图形最大长度、以及第一辅助图形间距；将辅助图形最小长度以及第一辅助图形间距相加，以获取所述辅助图形最小节距；将辅助图形最大长度以及第一辅助图形间距相加，以获取所述辅助图形最大节距。
8.如权利要求4所述的图形化版图的形成方法，其特征在于，形成第二辅助图形的方法包括：在去除至少部分位于所述边界区内的第一辅助图形后，获取所述第二辅助图形插入区，所述第二辅助图形插入区覆盖所述边界区；获取第二辅助图形插入区长度、第二辅助图形数量、以及第二辅助图形间距；根据第二辅助图形插入区长度、第二辅助图形数量、以及第二辅助图形间距，获取第二辅助图形长度；在所述第二辅助图形插入区内形成第二辅助图形数量的第二辅助图形，各所述第二辅助图形的长度为第二辅助图形长度、间距为第二辅助图形间距。
9.如权利要求8所述的图形化版图的形成方法，其特征在于，获取所述第二辅助图形插入区的方法包括：在去除至少部分位于所述边界区内的第一辅助图形后，所述边界区两侧的两个第一辅助图形的相邻两侧边之间的区域形成所述第二辅助图形插入区。
10.如权利要求8所述的图形化版图的形成方法，其特征在于，所述第二辅助图形插入区长度大于或等于所述边界区长度，且所述第二辅助图形插入区长度小于或等于第二辅助图形插入区最大长度。
11.如权利要求10所述的图形化版图的形成方法，其特征在于，第二辅助图形插入区最大长度的获取方法包括：获取边界区长度、以及辅助图形最大节距；将两倍的辅助图形最大节距加上边界区长度，以获得第二辅助图形插入区最大长度。
12.如权利要求8所述的图形化版图的形成方法，其特征在于，所述第二辅助图形数量等于所述第一辅助图形修正数量。
13.如权利要求8所述的图形化版图的形成方法，其特征在于，所述第二辅助图形间距等于所述第一辅助图形间距。
14.如权利要求8所述的图形化版图的形成方法，其特征在于，获取所述第二辅助图形长度L的方法包括：获取第二辅助图形插入区长度L2、第二辅助图形数量N2、以及第二辅助图形间距S2；根据第二辅助图形插入区长度L2、第二辅助图形数量N2、以及第二辅助图形间距S2，获取所述第二辅助图形长度
Figure FDA0003453484840000031
15.如权利要求8所述的图形化版图的形成方法，其特征在于，所述第二辅助图形长度大于或等于辅助图形最小长度，且所述第二辅助图形长度小于或等于辅助图形最大长度。
16.一种图形化版图，其特征在于，包括：
初始版图，所述初始版图包括若干主图形，所述初始版图包括若干相邻的子区域；
位于所述相邻子区域的边界处的边界区，所述边界区的中轴线为相邻子区域的边界；
位于所述边界区外的第一辅助图形；
位于所述边界区两侧的相邻两个第一辅助图形之间的第二辅助图形，且各第二辅助图形与各第一辅助图形之间任意相邻两者的间距相同。
17.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
提供图形化版图，所述图形化版图包括：初始版图，所述初始版图包括若干主图形，所述初始版图包括若干相邻的子区域；位于所述相邻子区域的边界处的边界区，所述边界区的中轴线为相邻子区域的边界；位于所述边界区外的第一辅助图形；位于所述边界区两侧的相邻两个第一辅助图形之间的第二辅助图形，且各第二辅助图形与各第一辅助图形之间任意相邻两者的间距相同；
根据所述图形化版图，形成位于所述衬底上的图形化层；
以所述图形化层为掩膜，蚀刻所述衬底，以形成半导体结构。
CN202111679265.5A 2021-12-31 2021-12-31 图形化版图、其形成方法以及半导体结构的形成方法 Pending CN116415540A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111679265.5A CN116415540A (zh) 2021-12-31 2021-12-31 图形化版图、其形成方法以及半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111679265.5A CN116415540A (zh) 2021-12-31 2021-12-31 图形化版图、其形成方法以及半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN116415540A true CN116415540A (zh) 2023-07-11

Family

ID=87053669

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111679265.5A Pending CN116415540A (zh) 2021-12-31 2021-12-31 图形化版图、其形成方法以及半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN116415540A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116661236A (zh) * 2023-07-28 2023-08-29 合肥晶合集成电路股份有限公司 图形修正方法及系统、光掩模版的制备方法
CN117973308A (zh) * 2024-03-26 2024-05-03 全芯智造技术有限公司 用于版图处理的方法、设备和介质

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116661236A (zh) * 2023-07-28 2023-08-29 合肥晶合集成电路股份有限公司 图形修正方法及系统、光掩模版的制备方法
CN116661236B (zh) * 2023-07-28 2023-10-20 合肥晶合集成电路股份有限公司 图形修正方法及系统、光掩模版的制备方法
CN117973308A (zh) * 2024-03-26 2024-05-03 全芯智造技术有限公司 用于版图处理的方法、设备和介质

Similar Documents

Publication Publication Date Title
CN116415540A (zh) 图形化版图、其形成方法以及半导体结构的形成方法
CN114326290B (zh) 光学邻近修正方法
CN110119062B (zh) 光学邻近修正方法、掩膜版制作方法及图形化工艺
CN107490932B (zh) 掩膜版图形的修正方法
CN109407460A (zh) 曝光辅助图形添加方法
US7939225B2 (en) Mask for controlling line end shortening and corner rounding arising from proximity effects
JP4225745B2 (ja) パターン転写用フォトマスクのパターンレイアウト方法および半導体装置の製造方法
CN113109992B (zh) 图形的修正方法及掩模版的制作方法
CN112824972B (zh) 目标版图和掩膜版版图的修正方法、掩膜版及半导体结构
CN114114826A (zh) 目标图案的修正方法和掩膜版的制作方法
CN116125757A (zh) 光学邻近修正方法
KR100924333B1 (ko) 포토 마스크의 제조 방법
CN114063380A (zh) 图形修正方法及半导体结构的形成方法
CN112987485B (zh) 掩膜版图形的修正方法、掩膜版和半导体结构的形成方法
KR20110100827A (ko) 슬릿형 하프톤 패턴을 이용한 포토 마스크 제조 방법 및 이를 이용하여 제조된 포토 마스크
CN118732379A (zh) 图形修正的方法
CN112946993B (zh) 光学邻近修正、光掩膜版制作及图形化方法
US20030051224A1 (en) Aggressive optical proximity correction method
KR20110079110A (ko) 광 근접 효과 보정 방법
KR101087785B1 (ko) 노광마스크 및 이를 이용한 반도체 소자의 형성 방법
CN116413993A (zh) 光学临近修正方法
KR20030000475A (ko) 패턴 형성 방법
US20140205953A1 (en) Method for forming semiconductor device
TWI585512B (zh) 提升圖案精密度的方法
US20100233592A1 (en) Photomask and method of forming photomask

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination