JP3085259B2 - 露光パターン及びその発生方法 - Google Patents

露光パターン及びその発生方法

Info

Publication number
JP3085259B2
JP3085259B2 JP25229297A JP25229297A JP3085259B2 JP 3085259 B2 JP3085259 B2 JP 3085259B2 JP 25229297 A JP25229297 A JP 25229297A JP 25229297 A JP25229297 A JP 25229297A JP 3085259 B2 JP3085259 B2 JP 3085259B2
Authority
JP
Japan
Prior art keywords
pattern
wiring
integrated circuit
data
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25229297A
Other languages
English (en)
Other versions
JPH1195406A (ja
Inventor
明 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25229297A priority Critical patent/JP3085259B2/ja
Priority to KR1019980038248A priority patent/KR100309301B1/ko
Priority to EP98117544A priority patent/EP0903635A3/en
Priority to US09/154,036 priority patent/US6197452B1/en
Priority to CN98119343A priority patent/CN1211813A/zh
Publication of JPH1195406A publication Critical patent/JPH1195406A/ja
Application granted granted Critical
Publication of JP3085259B2 publication Critical patent/JP3085259B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、露光パターン及び
その発生方法に関し、特にダミーパターン及びその発生
方法に関する。
【０００２】
【従来の技術】従来、配線パターンを形成するためのマ
スクパターンは、形成されるパターン通りの露光パター
ンを発生させていた。しかし、配線パターンが微細にな
るに従い配線パターン端部の縮小が微細な配線パターン
では問題となっている。この解決策として、図７に示す
ように配線端部に露光時の細りを考慮して補正パターン
を設け、出来上がりのパターンが設計通りになるように
する方法がある。このような補正パターンは、一般に設
計規格上最小寸法の配線幅より小さい寸法からなる。ま
た、この補正パターンは、配線パターンの粗密にかかわ
らず発生していた。
【０００３】一方、配線間のスペースについては、従来
特に考慮する必要はなく、設計寸法通りに露光パターン
が形成されていた。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
ような配線端部に補正パターンを追加する場合、補正パ
ターンの寸法が設計基準以下であり、露光パターンの欠
陥検査は、非常に困難であった。また、配線パターンの
粗密は考慮していないため、配線端部の粗密により補正
が不十分になり縮小してしまったり、隣接する配線と短
絡してしまうなどの不良が発生する。粗密により補正パ
ターンの寸法を最適化することも可能だが、この場合、
配線の粗密を計算する必要があり、露光パターンの発生
に時間、経費を要する。
【０００５】一方、配線間スペースについては、スペー
スを形成する両側の配線幅によりスペース幅が変動し、
設計規格上最小の配線幅の配線に挾まれたスペースが設
計通りにできるような露光条件では、幅の広い配線に挾
まれた同じ寸法のスペースが狭くなり、図８に示すよう
に短絡してしまうことがある。
【０００６】本発明の目的は、配線端部の細り、及び配
線間スペースの短絡を防ぐ露光パターンを容易に発生す
ることができる露光パターン及びその製造方法を提供す
ることにある。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る露光パターンは、配線パターンと前記
配線パターンの端部に配置されるダミーパターンからな
る集積回路装置の露光パターンであり、前記ダミーパタ
ーンは、前記配線パターンの端部の両側部及び先端部に
配置され、かつ、前記配線パターンと前記ダミーパター
ンの間隔は、前記集積回路装置の設計規格上最小あるい
はその近傍値であり、一辺の長さが前記集積回路装置の
設計規格上最小の幅、あるいはその近傍値をもつドット
形状である。
【０００８】また本発明に係る露光パターンは、配線パ
ターンと前記配線パターンの端部に配置されるダミーパ
ターンから成る集積回路装置の露光パターンであり、前
記ダミーパターンは、前記配線パターンの中で前記集積
回路装置の設計規格上最小の幅を有する配線パターンの
端部の両側部及び先端部に配置され、かつ、前記配線パ
ターンと前記ダミーパターンの間隔は、前記集積回路装
置の設計規格上最小あるいはその近傍値であり、一辺の
長さが前記集積回路装置の設計規格上最小の幅、あるい
はその近傍値をもつドット形状である。
【０００９】また前記配線パターンは、一定の間隔で並
んだ格子状に配置されるものである。
【００１０】また本発明に係る露光パターンの発生方法
は、集積回路装置の配線パターンのデータを作成する工
程と、前記データより前記配線パターンの幅を検出する
工程と、前記幅の値が前記集積回路装置の設計規格上最
小の幅である前記配線パターンの端部座標を検出する工
程と、前記座標を基点としてダミーパターンを配線パタ
ーンの端部に発生する工程とを有し、前記ダミーパター
ンは、一辺の長さが前記集積回路装置の設計規格上最小
の幅、あるいはその近傍を値もつドット形状であり、か
つ、前記配線パターンと前記ダミーパターンの間隔は、
前記集積回路装置の設計規格上最小あるいはその近傍値
である。
【００１１】また前記配線パターンのデータは、配線パ
ターンの端部の座標及び配線の幅より表されるものであ
る。
【００１２】また前記配線パターンの端部の座標は、一
定の間隔で並んだ格子上にある。
【００１３】また本発明に係る露光パターンは、設計規
格上最小の配線幅より広い配線パターン幅を有する、集
積回路装置の第１の配線パターンと、前記集積回路装置
の設計規格上最小の間隔で第１の配線パターンに隣接す
る第２の配線パターンと、前記第１の配線パターン側部
に配置され、前記集積回路装置の設計規格上最小の配線
間隔に等しいスリット幅を有するものである。
【００１４】また前記第１及び第２の配線パターンは、
一定間隔で並んだ格子状に配置されるものである。
【００１５】また本発明に係る露光パターンの発生方法
は、集積回路装置の第１及び第２の配線パターンのデー
タを作成する工程と、前記第１の配線パターンのデータ
より前記配線パターンの側部から一定の間隔離れた部分
に第１のダミーデータを発生させる工程と、前記第２の
配線パターンのデータと前記第１のダミーデータとの重
なる部分を第２のダミーデータとする工程と、前記第２
のダミーデータから成るダミーパターンの両端部を前記
集積回路装置の設計規格上最小の配線幅に等しい長さで
縮小する工程と、前記第２の配線パターンのうちの前記
第２のダミーデータから成るダミーパターン部分を削除
し、ダミースリットを形成する工程を有し、前記第１の
ダミーデータから成るダミーパターンの幅は、前記集積
回路装置の設計規格上最小の配線間隔に等しいものであ
る。
【００１６】また前記第１、第２の配線パターンのデー
タの座標は、一定の間隔で並んだ格子上にあり、前記第
１、第２の配線パターンのデータの幅は、前記格子の使
用本数によって定義する。
【００１７】また前記ダミーデータは、前記第１の配線
パターンのデータの最も外側にある第１の格子から前記
集積回路装置の設計規格上最小の配線間隔となる位置に
ある第２の格子と、前記集積回路装置の設計規格上最小
の配線間隔の２倍の位置にある第３の格子の間に発生す
るものである。
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】本発明によれば、配線の粗密に拘らず、全
ての配線の端部にドット形状のダミーパターンを設け、
或いは配線幅や粗密の計算なしに広い配線の側部にスリ
ットを設け、露光時の配線パターン形状の変動による配
線の断線、短絡などの不良を防止する。
【００２８】
【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。
【００２９】（実施形態１）本発明の実施形態１におい
て、本来の配線パターン１０３が図１（ａ）のようなも
のである場合に、図１（ｂ）に示すように、配線パター
ン１０３の端部に端点座標１０２を基点としてドット状
のダミーパターン１０１を設けることを特徴とするもの
である。本発明の実施形態１では、配線パターン１０３
の疎密に関わらず、全ての配線パターン１０３の端部に
ドット状のダミーパターン１０１を配置している。この
ダミーパターン１０１により、露光時の近接効果による
露光パターンの変動によって生じる配線の断線・短絡な
どの不良を防止する。
【００３０】また、ダミーパターン１０１は、集積回路
装置の設計規格上最小の幅を有する配線（パターン）の
端部の両側面及び端部面に配置したものであり、ダミー
パターン１０１は、一辺の長さが集積回路装置の設計規
格上最小の幅、あるいはその近傍値の正方形をなしてい
る。また、配線パターン１０３とダミーパターン１０１
の間隔は、集積回路装置の設計規格上最小あるいはその
近傍値の配線間隔に設定してある。また、配線パターン
１０３は、一定の間隔で並んだグリッド（格子）上に配
置されている（図４参照）。
【００３１】本発明の実施形態１に係る露光パターンの
発生方法を図２に基づいて説明する。本発明に係る露光
パターンの発生方法は基本的構成として、集積回路装置
の配線パターンのデータを作成する工程と、該データよ
り前記配線パターンの幅を検出する工程と、該幅の値が
前記集積回路装置の設計規格上最小の幅である前記配線
パターン端部の座標を検出する工程と、該座標を基点と
してダミーパターンを配線パターンの端部に発生させる
工程とを行うものである。
【００３２】具体的に説明すると、ステップＳ1におい
て、必要な配線パターン１０３を発生させ、その後、ス
テップＳ2において、配線パターン１０３の端部の座標
１０２を検出する。配線パターン１０３のデータは、配
線パターン１０３の端部の座標と配線幅により与える。
次に、ステップＳ3において、この配線パターン１０３
の端部座標１０２を基点として配線パターン１０３の左
右及び先端方向に、一辺の長さが設計規格上最小の配線
幅に等しい正方形形状のドット状パターン１０１を発生
させる（図１参照）。
【００３３】本発明の実施形態１に係る露光パターン発
生方法によれば、設計上配線パターンがあっても短絡す
ることがないため、従来のダミーパターンの発生方法の
ように周辺パターンの有無や疎密の検出を行う必要がな
い。このため、露光パターンの発生が容易で、短時間で
行うことができる。
【００３４】本発明の実施形態１を用いた場合の、配線
密度が多様でヴィアチェーンを含む配線チェックパター
ンでの歩留まりを比較した結果を図３に示す。図３から
明らかなように、本発明の実施形態１によれば、多様な
配線密度を有する半導体集積回路装置において、歩留ま
りを大幅に向上させることができる。
【００３５】（実施形態２）図４は、本発明の実施形態
２を示す図である。
【００３６】本発明の実施形態２に係る露光パターン
は、集積回路装置の第一の配線パターン４０３を形成す
る露光パターンであって、第一の配線パターン４０３の
側部にスリット４０１を有することを特徴とするもので
ある。このスリット４０１により、露光時の近接効果に
よる露光パターンの変動によって生じる配線の断線・短
絡などの不良を防止する。
【００３７】また、スリット４０１は、集積回路装置の
設計規格上最小の間隔で第一の配線パターン４０３に隣
接する第二の配線パターン４０３が存在する場合に限る
ものであり、また、スリット４０１は、第一の配線パタ
ーン４０３の線幅が集積回路装置の設計規格上最小の配
線幅より広い場合に限られる。また、スリット４０１の
幅は、集積回路装置の設計規格上最小の配線間隔に等し
いものとなっている。また、第一及び第二の配線パター
ン４０３は、一定の間隔で並んだグリッド（格子）４０
２上に配置されている。
【００３８】具体的に説明すると、本発明の実施形態２
に係る露光パターンにおいては、本来の配線パターン４
０３が図４（ａ）のようなものである場合、全ての配線
パターン４０３は、グリッド（格子）４０２上に位置す
るように設計している。さらに配線パターン４０３の両
端のグリッド４０２の隣及び２つ隣のグリッド４０２間
にスリット４０１を形成している。
【００３９】全ての配線パターン４０３がグリッド４０
２上に位置するため、必要な配線パターン４０３が消失
することはない。
【００４０】次に、本発明の実施形態２に係る露光パタ
ーンの発生方法を図５に基づいて説明する。本発明の実
施形態２に係る露光パターンの発生方法は、集積回路装
置の第一及び第二の配線パターン４０３のデータを作成
する工程と、第一の配線パターン４０３のデータより配
線パターンの側面から一定の間隔離れた部分に第一のダ
ミー（スリット４０１）データを発生させる工程と、第
二の配線パターン４０３のデータと第一のダミーデータ
（スリット４０１）との重なる部分を第二のダミーデー
タ（スリット４０１）とする工程と、第二のダミーデー
タ（スリット４０１）の両端部を集積回路装置の設計規
格上最小の配線幅に等しい長さで縮小する工程と、第二
の配線パターン４０３のうちの第二のダミーデータ部分
を削除する工程を行うものである。
【００４１】また、前記第一、第二の配線パターン４０
３のデータは、配線パターン端部の座標及び幅により表
されるものであり、また、前記第一、第二の配線パター
ンのデータの座標は、一定の間隔で並んだ格子上にあ
り、前記第一、第二の配線パターンのデータの幅は、前
記格子の使用本数によって定義するようになっている。
【００４２】また前記第一のダミーデータの幅は、集積
回路装置の設計規格上最小の配線間隔であり、前記ダミ
ーデータは、前記第一の配線パターンのデータの最も外
側にある第一の格子から前記集積回路装置の設計規格上
最小の配線間隔となる位置にある第二の格子と、前記集
積回路装置の設計規格上最小の配線間隔の２倍の位置に
ある第三の格子の間に発生させるものとなっている。
【００４３】具体的に説明すると、本発明に係る露光パ
ターンの発生方法は図５に示すように、ステップＳ1に
おいて、全ての配線パターン４０３がグリッド（パター
ン）４０２上に位置するように必要な配線パターン４０
３を発生させ、ステップＳ2において、各配線パターン
４０３の最も外側に属するグリッド４０２の情報を収集
し、各配線パターン４０３の両側のグリッド４０２を指
定する。
【００４４】そして、ステップＳ3において、選択され
たグリッド４０２に隣接するグリッド４０２及びその隣
のグリッド４０２の間に、集積回路装置の設計規格上最
小の配線間隔に等しい幅、それぞれの配線長に等しい長
さを持つ第１のデータを発生させる。
【００４５】次にステップＳ4において、配線パターン
４０３のデータと前記第１のデータとの重なり部分を第
２のデータとする。
【００４６】次にステップＳ5において、前記第２のデ
ータの両端をグリッドの方向（グリッドに平行な方向）
に集積回路装置の設計規格上の最小の配線幅に等しい長
さだけ縮小する。
【００４７】最後にステップＳ6において、配線パター
ン４０３のデータのうち前記第２のデータと重なる部分
を削除し、配線パターン４０３の両端のグリッド４０２
の隣及び２つ隣のグリッド４０２間にスリット４０１を
形成する。
【００４８】本発明の実施形態２によれば、集積回路装
置の設計規格上最小の配線間隔で隣接する二本の配線パ
ターンのうち少なくとも一方が幅の広い配線である場
合、広い配線パターンの側部にスリット４０１が設けら
れ、露光時の近接効果による配線パターン間スペースの
変動を抑止することができる。
【００４９】様々な幅を持つ配線の断線・短絡チェック
パターンでの歩留まり評価結果を図６に示す。図６から
明らかなように、本発明の実施形態２によれば、配線幅
に関わらず、高い製造歩留まりを得ることができる。
【００５０】
【発明の効果】以上説明したように本発明によれば、容
易な計算によるダミーパターン、スリットを発生させる
ことにより、配線パターンの露光時に生じる寸法の変動
を抑制でき、製造歩留まりを大幅に改善することができ
る。
【図面の簡単な説明】
【図１】（ａ）は、配線パターンを示す図、（ｂ）は本
発明の実施形態１に係るダミードットパターンを発生し
た露光パターンを示す図である。
【図２】本発明の実施形態１に係る露光パターンの発生
方法を示すフローチャートである。
【図３】本発明の実施形態１の効果を示す特性図であ
る。
【図４】（ａ）は、配線パターンを示す図、（ｂ）は、
本発明の実施形態２に係るスリットを発生した露光パタ
ーンを示す図である。
【図５】本発明の実施形態２に係る露光パターンの発生
方法を示すフローチャートである。
【図６】本発明の実施形態２の効果を示す特性図であ
る。
【図７】配線端に補正パターンを発生させた従来例を示
す図である。
【図８】従来の配線パターンで幅の広い配線間のスペー
スが短絡した例を示す図である。
【符号の説明】
１０１ ドッド状ダミーパターン １０２ 配線パターン端部の座標 １０３ 設計上の配線パターン ４０１ スリット ４０２ グリッド ４０３ 設計上の配線パターン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−211739（ＪＰ，Ａ) 特開 平１−195450（ＪＰ，Ａ) 特開 平４−215656（ＪＰ，Ａ) 特開 平８−6231（ＪＰ，Ａ) 特開 昭62−141558（ＪＰ，Ａ) 特開 平１−302256（ＪＰ，Ａ) 特開 平５−204132（ＪＰ，Ａ) 特開 平８−160590（ＪＰ，Ａ) 特開 平10−142769（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G03F 1/00 - 1/16

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 配線パターンと前記配線パターンの端部
    に配置されるダミーパターンからなる集積回路装置の露
    光パターンであり、前記ダミーパターンは、前記配線パターンの端部の両側
    部及び先端部に配置され、かつ、前記配線パターンと前
    記ダミーパターンの間隔は、前記集積回路装置の設計規
    格上最小あるいはその近傍値であり 、一辺の長さが前記集積回路装置の設計規格上最小の幅、
    あるいはその近傍値をもつドット形状である ことを特徴
    とする露光パターン。
  2. 【請求項２】 配線パターンと前記配線パターンの端部
    に配置されるダミーパターンから成る集積回路装置の露
    光パターンであり、前記ダミーパターンは、前記配線パターンの中で前記集
    積回路装置の設計規格上最小の幅を有する配線パターン
    の端部の両側部及び先端部に配置され、かつ、前記配線
    パターンと前記ダミーパターンの間隔は、前記集積回路
    装置の設計規格上最小あるいはその近傍値であり 、一辺の長さが前記集積回路装置の設計規格上最小の幅、
    あるいはその近傍値をもつドット形状である ことを特徴
    とする露光パターン。
  3. 【請求項３】 前記配線パターンは、一定の間隔で並ん
    だ格子状に配置されることを特徴とする請求項２に記載
    の露光パターン。
  4. 【請求項４】 集積回路装置の配線パターンのデータを
    作成する工程と、前記データより前記配線パターンの幅を検出する工程
    と 、前記幅の値が前記集積回路装置の設計規格上最小の幅で
    ある前記配線パターンの端部座標を検出する工程と 、前記座標を基点としてダミーパターンを配線パターンの
    端部に発生する工程とを有し 、前記ダミーパターンは、一辺の長さが前記集積回路装置
    の設計規格上最小の幅、あるいはその近傍を値もつドッ
    ト形状であり、かつ、前記配線パターンと前記ダミーパ
    ターンの間隔は、前記集積回路装置の設計規格上最小あ
    るいはその近傍値である ことを特徴とする露光パターン
    の発生方法。
  5. 【請求項５】 前記配線パターンのデータは、配線パタ
    ーンの端部の座標 及び配線の幅より表されるものである
    ことを特徴とする請求項４に記載の露光パターンの発生
    方法。
  6. 【請求項６】 前記配線パターンの端部の座標は、一定
    の間隔で並んだ格子上にあることを特徴とする請求項４
    に記載の露光パターンの発生方法。
  7. 【請求項７】 設計規格上最小の配線幅より広い配線パ
    ターン幅を有する、集積回路装置の第１の配線パターン
    と、前記集積回路装置の設計規格上最小の間隔で第１の配線
    パターンに隣接する第２の配線パターンと 、前記第１の配線パターン側部に配置され、前記集積回路
    装置の設計規格上最小の配線間隔に等しいスリット幅を
    有することを特徴とする露光パターン 。
  8. 【請求項８】 前記第１及び第２の配線パターンは、一
    定間隔で並んだ格子状に配置されることを特徴とする請
    求項７に記載の露光パターン。
  9. 【請求項９】 集積回路装置の第１及び第２の配線パタ
    ーンのデータを作成する工程と、前記第１の配線パターンのデータより前記配線パターン
    の側部から一定の間隔離れた部分に第１のダミーデータ
    を発生させる工程と 、前記第２の配線パターンのデータと前記第１のダミーデ
    ータとの重なる部分を第２のダミーデータとする工程
    と 、前記第２のダミーデータから成るダミーパターンの両端
    部を前記集積回路装置の設計規格上最小の配線幅に等し
    い長さで縮小する工程と 、前記第２の配線パターンのうちの前記第２のダミーデー
    タから成るダミーパターン部分を削除し、ダミースリッ
    トを形成する工程を有し 、前記第１のダミーデータから成るダミーパターンの幅
    は、前記集積回路装置の設計規格上最小の配線間隔に等
    しい ことを特徴とする露光パターンの発生方法。
  10. 【請求項１０】 前記第１、第２の配線パターンのデー
    タは、配線パターン端部の座標及び幅により表わされる
    ことを特徴とする請求項９に記載の露光パターンの発生
    方法。
  11. 【請求項１１】 前記第１、第２の配線パターンのデー
    タの座標は、一定の間隔で並んだ格子上にあり、前記第
    １、第２の配線パターンのデータの幅は、 前記格子の使
    用本数によって定義することを特徴とする請求項９に記
    載の露光パターンの発生方法。
  12. 【請求項１２】 前記ダミーデータは、前記第１の配線
    パターンのデータの最も外側にある第１の格子から前記
    集積回路装置の設計規格上最小の配線間隔となる位置に
    ある第２の格子と、前記集積回路装置の設計規格上最小
    の配線間隔の２倍の位置にある第３の格子の間に発生す
    ることを特徴とする請求項９に記載の露光パターンの発
    生方法。
JP25229297A 1997-09-17 1997-09-17 露光パターン及びその発生方法 Expired - Fee Related JP3085259B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP25229297A JP3085259B2 (ja) 1997-09-17 1997-09-17 露光パターン及びその発生方法
KR1019980038248A KR100309301B1 (ko) 1997-09-17 1998-09-16 노광 패턴 마스크 및 그 제조 방법
EP98117544A EP0903635A3 (en) 1997-09-17 1998-09-16 Light exposure pattern mask and production method of the same
US09/154,036 US6197452B1 (en) 1997-09-17 1998-09-16 Light exposure pattern mask with dummy patterns and production method of the same
CN98119343A CN1211813A (zh) 1997-09-17 1998-09-17 曝光图形掩模及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25229297A JP3085259B2 (ja) 1997-09-17 1997-09-17 露光パターン及びその発生方法

Publications (2)

Publication Number Publication Date
JPH1195406A JPH1195406A (ja) 1999-04-09
JP3085259B2 true JP3085259B2 (ja) 2000-09-04

Family

ID=17235237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25229297A Expired - Fee Related JP3085259B2 (ja) 1997-09-17 1997-09-17 露光パターン及びその発生方法

Country Status (5)

Country Link
US (1) US6197452B1 (ja)
EP (1) EP0903635A3 (ja)
JP (1) JP3085259B2 (ja)
KR (1) KR100309301B1 (ja)
CN (1) CN1211813A (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6277542B1 (en) 1998-06-05 2001-08-21 Nikon Corporation Charged-particle-beam projection-exposure methods exhibiting more uniform beam-current density
JP2000349145A (ja) * 1999-04-02 2000-12-15 Oki Electric Ind Co Ltd 半導体装置
KR100313280B1 (ko) * 1999-10-25 2001-11-07 한신혁 반도체 장치의 전도배선 마스크 제조방법
JP2002116529A (ja) * 2000-10-06 2002-04-19 Dainippon Printing Co Ltd 半導体回路設計パタンデータの補正方法、該補正方法により得られたパタンデータにより作製されたフォトマスク
DE10051719C2 (de) * 2000-10-18 2003-10-02 Infineon Technologies Ag Verfahren zur Herstellung von Schaltkreisstrukturen auf einem Halbleitersubstrat mit Hilfe eines Lithographieprozesses und Anordnung mit funktionalen Schaltkreisstrukturen und Dummy-Schaltkreisstrukturen
KR100378195B1 (ko) 2001-02-21 2003-03-29 삼성전자주식회사 패턴의 밀도에 연속적으로 조절되는 밀도를 갖는 더미패턴군들을 포함하는 마스크용 데이터 생성 방법 및그러한 생성 방법이 저장된 기록매체
DE10127689B4 (de) * 2001-06-08 2005-07-07 Infineon Technologies Ag Verfahren zur Erzeugung von Streulinien in Maskenstrukturen zur Herstellung von integrierten elektrischen Schaltungen
KR100419870B1 (ko) * 2001-06-27 2004-02-25 주식회사 하이닉스반도체 금속라인의 형성방법
US6887633B2 (en) * 2002-02-08 2005-05-03 Chih-Hsien Nail Tang Resolution enhancing technology using phase assignment bridges
US7252909B2 (en) * 2002-04-18 2007-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method to reduce CD non-uniformity in IC manufacturing
US6929887B1 (en) 2002-04-18 2005-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Printable assist lines and the removal of such
DE10240403A1 (de) * 2002-09-02 2004-03-11 Infineon Technologies Ag Maske zur Projektion eines Stukturmusters auf ein Halbleitersubstrat
US20040058550A1 (en) * 2002-09-19 2004-03-25 Infineon Technologies North America Corp. Dummy patterns for reducing proximity effects and method of using same
JP4109944B2 (ja) * 2002-09-20 2008-07-02 キヤノン株式会社 固体撮像装置の製造方法
CN1299164C (zh) * 2003-04-08 2007-02-07 旺宏电子股份有限公司 消除密集图案与单一图案的关键尺寸偏差的方法
US7097945B2 (en) * 2003-04-18 2006-08-29 Macronix International Co., Ltd. Method of reducing critical dimension bias of dense pattern and isolation pattern
KR100546119B1 (ko) * 2003-10-23 2006-01-24 주식회사 하이닉스반도체 어레이 콘텍의 일정성과 정렬 정확성을 향상시킬 수 있는ｅｄｇｅ ｃｏｒｒｅｃｔｉｏｎ 방법
JP2006019577A (ja) * 2004-07-02 2006-01-19 Fujitsu Ltd 露光用マスクおよび半導体装置の製造方法
JP4768980B2 (ja) * 2004-10-28 2011-09-07 ルネサスエレクトロニクス株式会社 露光用マスク及び配線層マスクのパターン設計方法
US20070281218A1 (en) * 2006-06-02 2007-12-06 Howard S Landis Dummy Phase Shapes To Reduce Sensitivity Of Critical Gates To Regions Of High Pattern Density
US7858269B2 (en) * 2007-03-16 2010-12-28 International Business Machines Corporation Structure and method for sub-resolution dummy clear shapes for improved gate dimensional control
KR100847844B1 (ko) 2007-08-10 2008-07-23 주식회사 동부하이텍 반도체 소자의 더미 패턴 설계방법
KR100853801B1 (ko) 2007-08-23 2008-08-25 주식회사 동부하이텍 반도체 소자의 마스크 및 그를 이용한 패터닝 방법
JP5415710B2 (ja) * 2008-04-10 2014-02-12 ルネサスエレクトロニクス株式会社 半導体装置
JP5235936B2 (ja) 2010-05-10 2013-07-10 パナソニック株式会社 半導体装置及びそのレイアウト作成方法
US8941185B2 (en) * 2011-02-09 2015-01-27 Sharp Kabushiki Kaisha Active matrix substrate, x-ray sensor device, display device
TWI440965B (zh) * 2011-09-05 2014-06-11 Au Optronics Corp 光罩、平面顯示面板之導線的製作方法以及平面顯示面板之導線結構
KR101919467B1 (ko) 2012-05-08 2019-02-11 삼성디스플레이 주식회사 단위 마스크 및 이를 포함하는 마스크 조립체
CN103050379B (zh) * 2012-12-10 2015-03-04 华映视讯（吴江）有限公司 窄间距线路的形成方法
CN106569395B (zh) * 2015-10-08 2018-06-15 无锡华润上华科技有限公司 测量曝光机台漏光的光掩膜及方法
CN110221515B (zh) * 2018-03-02 2023-01-20 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法及掩膜版的制作方法
KR20220022779A (ko) 2020-08-19 2022-02-28 삼성전자주식회사 복수개의 패턴들을 포함하는 반도체 소자

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62141558A (ja) 1985-12-16 1987-06-25 Oki Electric Ind Co Ltd ホトマスク及びそれを用いた微細パタ−ンの形成方法
JPS63211739A (ja) 1987-02-27 1988-09-02 Nec Corp 半導体装置
JPS6459832A (en) * 1987-08-31 1989-03-07 Toshiba Corp Manufacture of semiconductor device
JPH01195450A (ja) 1988-01-29 1989-08-07 Matsushita Electric Ind Co Ltd フォトマスクのパターン作成法
JPH01302256A (ja) 1988-05-30 1989-12-06 Sharp Corp 矩形状パターン解像用ホトマスク
JPH04215656A (ja) 1990-12-14 1992-08-06 Fujitsu Ltd Ｉｃパターンの形成方法
JPH04216548A (ja) 1990-12-18 1992-08-06 Mitsubishi Electric Corp フォトマスク
JPH04251253A (ja) * 1991-01-09 1992-09-07 Fujitsu Ltd 露光マスク
JP3179520B2 (ja) * 1991-07-11 2001-06-25 株式会社日立製作所 半導体装置の製造方法
US5242770A (en) * 1992-01-16 1993-09-07 Microunity Systems Engineering, Inc. Mask for photolithography
JPH05204132A (ja) 1992-01-27 1993-08-13 Fujitsu Ltd レチクル及びその製造方法
JP3194155B2 (ja) 1992-01-31 2001-07-30 キヤノン株式会社 半導体デバイスの製造方法及びそれを用いた投影露光装置
US5256505A (en) 1992-08-21 1993-10-26 Microunity Systems Engineering Lithographical mask for controlling the dimensions of resist patterns
JP3129007B2 (ja) * 1992-12-11 2001-01-29 株式会社日立製作所 ホトマスク及び半導体装置の製造方法
JPH07134395A (ja) * 1993-04-22 1995-05-23 Samsung Electron Co Ltd マスクパターン及びこれを使用した微細パターンの形成方法
JPH0764274A (ja) * 1993-08-30 1995-03-10 Sony Corp 位相シフトマスク及びその製造方法
JP3334339B2 (ja) 1994-06-23 2002-10-15 富士通株式会社 半導体装置の配線レイアウト方法及び製造方法
KR960005756A (ko) * 1994-07-28 1996-02-23 김주용 반도체 소자 제조용 포토 마스크 제작 방법
JP3249317B2 (ja) 1994-12-12 2002-01-21 富士通株式会社 パターン作成方法
KR0172561B1 (ko) * 1995-06-23 1999-03-30 김주용 노강 마스크의 근접 효과 억제방법
JPH0915833A (ja) * 1995-06-30 1997-01-17 Sony Corp 露光用マスク作製装置における走査用データ作成装置及び走査用データの作成方法
JP2917879B2 (ja) * 1995-10-31 1999-07-12 日本電気株式会社 フォトマスク及びその製造方法
JPH09180978A (ja) * 1995-12-27 1997-07-11 Nikon Corp 近接効果補正方法
US5705301A (en) * 1996-02-27 1998-01-06 Lsi Logic Corporation Performing optical proximity correction with the aid of design rule checkers
JP2998661B2 (ja) 1996-11-11 2000-01-11 日本電気株式会社 フォトマスク及び半導体装置のパターン形成方法
US5900340A (en) * 1997-03-03 1999-05-04 Motorola, Inc. One dimensional lithographic proximity correction using DRC shape functions

Also Published As

Publication number Publication date
JPH1195406A (ja) 1999-04-09
CN1211813A (zh) 1999-03-24
US6197452B1 (en) 2001-03-06
EP0903635A2 (en) 1999-03-24
KR19990029853A (ko) 1999-04-26
KR100309301B1 (ko) 2001-11-15
EP0903635A3 (en) 2000-04-05

Similar Documents

Publication Publication Date Title
JP3085259B2 (ja) 露光パターン及びその発生方法
JP4282051B2 (ja) 半導体集積回路製造用マスクパターンデータ生成方法およびその検証方法
JP5650878B2 (ja) ダミーパターンの設計方法、露光マスク、半導体装置、半導体装置の製造方法およびダミーパターンの設計プログラム
US7818709B2 (en) Circuit-pattern-data correction method and semiconductor-device manufacturing method
US6536015B2 (en) Apparatus and method of correcting layout pattern data, method of manufacturing semiconductor devices and recording medium
US6081272A (en) Merging dummy structure representations for improved distribution of artifacts in a semiconductor layer
JP2009076677A (ja) 半導体装置の製造方法及びフォトマスクの設計方法
JP4481731B2 (ja) 自動設計方法及び半導体集積回路
CN100592494C (zh) 修正接触孔金属覆盖层布图设计的方法
JPH05120373A (ja) 設計検証装置
JP2010026420A (ja) パターン作成方法
GB2344436A (en) Method of manufacture of a semiconductor device
US20020026624A1 (en) Correction of layout pattern data during semiconductor patterning process
CN101004550A (zh) 光学邻近校正法、光学邻近校正光掩模及导线结构
TWI682480B (zh) 印刷電路板佈線系統
JP4383752B2 (ja) マスクパタン生成方法およびマスクパタン生成装置
JP2757647B2 (ja) メッキ膜厚均一化方式
JP4663857B2 (ja) レイアウトパターンデータ補正方法及び半導体デバイスの製造方法
JPH06124322A (ja) 等長指定ネットの配線方法
CN112086422B (zh) 扇出型电路的线路结构及其制造方法
JP2002099075A (ja) Ｅｂマスクの設計方法及び装置
JP2927319B2 (ja) 配線情報加工方式
JP2004063855A (ja) 半導体装置およびその製造方法
JP3057767B2 (ja) 半導体集積回路装置の製造方法
JPH0341975B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees