KR100546119B1 - 어레이 콘텍의 일정성과 정렬 정확성을 향상시킬 수 있는ｅｄｇｅ ｃｏｒｒｅｃｔｉｏｎ 방법 - Google Patents

어레이 콘텍의 일정성과 정렬 정확성을 향상시킬 수 있는ｅｄｇｅ ｃｏｒｒｅｃｔｉｏｎ 방법 Download PDF

Info

Publication number
KR100546119B1
KR100546119B1 KR1020030074172A KR20030074172A KR100546119B1 KR 100546119 B1 KR100546119 B1 KR 100546119B1 KR 1020030074172 A KR1020030074172 A KR 1020030074172A KR 20030074172 A KR20030074172 A KR 20030074172A KR 100546119 B1 KR100546119 B1 KR 100546119B1
Authority
KR
South Korea
Prior art keywords
pattern
edge
mask
uniformity
contact
Prior art date
Application number
KR1020030074172A
Other languages
English (en)
Other versions
KR20050038866A (ko
Inventor
우성수
오세영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030074172A priority Critical patent/KR100546119B1/ko
Priority to US10/879,571 priority patent/US20050089766A1/en
Publication of KR20050038866A publication Critical patent/KR20050038866A/ko
Application granted granted Critical
Publication of KR100546119B1 publication Critical patent/KR100546119B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Abstract

본원 발명은 반도체 제조 공정 중 포토리소그래피(photolithography) 공정에 사용되는 mask 패턴의 패턴 보정(pattern correction)에 관한 기술로서, array contact layer pattern의 레이아웃을 설계하는 과정에서 edge pattern의 바깥쪽에 보조 pattern을 추가적으로 삽입함으로써, 노광 과정 후에도 edge contact 및 인접하는 contact의 경우에 size의 일정성(uniformity)를 유지할 수 있고, edge contact의 shift를 방지할 수 있으며, 나아가 mask 제작상에서 발생할 수 있는 error에 의한 edge contact size error를 최소화시킬 수 있는 효과를 달성할 수 있다.

Description

어레이 콘텍의 일정성과 정렬 정확성을 향상시킬 수 있는 ｅｄｇｅ ｃｏｒｒｅｃｔｉｏｎ 방법{An edge correction method of developing uniformity and alignment accuracy in array contact layer}
도 1은 종래의 pattern correction을 수행하지 않은 예를 설명하는 도면.
도 2는 종래의 pattern correction 방법을 설명한 도면.
도 3은 본원 발명에 따른 pattern correction 방법을 설명하기 위한 도면.
본원 발명은 반도체 제조 공정 중 포토리소그래피(photolithography) 공정에 사용되는 마스크(mask)를 제작하는 과정에서 마스크 패턴(mask pattern)을 보정하는 기술로서, 레이어 패턴(layer pattern)의 레이아웃 도안(layout drawing)과정에서 edge pattern의 바깥쪽에 보조 pattern을 추가적으로 삽입함으로써, 제작된 마스크를 사용한 노광 과정을 거친 후의 edge contact과 인접한 contact의 경우에도 size의 일정성(uniformity)를 유지할 수 있고, edge contact의 shift를 방지할 수 있으며, 나아가 mask 제작상에서 발생할 수 있는 error에 의한 edge contact size error를 최소화시킬 수 있는 효과를 달성할 수 있다.
도 1a 및 1b는 패턴 보정(pattern correction) 방법을 전혀 사용하지 않은채, mask pattern의 layout을 설계하고 이를 사용하여 mask를 제작하는 예를 도시하고 있다.
도 1a은 마스크를 제작하기 위하여 마스크 패턴의 레이아웃을 drawing한 예를 보여주고 있고, 도 1b는 도 1a에 도시된 마스크 패턴의 레이아웃에 의해 제작된 mask를 사용하여 실제로 노광 과정을 수행한 예를 도시하고 있다.
도 1b의 edge contact을 보면 다른 array contact에 비하여 그 사이즈가 축소되어 있음을 볼 수 있다. 도 1a에 도시된 바와 같이, 처음에는 모든 array contact에 대하여 동일한 사이즈와 형태로 drawing이 되긴 했지만, 최종적으로는 edge contact의 경우에는 그 사이즈가 축소되거나, 경우에 따라서는 아예 오픈이 되지 않는 경우도 발생한다. 또한, edge contact에서 인접한 array contact의 경우에도 거리에 따라서 조금씩 사이즈가 축소되는 경향을 보이게 된다.
이러한 현상을 보정하기 위하여, 종래에 사용하던 방식이 도 2a 및 도 2b에 도시되어 있다.
종래의 방식은 도 2a에 도시된 바와 같이, 마스크 패턴의 레이아웃을 drawing할 때 부터, edge contact의 사이즈 축소 현상을 고려하여, 처음부터 조금 큰 사이즈로 설계하는 방식을 사용하고 있다. 그러나, 이러한 종래의 방식에 따르면, 도 2b에 나타나는 것과 같이 edge contact의 사이즈가 다른 array contact과 다르게 될 가능성도 있고, 특히 마스크 제작상 "mean to target error", "transmisttance error", "phase error" 등이 심각하게 발생할 경우에는 edge pattern의 위치나 사이즈가 설계자가 예상할 수 없을 정도로 달라질 수 있다.
상술한 종래 기술의 문제점에 착안하여, 본원 발명은 마스크 패턴을 drawing할 때, edge pattern의 외곽에 보조 pattern을 추가적으로 부가함으로써, 단순한 레이아웃 구조로서 원하는 contact pattern을 구현할 수 있고, 또한 패턴의 일정성 및 정렬의 정확성을 달성할 수 있도록 하는 것을 목적으로 한다.
상기 기술적 과제에 따른 본원 발명은 반도체 노광 과정에 사용되는 마스크의 패턴을 보정하는 방법에 있어서, 마스크 패턴의 레이아웃을 설계하는 과정에서, 엣지 패턴의 외곽에 부가적인 보조 패턴을 추가적으로 더 삽입하는 것을 특징으로 한다.
또한, 본원 발명은 패턴 보정(pattern correction)의 목적에 따라서 2개 이상의 보조 패턴를 사용할 수도 있다.
이하, 본원 발명의 실시예를 도면을 참고하여 설명하기로 한다.
도 3a는 에레이 콘텍 레이어 패턴(array contact layer pattern) 형태의 마스크 패턴의 레이아웃(layout)을 도시하고 있다.
도 3a를 참조하면, 다수개의 직사각형 형태의 array pattern이 정렬되어 있음을 알 수 있다.
이들 패턴중에서 array pattern의 edge 부근에 있는 edge pattern에 의해 노광되는 edge contact에 대하여, 종래 기술의 문제점이 발생하고 있었다. 이러한 점에 착안하여, 본원 발명은 edge pattern의 외곽에 보조 pattern을 추가시키는 구성을 취하고 있다.
즉, 마스크 패턴의 layout을 drawing하는 과정에서, array pattern과는 별도의 보조 pattern을 추가시켜 설계를 하고, 이를 근거로 하여 마스크를 만들어 낸다.
이렇게 만들어 낸 마스크를 가지고, 노광 공정에 필요한 조건하에서 노광 과정을 수행하게 된다. 도 3a에 도시된 마스크 패턴을 가지고 노광과정을 통해 얻어낸 패턴이 도 3b에 도시되어 있다. 도 3b를 참조하면, 다수개의 정렬된 array contact들 중에서 edge 부근의 edge contact의 형태가 나머지 array contact과 그 형태나 사이즈가 거의 동일함을 확인할 수 있다.
또한, 실시예에 따라서는 두개 이상의 보조 패턴을 마스크 패턴의 레이아웃의 drawing 과정에서 적절한 위치에 삽입할 수 있다.
상술한 바와 같이, 레이어 패턴(layer pattern)의 레이아웃 도안(layout drawing)과정에서 edge pattern의 바깥쪽에 보조 pattern을 추가적으로 삽입함으로써, 최종적으로 마스크를 제작한 후에 edge pattern 및 그와 인접한 array contact의 경우에도 size의 일정성(uniformity)를 유지할 수 있고, edge contact의 shift 현상을 방지할 수 있으며, 나아가 mask 제작상에서 발생할 수 있는 error에 의한 edge contact size error를 최소화시킬 수 있는 효과가 있다.

Claims (2)

  1. 반도체 노광 과정에 사용되는 마스크의 패턴을 보정하는 방법에 있어서,
    마스크 패턴의 레이아웃을 설계하는 과정에서, 엣지 패턴의 외곽에 부가적인 보조 패턴을 추가적으로 더 삽입하는 것을 특징으로 하는 마스크 패턴 보정 방법.
  2. 제 1 항에 있어서,
    상기 보조 패턴은 2개 이상인 것을 특징으로 하는 마스크 패턴 보정 방법.
KR1020030074172A 2003-10-23 2003-10-23 어레이 콘텍의 일정성과 정렬 정확성을 향상시킬 수 있는ｅｄｇｅ ｃｏｒｒｅｃｔｉｏｎ 방법 KR100546119B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030074172A KR100546119B1 (ko) 2003-10-23 2003-10-23 어레이 콘텍의 일정성과 정렬 정확성을 향상시킬 수 있는ｅｄｇｅ ｃｏｒｒｅｃｔｉｏｎ 방법
US10/879,571 US20050089766A1 (en) 2003-10-23 2004-06-29 Method for improving uniformity and alignment accuracy of contact hole array pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030074172A KR100546119B1 (ko) 2003-10-23 2003-10-23 어레이 콘텍의 일정성과 정렬 정확성을 향상시킬 수 있는ｅｄｇｅ ｃｏｒｒｅｃｔｉｏｎ 방법

Publications (2)

Publication Number Publication Date
KR20050038866A KR20050038866A (ko) 2005-04-29
KR100546119B1 true KR100546119B1 (ko) 2006-01-24

Family

ID=34511028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030074172A KR100546119B1 (ko) 2003-10-23 2003-10-23 어레이 콘텍의 일정성과 정렬 정확성을 향상시킬 수 있는ｅｄｇｅ ｃｏｒｒｅｃｔｉｏｎ 방법

Country Status (2)

Country Link
US (1) US20050089766A1 (ko)
KR (1) KR100546119B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100529620B1 (ko) * 2003-12-27 2005-11-17 동부아남반도체 주식회사 반도체 소자의 마스크 및 그 패턴 형성 방법
CN103915378B (zh) * 2014-04-08 2017-03-29 上海华力微电子有限公司 一种改进接触孔线宽均一性的刻蚀方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3085259B2 (ja) * 1997-09-17 2000-09-04 日本電気株式会社 露光パターン及びその発生方法
US6022644A (en) * 1998-03-18 2000-02-08 Taiwan Semiconductor Manufacturing Co., Ltd. Mask containing subresolution line to minimize proximity effect of contact hole
JP2000112114A (ja) * 1998-10-08 2000-04-21 Hitachi Ltd 半導体装置及び半導体装置の製造方法
KR100564171B1 (ko) * 2000-11-14 2006-03-27 인피네온 테크놀로지스 아게 포토리소그래피 마스크 및 프로젝션 장치에서의 웨이퍼노출 방법
AU2002253574A1 (en) * 2001-04-24 2002-11-11 Canon Kabushiki Kaisha Exposure method and apparatus
US6569584B1 (en) * 2001-06-29 2003-05-27 Xilinx, Inc. Methods and structures for protecting reticles from electrostatic damage
US7233887B2 (en) * 2002-01-18 2007-06-19 Smith Bruce W Method of photomask correction and its optimization using localized frequency analysis
TWI315027B (en) * 2002-04-23 2009-09-21 Canon Kabushiki Kaish Mask designing method, and exposure method for illuminatiing a mask and exposing an object

Also Published As

Publication number Publication date
US20050089766A1 (en) 2005-04-28
KR20050038866A (ko) 2005-04-29

Similar Documents

Publication Publication Date Title
US7788626B2 (en) Pattern data correction method, pattern checking method, pattern check program, photo mask producing method, and semiconductor device manufacturing method
KR100712996B1 (ko) 패턴더미를 갖는 반도체소자 및 패턴더미를 이용한반도체소자의 제조방법
US20120220133A1 (en) Integrated Circuit Having Interleaved Gridded Features, Mask Set, and Method for Printing
US8791507B2 (en) Semiconductor device
US8383300B2 (en) Exposure mask with double patterning technology and method for fabricating semiconductor device using the same
US8176443B2 (en) Layout of printable assist features to aid transistor control
US7820345B2 (en) Exposure mask and a method of making a semiconductor device using the mask
KR100546119B1 (ko) 어레이 콘텍의 일정성과 정렬 정확성을 향상시킬 수 있는ｅｄｇｅ ｃｏｒｒｅｃｔｉｏｎ 방법
CN107785242B (zh) 三重图形化的方法
CN112764308B (zh) 提高opc修正精度的方法
US7026078B2 (en) Method of manufacturing photomask
JP2004012722A (ja) フォトマスク及びパターン作製方法及び半導体装置
JP2007123342A (ja) 半導体装置の製造方法。
CN109390217B (zh) 光掩膜及半导体装置的形成方法
KR100955168B1 (ko) 노광마스크 및 이를 이용한 반도체소자의 형성방법
KR20060086611A (ko) 반도체 소자의 미세 패턴 형성 방법
US7687206B2 (en) Mask pattern and method for forming the same
KR20090072669A (ko) 반도체소자의 콘택홀 형성방법
US20060257795A1 (en) Method for forming composite pattern including different types of patterns
KR100682214B1 (ko) 미세 패턴 형성 방법
KR100850114B1 (ko) 반도체 소자의 접속 홀 보정 방법
CN115509083A (zh) 对准标记的形成方法、掩膜版以及半导体结构
KR100529623B1 (ko) 반도체 소자의 마스크 패턴 형성 방법
KR100896860B1 (ko) 단차 영역의 패턴 균일도 향상을 위한 광학 근접 보상 방법
KR20080000443A (ko) 슬릿형 콘택을 갖는 포토 마스크 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee