CN115509083A - 对准标记的形成方法、掩膜版以及半导体结构 - Google Patents

Abstract

该发明公开了一种对准标记的形成方法、掩膜版以及半导体结构，所述掩膜版包括至少一对准掩膜图案，所述对准掩膜图案包括多个第一对准图案和多个第二对准图案，多个所述第一对准图案和多个所述第二对准图案沿第一方向间隔交替分布，每个所述第一对准图案具有呈周期性排布的多个第一标记图案。根据本发明实施例的用于半导体自对准光刻工艺的掩膜版，使得形成的对准标记能够避免形成较强的反射光而干扰对准信号，对准信号强且对准精度高。

Description

对准标记的形成方法、掩膜版以及半导体结构

技术领域

本发明涉及半导体技术领域，具体涉及一种用于半导体自对准光刻工艺的掩膜版、半导体对准标记的形成方法和半导体结构。

背景技术

现有技术的半导体结构，尤其是在SADP工艺形成的膜层结构，对准标记形成在晶圆上，对准标记信号差，影响对准效果，使得套刻精度控制不易，导致套刻对准不精确。

发明内容

本发明的目的在于提供一种用于半导体自对准光刻工艺的掩膜版，所述掩膜版形成的对准标记能够避免形成较强的反射光而干扰对准信号，对准信号强且对准精度高。

根据本发明实施例的用于半导体自对准光刻工艺的掩膜版，包括至少一对准掩膜图案，所述对准掩膜图案包括多个第一对准图案和多个第二对准图案，多个所述第一对准图案和多个所述第二对准图案沿第一方向间隔交替分布，每个所述第一对准图案具有呈周期性排布的多个第一标记图案。

根据本发明的一些实施例，所述第二对准图案具有多个第二标记图案，所述第一对准图案的图形密度与所述第二对准图案的图形密度不同。

根据本发明的一些实施例，用于半导体自对准光刻工艺的掩膜版还包括器件区掩膜图案，所述第二标记图案的图形宽度以及相邻所述第二标记图案之间的间距与所述器件区掩膜图案的图形宽度和以及相邻所述器件区掩膜图案的间距相同。

根据本发明的一些实施例，所述第二标记图案与所述器件区掩膜图案的所述器件区图形延伸方向相同。

根据本发明的一些实施例，所述第一对准图案的图形密度大于所述第二对准图案的图形密度。

根据本发明的一些实施例，所述第二标记图案的图形宽度为所述第一标记图案的图形宽度和相邻所述第一标记图案的间距之和的两倍，相邻所述第二标记图案的间距为所述第一标记图案的图形宽度和相邻所述第一标记图案的间距之和。

根据本发明的一些实施例，所述第二标记图案沿所述第二对准图案的延伸方向均匀间隔开设置。

根据本发明的一些实施例，所述对准掩膜图案为一对，一对所述对准掩膜图案形成为轴对称图形。

本发明还提出了一种半导体对准标记的形成方法。

根据本发明实施例的半导体对准标记的形成方法包括：形成一半导体衬底，所述半导体衬底表面形成有氧化物层；于所述氧化物层表面依次形成掩膜层和光刻胶层；以上述实施例的用于半导体自对准光刻工艺的掩膜版为掩膜对所述光刻胶层进行曝光显影以形成光阻图案；

于所述光阻图案和所述掩膜层的表面形成第一膜层；去除位于所述光阻图案顶部的部分所述第一膜层，保留位于所述光阻图案表面的所述第一膜层以形成第一图案；去除所述光阻图案；以所述第一图案为掩膜刻蚀所述掩膜层；并继续向下刻蚀所述氧化层至暴露所述半导体衬底以形成第二图案；于所述半导体衬底表面形成金属层，所述金属层填充所述第二图案以形成对准标记。

本发明还提出了一种半导体结构。

根据本发明实施例的半导体结构包括半导体衬底和形成于所述半导体衬底表面的对准标记，所述对准标记由上述实施例的半导体对准标记的形成方法制备形成，所述对准标记包括：多个沿第一方向间隔开设置的第一对准图形，所述第一对准图形形成为长条形，每个所述第一对准图形包括多个第一图形，所述第一图形形成为沿第二方向延伸的中空的长方形；多个沿第一方向间隔开设置的第二对准图形，所述第二对准图形形成为长条形，每个所述第二准图形包括多个第二图形，所述第二图形形成为沿第二方向延伸的中空的长方形框，多个所述第一对准图形和多个所述第二对准图形间隔交替分布；金属层，所述金属层形成于所述半导体衬底表面且填充所述第一对准图形和所述第二对准图形。

由此根据本发明实施例的用于半导体自对准光刻工艺的掩膜版、对准标记的形成方法以及半导体结构，所述掩膜版的对准掩膜图案包括具有多个第一标记图案的第一对准图案和具有多个第二标记图案的第二对准图案，因此在形成的对准标记能够防止形成大块连续的金属区域，以减少大片金属造成的反射光，减少信号干扰，也能够增加图形密度，提高对准信号，而且第一对准图案和第二对准图案的图形密度不同，能够形成两种不同密度的对准标记图形，以能够形成明显地对比度，从而能够减小化学机械研磨对对准标记的影响，进一步提高对准精确度。

附图说明

图1为本发明实施例的用于半导体自对准光刻工艺的掩膜版的结构示意图；

图2-图6为根据本发明实施例的半导体对准标记的形成方法的各步骤的剖视图；

图7为根据本发明实施例的半导体结构的对准标记的结构示意图。

附图标记：

100：对准掩膜图案；

11：第一对准图案，12：第二对准图案；

21：第一标记图案，22：第二标记图案；

3：氧化层；

4：掩膜层，41：硬掩模层，42：硬碳层，43：底部抗反射层，44：光阻图案；

5：第一膜层，51：第一图案；

61：第二图案，62：金属层；

7：对准标记，71：第一对准图形，72：第二对准图形，73：第一图形， 74：第二图形。

具体实施方式

以下结合附图和具体实施方式对本发明提出的一种半导体结构作进一步详细说明。

相关技术的半导体结构，尤其是SADP(自对准双重成像)工艺中，对准标记的对准信号差，不利于化学机械研磨，使得对准标记结构的对称性受到影响，增加了半导体结构制备过程中的套刻对准的控制难度。

经发明人研究发现，相关技术的对准标记由金属层和形成在金属层之间的氧化层形成，由于金属层占据面积大且比较集中，而氧化层占据面积小，导致整个对准标记呈现出大片金属反光的现象，在光刻对准中造成很强的反射光，从而容易对对准信号造成干扰，而且对准标记的金属层一般形成为面积大的连续块状结构，使得包括多个金属层的对准标记的图形密度小，也导致对准信号差。

具体地如图3-图6所示为采用自对准成像形成对准标记的各步骤的结构示意图，主要包括以下步骤：

提供一半导体衬底，在半导体衬底表面形成氧化层3，例如氧化硅层，在氧化物层3的表面依次形成掩膜层4和光刻胶层44，以自对准双重成像光刻工艺的自对准标记的掩膜版对光刻胶层进行曝光显影等以形成光阻图案44，光阻图案44与掩膜版的图形图案相同，相关技术中的对准标记的掩膜版图案包括多个间隔设置的连续条状图案。

如图3所示，在掩膜层4的表面和光阻图案44的表面形成第一膜层5，第一膜层5覆盖光阻图案44的上表面和侧壁以及暴露的掩膜层4的表面，如图4 所示，去除位于光阻图案44上表面的第一膜层5以及位于掩膜层4表面的第一膜层5，仅保留位于光阻图案44侧壁的第一膜层5，并去除光阻图案44以形成第一图案51；如图5所示，以第一图案51为掩膜对掩膜层4进行刻蚀以形成掩膜图案，其中掩膜层可以形成为复合层，例如如图2-图5所示，掩膜层4从下至上依次可以包括硬掩模层41、硬碳层42和底部抗反射涂层43，在对掩膜层4进行刻蚀时可依次对硬掩模层41、硬碳层42和底部抗反射涂层43 进行刻蚀，并继续向下刻蚀氧化层3至暴露半导体衬底，以形成第二图案61，这样第二图案61的图形图案与第一图案51的图形图案相同，参见附图4可知，第一图案51由位于光阻图案44侧壁的第一膜层5形成，而光阻图案44为连续的条形图案，则第一图案51形成多条细长的条形形状，即如图6所示的第二图案61形成为多条细长的条形形状。

如图6所示，于半导体衬底表面形成金属层62，金属层62填充第二图案 61，金属层62和第二图案61共同形成对准标7，这样相关技术中对准标记的金属层62在第二图案61之间形成连续的大片金属，导致金属区域占据面积较大且分布较为密集，容易造成很强的反射光，从而会干扰对准标记的对准信号，使得套刻精度低，影响半导体结构的对准光刻。

本发明提出了一种用于半导体自对准光刻工艺的掩膜版，下面参见附图描述根据本发明实施例的用于半导体自对准光刻工艺的掩膜版。

根据本发明实施例的用于半导体自对准光刻工艺的掩膜版包括至少一对准掩膜图案100，用于半导体自对准光刻工艺的掩膜版100用于半导体制备过程中的对准标记的自对准双重成像的光刻工艺中，在半导体结构的制备过程中需要经过多次沉积以及刻蚀等步骤，通过形成对准标记7从而能够实现半导体结构制备过程中各膜层的精确对准，对准标记形成在切割道区，能够避免占用形成器件区的面积，也避免影响器件区的形成，本发明实施例的用于半导体自对准光刻工艺的掩膜版用于形成对准标记。

如图1所示，对准掩膜图案100包括多个第一对准图案11和多个第二对准图案12，多个第一对准图案11和多个第二对准图案12沿第一方向间隔交替分布，也就是说第一对准图案11和第二对准图案12在第一方向上交替堆叠设置，第一对准图案11的数量和第二对准图案12的数量可根据实际需要设置，对此本发明不作限定。

每个第一对准图案11具有呈周期性排布的多个第一标记图案21，第二对准图案12具有多个第二标记图案22，也就是说，第一对准图案11可形成为由多个第一标记图案21以及相邻第一标记图案21之间的间隔区域组合成的图形，第二对准图案12可形成为由多个第二标记图案22以及相邻第二标记图案22 之间的间隔区域组成的图形，这样第一对准图案11可切割分为多个间隔开设置的第一标记图案21，在形成对准标记时，例如如图2所示的光阻图案44时，可将连续的长条形光阻图案44分割为多个第一标记图案21，在如图4所示的步骤，第一图案51形成在光阻图案44的侧壁，则第一图案51可形成为多个包裹光阻图案44的封闭的图形图案，增加了第一图案51的面积，这样在后续对氧化层3刻蚀时，也增加了对准标记7中的氧化层的面积，进一步地，在填充金属层62时，也降低的金属层62的占据面积，而且金属层62填充氧化3 层，也可将大片金属区域切割为多个细小的金属区域，从而能够减小大片金属造成的反射光，进而避免对光刻对准信号造成干扰，也有利于制备过程中的化学机械研磨，提高对准效果。

在本发明的一些实施例中，第二对准图案12可以包括多个第二标记图案 22，多个第二标记图案22可沿第二对准图案12的延伸方向成周期性均匀分布，或者第二标记图案22可沿第二对准图案12呈不均匀分布，这样通过第二对准图案12在对准标记7形成的过程中，也可将大片金属区域切割形成小的金属区域，以进一步地减小金属区域的占据面积，减小反光，提高对准信号强度。

其中，第一对准图案11的图形密度与第二对准图案12的图形密度不同，这样在后续形成对准标记7的步骤中，对准标记7可以包括至少两种图形密度不同的对准图形，例如如图7所示，对准标记7可以包括第一对准图形71和第二对准图形72，且对准标记7的两种对准图形的图形密度不同且能够形成对比，第一对准图案11和第二对准图案12的图形密度能够形成对比，第一对准图案11和第二对准图案12能够具有明显地对比度，使得对准标记7的两种对准图形具有明显地对比度，也能够进一步地减小半导体结构制备过程中化学机械研磨对对准标记7的影响以及提高对准精确度。

由此根据本发明实施例的用于半导体自对准光刻工艺的掩膜版，对准掩膜图案100包括具有多个第一标记图案21的第一对准图案11和具有多个第二标记图案22的第二对准图案12，在采用本发明用于半导体自对准光刻工艺的掩膜版形成对准标记时，能够防止形成大块连续的金属区域，以减少大片金属造成的反射光，减少信号干扰，也能够增加图形密度，提高对准信号，而且第一对准图案11和第二对准图案12的图形密度不同，能够形成明显地对比度，从而能够减小化学机械研磨对对准标记的影响，进一步提高对准精确度。

在本发明的一些实施例中，第一对准图案11和第二对准图案12均形成为沿垂直第一方向延伸的长条状，第一标记图案21和第二标记图案22均形成为沿第二方向延伸的长条状，第二方向与垂直第一方向的方向相交。也就是说，第一标记图案21沿第二方向延伸，第二标记图案22沿第二方向延伸，第一标记图案21的延伸方向与第一对准图案11的延伸方向不同且形成有一定夹角，第二标记图案22的延伸方向与第二对准图案12的延伸方向不同且形成一定夹角，多个第一标记图案21沿第一对准方向的延伸方向间隔开设置，多个第二标记图案22沿第二对准图案12的延伸方向间隔开设置，这样第一标记图案21 和第二标记图案22可形成为长度较短的长条状图形，从而有利于第一标记图案21和第二标记图案22的形成，而且在形成对准标记时也可将连续面积较大的金属区域分为多个小的金属区域。

可选地，多个第一标记图案21可沿第一对准图案11的延伸方向均匀间隔设置，并填充第一对准图案11，多个第二标记图案22可沿第二对准图案12 的延伸方向均匀间隔开设置，并填充第二标记图案22，具体地，例如第一对准图案11形成为沿垂直第一方向的大体长条形，第一标记图案21可形成为填充长条形的第一对准图案11的填充单元，第二标记图案22形成为填充第二对准图案12的填充单元。

进一步地，多个第一对准图案11的长度可相同也可不同，多个第二对准图案12的长度可相同也可不同，第一对准图案11和第二对准图案12的长度以及形状可根据实际对准掩膜图案100形状进行设置，在如图1所示的示例中，对准掩膜图案100为一对，一对对准掩膜图案100形成为轴对称图形，具体地，在两个对准掩膜图案100的俯视平面上，两个对准掩膜图案100的整体外轮廓均形成为长方形，两个对准掩膜图案100关于相邻的短边呈轴对称，每个对准掩膜图案100中第一对准图案11和第二对准图案12填充所述长方形。

可以理解的是，第一标记图案21和第二标记图案22的形状可以为多种，间隔距离也可以为多种，可以是均匀分布也可以是不均匀分布，只需要满足相应分割及增添功能即可。例如第一标记图案21和第二标记图案22也可以形成为S形。

在本发明的一些实施例中，所述用于半导体自对准光刻工艺的掩膜版还可以包括器件区掩膜图案，所述器件区掩膜图案用于在半导体衬底表面形成器件功能结构，器件区掩膜图案形成有多个器件区图形，器件区图形可形成为长条形图案，每个长条图案可对应形成一个功能结构，第二标记图案22的图形宽度以及相邻第二标记图案22之间的间距与器件区掩膜图案的图形宽度和以及相邻器件区图形的间距相同，这样，在沉积形成器件区和对准标记时，第二标记图案22和器件区图形的图形宽度和间距相同，从而有利于第二标记图案22 的形成。

进一步地，第二标记图案22与器件区掩膜图案的器件区图形延伸方向相同，具体地，第一标记图案21形成为长条状，第二标记图案22形成为长条状，器件区图形形成为长条状，第一标记图案21和第二标记图案22的延伸方向相同且与器件区图形的延伸方向相同，从而有利于第一标记图案21和第二标记图案22的形成。

在本发明的一些实施例中，第一对准图案11的图形密度大于第二对准图案12的图形密度，可选地，第一对准图案11的图形密度是第二对准图案12 的图形密度的1-5倍，从而能够增加形成金属层的图案的密度以提高对准掩膜图案100信号和对准效果，同时使得第一对准图案11和第二对准图案12的图形密度形成明显对比，也使得第一对准图案11和第二对准图案12的标记对比度更强，也能够减少化学机械研磨过程中对对准掩膜图案100对称性的影响，以提高对准精度和效果。

在本发明的一些具体示例中，第二标记图案22的图形宽度为第一标记图案21的图形宽度和相邻第一标记图案21的间距之和的两倍，相邻第二标记图案22的间距为第一标记图案21的图形宽度和相邻第一标记图案21的间距之和，具体地，第一标记图案21和第二标记图案22均形成为长条状图案，第一标记图案21的图形宽度为a，相邻第一标记图案21的间距为b，则第二标记图案22的宽度为2(a+b)，相邻第二标记图案22的图形宽度为a+b，从而使得形成的对准标记的对准效果和对准性能更好。

本发明还提出了一种半导体对准标记的形成方法。

如图2-图6所示，根据本发明实施例的半导体对准标记的形成方法可以包括：形成一半导体衬底，所述半导体衬底表面形成有氧化物层3；于所述氧化物层3表面依次形成掩膜层4和光刻胶层；以上述实施例的用于半导体自对准光刻工艺的掩膜版为掩膜对所述光刻胶层进行曝光显影以形成光阻图案44；于所述光阻图案44和所述掩膜层4的表面形成第一膜层5；去除位于所述光阻图案44顶部的部分所述第一膜层5，保留位于所述光阻图案44表面的所述第一膜层5以形成第一图案51；去除所述光阻图案44；以所述第一图案51为掩膜刻蚀所述掩膜层4；并继续向下刻蚀所述氧化层3至暴露所述半导体衬底以形成第二图案61；于所述半导体衬底表面形成金属层62，所述金属层62填充所述第二图案61以形成对准标记7。

根据本发明实施例的半导体对准标记的形成方法，通过采用上述实施例的用于半导体自对准光刻工艺的掩膜版，使得形成的对准标记7能够避免形成连续大片金属区域，以能够提高对准标记7的对准信号，提高对准标记7的套刻精度。

本发明还提出了一种半导体结构，所述半导体结构包括半导体衬底和形成于所述半导体衬底表面的对准标记7，所述对准标记7由上述实施例的所述的半导体对准标记的形成方法制备形成，所述对准标记7形成于半导体结构的切割道区。

如图7所示，所述对准标记7可以包括多个沿第一方向间隔开设置的第一对准图形71、多个沿第一方向间隔开设置的第二对准图形72和金属层62。

所述第一对准图形71形成为长条形，每个所述第一对准图形71包括多个第一图形73，所述第一图形73形成为沿第二方向延伸的中空的长方形；所述第二对准图形72形成为长条形，每个所述第二准图形72包括多个第二图形74，所述第二图形74形成为沿第二方向延伸的中空的长方形，多个所述第一对准图形71和多个所述第二对准图形72间隔交替分布；所述金属层62形成于所述半导体衬底表面且填充所述第一对准图形71和所述第二对准图形72。

根据本发明实施例的半导体结构，金属层62占据面积减小且不会想成连续大面积区域，从而能够减小金属反光，提高对准信号，进而提高半导体结构的对准套刻精度。

在本发明的一些实施例中，所述第一图形73的图形密度大于所述第二图形74的图形密度。所述第一图形73的图形宽度小于所述第二图形74的图形宽度，从而使得第一对准图形71和第二对准图形72能够具有对比度，以进一步地提高对准信号强度。

以上仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (12)

1.一种用于半导体自对准光刻工艺的掩膜版，其特征在于，包括至少一对准掩膜图案，所述对准掩膜图案包括多个第一对准图案和多个第二对准图案，多个所述第一对准图案和多个所述第二对准图案沿第一方向间隔交替分布，每个所述第一对准图案具有呈周期性排布的多个第一标记图案。

2.根据权利要求1所述的用于半导体自对准光刻工艺的掩膜版，其特征在于，所述第二对准图案具有多个第二标记图案，所述第一对准图案的图形密度与所述第二对准图案的图形密度不同。

3.根据权利要求2所述的用于半导体自对准光刻工艺的掩膜版，其特征在于，所述第一对准图案和所述第二对准图案均形成为沿垂直所述第一方向延伸的长条形，所述第一标记图案和所述第二标记图案均形成为沿第二方向延伸的长条状，所述第二方向与所述第一方向相交。

4.根据权利要求2所述的用于半导体自对准光刻工艺的掩膜版，其特征在于，还包括器件区掩膜图案，所述第二标记图案的图形宽度以及相邻所述第二标记图案之间的间距与所述器件区掩膜图案的图形宽度和以及相邻所述器件区掩膜图案的间距相同。

5.根据权利要求4所述的用于半导体自对准光刻工艺的掩膜版，其特征在于，所述第二标记图案与所述器件区掩膜图案的所述器件区图形延伸方向相同。

6.根据权利要求2所述的用于半导体自对准光刻工艺的掩膜版，其特征在于，所述第一对准图案的图形密度大于所述第二对准图案的图形密度。

7.根据权利要求6所述的用于半导体自对准光刻工艺的掩膜版，其特征在于，所述第二标记图案的图形宽度为所述第一标记图案的图形宽度和相邻所述第一标记图案的间距之和的两倍，相邻所述第二标记图案的间距为所述第一标记图案的图形宽度和相邻所述第一标记图案的间距之和。

8.根据权利要求1所述的用于半导体自对准光刻工艺的掩膜版，其特征在于，所述第二标记图案沿所述第二对准图案的延伸方向均匀间隔开设置。

9.根据权利要求1所述的用于半导体自对准光刻工艺的掩膜版，其特征在于，所述对准掩膜图案为一对，一对所述对准掩膜图案形成为轴对称图形。

10.一种半导体对准标记的形成方法，其特征在于，包括：

形成一半导体衬底，所述半导体衬底表面形成有氧化物层；

于所述氧化物层表面依次形成掩膜层和光刻胶层；

以权利要求1-9中任一项所述的用于半导体自对准光刻工艺的掩膜版为掩膜对所述光刻胶层进行曝光显影以形成光阻图案；

于所述光阻图案和所述掩膜层的表面形成第一膜层；

去除位于所述光阻图案顶部的部分所述第一膜层，保留位于所述光阻图案表面的所述第一膜层以形成第一图案；

去除所述光阻图案；

以所述第一图案为掩膜刻蚀所述掩膜层；

并继续向下刻蚀所述氧化层至暴露所述半导体衬底以形成第二图案；

于所述半导体衬底表面形成金属层，所述金属层填充所述第二图案以形成对准标记。

11.一种半导体结构，其特征在于，所述半导体结构包括半导体衬底和形成于所述半导体衬底表面的对准标记，所述对准标记由权利要求10所述的半导体对准标记的形成方法制备形成，所述对准标记包括：

多个沿第一方向间隔开设置的第一对准图形，所述第一对准图形形成为长条形，每个所述第一对准图形包括多个第一图形，所述第一图形形成为沿第二方向延伸的中空的长方形；

多个沿第一方向间隔开设置的第二对准图形，所述第二对准图形形成为长条形，每个所述第二准图形包括多个第二图形，所述第二图形形成为沿第二方向延伸的中空的长方形框，多个所述第一对准图形和多个所述第二对准图形间隔交替分布；

金属层，所述金属层形成于所述半导体衬底表面且填充所述第一对准图形和所述第二对准图形。

12.根据权利要求11所述的半导体结构，其特征在于，所述第一图形的图形密度大于所述第二图形的图形密度。

Images