KR100533884B1 - 반도체의 테스트 마스크 패턴, 그 형성 방법 및 이를이용한 마스크 에러 증강 요소 측정방법 - Google Patents

반도체의 테스트 마스크 패턴, 그 형성 방법 및 이를이용한 마스크 에러 증강 요소 측정방법 Download PDF

Info

Publication number
KR100533884B1
KR100533884B1 KR10-2003-0101564A KR20030101564A KR100533884B1 KR 100533884 B1 KR100533884 B1 KR 100533884B1 KR 20030101564 A KR20030101564 A KR 20030101564A KR 100533884 B1 KR100533884 B1 KR 100533884B1
Authority
KR
South Korea
Prior art keywords
pattern
line width
mask
length
mask pattern
Prior art date
Application number
KR10-2003-0101564A
Other languages
English (en)
Other versions
KR20050070943A (ko
Inventor
이준석
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0101564A priority Critical patent/KR100533884B1/ko
Publication of KR20050070943A publication Critical patent/KR20050070943A/ko
Application granted granted Critical
Publication of KR100533884B1 publication Critical patent/KR100533884B1/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체를 제조함에 있어서, 패터닝 에러를 정확히 보상할 수 있도록 패턴의 길이에 따른 영향뿐만 아니라, 선폭에 따른 영향을 동시에 고려하여 MEEF를 측정할 수 있도록 하는 반도체의 테스트 마스크 패턴, 그 형성 방법 및 이를 이용한 MEEF 측정방법에 관한 것이다.
본 발명에서는, 주어진 마스크 패턴의 선폭에 대하여 마스크의 패턴 길이를 변화시켜 마스크 패턴을 형성하고 그에 따른 웨이퍼 패턴 이미지의 선폭을 측정하여, 웨이퍼 패턴 이미지의 선폭이 마스크 패턴의 선폭 보다 작아지게 되는 순간의 마스크 패턴의 길이를 한계길이로 측정하고; 한계길이보다 작은 길이의 마스크 패턴은, 주어진 선폭보다 더 큰 선폭을 가지도록 형성하는 것을 특징으로 하는 테스트 마스크 패턴 형성방법, 그에 의한 마스크 패턴 및 MEEF 측정방법이 제공된다.

Description

반도체의 테스트 마스크 패턴, 그 형성 방법 및 이를 이용한 마스크 에러 증강 요소 측정방법{Semiconductor Test Mask Pattern and Method for Making Such Pattern and Mask Error Enhancement Factor Using Such Pattern}
본 발명은 테스트 마스크 패턴 형성 방법, 그에 의하여 형성된 테스트 마스크 패턴 및 이를 이용한 마스크 에러 증강 요소(Mask Error Enhancement Factor : MEEF) 측정방법에 관한 것이다.
마스크 패턴 형성 기술은 반도체 기판에 형성되는 패턴의 정확도에 밀접한 영향을 준다. 특히, 마스크 패턴을 형성함에 있어서, 광 근접효과를 제대로 고려하지 못하면 패턴 선폭에 왜곡이 발생하여 선폭 선형성(Linearity)이 짧아지는 현상이 발생한다. 이러한 선폭 선형성이 짧아짐은 결국 반도체 소자의 특성에 악영향을 가져오게 된다.
특히, 반도체 마스크에서 발생되는 근접효과(Proximity Effect)와 반도체 기판(웨이퍼)에서 발생되는 광 근접효과(Optical Proximity Effect)가 더해져서 발생되는 MEEF를 고려하지 않고는 정상적인 패터닝을 할 수 없게 된다.
MEEF는 하기의 수학식 1로 표현된 것과 같이, 반도체 마스크에서 발생되는 에러 성분에 대한 웨이퍼에서 발생되는 에러 성분의 비(ratio)를 의미한다.
위 수학식 1에서 CD_wf는 웨이퍼에 형성되는 패턴의 선폭이고, CD_mk는 마스크 제조시의 패턴의 선폭이며, M은 마스크 축소비율을 의미한다.
즉, 위에서 알 수 있는 바와 같이, MEEF는 마스크 선폭변화(미분)에 대한 반도체 기판 즉, 웨이퍼의 선폭변화(미분)의 비를 의미하는 것이다. MEEF가 1의 값을 갖는 것은 가장 이상적인 경우로서 왜곡이 전혀 없는 경우이며, MEEF가 3 내지 4의 값을 갖는 다면 마스크에 의한 에러에 웨이퍼의 노광시의 에러가 추가적으로 작용한다는 것을 의미한다. 따라서, 이러한 MEEF를 정확히 측정할 수 있다면 마스크의 왜곡과 웨이퍼의 왜곡요인을 동시에 보상하여 에러가 최소화되는 웨이퍼를 제조할 수 있게 된다.
종래에는 이러한 MEEF를 측정하기 위하여 도 1에 도시된 바와 같이 고립 패턴과 밀집 패턴으로 이루어진 테스트 패턴을 마스크에 형성하였다. 즉, 종래의 테스트 패턴에는, 선폭을 달리하는 다수개의 고립 패턴(I1, I2, I3)과, 이들 각각의 고립 패턴들을 밀집되게 배치한 밀집 패턴(G1, G2, G3)을 포함한다. 여기서 상기 고립 패턴들(I1, I2, I3)은 서로 다른 선폭을 갖고 있는데, 예를 들어, 고립 패턴(I2)을 기준으로 하고 그 선폭 값을 a라고 하면, 고립 패턴(I1)의 선폭은 1.02ㅧa, 또다른 고립 패턴(I3)의 선폭은 0.98ㅧa가 되도록 할 수 있다. 여기서 모든 패턴의 길이는 모두 동일하다.
이와 같이 종래에는 동일한 길이를 갖으나 그 선폭이 변화되는 다수개의 고립 패턴과 그의 밀집 패턴으로 이루어진 테스트 패턴을 이용하여 마스크 패턴의 선폭과 웨이퍼의 선폭을 각각 구하여 위 수학식 1을 이용하여 MEEF를 측정하였다.
그런데, 마스크의 패턴과 그에 의한 웨이퍼의 패턴에 있어서는 위와 같은 선폭의 오차 이외에도 패턴의 선단(線端)에서 발생되는 오차가 존재한다.
도 2에는 패턴의 선단에서 발생하는 오차를 보여주는 개략도인데, 실제 소정 폭을 가지는 선형의 마스크 패턴을 노광시키면 그 결과로 발생하는 웨이퍼의 패턴은 그 선단이 도 2에 도시된 바와 같이 타원형으로 되어, 실제 마스크 패턴의 길이 보다 웨이퍼 패턴의 길이가 짧아지는 현상이 발생한다. 이러한 패턴의 선단에서 발생하는 오차(E)는 단지 길이의 오차뿐만 아니라, 선폭(W)의 오차를 유발하게 된다. 도 2에서 사각형으로 도시된 부분은 마스크 패턴의 형상이고, 그 내부에 타원형으로 도시된 부분은 노광에 의하여 웨이퍼에 형성된 패턴의 이미지이다.
도 3에는 마스크 패턴의 길이에 따른 선단 오차 발생 현상을 개략적으로 도시한 것인데, 도 3에서도 사각형으로 도시된 부분은 마스크 패턴의 형상이고, 그 내부에 타원형으로 도시된 부분은 노광에 의하여 웨이퍼에 형성된 패턴의 이미지이다.
도 3으로부터 알 수 있듯이, 패턴이 소정 길이 이하의 길이를 갖는 경우 도 3의 (4)처럼 선단의 오차로 인하여 패턴 이미지의 폭이 마스크 패턴의 폭보다 작아지게 되고, 패턴의 길이가 더욱 줄어들게 되면 급기야 도 3의 (6)과 같이 패턴의 이미지가 해상되지 아니하는 현상이 발생하게 된다.
즉, 패턴 길이가 소정의 한계 이하가 되면 선단 오차에 의하여 패턴의 선폭도 줄어드는 현상으로 인하여 웨이퍼에 패턴의 이미지가 해상되지 아니하는 현상이 발생하게 된다. 이와 같이, 패턴의 길이도 패턴의 선폭 오차 발생에 영향을 미치게 되는 것이다.
그러나, 종래의 기술에서는 MEEF를 측정함에 있어서, 동일한 길이를 가지는 테스트 패턴을 이용하므로써, 위와 같은 패턴의 길이에 의한 패턴의 선폭 오차가 MEEF에 반영되지 않게 되어, 정확한 오차의 보정이 어렵게 된다.
본 발명은 위와 같은 종래 기술의 한계를 극복하기 위하여 제안된 것으로서, 반도체를 제조함에 있어서, 패터닝 에러를 정확히 보상할 수 있도록 패턴의 길이에 따른 영향뿐만 아니라, 선폭에 따른 영향을 동시에 고려하여 MEEF를 측정할 수 있도록 하는 것을 발명의 목적으로 한다.
본 발명에서는 상기와 같은 목적을 달성하기 위하여, 반도체 마스크에서 발생되는 마스크 에러 증강 요소를 측정하기 위한 테스트 마스크 패턴을 형성하는 방법으로서, 주어진 마스크 패턴의 선폭에 대하여 마스크의 패턴 길이를 변화시켜 마스크 패턴을 형성하고 그에 따른 웨이퍼 패턴 이미지의 선폭을 측정하여, 웨이퍼 패턴 이미지의 선폭이 마스크 패턴의 선폭 보다 작아지게 되는 순간의 마스크 패턴의 길이를 한계길이로 측정하고; 한계길이보다 작은 길이의 마스크 패턴은, 주어진 선폭보다 더 큰 선폭을 가지도록 형성하는 것을 특징으로 하는 테스트 마스크 패턴 형성방법이 제공된다.
본 발명에서는, 반도체 마스크에서 발생되는 에러 성분에 대한 웨이퍼에서 발생하는 에러 성분의 비를 측정하기 위한 반도체의 테스트 마스크 패턴으로서, 웨이퍼 패턴 이미지의 선폭이 마스크 패턴의 선폭 보다 작아지게 되는 순간의 마스크 패턴의 길이인 한계길이보다 작은 길이를 갖는 패턴은, 주어진 선폭보다 더 큰 선폭을 가지도록 패턴이 형성되어 있는 것을 특징으로 하는 테스트 마스크 패턴이 제공된다.
또한, 본 발명에서는, 반도체 마스크에서 발생되는 마스크 에러 증강 요소를 측정 방법으로서, 주어진 패턴 길이에 대하여 서로 다른 선폭을 갖는 고립 패턴과 그 밀집 패턴을 구비한 테스트 마스크 패턴을 형성하여, 테스트 마스크 패턴의 선폭과 노광에 의하여 형성된 웨이퍼 패턴 이미지의 선폭을 측정하되, 웨이퍼 패턴 이미지의 선폭이 마스크 패턴의 선폭 보다 작아지게 되는 순간의 마스크 패턴의 길이인 한계길이보다 작은 길이를 갖는 패턴은, 주어진 선폭보다 더 큰 선폭을 가지도록 마스크 패턴을 형성하여, 상기 마스크 패턴을 테스트 마스크 패턴으로 사용하여 테스트 마스크 패턴의 선폭과 노광에 의하여 형성된 웨이퍼 패턴 이미지의 선폭을 측정하는 것을 특징으로 하는 마스크 에러 증강 요소 측정방법이 제공된다.
다음에서는 첨부도면을 참고하여 본 발명의 구체적인 실시예들을 살펴봄으로써 본 발명의 구성에 대하여 설명한다.
본 발명에 따르면, MEEF 측정을 위하여 테스트 마스크 패턴을 형성함에 있어서, 선단 오차가 발생하더라도 웨이퍼에 형성된 패턴의 선폭이 마스크 패턴의 주어진 선폭 값을 유지할 수 있는 패턴의 길이(본 명세서에서는 이를 "한계길이"라고 약칭한다)를 결정하여야 한다.
도 4에는 마스크 패턴의 길이변화와 동시에 선폭을 변화시키므로써 웨이퍼 패턴의 선폭을 유지시키는 개념을 설명하기 위한 개략도가 도시되어 있는데, 도 4에서 사각형으로 도시된 부분은 마스크 패턴의 형상이고, 그 내부에 타원형으로 도시된 부분은 노광에 의하여 웨이퍼에 형성된 패턴의 이미지이다.
도 4에서 상부로부터 하부로 내려갈수록 점점 패턴의 길이가 줄어드는데, 도 4의 (1) 내지 (3)의 경우에는 패턴의 길이가 줄어들더라도 웨이퍼에 형성된 이미지에서는 그 선폭이 마스크 패턴의 선폭 값을 유지한다.
테스트 마스크의 패턴 길이가 도 4의 (3)보다 더 줄어들게 되면 도 4의 (4)처럼 패턴 이미지의 선폭이 마스크의 선폭 보다 작아지게 되는데, 바로 이 순간 즉, 도 4의 (3)에 도시된 경우의 마스크 패턴의 길이를 한계길이로 측정한다.
본 발명에서는, 이와 같이, 한계길이가 측정되면, 한계길이 보다 더 작은 테스트 마스크의 패턴을 형성함에 있어서는, 도 4의 (7)의 경우처럼 테스트 마스크의 패턴 선폭을 더 증가시키게 된다. 즉, 도 4의 (4)에 도시된 것처럼 웨이퍼 패턴의 선폭이 줄어들지 않도록 테스트 마스크의 패턴 선폭을 더 증가시키는 것이다. 이와 같은 본 발명의 방법에 의하여 테스트 마스크의 패턴을 형성하게 되면, 비록 선단 오차가 발생하게 되더라도 웨이퍼의 패턴에서는 희망하는 선폭을 확보할 수 있게 된다.
종전의 경우를 나타내는 도 4의 (5) 및 (6)의 경우처럼 마스크 패턴의 길이가 더욱 줄어들게 되면 웨이퍼의 패턴은 그 선폭이 더욱 줄어들거나 또는 심지어 웨이퍼 패턴 이미지가 생성되지 않게 되는데, 이 경우라도 본 발명에서는 도 4의 (8) 및 (9)에 도시된 것과 같이, 그에 대응하여 테스트 마스크 패턴의 선폭을 증가시키므로써, 웨이퍼의 패턴에서는 희망하는 선폭을 확보하게 된다.
본 발명자의 연구에 의하면, 예를 들어, 마스크 패턴의 선폭을 a=0.15um로 하고, 노광시의 조건으로서 노광장치는 KrF 248nm 파장, 0.65 N.A. 및 0.5 시그마를 적용하는 경우, 한계길이는 약 3.5ㅧa가 된다. 따라서, 위와 같은 노광조건에서는, 마스크 패턴의 길이가 3.5ㅧa 보다 작아지는 경우, 마스크 패턴의 선폭을 a 보다 더 크게 하여야 한다.
도 5에는 위와 같이 마스크 패턴의 길이가 한계길이 이하인 경우에 마스크 패턴의 선폭을 증가시킨 패턴을 이용하여 고립 패턴(1)과 밀집 패턴(2)을 형성한 테스트 마스크 패턴의 일예가 도시되어 있다.
이와 같이, 본 발명에서는 마스크 패턴의 길이가 한계길이 이하인 경우에, 테스트 마스크 패턴을 형성함에 있어서, 마스크 패턴의 선폭을 마스크 패턴의 길이 감소에 맞추어 증가시키게 된다. 따라서, 본 발명에 따라 제작된 테스트 마스크 패턴을 이용하여 MEEF를 측정하게 되면, 패턴의 길이와 선폭에 의한 영향을 동시에 고려한 MEEF의 측정이 가능하게 된다.
위에서 설명한 바와 같이, 본 발명에 따르면 주어진 패턴의 선폭에 대하여, 마스크 패턴의 길이를 변화시켜 그에 따른 웨이퍼 패턴의 선폭을 구하고, 웨이퍼 패턴 이미지의 선폭이 마스크 패턴의 선폭보다 작아질 때의 마스크 패턴의 길이를 "한계길이"로 결정하여, 웨이퍼 패턴의 길이가 한계길이 보다 작은 경우에는 그 테스트 마스크 패턴을 형성함에 있어서, 선단 오차에 대응하여 더 큰 값을 갖도록 패턴의 선폭을 보상하여 형성하게 된다.
따라서, 비록 마스크 패턴의 길이가 작은 경우에도, 웨이퍼 패턴 이미지의 선폭을 주어진 값으로 유지할 수 있도록 하는 테스트 마스크 패턴을 형성할 수 있게 되며, 이러한 테스트 마스크 패턴을 이용하면, 패턴의 길이와 선폭의 영향을 동시에 고려한 MEEF의 측정이 가능하게 된다.
이러한 패턴의 길이와 선폭의 영향을 동시에 고려한 MEEF를 측정하게 되면, 실제 마스크 패턴과 웨이퍼 패턴 이미지를 형성함에 있어서, 패턴의 길이와 선폭의 보상을 동시에 할 수 있게 되어 더욱 정밀한 웨이퍼 패턴을 형성할 수 있게 된다.
특히, 위와 같은 본 발명은, 로직 소자와 메모리 소자가 하나의 칩에 동시헤 존재하는 경우 즉, 메모리 셀 내에는 짧은 길이의 트랜지스터가 존재하는데 비하여 로직 소자에는 상대적으로 긴 길이의 트랜지스터가 존재하는 경우에, 선폭의 보상을 유리한 방법으로 할 수 있게 되는 효과가 있다.
도 1은 고립 패턴과 밀집 패턴으로 이루어진 종래의 테스트 마스크 패턴의 개략도이다.
도 2는 패턴의 선단에서 발생하는 오차를 보여주는 개략도이다.
도 3은 마스크 패턴의 길이에 따른 선단 오차 발생 현상을 설명하기 위한 개략도이다.
도 4는 마스크 패턴의 길이변화와 동시에 선폭을 변화시키므로써 웨이퍼 패턴의 선폭을 유지시키는 개념을 설명하기 위한 개략도이다.
도 5는 본 발명에 따라 고립 패턴 및 밀집 패턴이 형성된 테스트 마스크 패턴의 구성을 보여주는 개략도이다.

Claims (3)

  1. 반도체 마스크에서 발생되는 마스크 에러 증강 요소를 측정하기 위한 테스트 마스크 패턴을 형성하는 방법으로서,
    주어진 마스크 패턴의 선폭에 대하여 마스크의 패턴 길이를 변화시켜 마스크 패턴을 형성하고 그에 따른 웨이퍼 패턴 이미지의 선폭을 측정하여, 웨이퍼 패턴 이미지의 선폭이 마스크 패턴의 선폭 보다 작아지게 되는 순간의 마스크 패턴의 길이를 한계길이로 측정하고;
    한계길이보다 작은 길이의 마스크 패턴은, 주어진 선폭보다 더 큰 선폭을 가지도록 형성하는 것을 특징으로 하는 테스트 마스크 패턴 형성방법.
  2. 반도체 마스크에서 발생되는 마스크 에러 증강 요소를 측정하기 위한 반도체의 테스트 마스크 패턴으로서,
    웨이퍼 패턴 이미지의 선폭이 마스크 패턴의 선폭 보다 작아지게 되는 순간의 마스크 패턴의 길이인 한계길이보다 작은 길이를 갖는 패턴은, 주어진 선폭보다 더 큰 선폭을 가지도록 패턴이 형성되어 있는 것을 특징으로 하는 테스트 마스크 패턴.
  3. 반도체 마스크에서 발생되는 마스크 에러 증강 요소를 측정 방법으로서,
    주어진 패턴 길이에 대하여 서로 다른 선폭을 갖는 고립 패턴과 그 밀집 패턴을 구비한 테스트 마스크 패턴을 형성하여, 테스트 마스크 패턴의 선폭과 노광에 의하여 형성된 웨이퍼 패턴 이미지의 선폭을 측정하되,
    웨이퍼 패턴 이미지의 선폭이 마스크 패턴의 선폭 보다 작아지게 되는 순간의 마스크 패턴의 길이인 한계길이보다 작은 길이를 갖는 패턴은, 주어진 선폭보다 더 큰 선폭을 가지도록 마스크 패턴을 형성하여, 상기 마스크 패턴을 테스트 마스크 패턴으로 사용하여 테스트 마스크 패턴의 선폭과 노광에 의하여 형성된 웨이퍼 패턴 이미지의 선폭을 측정하는 것을 특징으로 하는 마스크 에러 증강 요소 측정방법.
KR10-2003-0101564A 2003-12-31 2003-12-31 반도체의 테스트 마스크 패턴, 그 형성 방법 및 이를이용한 마스크 에러 증강 요소 측정방법 KR100533884B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0101564A KR100533884B1 (ko) 2003-12-31 2003-12-31 반도체의 테스트 마스크 패턴, 그 형성 방법 및 이를이용한 마스크 에러 증강 요소 측정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0101564A KR100533884B1 (ko) 2003-12-31 2003-12-31 반도체의 테스트 마스크 패턴, 그 형성 방법 및 이를이용한 마스크 에러 증강 요소 측정방법

Publications (2)

Publication Number Publication Date
KR20050070943A KR20050070943A (ko) 2005-07-07
KR100533884B1 true KR100533884B1 (ko) 2005-12-07

Family

ID=37260955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0101564A KR100533884B1 (ko) 2003-12-31 2003-12-31 반도체의 테스트 마스크 패턴, 그 형성 방법 및 이를이용한 마스크 에러 증강 요소 측정방법

Country Status (1)

Country Link
KR (1) KR100533884B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100827482B1 (ko) * 2006-08-24 2008-05-06 동부일렉트로닉스 주식회사 반도체 소자 제조용 마스크의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003408A (ko) * 1995-06-23 1997-01-28 김주용 노광 마스크의 근접효과 억제방법
JPH1064794A (ja) * 1996-08-23 1998-03-06 Nec Corp 電子ビーム露光補正方法
KR19990060916A (ko) * 1997-12-31 1999-07-26 김영환 위상 오차 측정용 마스크 및 이를 이용한 위상 오차측정 방법
KR20000034525A (ko) * 1998-11-30 2000-06-26 윤종용 반도체소자 제조에 이용되는 리소그래피 방법
KR20020065794A (ko) * 2001-02-07 2002-08-14 삼성전자 주식회사 노광 시험 레티클 및 노광 시험 레티클을 사용하는사진식각방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003408A (ko) * 1995-06-23 1997-01-28 김주용 노광 마스크의 근접효과 억제방법
JPH1064794A (ja) * 1996-08-23 1998-03-06 Nec Corp 電子ビーム露光補正方法
KR19990060916A (ko) * 1997-12-31 1999-07-26 김영환 위상 오차 측정용 마스크 및 이를 이용한 위상 오차측정 방법
KR20000034525A (ko) * 1998-11-30 2000-06-26 윤종용 반도체소자 제조에 이용되는 리소그래피 방법
KR20020065794A (ko) * 2001-02-07 2002-08-14 삼성전자 주식회사 노광 시험 레티클 및 노광 시험 레티클을 사용하는사진식각방법

Also Published As

Publication number Publication date
KR20050070943A (ko) 2005-07-07

Similar Documents

Publication Publication Date Title
US5902703A (en) Method for measuring dimensional anomalies in photolithographed integrated circuits using overlay metrology, and masks therefor
US7804994B2 (en) Overlay metrology and control method
US7139996B2 (en) Mask pattern correction apparatus and mask pattern correction method and mask preparation method and method of production of a semiconductor device
US8042069B2 (en) Method for selectively amending layout patterns
US20030177467A1 (en) Opc mask manufacturing method, opc mask, and chip
US6174741B1 (en) Method for quantifying proximity effect by measuring device performance
US6301008B1 (en) Arrangement and method for calibrating optical line shortening measurements
CN101498899A (zh) 聚焦测定方法和半导体装置的制造方法
JP2002122977A (ja) フォトマスクの作成法、フォトマスク、並びに露光方法
US6709793B1 (en) Method of manufacturing reticles using subresolution test patterns
US6420077B1 (en) Contact hole model-based optical proximity correction method
US6571383B1 (en) Semiconductor device fabrication using a photomask designed using modeling and empirical testing
US20060195808A1 (en) Method for correcting the optical proximity effect
US20060199089A1 (en) Method for manufacturing a semiconductor device
KR100533884B1 (ko) 반도체의 테스트 마스크 패턴, 그 형성 방법 및 이를이용한 마스크 에러 증강 요소 측정방법
US6757629B2 (en) Calibration plate having accurately defined calibration pattern
KR20090000868A (ko) 광 근접효과 보정방법
CN1833205B (zh) 测量耀斑对线宽的影响
KR20050024668A (ko) 반도체 소자 제조를 위한 포토마스크 레이아웃 및이로부터 얻어진 포토마스크
US20060206853A1 (en) Method of producing mask inspection data, method of manufacturing a photo mask and method of manufacturing a semiconductor device
Vleeming et al. ArF step-and-scan system with 0.75 NA for the 0.10 um node
KR20070032479A (ko) 반도체 소자의 패턴 크기 보정 방법
KR100519374B1 (ko) 반도체 장치의 오버레이 측정 방법
Hinnen et al. Scatterometry-based on-product focus measurement and monitoring
KR100548718B1 (ko) 반도체 제조공정에서의 테스트 패턴 제작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091026

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee