JP6508504B1 - 図形パターンの形状補正装置および形状補正方法 - Google Patents

図形パターンの形状補正装置および形状補正方法 Download PDF

Info

Publication number
JP6508504B1
JP6508504B1 JP2019502260A JP2019502260A JP6508504B1 JP 6508504 B1 JP6508504 B1 JP 6508504B1 JP 2019502260 A JP2019502260 A JP 2019502260A JP 2019502260 A JP2019502260 A JP 2019502260A JP 6508504 B1 JP6508504 B1 JP 6508504B1
Authority
JP
Japan
Prior art keywords
pattern
correction
bias
evaluation point
original
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019502260A
Other languages
English (en)
Other versions
JPWO2018235669A1 (ja
Inventor
剛哉 下村
剛哉 下村
洋平 大川
洋平 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Application granted granted Critical
Publication of JP6508504B1 publication Critical patent/JP6508504B1/ja
Publication of JPWO2018235669A1 publication Critical patent/JPWO2018235669A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Biophysics (AREA)
  • Molecular Biology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Biomedical Technology (AREA)
  • Geometry (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

元図形パターン（１０）に基づくリソグラフィによって実基板（Ｓ）上に実図形パターン（２０）を形成する。評価点設定ユニット（１１０）が、元図形パターン（１０）上に評価点を設定し、特徴量抽出ユニット（１２０）が、評価点位置の特徴を示す特徴量（ｘ１〜ｘｎ）を抽出する。最適補正バイアス推定ユニット（１３０Ｚ）は、この特徴量に基づいて、実図形パターン（２０）を元図形パターン（１０）に近づけるために必要な評価点の位置補正量を示す最適補正バイアス（ｚ）を推定する。推定は、予め実施された学習段階によって得られた学習情報（ＬＺ）を利用して行われる。パターン補正ユニット（１４０Ｚ）は、この最適補正バイアス（ｚ）に基づいて、元図形パターン（１０）の評価点の位置を移動させる補正を行い、補正図形パターン（３５）を作成する。リソグラフィは、この補正図形パターン（３５）を用いて実行される。

Description

本発明は、図形パターンの形状補正装置および形状補正方法に関し、特に、リソグラフィプロセスを経て基板上に形成される図形パターンの形状を補正する技術に関する。
半導体デバイスの製造プロセスなど、特定の材料層に対して微細なパターニング加工を施す必要がある分野では、光や電子線を用いた描画を伴うリソグラフィプロセスを経て、物理的な基板上に微細なパターンを形成する手法が採られている。通常、コンピュータを利用して微細なマスクパターンを設計し、得られたマスクパターンのデータに基づいて、基板上に形成されたレジスト層に対する露光を行い、これを現像した後、残存レジスト層をマスクとしたエッチングを行い、基板上に微細なパターンを形成することになる。
ただ、このようなリソグラフィプロセスを経て基板上に実際に得られる実図形パターンと、コンピュータ上で設計された元図形パターンとの間には、若干の食い違いが生じることになる。これは、上記リソグラフィプロセスには、露光、現像、エッチングという工程が含まれるため、最終的に基板上に形成される実図形パターンは、露光工程で利用された元図形パターンに正確には一致しないためである。特に、露光工程では、光や電子線によってレジスト層に対する描画を行うことになるが、その際に、近接効果（ＰＥ：Proximity Effect）によって、レジスト層に実際に描画される露光領域は、元図形パターンよりも若干広い領域になることが知られている。また、エッチング工程では、エッチングのローディング現象が生じるため、現像後のパターンとエッチング後のパターンとでは形状が異なってしまう。このエッチングのローディング現象の効果の大小は、実基板表面のレジスト層から露出した面積に応じて変化することが知られている。描画工程の近接効果や、エッチング工程のローディング現象などは、いずれも元図形パターンの形状と実図形パターンの形状との間に差異を生じさせる原因となる現象であるが、このような現象の影響範囲（スケールサイズ）は、各現象で異なっている。
このような事情から、リソグラフィプロセスを含む半導体デバイスの製造工程などでは、コンピュータ上で所望の元図形パターンを設計した後、この元図形パターンを用いたリソグラフィプロセスをコンピュータ上でシミュレートし、実基板上に形成されるであろう実図形パターンの形状を推定する手順が実行される。そして、シミュレートの結果として得られる実図形パターンの形状（寸法）を踏まえ、必要に応じて、元図形パターンの形状（寸法）に対する補正を行い、この補正により得られる補正図形パターンを用いて実際のリソグラフィプロセスを実行し、実際の半導体デバイスの製造を行うことになる。
したがって、設計どおりの精密なパターンを有する最終製品を製造するためには、実際にリソグラフィプロセスを行う前に、シミュレーションによって実図形パターンの形状を正確に推定し、元図形パターンに対して適切な補正を施す必要がある。そこで、たとえば、下記の特許文献１には、元図形パターンのレイアウトを特徴づける特徴因子と、リソグラフィプロセスによって基板上に形成されるレジストパターンの寸法に影響を与える制御因子と、を入力層とするニューラルネットワークを用いて、高精度のシミュレーションを行う方法が開示されている。また、特許文献２には、２組のニューラルネットワークを利用して、シミュレーションの精度を高める方法が開示されており、特許文献３には、フォトマスクのパターンから特徴量を抽出する際に、適切な抽出パラメータを設定することにより、シミュレーションの精度を高める方法が開示されている。
特開２００８−１２２９２９号公報 特開２０１０−０４４１０１号公報 特開２０１０−１５６８６６号公報
上述したように、元図形パターンに基づくリソグラフィプロセスによって実基板上に実図形パターンを形成する場合、事前にシミュレーションを行い、元図形パターンをそのまま用いた場合に実基板上に形成されるであろう実図形パターンの形状を推定し、当該推定結果に基づいて元図形パターンに対して必要な修正を施して補正図形パターンを得る処理が行われている。そして、そのような推定を行うために、前掲の各特許文献に記載されている装置をはじめとして、様々な形状推定装置が提案されている。ただ、最適な補正図形パターンを得るためには、このような形状推定装置による推定作業を繰り返し実行する必要がある。
たとえば、製品となる半導体基板上に幅３０ｎｍの矩形からなる図形を形成したい場合、設計段階で作成される元図形パターン上には、幅３０ｎｍの矩形が描かれることになる。ここでは、この幅３０ｎｍの矩形を含む元図形パターンに基づいて、露光、現像、エッチングという工程を含むリソグラフィプロセスを実行した場合、上述した近接効果やローディング現象により、実基板上に幅４０ｎｍの矩形が形成されるものとしよう。この場合、正確な形状推定装置を用いれば、実際のリソグラフィプロセスの代わりにシミュレーションを行うことにより、実基板上に幅４０ｎｍの矩形が形成されることを推定することができる。
ただ、このような推定に基づき、幅のずれ量である＋１０ｎｍ（４０ｎｍ−３０ｎｍ）分を補正量として採用し、元図形パターン上の幅３０ｎｍの矩形を幅２０ｎｍの矩形に補正して補正図形パターンを得たとしても、通常、当該補正図形パターンをそのまま用いて実際のリソグラフィプロセスを実施すると、実基板上には、設計上の幅３０ｎｍの矩形を得ることはできない。これは、幅３０ｎｍの矩形と幅２０ｎｍの矩形とでは、上述した近接効果やローディング現象の影響の度合いが異なるためである。別言すれば、幅３０ｎｍの矩形についてリソグラフィプロセスを実行した場合のずれ量が１０ｎｍであったとしても、幅２０ｎｍの矩形についてリソグラフィプロセスを実行した場合のずれ量は通常１０ｎｍにはならない。
このため、上例の場合、幅２０ｎｍの矩形を含む補正図形パターンを用いて再度の推定処理を行う必要がある。その結果、たとえば、実基板上に幅２８ｎｍの矩形が形成されることが推定されれば、幅のずれ量は−２ｎｍになるので、今度は幅を若干増やす補正を行う必要がある。このため、従来は、元図形パターンの形状に基づいて実図形パターンの形状を推定し、推定結果に基づいて元図形パターンを補正し、補正図形パターンの形状に基づいて実図形パターンの形状を再度推定し、推定結果に基づいて補正図形パターンの形状を更に補正し、... というプロセスを繰り返し実行する必要があった。このため、作業工程が複雑になり、多大な作業時間がかかるという問題が生じていた。特に、半導体デバイスを製造するための図形パターンには膨大な数の図形が含まれており、元図形パターンに基づいて最適な補正図形パターンを得るプロセスには多大な作業時間が必要になっていた。
そこで本発明は、元図形パターンに基づくリソグラフィプロセスによって実基板上に実図形パターンを形成する際に、元図形パターンに対する補正を行うための作業工程をより単純化し、作業時間を短縮することが可能な図形パターンの形状補正装置および形状補正方法を提供することを目的とする。
(1) 本発明の第１の態様は、元図形パターンに基づくリソグラフィプロセスによって実基板上に実図形パターンを形成する際に、実図形パターンが元図形パターンに一致するように、元図形パターンの形状を補正して、リソグラフィプロセスで実際に用いる補正図形パターンを作成する図形パターンの形状補正装置において、
元図形パターン上に評価点を設定する評価点設定ユニットと、
元図形パターンについて、評価点の周囲の特徴を示す特徴量を抽出する特徴量抽出ユニットと、
特徴量に基づいて、実図形パターンを元図形パターンに近づけるために必要な評価点の位置補正量を示す最適補正バイアスを推定する最適補正バイアス推定ユニットと、
最適補正バイアス推定ユニットが推定した最適補正バイアスに基づいて、元図形パターンの評価点の位置を移動させることにより、元図形パターンの形状を補正して補正図形パターンを作成するパターン補正ユニットと、
を設け、
最適補正バイアス推定ユニットが、
評価点について抽出された特徴量を入力する特徴量入力部と、
予め実施された学習段階によって得られた学習情報を格納しており、学習情報に基づいて、特徴量に応じた推定値を求め、求めた推定値を評価点についての最適補正バイアスとして出力する最適補正バイアス推定演算部と、
を有するようにしたものである。
(2) 本発明の第２の態様は、上述した第１の態様に係る図形パターンの形状補正装置において、
最適補正バイアス推定演算部に格納されている学習情報が、多数のテストパターン図形について抽出された特徴量と各テストパターン図形についての最適補正バイアスとに基づいて、特徴量を入力として与えた場合に最適補正バイアスが出力されるような学習によって得られた学習情報であるようにしたものである。
(3) 本発明の第３の態様は、上述した第２の態様に係る図形パターンの形状補正装置において、
所定の補正対象パターン図形を用いたリソグラフィプロセスのシミュレーション結果に基づいて補正対象パターン図形を補正して補正後パターン図形を得るパターン形状補正処理を、得られた補正後パターン図形を新たな補正対象パターン図形として所定回数だけ繰り返し実施することにより得られた位置補正量が、各テストパターン図形についての最適補正バイアスとして用いられているようにしたものである。
(4) 本発明の第４の態様は、上述した第１〜第３の態様に係る図形パターンの形状補正装置において、
評価点設定ユニットが、図形の内部と外部との境界を示す輪郭線の情報を含む元図形パターンに基づいて、輪郭線上の所定位置に評価点を設定するようにしたものである。
(5) 本発明の第５の態様は、上述した第４の態様に係る図形パターンの形状補正装置において、
最適補正バイアス推定演算部が、図形の輪郭線上に位置する評価点についての最適補正バイアスの推定値として、輪郭線の法線方向についての評価点の位置補正量の推定値を求めるようにしたものである。
(6) 本発明の第６の態様は、上述した第１〜第５の態様に係る図形パターンの形状補正装置において、
特徴量抽出ユニットが、元図形パターンに基づいて、それぞれ所定の画素値を有する画素の集合体からなる元画像を作成し、１つの評価点の近傍の画素の画素値に基づいて当該評価点の特徴量を抽出するようにしたものである。
(7) 本発明の第７の態様は、上述した第１〜第６の態様に係る図形パターンの形状補正装置において、
最適補正バイアス推定演算部が、特徴量入力部が入力した特徴量を入力層とし、最適補正バイアスの推定値を出力層とする最適補正バイアス推定用のニューラルネットワークを有するようにしたものである。
(8) 本発明の第８の態様は、上述した第７の態様に係る図形パターンの形状補正装置において、
最適補正バイアス推定用のニューラルネットワークが、評価点の元図形パターン上の位置と実図形パターン上の位置とのずれ量を示すプロセスバイアスを推定するプロセスバイアス推定用のニューラルネットワークを利用して得られた多数のテストパターン図形についての最適補正バイアスを用いた学習段階によって得られたパラメータを学習情報として用いるようにしたものである。
(9) 本発明の第９の態様は、上述した第１〜第８の態様に係る図形パターンの形状補正装置において、
特徴量に基づいて、評価点の補正図形パターン上の位置とこの補正図形パターンを用いたリソグラフィプロセスによって得られるであろう実図形パターン上の位置とのずれ量を示すプロセスバイアスを推定するプロセスバイアス推定ユニットを更に設け、
評価点設定ユニットが、元図形パターン上に評価点を設定する処理と、補正図形パターン上に評価点を設定する処理と、を選択的に実行する機能を有し、
特徴量抽出ユニットが、元図形パターンについて評価点の周囲の特徴を示す特徴量を抽出する処理と、補正図形パターンについて評価点の周囲の特徴を示す特徴量を抽出する処理と、を選択的に実行する機能を有し、
パターン補正ユニットが、最適補正バイアス推定ユニットが推定した最適補正バイアスに基づく補正により補正図形パターンを作成する処理と、プロセスバイアス推定ユニットが推定したプロセスバイアスに基づく補正により補正図形パターンを更に補正して新たな補正図形パターンを作成する処理と、を選択的に実行する機能を有するようにしたものである。
(10) 本発明の第１０の態様は、上述した第９の態様に係る図形パターンの形状補正装置において、
与えられた元図形パターンに対して、評価点設定ユニットによる評価点設定がなされ、特徴量抽出ユニットによる特徴量抽出がなされ、最適補正バイアス推定ユニットによる最適補正バイアスの推定がなされ、パターン補正ユニットによる補正により補正図形パターンが作成され、
更に、補正図形パターンに対して、評価点設定ユニットによる評価点設定がなされ、特徴量抽出ユニットによる特徴量抽出がなされ、プロセスバイアス推定ユニットによるプロセスバイアスの推定がなされ、パターン補正ユニットによる更なる補正により新たな補正図形パターンが作成されるようにしたものである。
(11) 本発明の第１１の態様は、上述した第１０の態様に係る図形パターンの形状補正装置において、
パターン補正ユニットによる更なる補正により新たな補正図形パターンが作成された後、当該新たな補正図形パターンに対して、評価点設定ユニットによる評価点設定がなされ、特徴量抽出ユニットによる特徴量抽出がなされ、プロセスバイアス推定ユニットによるプロセスバイアスの推定がなされ、パターン補正ユニットによる補正により更に新たな補正図形パターンが作成される処理が、所定回数だけ繰り返し実行されるようにしたものである。
(12) 本発明の第１２の態様は、上述した第９〜第１１の態様に係る図形パターンの形状補正装置において、
プロセスバイアス推定ユニットが、
評価点について抽出された特徴量を入力する特徴量入力部と、
予め実施された学習段階によって得られた学習情報に基づいて、特徴量に応じた推定値を求め、求めた推定値を評価点についてのプロセスバイアスの推定値として出力するプロセスバイアス推定演算部と、
を有するようにしたものである。
(13) 本発明の第１３の態様は、上述した第１２の態様に係る図形パターンの形状補正装置において、
プロセスバイアス推定演算部が、特徴量入力部が入力した特徴量を入力層とし、プロセスバイアスの推定値を出力層とするニューラルネットワークを有するようにしたものである。
(14) 本発明の第１４の態様は、上述した第１３の態様に係る図形パターンの形状補正装置において、
プロセスバイアス推定演算部に含まれるニューラルネットワークが、テストパターン図形を用いたリソグラフィプロセスによって実基板上に形成される実図形パターンの実寸法測定によって得られた寸法値と、テストパターン図形から得られる特徴量と、を用いた学習段階によって得られたパラメータを学習情報として用い、プロセスバイアスの推定処理を行うようにしたものである。
(15) 本発明の第１５の態様は、上述した第９〜第１４の態様に係る図形パターンの形状補正装置において、
プロセスバイアス推定演算部が、所定の図形の輪郭線上に位置する評価点についてのプロセスバイアスの推定値として、輪郭線の法線方向についての評価点のずれ量の推定値を求めるようにしたものである。
(16) 本発明の第１６の態様は、上述した第１〜第１５の態様に係る図形パターンの形状補正装置において、
特徴量抽出ユニットが、評価点の実基板上の位置に依存する最適補正バイアスもしくはプロセスバイアスの変動量を特徴量の１つとして抽出するようにしたものである。
(17) 本発明の第１７の態様は、上述した第１〜第１６の態様に係る図形パターンの形状補正装置を、コンピュータにプログラムを組み込むことにより構成したものである。
(18) 本発明の第１８の態様は、元図形パターンに基づくリソグラフィプロセスによって実基板上に実図形パターンを形成する際に、実図形パターンが元図形パターンに一致するように、元図形パターンの形状を補正して、リソグラフィプロセスで実際に用いる補正図形パターンを作成する図形パターンの形状補正方法において、
第１の準備段階と、第２の準備段階と、補正処理段階と、を実施するようにし、
第１の準備段階では、コンピュータが、所定のテストパターン図形を用いたリソグラフィプロセスによって得られるであろう実図形がテストパターン図形に一致するように、テストパターン図形上に設定された複数の評価点についての位置補正量を示す最適補正バイアスを決定する最適補正バイアス決定処理を、多数のテストパターン図形について行い、
第２の準備段階では、コンピュータが、テストパターン図形について設定された複数の評価点について周囲の特徴を示す特徴量を抽出し、抽出した特徴量を入力としたときに、当該テストパターン図形について第１の準備段階で決定された最適補正バイアスが出力されるような演算を行うための学習を多数のテストパターン図形について実行することにより学習情報を得る学習処理を行い、
補正処理段階では、コンピュータが、元図形パターンについて設定された複数の評価点について周囲の特徴を示す特徴量を抽出し、第２の準備段階で得られた学習情報を利用して、抽出した特徴量を入力とした場合の出力として、元図形パターン上の各評価点についての最適補正バイアスを求め、求めた最適補正バイアスに基づいて元図形パターン上の各評価点の位置を補正することにより補正図形パターンを作成するようにしたものである。
(19) 本発明の第１９の態様は、上述した第１８の態様に係る図形パターンの形状補正方法において、
第１の準備段階で行われる最適補正バイアス決定処理を、
内部と外部との境界を示す輪郭線を有するテストパターン図形を作成するテストパターン図形作成ステップと、
所定の補正対象パターン図形の輪郭線上の所定位置に評価点を設定する評価点設定ステップと、
評価点の周囲の特徴を示す特徴量を抽出する特徴量抽出ステップと、
補正対象パターン図形上の評価点の位置と、補正対象パターン図形を用いたリソグラフィプロセスによって得られるであろう実図形上の評価点の位置と、のずれ量を示すプロセスバイアスを、特徴量に基づいて推定するプロセスバイアス推定ステップと、
プロセスバイアスに基づいて実図形の形状を推定し、推定された実図形とテストパターン図形とのずれを示すエラー量を算出するエラー量算出ステップと、
エラー量を相殺するために必要な、補正対象パターン図形上の評価点についての位置補正量を示す補正バイアスを決定する補正バイアス決定ステップと、
補正バイアスに基づいて、補正対象パターン図形の形状を補正して、補正後パターン図形を作成するパターン形状補正ステップと、
によって行い、
テストパターン図形を最初の補正対象パターン図形として、評価点設定ステップ、特徴量抽出ステップ、プロセスバイアス推定ステップ、補正バイアス決定ステップ、パターン形状補正ステップを実行して補正後パターン図形を作成した後、
補正後パターン図形を新たな補正対象パターン図形として、評価点設定ステップ、特徴量抽出ステップ、プロセスバイアス推定ステップ、補正バイアス決定ステップ、パターン形状補正ステップを実行して新たな補正後パターン図形を作成する処理を、エラー量が所定の許容範囲内に収まるまで繰り返し実行し、最後に得られた補正後パターン図形を最終補正後パターン図形とし、
テストパターン図形を最終補正後パターン図形に一致させるために必要な、テストパターン図形上の評価点についての位置補正量を最適補正バイアスと決定するようにしたものである。
(20) 本発明の第２０の態様は、上述した第１９の態様に係る図形パターンの形状補正方法において、
プロセスバイアス推定ステップを、特徴量を入力層とし、プロセスバイアスの推定値を出力層とするニューラルネットワークを用いて行うようにしたものである。
(21) 本発明の第２１の態様は、上述した第１８〜第２０の態様に係る図形パターンの形状補正方法において、
第２の準備段階で、特徴量を入力層とし、最適補正バイアスの推定値を出力層とするニューラルネットワークに利用するための学習情報を得る学習処理を行い、
補正処理段階を、上記ニューラルネットワークを用いて行うようにしたものである。
(22) 本発明の第２２の態様は、上述した第１８〜第２１の態様に係る図形パターンの形状補正方法における第１の準備段階、第２の準備段階、補正処理段階のいずれかの段階を、コンピュータに組み込まれたプログラムの実行により行うようにしたものである。
(23) 本発明の第２３の態様は、上述した第２１の態様に係る図形パターンの形状補正方法における第２の準備段階で得られた学習情報を構成するデジタルデータを、情報記録媒体に格納して利用できるようにしたものである。
本発明に係る図形パターンの形状補正装置および形状補正方法によれば、元図形パターン上に設定された各評価点について特徴量が抽出され、この特徴量に基づいて、各評価点についての最適補正バイアスが推定される。この最適補正バイアスは、実図形パターンを元図形パターンに近づけるために必要な評価点の位置補正量を示しており、この最適補正バイアスに基づいて各評価点の位置を移動させて補正図形パターンを作成することにより適切な補正図形パターンを容易に得ることができる。特に、予め実施された学習段階によって得られた学習情報に基づいて、各評価点の特徴量に応じた最適補正バイアスが決定されるので、各評価点に対して適切な位置補正を行うことができる。したがって、元図形パターンに対する補正を行うための作業工程をより単純化し、作業時間を短縮することが可能になる。
先願発明の基本的実施形態に係る図形パターンの形状補正装置１００の構成を示すブロック図である。 元図形パターンと実図形パターンとの間に形状の相違が生じた一例を示す平面図である。 図２に示す例において、各評価点の設定例および各評価点に生じるプロセスバイアスを示す平面図である。 図１に示す図形パターンの形状補正装置１００を用いた製品の設計・製造工程を示す流れ図である。 図形パターンの輪郭線上に定義された評価点について、その周囲の特徴を把握する概念を示す平面図である。 図１に示す特徴量抽出ユニット１２０およびバイアス推定ユニット１３０において実行される処理の概要を示す図である。 図１に示す特徴量抽出ユニット１２０において実行される処理手順を示す流れ図である。 図１に示す図形パターンの形状補正装置１００に与えられる元図形パターン１０の具体例を示す平面図である。 図１に示す元画像作成部１２１において、画素の二次元配列からなるメッシュ上に元図形パターン１０を重ね合わせる処理が行われた状態を示す平面図である。 図９に示す元図形パターン１０に基づいて作成された面積密度マップＭ１を示す図である。 図９に示す元図形パターン１０に基づいて作成されたエッジ長密度マップＭ２を示す図である。 ドーズ量の情報を含んだ元図形パターン１０を示す平面図である。 図１２に示すドーズ量付き元図形パターン１０に基づいて作成されたドーズ密度マップＭ３を示す図である。 第ｋ番目の準備画像ＱｋにガウシアンフィルタＧＦ３３を用いたフィルタ処理を施すことにより、第ｋ番目の階層画像Ｐｋを作成する手順を示す平面図である。 図１４に示すフィルタ処理により得られた第ｋ番目の階層画像Ｐｋを示す平面図である。 図１４に示すフィルタ処理に利用する画像処理フィルタの例を示す平面図である。 図１４に示すフィルタ処理に利用する画像処理フィルタの別な例を示す平面図である。 第ｋ番目の階層画像Ｐｋに対して、アベレージ・プーリング処理を施すことにより、第（ｋ＋１）番目の準備画像Ｑ（ｋ＋１）を作成する手順を示す平面図である。 第ｋ番目の階層画像Ｐｋに対して、マックス・プーリング処理を施すことにより、第（ｋ＋１）番目の準備画像Ｑ（ｋ＋１）を作成する手順を示す平面図である。 図１に示す画像ピラミッド作成部１２２において、ｎ通りの階層画像Ｐ１〜Ｐｎからなる画像ピラミッドＰＰを作成する手順を示す平面図である。 図１に示す特徴量算出部１２３において、各階層画像から評価点Ｅについての特徴量を算出する手順を示す平面図である。 図２１に示す特徴量算出手順で用いる具体的な演算方法を示す図である。 図１に示す画像ピラミッド作成部１２２において、ｎ通りの差分画像Ｄ１〜Ｄｎからなる画像ピラミッドＰＤを作成する手順を示す平面図である。 図１に示す推定演算部１３２として、ニューラルネットワークを利用した実施例を示すブロック図である。 図２４に示すニューラルネットワークで実行される具体的な演算プロセスを示すダイアグラムである。 図２５に示すダイアグラムにおける第１隠れ層の各値を求める演算式を示す図である。 図２６に示す活性化関数ｆ（ξ）の具体例を示す図である。 図２５に示すダイアグラムにおける第２隠れ層〜第Ｎ隠れ層の各値を求める演算式を示す図である。 図２５に示すダイアグラムにおける出力層の値ｙを求める演算式を示す図である。 図２４に示すニューラルネットワークが用いる学習情報Ｌを得るための学習段階の手順を示す流れ図である。 図３０に示す流れ図におけるステップＳ８４の推定演算部学習の詳細な手順を示す流れ図である。 本発明の基本的実施形態に係る図形パターンの形状補正装置１００Ｚの構成を示すブロック図である。 図３２に示す図形パターンの形状補正装置１００Ｚを用いた製品の設計・製造工程を示す流れ図である。 図１に示す先願発明に係る図形パターンの形状補正装置１００による図形パターンの逐次補正プロセスの一例を示すパターン変遷図である。 図１に示す先願発明に係る推定演算部１３２を構成するニューラルネットワーク（図(a) ）と図３２に示す本発明に係る推定演算部１３２Ｚを構成するニューラルネットワーク（図(b) ）との対比を示すブロック図である。 本発明に係る最適補正バイアス推定用のニューラルネットワークが用いる学習情報ＬＺを得るための第１の準備段階（最適補正バイアス決定処理）を示す流れ図である。 本発明に係る最適補正バイアス推定用のニューラルネットワークが用いる学習情報ＬＺを得るための第２の準備段階（学習処理）を示す流れ図である。 図３５(b) に示す本発明に係るニューラルネットワークで実行される具体的な演算プロセスを示すダイアグラムである。 図３６に示す最適補正バイアス決定段階で決定された、種々のテストパターン図形についての最適補正バイアスの一例を示す表である。 実基板Ｓ上の位置によってプロセスバイアスｙに変動が生じる例を説明するための実基板Ｓの平面図である。 実基板Ｓ上の位置によって生じるプロセスバイアスｙの具体的な変動量の一例を示す三次元グラフである。 プロセスバイアスの位置依存性を考慮した変形例において、プロセスバイアスｙを求めるニューラルネットワークにおける演算プロセスを示すダイアグラムである。 プロセスバイアスの位置依存性を考慮した変形例において、最適補正バイアスｚを求めるニューラルネットワークにおける演算プロセスを示すダイアグラムである。 プロセスバイアスの位置依存性を考慮した本発明の変形例において決定された最適補正バイアスの一例を示す表である。 先願発明を併用した本発明の変形例に係る図形パターンの形状補正装置１００ＺＺの構成を示すブロック図である。 図４５に示す図形パターンの形状補正装置１００ＺＺを用いた製品の設計・製造工程の手順を示す流れ図である。
以下、本発明を図示する実施形態に基づいて説明する。なお、本発明は、特許協力条約に基づく国際出願第ＰＣＴ／ＪＰ２０１８／０２２１００号（以下、先願と呼ぶ）に記載された発明（以下、先願発明と呼ぶ）と対比することにより、その特徴の把握が容易になる。そこで、ここでは説明の便宜上、以下の§１〜§４において、まず、先願発明の説明を行い、§５以降において、本発明を先願発明と対比しながら説明することにする。したがって、以下の§１〜§４で述べる内容（図１〜図３１に示す内容）は、実質的に先願に記載された基本的実施形態と同じものである。
＜＜＜ §１． 先願発明に係る形状補正装置の基本構成 ＞＞＞
ここでは、先願発明の基本的実施形態に係る図形パターンの形状補正装置１００の構成を、図１のブロック図を参照しながら説明する。図示のとおり、この図形パターンの形状補正装置１００は、評価点設定ユニット１１０、特徴量抽出ユニット１２０、バイアス推定ユニット１３０、パターン補正ユニット１４０を有している。ここで、評価点設定ユニット１１０、特徴量抽出ユニット１２０、バイアス推定ユニット１３０の３つのユニットによって、先願発明に係る図形パターンの形状推定装置１００′が構成されており、先願発明に係る図形パターンの形状補正装置１００は、この図形パターンの形状推定装置１００′に、更に第４番目のユニットとしてパターン補正ユニット１４０を付加することにより構成される。
＜１．１ 図形パターンの形状推定装置＞
はじめに、図形パターンの形状推定装置１００′の構成および機能について説明する。この図形パターンの形状推定装置１００′は、元図形パターン１０を用いたリソグラフィプロセスをシミュレートすることにより、実基板Ｓ上に形成される実図形パターン２０の形状を推定する役割を果たす。図１の上方には、元図形パターン１０から右方向に向かう一点鎖線の矢印が示され、この矢印の先には、実図形パターン２０を有する実基板Ｓが描かれている。この一点鎖線の矢印は、物理的なリソグラフィプロセスを示している。
図示の元図形パターン１０は、コンピュータを用いた設計作業によって作成された図形パターンのデータであり、一点鎖線の矢印は、このデータに基づいて、物理的な露光、現像、エッチング等のリソグラフィプロセスを実施することにより、実基板Ｓが作製されることを示している。この実基板Ｓ上には、元図形パターン１０に応じた実図形パターン２０が形成されることになる。ただ、このようなリソグラフィプロセスを実施すると、元図形パターン１０と実図形パターン２０との間には、若干の食い違いが生じる。これは、前述したとおり、リソグラフィプロセスに含まれる、露光、現像、エッチングという工程の諸条件により、元図形パターン１０どおりの正確な図形を実基板Ｓ上に形成することが困難なためである。
図２は、元図形パターン１０と実図形パターン２０との間に形状の相違が生じた具体例を示す平面図である。半導体デバイスなどでは、実際には、非常に微細かつ複雑な図形パターンをシリコン等の実基板Ｓの表面に形成する必要があるが、ここでは説明の便宜上、図２(a) に示すような単純な図形が元図形パターン１０として与えられた場合について説明する。図示の元図形パターン１０は、１つの長方形からなるパターンであり、たとえば、実基板Ｓ上に、ハッチングを施した長方形内部領域に相当する材料層を形成することを示す元の図形データということになる。
実際のリソグラフィ工程では、実基板Ｓ上の材料層の上面にレジスト層を形成し、光や電子線による露光を行って、このレジスト層に対する描画を行うことになる。たとえば、レジスト層に対して、図２(a) に示す元図形パターン１０の内部領域（ハッチングを施した部分）について露光を行った後、レジスト層を現像して非露光部を除去すれば、露光部が残存レジスト層（ハッチングを施した部分）として残ることになる。更に、この残存レジスト層をマスクとして、材料層に対してエッチングを施せば、理論的には、材料層についても、元図形パターン１０の内部領域（ハッチングを施した部分）を残すことができ、実基板Ｓ上に、図２(a) に示す元図形パターン１０と同一の実図形パターンを得ることができる。
しかしながら、実際には、実基板Ｓ上に得られる実図形パターン２０は、元図形パターン１０に正確には一致しない。その原因は、リソグラフィプロセスに含まれる、露光、現像、エッチングという工程の諸条件が、最終的に得られる実図形パターン２０の形状に影響を及ぼすためである。たとえば、露光工程では、光や電子線によってレジスト層に対する描画を行うことになるが、その際に、近接効果（ＰＥ：Proximity Effect）によって、レジスト層に実際に描画される露光領域は、元図形パターン１０よりも若干広い領域になることが知られている。このような近接効果の影響を受けると、実基板Ｓ上に得られる実図形パターン２０は、図２(b) に示す例のように、元図形パターン１０（破線で示す）よりも広がった領域になる。
この他、現像工程で用いる現像液の特性、エッチング工程で用いるエッチング液やプラスマの特性、現像工程やエッチング工程の時間などの条件も、実図形パターン２０の形状に影響を及ぼす要因になる。したがって、実際に半導体デバイスなどを製造する際には、コンピュータ上で所望の元図形パターン１０を設計した後、この元図形パターン１０を用いたリソグラフィプロセスをコンピュータ上でシミュレートし、実基板Ｓ上に形成されるであろう実図形パターン２０の形状を推定する手順が実行される。図１に示す図形パターンの形状推定装置１００′は、このような推定を行う機能をもった装置であり、実基板Ｓを作成するリソグラフィプロセス（露光、現像、エッチング工程）を実際に行うことなしに、シミュレーションによって、実基板Ｓ上に形成されるであろう実図形パターン２０の形状を推定する機能を有している。
図１に示す図形パターンの形状推定装置１００′では、評価点設定ユニット１１０によって、元図形パターン１０上に評価点Ｅが設定される。具体的には、形状推定装置１００′には、元図形パターン１０として、図形の内部と外部との境界を示す輪郭線の情報を含む図形データが与えられ、評価点設定ユニット１１０は、そのような元図形パターン１０に基づいて、輪郭線上の所定位置に評価点を設定する処理を行う。
図３は、図２(a) に示す元図形パターン１０について、いくつかの評価点を設定した例および各評価点に生じるプロセスバイアス（寸法誤差）を示す平面図である。まず図３(a) は、図２(a) に示す元図形パターン１０（長方形の図形）の輪郭線上に、評価点Ｅ１１，Ｅ１２，Ｅ１３を設定した例を示す平面図である。図３では、説明の便宜上、３つの評価点Ｅ１１，Ｅ１２，Ｅ１３が設定された簡素な例が示されているが、実際には、長方形の各辺上に、より多数の評価点が設定される。たとえば、輪郭線に沿って所定ピッチで連続的に評価点を設定するように定めておけば、自動的に多数の評価点を設定することができる。
ここでは、図２(a) に示す元図形パターン１０に基づいて、図２(b) に示すような実図形パターン２０が得られた場合を考えてみよう。図３(b) は、図２(b) に示す実図形パターン２０の輪郭（実線）を、図２(a) に示す元図形パターン１０の輪郭（破線）と対比して示した平面図であり、実線で示す実図形パターン２０の輪郭線が、破線で示す元図形パターン１０の輪郭線に比べて、寸法ｙだけ外側に広がっている状態が示されている。このため、元図形パターン１０の横幅ａは、実図形パターン２０では横幅ｂに広がっている。縦幅についても同様に若干の広がりが生じている。
図３(b) において、実図形パターン２０上の各評価点Ｅ２１，Ｅ２２，Ｅ２３は、元図形パターン１０上の各評価点Ｅ１１，Ｅ１２，Ｅ１３に対応する点として定められた評価点である。ここで、評価点Ｅ２１は、評価点Ｅ１１を破線で示す輪郭線の法線方向外側に向かって所定寸法ｙ１１だけずらした点として定義されている。同様に、評価点Ｅ２２は、評価点Ｅ１２を破線で示す輪郭線の法線方向外側に向かって所定寸法ｙ１２だけずらした点として定義され、評価点Ｅ２３は、評価点Ｅ１３を破線で示す輪郭線の法線方向外側に向かって所定寸法ｙ１３だけずらした点として定義されている。
図３に示す例のように、ここでは、元図形パターン１０に対する実図形パターン２０の形状変化を定量的に示すために、各評価点Ｅについて生じる輪郭線の法線方向についてのずれ量ｙを用いることにする。また、このずれ量ｙを、リソグラフィプロセスに起因して生じるバイアス量であることから「プロセスバイアスｙ」と呼ぶことにする。プロセスバイアスｙは正負の符号をもった値であり、以下に示す実施例では、図形の露光部（描画部）が太る方向を正の値、細る方向を負の値と定義することにする。図示の例では、輪郭線で囲まれた図形の内部が露光部（描画部）になるので、輪郭線の外側方向にずれた場合には正の値、輪郭線の内側方向にずれた場合には負の値となる。図３に示す例の場合、各評価点Ｅはいずれも外側方向にずれを生じているため、プロセスバイアスｙ１１，ｙ１２，ｙ１３は正の値をとる。
なお、図３には、説明の便宜上、３つの評価点Ｅ１１，Ｅ１２，Ｅ１３しか示されていないが、実際には、元図形パターン１０の輪郭線上には、より多数の評価点Ｅが定義される。したがって、各評価点Ｅのそれぞれについてプロセスバイアスｙを推定することができれば、各評価点Ｅを輪郭線の法線方向にプロセスバイアスｙだけずらすことにより、リソグラフィプロセス後の各評価点Ｅの位置を推定することができ、実図形パターン２０の輪郭線位置を推定することができる。
もっとも、各評価点Ｅのプロセスバイアスｙの値は、個々の評価点ごとに異なる。たとえば、図３(b) に示す例の場合、プロセスバイアスｙ１１，ｙ１２，ｙ１３の値はそれぞれ個別の値になる。これは、各評価点Ｅ１１，Ｅ１２，Ｅ１３の元図形パターン１０に対する相対位置がそれぞれ異なっているため、リソグラフィプロセスによる影響も異なり、それぞれに生じるずれ量にも差が生じるためである。したがって、元図形パターン１０に基づいて実図形パターン２０の形状をシミュレーションによって推定する際の推定精度を高めるためには、個々の評価点ごとにリソグラフィプロセスによる影響を適切に予測し、適切なプロセスバイアスｙを求めることが重要である。
そこで、図１に示す図形パターンの形状推定装置１００′では、まず、評価点設定ユニット１１０により、元図形パターン１０上に評価点が設定される。具体的には、元図形パターン１０に含まれている図形の内部と外部との境界を示す輪郭線の情報に基づいて、この輪郭線上の所定位置に各評価点Ｅを設定すればよい。たとえば、輪郭線に沿って所定間隔で連続的に評価点を設定することができる。
続いて、特徴量抽出ユニット１２０により、元図形パターン１０について、各評価点Ｅの周囲の特徴を示す特徴量を抽出する。ある１つの評価点Ｅについての特徴量ｘは、当該評価点Ｅの周囲の特徴を示す値ということになる。このような特徴量ｘを抽出する処理を行うため、特徴量抽出ユニット１２０は、図１に示すとおり、元画像作成部１２１、画像ピラミッド作成部１２２、特徴量算出部１２３を有している。
元画像作成部１２１は、与えられた元図形パターン１０に基づいて、それぞれ所定の画素値を有する画素の集合体からなる元画像を作成する。たとえば、図２(a) に示すような元図形パターン１０が与えられた場合、長方形の内部の画素（図のハッチング部分の画素）については画素値１、長方形の外部の画素については画素値０を付与すれば、二値画像からなる元画像が作成される。
画像ピラミッド作成部１２２は、この元画像を縮小して縮小画像を作成する縮小処理を含む画像ピラミッド作成処理を行い、複数ｎ枚の階層画像からなる画像ピラミッドを作成する。画像ピラミッドの各階層を構成するｎ枚の階層画像は、いずれも元画像作成部１２１で作成された元画像に対して、所定の画像処理を施すことにより得られる画像であり、それぞれ異なるサイズをもっている。このような複数の階層画像の集合体を「画像ピラミッド」と呼ぶのは、各階層画像をサイズの大きい方から小さい方へと順に積み上げて階層構造を形成すると、あたかもピラミッドが構成されるように見えるためである。
特徴量算出部１２３は、この画像ピラミッドの階層を構成するｎ枚の各階層画像について、それぞれ評価点Ｅの近傍の画素の画素値に基づいて特徴量を算出する。具体的には、１枚目の階層画像における評価点Ｅの近傍の画素の画素値に基づいて特徴量ｘ１が算出され、２枚目の階層画像における評価点Ｅの近傍の画素の画素値に基づいて特徴量ｘ２が算出され、同様に、ｎ枚目の階層画像における評価点Ｅの近傍の画素の画素値に基づいて特徴量ｘｎが算出されることになり、１つの評価点Ｅについて、ｎ個の特徴量ｘ１〜ｘｎが抽出される。たとえば、図３(a) に示す例の場合、評価点Ｅ１１について、ｎ通りの特徴量ｘ１（Ｅ１１）〜ｘｎ（Ｅ１１）が抽出され、評価点Ｅ１２について、ｎ通りの特徴量ｘ１（Ｅ１２）〜ｘｎ（Ｅ１２）が抽出され、評価点Ｅ１３について、ｎ通りの特徴量ｘ１（Ｅ１３）〜ｘｎ（Ｅ１３）が抽出される。
一方、バイアス推定ユニット１３０は、特徴量抽出ユニット１２０によって抽出された特徴量ｘに基づいて、評価点Ｅの元図形パターン１０上の位置と実図形パターン２０上の位置とのずれ量を示すプロセスバイアスｙを推定する処理を行う。このような推定処理を行うため、バイアス推定ユニット１３０は、特徴量入力部１３１と推定演算部１３２を有している。特徴量入力部１３１は、特徴量算出部１２３によって評価点Ｅについて算出された特徴量ｘ１〜ｘｎを入力する構成要素であり、推定演算部１３２は、予め実施された学習段階によって得られた学習情報Ｌに基づいて、特徴量ｘ１〜ｘｎに応じた推定値を求め、求めた推定値を評価点Ｅについてのプロセスバイアスの推定値ｙとして出力する処理を行う。
より具体的に言えば、推定演算部１３２は、元図形パターン１０を構成する図形の輪郭線上に位置する各評価点Ｅについて、当該輪郭線の法線方向についてのずれ量としてプロセスバイアスの推定値ｙを出力することになる。たとえば、図３(a) に示す元図形パターン１０については、図３(b) に示すように、評価点Ｅ１１についてプロセスバイアスｙ１１、評価点Ｅ１２についてプロセスバイアスｙ１２、評価点Ｅ１３についてプロセスバイアスｙ１３が、それぞれ推定値として推定演算部１３２から出力される。こうして、各評価点Ｅについてのプロセスバイアスの推定値ｙが得られれば、各評価点Ｅの新たな位置（輪郭線の法線方向に、プロセスバイアスｙだけずらした位置）を決定することができるので、図３(b) に示すように、実図形パターン２０の形状を推定することができる。
以上が、先願発明に係る図形パターンの形状推定装置１００′の基本構成および基本動作である。なお、特徴量抽出ユニット１２０の具体的な動作は§２で詳述し、バイアス推定ユニット１３０の具体的な動作は§３で詳述する。
＜１．２ 図形パターンの形状補正装置＞
続いて、先願発明に係る図形パターンの形状補正装置１００の構成および機能について説明する。図形パターンの形状補正装置１００は、上述した図形パターンの形状推定装置１００′を用いて、元図形パターン１０の形状を補正する装置であり、図１に示すとおり、図形パターンの形状推定装置１００′の構成要素となる評価点設定ユニット１１０、特徴量抽出ユニット１２０、バイアス推定ユニット１３０に加えて、更に、パターン補正ユニット１４０を備えている。パターン補正ユニット１４０は、バイアス推定ユニット１３０から出力されるプロセスバイアスの推定値ｙに基づいて、元図形パターン１０に対する補正を行う構成要素であり、このパターン補正ユニット１４０による補正によって得られる補正図形パターン１５が、この図形パターンの形状補正装置１００の最終的な出力となる。
パターン補正ユニット１４０による補正は、元図形パターン１０上の各評価点Ｅをプロセスバイアスｙを相殺する方向に移動させ、各図形の境界線を移動後の各評価点Ｅの位置に修正することによって行うことができる。たとえば、図３(a) に示す元図形パターン１０について、図３(b) に示すような実図形パターン２０が推定された場合を考えてみよう。この場合、元図形パターン１０に含まれる長方形の横幅ａは、実図形パターン２０上では横幅ｂに増加しており、（ｂ−ａ）／２＝ｙとすれば、長方形の左右の辺の位置をいずれも内側へｙだけ移動させれば、元図形パターン１０と同じ横幅ａを有する長方形が得られることになる。したがって、基本的には、元図形パターン１０の横幅ａを２ｙだけ減じる補正を行い、この補正後の図形パターンに基づいてリソグラフィプロセスを実行すれば、実基板Ｓ上には、実図形パターン２０として、当初の設計どおりの横幅ａを有する長方形を得ることができる。
図３(a) に示す元図形パターン１０の場合、評価点Ｅ１１を左方（長方形の内側）にプロセスバイアスｙ１１だけ移動させ、評価点Ｅ１２を左方（長方形の内側）にプロセスバイアスｙ１２だけ移動させ、評価点Ｅ１３を上方（長方形の内側）にプロセスバイアスｙ１３だけ移動させる補正を行えばよい。もちろん、実際には、より多数の評価点が定義されているので、これらすべての評価点について、プロセスバイアスに相当する寸法だけ長方形の内側に移動させる補正を行い、補正後の評価点を結ぶ新たな輪郭線を定義すれば、当該輪郭線で画定される図形を含む補正図形パターン１５が得られることになる。このような補正処理自体は公知の技術なので、ここでは詳しい説明は省略する。
もっとも、実際には、こうして得られた補正図形パターン１５を用いてリソグラフィプロセスを実行し、実基板Ｓ上に実図形パターン２５（図示省略）を形成しても、得られる実図形パターン２５は、設計当初の元図形パターン１０には正確には一致しない（たとえば、実基板Ｓ上に形成される長方形の横幅は、正確にはａにならない）。なぜなら、元図形パターン１０に含まれる図形と補正図形パターン１５に含まれる図形とでは、サイズや形状が異なるため、リソグラフィプロセスを実行した場合の近接効果などの影響に相違が生じるためである。
別言すれば、特定の評価点Ｅについてシミュレーションを行った結果、プロセスバイアスｙが生じることが判明したとしても、単に当該評価点Ｅの位置をプロセスバイアスｙだけ逆方向に移動させただけでは、正確な補正を行うことはできないのである。
もちろん、元図形パターン１０を用いてリソグラフィプロセスを実行した結果として得られる実図形パターン２０に比べれば、補正図形パターン１５を用いてリソグラフィプロセスを実行した結果として得られる実図形パターン２５の方が、より元図形パターン１０に近いパターンになるので、元図形パターン１０をそのまま用いて実際のリソグラフィプロセスを実行するよりは、パターン補正ユニット１４０による補正によって得られる補正図形パターン１５を用いて実際のリソグラフィプロセスを実行した方が、実基板Ｓ上には、より正確な図形パターンが得られることになる。すなわち、パターン補正ユニット１４０によって補正を行えば、誤差が縮小することは確かである。
そこで、実用上は、図１に示すとおり、パターン補正ユニット１４０から出力された補正図形パターン１５を、再び、図形パターンの形状補正装置１００に与える処理を繰り返し行うようにする。すなわち、補正図形パターン１５は、図形パターンの形状推定装置１００′に新たな元図形パターンとして与えられることになり、この新たな元図形パターン（補正図形パターン１５）について、§１．１で述べた処理が実行される。具体的には、評価点設定ユニット１１０によって補正図形パターン１５上に各評価点Ｅの設定が行われ、特徴量抽出ユニット１２０によって各評価点Ｅについての特徴量が抽出され、バイアス推定ユニット１３０によって各評価点Ｅについてのプロセスバイアス推定値ｙが算出される。そして、この算出されたプロセスバイアス推定値ｙを用いて、パターン補正ユニット１４０において再度の補正処理が行われる。
図１に示す図形パターンの形状補正装置１００は、このように、図形パターンに対する補正を繰り返し実行する機能を有している。すなわち、元図形パターン１０に基づいて第１の補正図形パターン１５が得られ、この第１の補正図形パターン１５に基づいて第２の補正図形パターンが得られ、この第２の補正図形パターンに基づいて第３の補正図形パターンが得られ、... という補正処理が繰り返されることになる。補正処理を行うたびに、元図形パターンとシミュレーションにより得られる図形パターンとの形状誤差は縮小してゆく。
したがって、たとえば、元図形パターンとシミュレーションにより得られる図形パターンとの形状誤差が所定の許容範囲内に収束した時点で補正完了とし、最後に得られた補正図形パターンを用いて実際のリソグラフィプロセスを実行すれば、実基板Ｓ上には、設計当初の元図形パターン１０に近い実図形パターンを形成することができる。かくして、先願発明に係る図形パターンの形状補正装置１００を用いれば、元図形パターンの形状を的確に補正することが可能になる。
なお、図１に示す評価点設定ユニット１１０、特徴量抽出ユニット１２０、バイアス推定ユニット１３０、パターン補正ユニット１４０は、いずれもコンピュータに所定のプログラムを組み込むことによって構成されている。したがって、先願発明に係る図形パターンの形状推定装置１００′や図形パターンの形状補正装置１００は、実際には、汎用のコンピュータに専用のプログラムを組み込むことによって実現される。
図４は、図１に示す図形パターンの形状補正装置１００を用いた製品の設計・製造工程を示す流れ図である。まず、ステップＳ１において、製品設計段階が行われる。この製品設計段階は、半導体デバイスなどを構成するための図形パターンを作成する工程であり、図１に示す元図形パターン１０は、この製品設計段階で作成されることになる。なお、半導体デバイスなどの製品設計を行い、図形パターンを作成する装置自体は既に公知の装置であるので、ここでは詳しい説明は省略する。
次のステップＳ２の評価点設定段階は、図１に示す評価点設定ユニット１１０において実行される段階である。たとえば、図２(a) に示すような元図形パターン１０が与えられた場合、図３(a) に示すような評価点Ｅ１１，Ｅ１２，Ｅ１３などが設定される。続くステップＳ３の特徴量抽出段階は、図１に示す特徴量抽出ユニット１２０において実行される段階であり、前述したとおり、１つの評価点Ｅについて、ｎ通りの特徴量ｘ１〜ｘｎが抽出される（詳細な抽出手順は、§２で述べる）。そして、ステップＳ４のプロセスバイアス推定段階は、図１に示すバイアス推定ユニット１３０において実行される段階であり、前述したとおり、１つの評価点Ｅについて、ｎ通りの特徴量ｘ１〜ｘｎを用いてプロセスバイアス推定値ｙが求められる（詳細な算出手順は、§３で述べる）。
そして、ステップＳ５のパターン形状補正段階は、図１に示すパターン補正ユニット１４０において実行される段階であり、前述したとおり、各評価点Ｅについて求められたプロセスバイアス推定値ｙを用いて、元図形パターン１０に対する補正を行うことにより補正図形パターン１５が得られる。このような補正は、１回だけでは不十分であるため、ステップＳ６において「補正完了」と判断されるまで、ステップＳ２へ戻る処理が繰り返される。すなわち、ステップＳ５で得られた補正図形パターン１５を、新たな元図形パターン１０として取り扱うことにより、ステップＳ２〜Ｓ５の処理が繰り返し実行されることになる。
このような繰り返し処理の結果、ステップＳ６において「補正完了」と判断されるに至った場合には、ステップＳ７へと進み、リソグラフィプロセスが実行される。「補正完了」との判断は、たとえば「一定割合の評価点Ｅについて、元図形パターン上の位置とシミュレーションにより得られる図形パターン上の位置との誤差が、所定の基準値以下になる」というような特定の条件が満たされたことにより行うことができる。ステップＳ７のリソグラフィプロセスでは、最終的に得られた補正図形パターンに基づいて、露光、現像、エッチングという実工程が行われ、実基板Ｓの製造が行われる。
図４に示す流れ図において、ステップＳ１〜Ｓ６の段階は、計算機（コンピュータ）上で実行するプロセスであり、ステップＳ７の段階は、実基板Ｓ上で実行するプロセスである。
＜１．３ 先願発明における特徴量抽出の基本概念＞
これまで、図１に示す図形パターンの形状推定装置１００′および図形パターンの形状補正装置１００の基本構成とその基本動作を述べた。これらの各装置において、先願発明として最も特徴的な構成要素は、特徴量抽出ユニット１２０である。先願発明は、元図形パターン１０から的確な特徴量を抽出して的確なシミュレーションを行い、実基板Ｓ上に形成される実図形パターン２０の形状を正確に推定するという作用効果を奏するものであるが、このような作用効果を得るために最も重要な役割を果たす構成要素が特徴量抽出ユニット１２０である。別言すれば、先願発明の重要な特徴は、元図形パターン１０から非常にユニークな方法で特徴量の抽出を行う点にある。そこで、ここでは、先願発明における特徴量抽出の基本概念を説明する。
図５は、長方形からなる図形パターン１０の輪郭線上に定義された各評価点Ｅ１１，Ｅ１２，Ｅ１３について、その周囲の特徴を把握する概念を示す平面図である。図５(a) は、長方形の右辺中央に設定された評価点Ｅ１１について、参考円Ｃ１の内部と参考円Ｃ２の内部の特徴を抽出した状態を示している。参考円Ｃ１，Ｃ２は、いずれも評価点Ｅ１１を中心とする円であるが、参考円Ｃ１に比べて参考円Ｃ２はより大きな円になっている。同様に、図５(b) は、長方形の右辺下方に設定された評価点Ｅ１２について、図５(c) は、長方形の下辺中央に設定された評価点Ｅ１３について、それぞれ２つの参考円Ｃ１，Ｃ２の内部の特徴を抽出した状態を示している。
ここで、各評価点について、参考円Ｃ１の内部の特徴を比較すると、評価点Ｅ１１と評価点Ｅ１２については、左半分が図形内部（ハッチング領域）、右半分が図形外部（空白領域）になっており、参考円Ｃ１の内部の特徴に関しては差がない。一方、評価点Ｅ１３についての参考円Ｃ１の内部の特徴は、上半分が図形内部（ハッチング領域）、下半分が図形外部（空白領域）になっており、評価点Ｅ１１，Ｅ１２の参考円Ｃ１内の特徴を９０°回転させたものになっているが、ハッチング領域の占有率について差はない。一方、参考円Ｃ２の内部の特徴を、各評価点Ｅ１１，Ｅ１２，Ｅ１３について比較すると、ハッチング領域の分布がそれぞれ異なっており、互いに異なる特徴を有していることがわかる。
このように、図形パターン１０上の各評価点Ｅ１１，Ｅ１２，Ｅ１３について、その近傍の特徴を把握するにしても、参考円Ｃ１のような狭い近傍領域の特徴を抽出するか、参考円Ｃ２のように若干広い近傍領域の特徴を抽出するか、によって、抽出される特徴は異なる。したがって、ある１つの評価点Ｅについて、その近傍領域の特徴を何らかの特徴量ｘとして定量的に抽出する場合、近傍領域の範囲を段階的に変化させれば、より多様な方法で特徴量の抽出が行えることがわかる。
また、前述したとおり、元図形パターン１０に基づいてリソグラフィプロセスを実行した場合、基板上に得られる実図形パターン２０は、露光工程における近接効果により、元図形パターン１０に対して寸法誤差（プロセスバイアス）を生じることになる。特に、電子線露光における近接効果には、影響範囲が狭い前方散乱に起因する効果や、影響範囲が広い後方散乱に起因する効果など、多様な効果が含まれている。たとえば、前方散乱は、レジスト層などから構成される被成形層に電子ビームを照射したときに、質量の小さい電子が、レジスト内で分子に散乱されながら拡がっていく現象として説明され、後方散乱は、レジスト層の下にある金属基板などの表面付近で散乱されて跳ね返ってきた電子がレジスト層内で拡散してゆく現象として説明されている。また、エッチング工程によってもプロセスバイアスが生じ、その大きさは、エッチング時のローディング現象に応じて変動する。このローディング現象も、上述した露光工程における近接効果と同様に、狭い影響範囲をもつ成分や広い影響範囲をもつ成分など、多様な成分が合わさって生じることになる。
結局、ある１つの評価点Ｅについてのプロセスバイアスｙの値は、様々なスケール感をもった現象が融合して決まる値になる。したがって、周囲の狭い範囲に関する特徴量から広い範囲に関する特徴量に至るまで、多様な特徴量を抽出することは、影響範囲がそれぞれ異なる、プロセスバイアスに影響を与える各工程中の様々な現象に対して、正確なシミュレーションを行う上で重要である。そこで、先願発明では、１つの評価点Ｅについて、近傍から遠方に至るまで、その周囲の様々な領域についての特徴量を抽出するようにしている。このように、１つの評価点Ｅについて複数の特徴量を抽出するため、先願発明では、それぞれ異なるサイズをもった複数の階層画像からなる「画像ピラミッド」を作成する方法を採用している。この画像ピラミッドには、影響範囲がそれぞれ異なる様々な現象を多重化した情報が含まれていることになる。
図６は、図１に示す特徴量抽出ユニット１２０およびバイアス推定ユニット１３０において実行される処理の概要を示す図である。図の上方に示された元画像Ｑ１は、図１に示す元画像作成部１２１によって作成された画像であり、与えられた元図形パターン１０に相当する画像になる。前述したように、元図形パターン１０は、半導体デバイスの設計装置などによって作成されるデータであり、図２(a) に示すような図形を示すデータになるが、通常、図形の輪郭線を示すベクトルデータ（各頂点の座標値と各頂点の連結関係を示すデータ）として与えられる。
元画像作成部１２１は、与えられた元図形パターン１０のデータに基づいて、それぞれ所定の画素値を有する画素の集合体からなる元画像Ｑ１を作成する処理を実行する。たとえば、元図形パターン１０を構成する図形の内部に画素値１をもった画素を配置し、外部に画素値０をもった画素を配置すれば、多数の画素Ｕの集合体からなる元画像Ｑ１を作成することができる。図６に示す元画像Ｑ１は、このような画素Ｕの集合体からなる画像であり、破線で示すように、元図形パターン１０に含まれる長方形の図形を画像情報として有している。また、評価点設定ユニット１１０によって、この図形の輪郭線上に評価点Ｅが設定されている。なお、図６では、便宜上、１つの評価点Ｅのみが描かれているが、実際には、図形の輪郭線に沿って、多数の評価点が設定されている。
図１に示す画像ピラミッド作成部１２２は、この元画像Ｑ１に基づいて、画像ピラミッドＰＰを作成する。画像ピラミッドＰＰは、それぞれ異なるサイズをもった複数の階層画像によって構成される。図には、複数ｎ通り（ｎ≧２）の階層画像Ｐ１〜Ｐｎによって構成された画像ピラミッドＰＰが示されている。元画像Ｑ１から階層画像Ｐ１〜Ｐｎを作成する具体的な手順は§２で説明するが、基本的には、階層画像Ｐ１〜Ｐｎは、画素数を小さくする縮小処理によって作成される。たとえば、図示の例の場合、階層画像Ｐ１は、元画像Ｑ１と同じサイズの画像（縦横の画素数が同じ画像）であるのに対して、階層画像Ｐ２は、縮小された小さなサイズの画像になっており、階層画像Ｐ３は、階層画像Ｐ２を更に縮小した、より小さなサイズの画像になっている。
このように、先願発明では、元画像Ｑ１に基づいて、画像サイズが徐々に小さくなってゆくような階層画像Ｐ１〜Ｐｎが作成される。このように、サイズの異なる複数の階層画像を上下に並べた様子は、図示のようなピラミッドの形態になるため、先願では、これら複数の階層画像Ｐ１〜Ｐｎの集合体を画像ピラミッドＰＰと呼んでいる。階層画像Ｐ１〜Ｐｎは、いずれも元画像Ｑ１に基づいて作成されているため、元図形パターン１０の情報を有しており、それぞれについて評価点Ｅの位置を定義することができる。図では、各階層画像Ｐ１〜Ｐｎにそれぞれ長方形の図形が描かれており、その輪郭線上に評価点Ｅが配置されている。
図１に示す特徴量算出部１２３は、画像ピラミッドを構成する各階層画像について、評価点の近傍の画素の画素値に基づいて特徴量を算出する処理を行う。図６には、画像ピラミッドＰＰを構成するｎ枚の階層画像Ｐ１〜Ｐｎから、それぞれ評価点Ｅの特徴量ｘ１〜ｘｎが抽出された状態が示されている。図示されている特徴量ｘ１〜ｘｎは、いずれも同じ評価点Ｅの周囲の特徴を示す値であるが、特徴量ｘ１は、第１の階層画像Ｐ１上の評価点Ｅの近傍画素の画素値に基づいて算出された値であり、特徴量ｘ２は、第２の階層画像Ｐ２上の評価点Ｅの近傍画素の画素値に基づいて算出された値であり、特徴量ｘ３は、第３の階層画像Ｐ３上の評価点Ｅの近傍画素の画素値に基づいて算出された値である。各特徴量ｘ１〜ｘｎの具体的な算出手順は§２で説明する。
図６には、便宜上、１つの評価点Ｅのみが描かれているが、実際には、多数の評価点のそれぞれについて、ｎ個の特徴量ｘ１〜ｘｎが算出されることになる。個々の特徴量ｘ１〜ｘｎは、いずれも所定のスカラー値であるが、個々の評価点Ｅごとにそれぞれｎ個の特徴量ｘ１〜ｘｎが得られることになる。したがって、このｎ個の特徴量ｘ１〜ｘｎをｎ次元ベクトルとして把握すれば、特徴量抽出ユニット１２０は、１つの評価点Ｅについて、ｎ次元ベクトルからなる特徴量を抽出する処理を行うことになる。
こうして抽出された各評価点についての特徴量（ｎ次元ベクトル）は、バイアス推定ユニット１３０内の特徴量入力部１３１によって入力され、推定演算部１３２に与えられる。推定演算部１３２は、ここに示す実施例の場合、ニューラルネットワークによって構成され、予め実施された学習段階によって得られた学習情報Ｌに基づいて、ｎ次元ベクトルとして与えられた特徴量ｘ１〜ｘｎに応じて、評価点Ｅについてのプロセスバイアスの推定値ｙ（スカラー値）を算出する演算を行う。具体的な演算手順は§３で説明する。
このように、先願発明によれば、実際のリソグラフィプロセスに対して、物理的・実験的なシミュレーションモデルが構築されていなくても、あらゆる元図形パターン１０に対して正確な特徴量を抽出することができる。また、そもそも物理的・実験的なシミュレーションモデルを構築する必要がないため、後に§３．２で述べるニューラルネットワークの学習段階において、材料物性や工程条件の種々の設定値を考慮する必要もない。
以上、先願発明に係る図形パターンの形状推定装置１００′および形状補正装置１００を、半導体デバイスを製造するためのリソグラフィプロセスに利用する例について説明したが、先願発明や本願発明は、半導体デバイスの製造工程への利用に限定されるものではなく、リソグラフィプロセスを含む様々な製品の製造工程に利用することができる。たとえば、ＮＩＬ（Nano Imprint Lithography）やＥＵＶ（Extreme UltraViolet Lithography）などのリソグラフィプロセスを含む様々な製品の製造工程においても先願発明や本願発明を利用することが可能である。特に、ＮＩＬにおいては、元図形パターンから露光リソグラフィを通して作製したマスターテンプレート上の実図形パターンが、元図形パターンと一致するように、元図形パターンに対して補正を行ってもよい。あるいは、マスターテンプレートからインプリントを通して作製したレプリカテンプレート上の実図形パターンが、元図形パターンと一致するように、元図形パターンに対する補正を行ってもよい。その他にも、先願発明や本願発明は、ＭＥＭＳ（Micro Electro Mechanical Systems）、ＬＳＰＭ（Large-size Photomask）、リードフレーム、メタルマスク、メタルメッシュセンサー、カラーフィルタなど、リソグラフィプロセスを含むすべての製品分野に適用可能である。
＜＜＜ §２． 特徴量抽出ユニットの詳細 ＞＞＞
続いて、特徴量抽出ユニット１２０の詳細な処理動作を説明する。図１に示すように、特徴量抽出ユニット１２０は、元画像作成部１２１、画像ピラミッド作成部１２２、特徴量算出部１２３を有しており、図４の流れ図におけるステップＳ３の特徴量抽出処理を実行する機能を有している。この特徴量抽出処理は、実際には、図７に示す各手順により実行される。ここで、ステップＳ３１，Ｓ３２は、元画像作成部１２１によって実行される手順であり、ステップＳ３３〜Ｓ３６は、画像ピラミッド作成部１２２によって実行される手順であり、ステップＳ３７は、特徴量算出部１２３によって実行される手順である。以下、各部で実行される手順を、具体例を挙げて詳細に説明する。
＜２．１ 元画像作成部１２１による処理手順＞
元画像作成部１２１は、与えられた元図形パターン１０に基づいて、それぞれ所定の画素値を有する画素の集合体からなる元画像を作成する機能を果たし、図７の流れ図のステップＳ３１，Ｓ３２を実行する。まず、ステップＳ３１において、元図形パターン１０を入力する処理が行われ、続くステップＳ３２において、元画像作成処理が行われる。
§１では、説明の便宜上、ステップＳ３１で入力される元図形パターン１０の一例として、図２(a) のような１つの長方形の図形のみからなる単純なパターンを示した。ここでは、より詳細な説明を行うため、図８に示すような５つの図形Ｆ１〜Ｆ５（矩形）を含む元図形パターン１０が与えられた場合を考えてみよう。前述したように、図形パターンの形状補正装置１００に与えられる元図形パターン１０は、通常、図形の輪郭線を示すベクトルデータになる。したがって、図８では、各図形Ｆ１〜Ｆ５の内部にハッチングを施して示しているが、実際には、この元図形パターン１０は、５つの長方形Ｆ１〜Ｆ５の各頂点の座標値とこれら各頂点の連結関係を示すベクトルデータとして与えられる。
ステップＳ３２の元画像作成処理は、このようなベクトルデータとして与えられた元図形パターン１０に基づいて、画素の集合体からなる元画像Ｑ１のデータ（ラスターデータ）を作成する処理ということになる。具体的には、元画像作成部１２１は、画素Ｕの二次元配列からなるメッシュを定義し、このメッシュ上に元図形パターン１０を重ね合わせ、個々の画素Ｕの位置と元図形パターン１０を構成する図形Ｆ１〜Ｆ５の輪郭線の位置との関係に基づいて、個々の画素Ｕの画素値を決定する処理を行う。
図９は、元画像作成部１２１において、画素Ｕの二次元配列からなるメッシュ上に元図形パターン１０を重ね合わせる処理が行われた状態を示す平面図である。この例では、縦横ともに画素寸法ｕをもった画素Ｕを二次元配列させたメッシュが定義されており、多数の画素Ｕが、縦横ともにピッチｕで並べられている。画素寸法ｕは、各図形Ｆ１〜Ｆ５の形状を十分な解像度で表現することができる適切な値に設定される。画素寸法ｕを小さく設定すればするほど、形状表現の解像度は向上するが、後の処理負担は重くなる。一般に、半導体デバイスを製造するために用いられる元図形パターン１０は、極めて微細なパターンになるため、画素寸法ｕとしては、たとえば、ｕ＝５〜２０ｎｍ程度の値を設定するのが好ましい。
こうして、画素Ｕの二次元配列が定義されたら、図形Ｆ１〜Ｆ５の輪郭線の位置との関係に基づいて、個々の画素Ｕに画素値を定義する。画素値の定義には、いくつかの方法がある。
最も基本的な定義方法は、元図形パターン１０に基づいて、各図形Ｆ１〜Ｆ５の内部領域と外部領域とを認識し、各画素Ｕ内における内部領域の占有率を当該画素の画素値とする方法である。図８において、ハッチングが施された領域が各図形Ｆ１〜Ｆ５の内部領域であり、白い領域が外部領域である。したがって、この方法を採る場合、図９のように重ね合わせた状態において、各画素の画素値は、当該画素内における内部領域（ハッチング領域）の占有率（０〜１）として定義される。このような方法で画素値が定義された画像は、一般に「面積密度マップ」と呼ばれている。
図１０は、図９に示す「元図形パターン１０＋画素の二次元配列」に基づいて作成された面積密度マップＭ１を示す図である。ここで、各セルは、図９で定義された各画素であり、セル内の数字は各画素に定義された画素値である。なお、空白のセルは、画素値０をもつ画素である（画素値０の図示は省略されている）。この面積密度マップＭ１において、たとえば、画素値１．０をもつ画素は、図９におけるハッチング領域の占有率が１００％の画素であり、画素値０．５をもつ画素は、図９におけるハッチング領域の占有率が５０％の画素である。この面積密度マップＭ１は、基本的に、図形内部を画素値１、図形外部を画素値０で表現した二値画像ということになるが、図形の輪郭線が位置する画素については、内部領域の割合を示す値が画素値として与えられることになるので、全体としてはモノクロの階調画像ということになる。
画素値の別な定義方法として、元図形パターン１０に基づいて、各図形Ｆ１〜Ｆ５の輪郭線を認識し、各画素Ｕ内に存在する輪郭線の長さを当該画素の画素値とする方法を採ることもできる。この方法を採る場合、図９のように重ね合わせた状態において、各画素の画素値は、当該画素内に存在する輪郭線の長さの総和として定義される。このような方法で画素値が定義された画像は、一般に「エッジ長密度マップ」と呼ばれている。輪郭線の長さの単位としては、たとえば、画素寸法ｕを１とした単位を用いればよい。
図１１は、図９に示す「元図形パターン１０＋画素の二次元配列」に基づいて作成されたエッジ長密度マップＭ２を示す図である。ここでも、各セルは、図９で定義された各画素であり、セル内の数字は各画素内に存在する輪郭線の長さの総和（画素寸法ｕを１とした長さ）として定義された画素値である。なお、空白のセルは、画素値０をもつ画素である（画素値０の図示は省略されている）。このエッジ長密度マップＭ２において、たとえば、画素値１．０をもつ画素は、図９において、画素内に存在する輪郭線の長さがｕとなる画素である。このエッジ長密度マップＭ２は、基本的に、輪郭線の密度分布を示すモノクロの階調画像ということになるので、前述した面積密度マップＭ１とは性質がかなり異なる画像になる。ただ、輪郭線上に定義された評価点Ｅについての特徴量を抽出する上では、非常に有用な画像になる。
以上、図８に示す元図形パターン１０に基づいて、個々の画素の画素値を定義する方法を述べたが、リソグラフィプロセスに用いる元図形パターン１０には、図形の内部と外部との境界を示す輪郭線の幾何学的な情報に加えて、更に、各図形に関するドーズ量の情報が付加されることがある。図１２は、このようなドーズ量の情報を含んだ元図形パターン１０を示す平面図である。図１２に示すドーズ量付きの元図形パターン１０は、図８に示す元図形パターン１０と同様に、各図形Ｆ１〜Ｆ５の輪郭線の情報を含んでいるが、それに加えて、各図形Ｆ１〜Ｆ５のそれぞれについて、ドーズ量を定義する情報を含んでいる。
具体的には、図示の例の場合、図形Ｆ１〜Ｆ３についてはドーズ量１００％が定義され、図形Ｆ４についてはドーズ量５０％が定義され、図形Ｆ５についてはドーズ量１０％が定義されている。これらのドーズ量は、リソグラフィプロセスの露光工程において、照射する光や電子線の強度（露光の回数によって総エネルギー量を制御する場合も含む）を示すものである。図示の例の場合、図形Ｆ１〜Ｆ３の内部領域を露光する際には１００％の強度で光や電子線を照射するが、図形Ｆ４の内部領域を露光する際には５０％、図形Ｆ５の内部領域を露光する際には１０％の強度で光や電子線を照射することになる。このように、露光工程時に、個々の図形ごとにドーズ量を制御するようにすれば、実基板Ｓ上に形成される実図形パターン２０の寸法を更に細かく調整することができる。
リソグラフィプロセスの露光工程において、このようなドーズ量の制御を行うケースでは、シミュレーションにおいても、ドーズ量を考慮する必要がある。このようなケースでは、元画像の画素値を決定する際に、ドーズ量を考慮した方法を採る必要がある。すなわち、図形の内部と外部との境界を示す輪郭線の情報と、リソグラフィプロセスにおける各図形に関するドーズ量の情報と、を含む元図形パターン１０が与えられた場合には、当該元図形パターン１０に基づいて、各図形の内部領域と外部領域とを認識し、更に、各図形に関するドーズ量を認識し、各画素内に存在する各図形について「内部領域の占有率と当該図形のドーズ量との積」を求め、当該積の総和を当該画素の画素値とする方法を採ればよい。
この方法を採る場合、図９のように重ね合わせた状態において、各画素の画素値は、当該画素内における特定の図形の内部領域（ハッチング領域）の占有率（０〜１）と当該特定の図形に関するドーズ量の積の総和として定義される。このような方法で画素値が定義された画像は、一般に「ドーズ密度マップ」と呼ばれている。このドーズ密度マップも、全体としてはモノクロの階調画像になる。
図１３は、図１２に示すドーズ量付きの元図形パターン１０に基づいて作成されたドーズ密度マップＭ３を示す図である。ここで、各セルは、図９で定義された各画素であり、セル内の数字は各画素に定義された画素値である。なお、空白のセルは、画素値０をもつ画素である（画素値０の図示は省略されている）。このドーズ密度マップＭ３を、図１０に示す面積密度マップＭ１と比較すると、ドーズ量１００％が与えられた図形Ｆ１〜Ｆ３が配置された画素についての画素値に変わりはないが、ドーズ量５０％が与えられた図形Ｆ４やドーズ量１０％が与えられた図形Ｆ５が配置された画素についての画素値は、当該ドーズ量に応じた量だけ減じられていることがわかる。これは、実際の露光工程において、図形Ｆ４，Ｆ５の内部に対して、強度が減じられた光や電子線が照射される現象を示すものである。
以上、元図形パターン１０に基づいて、面積密度マップＭ１、エッジ長密度マップＭ２、ドーズ密度マップＭ３という３通りの画像（所定の画素値を有する画素Ｕの集合体）を作成する例を示した。図７の流れ図におけるステップＳ３２の元画像作成処理では、これら３通りの画像のいずれかを作成して元画像とすればよい。図７では、一例として、面積密度マップＭ１を元画像Ｑ１とした例が示されている。もちろん、上述した３通り以外の方法で元画像Ｑ１を作成することも可能である。
なお、このステップＳ３２で作成された元画像Ｑ１は、ステップＳ３３のフィルタ処理において、第１番目の準備画像Ｑ１として利用される。ステップＳ３３のフィルタ処理は、後述するように、第ｋ番目の準備画像Ｑｋに画像処理フィルタを作用させて、第ｋ番目の階層画像Ｐｋを作成する処理である。そこで、ステップＳ３２の手順は、パラメータｋ（ｋ＝１，２，３，... ）を初期値ｋ＝１に設定して、第１番目の準備画像Ｑ１を作成する処理と言うことができる。この第１番目の準備画像Ｑ１は、元図形パターン１０に基づいて最初に作成された元画像であり、後述する画像ピラミッド作成工程において最初に用いられる基準の画像ということになる。
＜２．２ 画像ピラミッド作成部１２２による処理手順＞
続いて、画像ピラミッド作成部１２２による画像ピラミッドの作成処理の手順を説明する。画像ピラミッド作成部１２２は、図７のステップＳ３２で作成された元画像Ｑ１（たとえば、図１０に示す面積密度マップＭ１）に基づいて、画素数を小さくする縮小処理を行う機能を有し、それぞれ異なるサイズをもった複数の階層画像からなる画像ピラミッドを作成する画像ピラミッド作成処理を行う。ここで述べる実施例の場合、この画像ピラミッド作成処理は、図７の流れ図のステップＳ３３〜Ｓ３６に示す手順によって実行される。
ここでは、ステップＳ３１において、図８に示すような元図形パターン１０が入力され、ステップＳ３２において、図１０に示す面積密度マップＭ１が元画像Ｑ１として作成された場合を例にとって、具体的な画像ピラミッド作成処理の手順を説明する。
まず、ステップＳ３３では、第ｋ番目の準備画像Ｑｋに画像処理フィルタを作用させて、第ｋ番目の階層画像Ｐｋを作成するフィルタ処理が実行される。このフィルタ処理は、具体的には、たとえば、画像処理フィルタとしてガウシアンフィルタを用いた畳込演算として実行される。図１４は、準備画像ＱｋにガウシアンフィルタＧＦ３３を用いたフィルタ処理を施すことにより、第ｋ番目の階層画像Ｐｋを作成する手順を示す平面図である。この図１４に示されている第ｋ番目の準備画像Ｑｋは、実際には、図１０に示す面積密度マップＭ１と同じものである。
すなわち、図１０に示す面積密度マップＭ１は、便宜上、８×８の画素配列として示され、画素値０の記載が省略されているのに対して、図１４に示す準備画像Ｑｋは、１０×１０の画素配列として示され、画素値０も記載されているが、両者は実質的に同一の画像である。要するに、図１４では、フィルタ処理を実行する都合上、図１０に示す８×８の画素配列からなる面積密度マップＭ１の周囲に、画素値０を有する画素を配置して１０×１０の画素配列としているだけである。この段階では、パラメータｋは初期値１であり、図１４に示す準備画像Ｑｋは、第１番目の準備画像Ｑ１ということになる。上述したとおり、この第１番目の準備画像Ｑ１は、ステップＳ３２における元画像作成処理で作成された元画像に他ならない。
図１４に示すフィルタ処理では、ガウシアンフィルタＧＦ３３を用いた畳込演算が実行される。ガウシアンフィルタＧＦ３３は、図示のような３×３の画素配列であり、このガウシアンフィルタＧＦ３３を、第ｋ番目の準備画像Ｑｋの所定位置に重ね合わせて積和演算処理を行うことにより、第ｋ番目の階層画像Ｐｋ（フィルタ処理画像）が得られる。図１５は、図１４に示すフィルタ処理により得られた第ｋ番目の階層画像Ｐｋを示す平面図である。この第ｋ番目の階層画像Ｐｋは、第ｋ番目の準備画像Ｑｋと同様に１０×１０の画素配列からなり、個々の画素の画素値は、ガウシアンフィルタＧＦ３３を用いた積和演算によって得られた値になる。
たとえば、図１５に示す第ｋ番目の階層画像Ｐｋにおいて、太枠で囲った画素（第４行第３列の画素）に着目すると、この着目画素には画素値０．３７５が与えられている。当該画素値は、図１４に太枠で囲った３×３の画素配列（第４行第３列の画素を中心とした９画素）上に、図示のガウシアンフィルタＧＦ３３を重ね、９画素のそれぞれについて、同位置に重ねられた画素同士の画素値の積を求め、９個の積の総和として求められたものである。具体的には、着目画素の画素値０．３７５は、「（１／１６×０）＋（２／１６×０．２５）＋（１／１６×０．５）＋（２／１６×０）＋（４／１６×０．５）＋（２／１６×１．０）＋（１／１６×０）＋（２／１６×０．２５）＋（１／１６×０．５）」なる積和演算値として求められる。このような積和演算によるフィルタ処理は、画像についての畳込演算処理として一般的に知られた処理であるため、ここでは詳しい説明は省略する。
なお、図１４に示すフィルタ処理では、画像処理フィルタとして、図１６(a) に示すような３×３の画素配列からなるガウシアンフィルタＧＦ３３を用いた畳込演算を行っているが、図１６(b) に示すような３×３の画素配列からなるラプラシアンフィルタＬＦ３３を用いた畳込演算を行うようにしてもよい。一般に、ガウシアンフィルタを用いたフィルタ処理は、画像の輪郭をボケさせる効果を与え、ラプラシアンフィルタを用いたフィルタ処理は、画像の輪郭を強調させる効果を与えることが知られている。いずれのフィルタ処理を採用しても、第ｋ番目の準備画像Ｑｋに対して若干特徴が異なる第ｋ番目の階層画像Ｐｋを得ることができるので、それぞれ異なる特徴をもった複数の階層画像からなる画像ピラミッドを作成する上で効果的である。
もちろん、ステップＳ３３のフィルタ処理に用いる画像処理フィルタは、図１６(a) に示すガウシアンフィルタＧＦ３３や図１６(b) に示すラプラシアンフィルタＬＦ３３に限定されるものではなく、この他にも種々の画像処理フィルタを利用することが可能である。また、用いる画像処理フィルタのサイズも、３×３の画素配列に限定されることなく、任意のサイズの画像処理フィルタを利用することが可能である。たとえば、図１７(a) に示すような５×５の画素配列からなるガウシアンフィルタＧＦ５５や、図１７(b) に示すような５×５の画素配列からなるラプラシアンフィルタＬＦ５５を利用してもよい。
こうして、図７の手順におけるステップＳ３３のフィルタ処理が完了すると、ステップＳ３４において、パラメータｋが所定の設定値ｎに到達したか否かが判断され、ｋ＜ｎの場合には、ステップＳ３５の縮小処理が実行される。この縮小処理は、所定の対象画像を元に、当該対象画像よりも画素数の小さな画像を作成する処理である。ここに示す実施例の場合、ステップＳ３３のフィルタ処理で作成された第ｋ番目の階層画像Ｐｋに対して縮小処理を実行することにより、第（ｋ＋１）番目の準備画像Ｑ（ｋ＋１）を作成する処理が実行される。したがって、準備画像Ｑ（ｋ＋１）は、階層画像Ｐｋよりもサイズが小さな画像（画素配列における縦横の画素数が小さな画像）になる。
このような画像についての縮小処理は、「プーリング処理」とも呼ばれ、ステップＳ３５で行う縮小処理としては、たとえば、「アベレージ・プーリング処理」を採用することができる。図１８は、第ｋ番目の階層画像Ｐｋに対して、アベレージ・プーリング処理を施すことにより、縮小画像として、第（ｋ＋１）番目の準備画像Ｑ（ｋ＋１）を作成する手順を示す平面図である。具体的には、図１８(a) に示す４×４の画素配列からなる階層画像Ｐｋにアベレージ・プーリング処理（縮小処理）を施すことにより、図１８(b) に示すような２×２の画素配列からなる準備画像Ｑ（ｋ＋１）が縮小画像として作成されている。
図１８に示すアベレージ・プーリング処理は、２×２の画素配列からなる４個の画素を１つの画素に変換（縮小）する処理であり、元の４個の画素の画素値の平均値を、変換後の１つの画素の画素値とすることにより、縮小画像が作成されることになる。たとえば、図１８(a) に示す階層画像Ｐｋの左上に配置されている２×２の画素配列からなる４個の画素（太枠内の画素）は、図１８(b) の準備画像Ｑ（ｋ＋１）上では太枠で示す１画素に変換（縮小）されている。この変換（縮小）後の太枠画素の画素値０．５は、元の４個の画素の画素値の平均値になっている。
一方、図１９は、第ｋ番目の階層画像Ｐｋに対して、マックス・プーリング処理を施すことにより、縮小画像として、第（ｋ＋１）番目の準備画像Ｑ（ｋ＋１）を作成する手順を示す平面図である。具体的には、図１９(a) に示す４×４の画素配列からなる階層画像Ｐｋにマックス・プーリング処理（縮小処理）を施すことにより、図１９(b) に示すような２×２の画素配列からなる準備画像Ｑ（ｋ＋１）が縮小画像として作成されている。
図１９に示すマックス・プーリング処理は、図１８に示すアベレージ・プーリング処理と同様に、２×２の画素配列からなる４個の画素を１つの画素に変換（縮小）する処理であるが、元の４個の画素の画素値の最大値を、変換後の１つの画素の画素値とすることにより、縮小画像が作成されることになる。たとえば、図１９(a) に示す階層画像Ｐｋの左上に配置されている２×２の画素配列からなる４個の画素（太枠内の画素）は、図１９(b) の準備画像Ｑ（ｋ＋１）上では太枠で示す１画素に変換（縮小）されている。この変換（縮小）後の太枠画素の画素値１．０は、元の４個の画素の画素値の最大値になっている。
なお、図１８および図１９に示す各プーリング処理は、２×２の画素配列からなる４個の画素を単一の画素に変換する縮小処理であるが、もちろん、３×３の画素配列からなる９個の画素を単一の画素に変換する縮小処理を行うことも可能であるし、３×２の画素配列からなる６個の画素を単一の画素に変換する縮小処理を行うことも可能である。
結局、画像ピラミッド作成部１２２は、ステップＳ３５の縮小処理として、複数ｍ個の隣接画素を、これら複数ｍ個の隣接画素の画素値の平均値を画素値とする単一の画素に置き換えるアベレージ・プーリング処理を実行することにより縮小画像を作成することもできるし、複数ｍ個の隣接画素を、これら複数ｍ個の隣接画素の画素値の最大値を画素値とする単一の画素に置き換えるマックス・プーリング処理を実行することにより縮小画像を作成することもできる。もちろん、ステップＳ３５の縮小処理としては、その他の縮小処理を行うことも可能である。要するに、階層画像Ｐｋに対して画素数を小さくするような変換を施すことにより、サイズの小さな準備画像Ｑ（ｋ＋１）を作成することができる処理、別言すれば、「画素数が小さくなった縮小画像」を作成する処理であれば、ステップＳ３５において、どのような縮小処理を実行してもかまわない。
こうして、ステップＳ３５の縮小処理が完了したら、ステップＳ３６において、パラメータｋが１だけ増加され、再びステップＳ３３のフィルタ処理が実行される。結局、上述のように、ｋ＝１として第１番目の準備画像Ｑ１（元画像）に対してステップＳ３３でフィルタ処理を行うことにより第１番目の階層画像Ｐ１が作成され、続いて、ステップＳ３５で、この階層画像Ｐ１に対して縮小処理を行うことにより第２番目の準備画像Ｑ２が作成され、ステップＳ３６でｋ＝２に更新され、再びステップＳ３３において、第２番目の準備画像Ｑ２に対するフィルタ処理を行うことにより第２番目の階層画像Ｐ２が作成されることになる。
このような繰り返し手順が、ステップＳ３４において、ｋ＝ｎと判断されるまで繰り返し実行される。ここで、ｎの値としては、画像ピラミッドの階層数（すなわち、画像ピラミッドを構成する階層画像の総数）として適切な値を予め設定しておけばよい。ｎの値を大きく設定すればするほど、１つの評価点Ｅについて抽出される特徴量の数ｎが多くなるので、より正確なシミュレーションが可能になるが、演算負担は増大する。また、ステップＳ３５の縮小処理を繰り返すほど、画像のサイズはどんどん小さくなってゆくので、ｎの値を大きく設定しすぎると、ステップＳ３５の縮小処理を行うことができなくなる。したがって、実用上は、元画像Ｑ１のサイズや演算負担を考慮して、ｎの値を適切に設定すればよい。
こうして、ステップＳ３４において、ｋ＝ｎと判断されると、画像ピラミッド作成部１２２による処理は完了である。この時点で、図６に示すように、複数ｎ通りの階層画像Ｐ１〜Ｐｎからなる画像ピラミッドＰＰが作成されたことになる。そこで、ステップＳ３４からステップＳ３７へと進み、特徴量算出処理が実行される。
図２０は、画像ピラミッド作成部１２２において、ｎ通りの階層画像Ｐ１〜Ｐｎからなる画像ピラミッドＰＰを作成する手順（図７のステップＳ３３〜Ｓ３６の手順）を示す平面図である。図の上段左に示す第１の準備画像Ｑ１は、ステップＳ３２の元画像作成処理において、ｋ＝１として作成された元画像であり、個々の画素には、たとえば図１０に示す面積密度マップＭ１のような画素値が定義されている。上述したとおり、ステップＳ３３では、この第１の準備画像Ｑ１に対してフィルタ処理が行われる。具体的には、たとえば、３×３の画素配列からなるガウシアンフィルタＧＦ３３を用いた畳込演算により、図２０の上段右に示すような第１の階層画像Ｐ１が作成される。この第１の階層画像Ｐ１のサイズは、第１の準備画像Ｑ１のサイズと同じである。
続いて、ステップＳ３５の縮小処理において、第１の階層画像Ｐ１に対する縮小処理（たとえば、アベレージ・プーリング処理）が行われ、図２０の中段左に示す第２の準備画像Ｑ２が作成される。この第２の準備画像Ｑ２のサイズは、第１の階層画像Ｐ１のサイズよりも小さなものになる。続いて、ステップＳ３６において、パラメータｋの値が２に更新され、再びステップＳ３３のフィルタ処理が実行される。すなわち、３×３の画素配列からなるガウシアンフィルタＧＦ３３を用いた畳込演算により、図２０の中段右に示すような第２の階層画像Ｐ２が作成される。この第２の階層画像Ｐ２のサイズは、第２の準備画像Ｑ２のサイズと同じである。
そして再びステップＳ３５の縮小処理が実行される。すなわち、第２の階層画像Ｐ２に対する縮小処理（たとえば、アベレージ・プーリング処理）が行われ、図２０の下段左に示す第３の準備画像Ｑ３が作成される。この第３の準備画像Ｑ３のサイズは、第２の階層画像Ｐ２のサイズよりも小さなものになる。続いて、ステップＳ３６において、パラメータｋの値が３に更新され、再びステップＳ３３のフィルタ処理が実行される。すなわち、３×３の画素配列からなるガウシアンフィルタＧＦ３３を用いた畳込演算により、図２０の下段右に示すような第３の階層画像Ｐ３が作成される。この第３の階層画像Ｐ３のサイズは、第３の準備画像Ｑ３のサイズと同じである。
このような処理が、パラメータｋ＝ｎになるまで繰り返し実行され、最終的に、第ｎの準備画像Ｑｎと第ｎの階層画像が得られることになる。こうして、第１の階層画像Ｐ１〜第ｎの階層画像Ｐｎまでのサイズが異なるｎ通りの階層画像によって、画像ピラミッドＰＰが構成されることになる。
結局、図７の手順に示す実施例の場合、画像ピラミッド作成部１２２は、元画像Ｑ１もしくは縮小画像Ｑ（ｋ＋１）に対して、所定の画像処理フィルタを用いたフィルタ処理を行う機能を有しており、このフィルタ処理と縮小処理とを交互に実行することにより、複数の階層画像Ｐ１〜Ｐｎからなる画像ピラミッドＰＰを作成することになる。
より具体的には、画像ピラミッド作成部１２２は、元画像作成部１２１によって作成された元画像を第１の準備画像Ｑ１とし、第ｋの準備画像Ｑｋ（但し、ｋは自然数）に対するフィルタ処理によって得られる画像を第ｋの階層画像Ｐｋとし、第ｋの階層画像Ｐｋに対する縮小処理によって得られる画像を第（ｋ＋１）の準備画像Ｑ（ｋ＋１）として、第ｎの階層画像Ｐｎが得られるまでフィルタ処理と縮小処理とを交互に実行することにより、第１の階層画像Ｐ１〜第ｎの階層画像Ｐｎを含む複数ｎ通りの階層画像からなる画像ピラミッドＰＰを作成することになる。
先願発明における画像ピラミッドＰＰは、それぞれ異なるサイズをもった複数の階層画像によって構成されるものであればよいので、図７の流れ図に示す手順において、ステップＳ３５の縮小処理は必須の処理になるが、ステップＳ３３のフィルタ処理は必ずしも必要な処理ではない。ただ、フィルタ処理を行うと、個々の画素の画素値に周囲の画素の画素値の影響を作用させることができる。このため、フィルタ処理を加えることにより、バリエーションに富んだ複数の階層画像を作成することができ、より多様な情報を含んだ特徴量を抽出することができるようになり、結果的に、より正確なシミュレーションが可能になる。したがって、実用上は、図７の流れ図に示す手順のように、縮小処理とフィルタ処理とを交互に実行するようにするのが好ましい。
＜２．３ 特徴量算出部１２３による処理手順＞
次に、特徴量算出部１２３による特徴量算出処理の手順を説明する。特徴量算出部１２３は、図７のステップＳ３７に示すとおり、画像ピラミッドＰＰを構成する各階層画像Ｐ１〜Ｐｎに基づいて、各評価点Ｅについての特徴量ｘ１〜ｘｎを算出する処理を行う。ここでは、この特徴量ｘ１〜ｘｎの算出処理の手順を具体的に説明する。
図２１は、特徴量算出部１２３において、各階層画像Ｐ１〜Ｐｎから特定の評価点Ｅについての特徴量ｘ１〜ｘｎを算出する手順を示す平面図である。具体的には、図２１(a) 〜(c) の左側には、それぞれ第１の階層画像Ｐ１，第２の階層画像Ｐ２，第３の階層画像Ｐ３の各画素配列に、元図形パターン１０を構成する長方形（太枠で示す）を重ねた状態が示されており、図２１(a) 〜(c) の右側には、各階層画像Ｐ１，Ｐ２，Ｐ３に基づいて、特定の評価点Ｅについての特徴量ｘ１，ｘ２，ｘ３を算出する原理が示されている。
図２１に示す各階層画像Ｐ１，Ｐ２，Ｐ３は、画像ピラミッドＰＰの各階層を構成する画像の一部である。実際には、Ｐ１〜Ｐｎまでのｎ通りの階層画像が用意され、ｎ組の特徴量ｘ１〜ｘｎが抽出されることになるが、図２１では、説明の便宜上、３枚の階層画像Ｐ１，Ｐ２，Ｐ３から３組の特徴量ｘ１，ｘ２，ｘ３を抽出する様子が示されている。
ここで、第１の階層画像Ｐ１は、元画像Ｑ１（第１の準備画像）に対してフィルタ処理を施すことによって得られた画像であり、図示の例では、１６×１６の画素配列を有している。これに対して、第２の階層画像Ｐ２は、第１の階層画像Ｐ１に対して縮小処理およびフィルタ処理を施すことによって得られた画像であり、図示の例では、８×８の画素配列を有している。また、第３の階層画像Ｐ３は、第２の階層画像Ｐ２に対して縮小処理およびフィルタ処理を施すことによって得られた画像であり、図示の例では、４×４の画素配列を有している。
図２１では、各階層画像Ｐ１，Ｐ２，Ｐ３を、その輪郭が同じ大きさの正方形になるように描いているため、いずれも同じ大きさの画像になっているが、画素配列としては、１６×１６，８×８，４×４と徐々に縮小しており、画像のサイズは徐々に減少したものになっている。ただ、図２１では、各階層画像Ｐ１，Ｐ２，Ｐ３の外枠を、同じ大きさの正方形として描いているため、画素の大きさが徐々に大きくなっている。別言すれば、画像の解像度は、階層画像Ｐ１，Ｐ２，Ｐ３の順に低下してゆき、徐々に粗い画像になってゆく。
上述したとおり、図には、元図形パターン１０を構成する長方形が太枠で描かれている。各階層画像Ｐ１，Ｐ２，Ｐ３は、いずれも画素の集合体からなるラスター画像であるので、図に太枠で描かれた長方形の輪郭線は、実際には、輪郭線そのものの情報として含まれているわけではなく、個々の画素の画素値の情報として含まれていることになる。ただ、図２１では、説明の便宜上、各階層画像Ｐ１，Ｐ２，Ｐ３上の長方形の位置を太線で示してある。ここでは、この長方形の輪郭線上に定義された特定の評価点Ｅについて、特徴量ｘ１〜ｘｎを抽出する処理を説明する。
図２１(a) 〜(c) を見ればわかるとおり、各階層画像Ｐ１，Ｐ２，Ｐ３に対して、太枠で示す長方形は同じ相対位置に配置されており、特定の評価点Ｅも同じ相対位置に配置されている。ここに示す実施例の場合、１つの評価点Ｅについての特徴量は、その近傍の画素の画素値に基づいて算出される。
まず、図２１(a) に示すように、第１の階層画像Ｐ１に基づいて、評価点Ｅについての特徴量ｘ１が抽出される。具体的には、特徴量算出部１２３は、図２１(a) の右側に示すように、第１の階層画像Ｐ１を構成する画素から、評価点Ｅの近傍に位置する４個の画素（図にハッチングを施した画素）を着目画素として抽出し、これら４個の着目画素の画素値を用いた演算により特徴量ｘ１を算出する。同様に、図２１(b) の右側に示すように、第２の階層画像Ｐ２を構成する画素から、評価点Ｅの近傍に位置する４個の画素（図にハッチングを施した画素）を着目画素として抽出し、これら４個の着目画素の画素値を用いた演算により特徴量ｘ２を算出する。また、図２１(c) の右側に示すように、第３の階層画像Ｐ３を構成する画素から、評価点Ｅの近傍に位置する４個の画素（図にハッチングを施した画素）を着目画素として抽出し、これら４個の着目画素の画素値を用いた演算により特徴量ｘ３を算出する。
このような処理を、第４の階層画像Ｐ４〜第ｎの階層画像Ｐｎについても行えば、特定の評価点Ｅについて、ｎ組の特徴量ｘ１〜ｘｎを抽出することができる。これらｎ組の特徴量ｘ１〜ｘｎは、いずれも元図形パターン１０上の同じ評価点Ｅについて、その周囲の特徴を示すパラメータになるが、元図形パターン１０から影響を受ける範囲が互いに異なっている。たとえば、第１の階層画像Ｐ１から抽出された特徴量ｘ１は、図２１(a) の右側の図にハッチングが施された狭い領域内の特徴を示す値になるが、第２の階層画像Ｐ２から抽出された特徴量ｘ２は、図２１(b) の右側の図にハッチングが施されたより広い領域内の特徴を示す値になり、第３の階層画像Ｐ３から抽出された特徴量ｘ３は、図２１(c) の右側の図にハッチングが施された更に広い領域内の特徴を示す値になる。
前述したように、ある１つの評価点Ｅについてのプロセスバイアスｙの値は、前方散乱，後方散乱など、様々なスケール感をもった現象が融合して決まる値になる。したがって、同一の評価点Ｅについての特徴量として、その周囲のごく狭い範囲に関する特徴量ｘ１から、より広い範囲に関する特徴量ｘｎに至るまで、多様な特徴量ｘ１〜ｘｎを抽出すれば、影響範囲がそれぞれ異なる様々な現象を考慮した正確なシミュレーションを行うことができる。図２１には、１つの評価点Ｅについて、ｎ組の特徴量ｘ１〜ｘｎを抽出する処理が示されているが、実際には、元図形パターン１０上に定義された多数の評価点のそれぞれについて、ｎ組の特徴量ｘ１〜ｘｎが同様の手順によって抽出されることになる。
評価点Ｅの近傍にある着目画素の画素値に基づいて特徴量ｘを算出する方法としては、着目画素の画素値の単純平均を特徴量ｘとする単純な方法を採ることができる。たとえば、図２１(a) に示すように、第１の階層画像Ｐ１から評価点Ｅについての特徴量ｘ１を抽出するには、図にハッチングを施して示した着目画素（評価点Ｅの近傍にある４個の画素）の画素値の単純平均を特徴量ｘ１とすればよい。ただ、より正確な特徴量を算出するためには、評価点Ｅと各着目画素との距離に応じた重みを考慮した加重平均を求め、この加重平均の値を特徴量ｘ１とするのが好ましい。
図２２は、図２１に示す特徴量算出手順で用いる具体的な演算方法（加重平均の値を特徴量とする演算方法）を示す図である。ここでは、特定の評価点Ｅの近傍に位置する着目画素として、４個の画素Ａ，Ｂ，Ｃ，Ｄが選択された例が示されている。具体的には、処理対象となる階層画像Ｐ上において、評価点Ｅに近い順に合計４個の画素を選択する処理を行えば、着目画素Ａ，Ｂ，Ｃ，Ｄを決定することができる。そこで、この４個の着目画素Ａ，Ｂ，Ｃ，Ｄの画素値について、評価点Ｅと各画素との距離に応じた重みを考慮した加重平均を特徴量ｘとする演算を行えばよい。
図２２(a) には、各着目画素Ａ，Ｂ，Ｃ，Ｄの中心点にｘ印が表示され、これらｘ印を連結する破線が描かれている。各着目画素Ａ，Ｂ，Ｃ，Ｄの画素寸法は縦横ともにｕであり、上記破線は、この画素寸法ｕをもった画素を半分に分割する分割線になっている。ここに示す実施例の場合、評価点Ｅと各着目画素Ａ，Ｂ，Ｃ，Ｄとの距離として、評価点Ｅと各着目画素Ａ，Ｂ，Ｃ，Ｄの中心点との横方向距離および縦方向距離を採用している。具体的には、図２２(a) に示す例の場合、着目画素Ａについては、横方向距離ａ，縦方向距離ｃになり、着目画素Ｂについては、横方向距離ｂ，縦方向距離ｃになり、着目画素Ｃについては、横方向距離ａ，縦方向距離ｄになり、着目画素Ｄについては、横方向距離ｂ，縦方向距離ｄになる。
この場合、評価点Ｅの特徴量ｘは、各着目画素Ａ，Ｂ，Ｃ，Ｄの画素値を同じ符号Ａ，Ｂ，Ｃ，Ｄで表し、画素寸法ｕ（画素ピッチ）を１とすれば、図２２(b) に示すとおり、
Ｇ＝（Ａ・ｂ＋Ｂ・ａ）／２
Ｈ＝（Ｃ・ｂ＋Ｄ・ａ）／２
ｘ＝（Ｇ・ｄ＋Ｈ・ｃ）／２
なる演算によって求めることができる。
もちろん、４個の着目画素Ａ，Ｂ，Ｃ，Ｄの画素値から特徴量ｘを算出する方法は、この図２２に例示する方法に限定されるものではなく、評価点Ｅの近傍の画素の画素値を反映した特徴量ｘを算出することができるのであれば、この他にも様々な算出方法を採ることが可能である。また、図２１および図２２に例示する算出方法では、着目画素として、評価点Ｅの近傍に位置する４個の画素を選択しているが、特徴量ｘの算出に利用する着目画素の数は４個に限定されるものではない。たとえば、評価点Ｅの近傍に位置する３×３の画素配列を構成する９個の画素を着目画素として選択し、これら９個の着目画素の画素値について、評価点Ｅとの距離に応じた重みを考慮した加重平均を求め、これを評価点Ｅについての特徴量ｘとすることも可能である。
一般論として、特徴量算出部１２３は、特定の階層画像Ｐ上の特定の評価点Ｅについての特徴量ｘを算出する際に、当該特定の階層画像Ｐを構成する画素から、当該特定の評価点Ｅに近い順に合計ｊ個の画素を着目画素として抽出し、抽出したｊ個の着目画素の画素値について、当該特定の評価点Ｅと各着目画素との距離に応じた重みを考慮した加重平均を求める演算を行い、得られた加重平均の値を特徴量ｘとすることができる。
＜２．４ 特徴量抽出処理の変形例＞
ここでは、これまで述べてきた特徴量抽出処理の手順についての変形例をいくつか述べておく。
(1) 差分画像Ｄｋを階層画像とする変形例
§２．２では、画像ピラミッド作成部１２２による画像ピラミッドＰＰの作成処理手順として、図７の流れ図に示すステップＳ３３〜Ｓ３６の処理を例示した。この処理は、元画像Ｑ１（第１の準備画像）を出発点として、フィルタ処理と縮小処理を交互に実行し、図２０に示すような手順により、フィルタ処理によって作成されるｎ枚の画像（以下、フィルタ処理画像と呼ぶ）を、そのまま階層画像Ｐ１〜Ｐｎとして採用し、画像ピラミッドＰＰを作成する処理である。
これに対して、ここで述べる変形例は、図７の流れ図に示すステップＳ３３〜Ｓ３６の処理を基本としつつ、更に、ステップＳ３３のフィルタ処理が完了した時点で、フィルタ処理により得られた第ｋのフィルタ処理画像Ｐｋ（§２．２では、第ｋの階層画像Ｐｋと呼んでいた画像）から第ｋの準備画像Ｑｋを減じる差分演算「Ｐｋ−Ｑｋ」を行って第ｋの差分画像Ｄｋを求める処理が付加される。別言すれば、ここで述べる変形例では、図７の流れ図に示すステップＳ３３〜Ｓ３６の処理がそのまま実行されることになるが、更に、第ｋのフィルタ処理画像Ｐｋから第ｋの準備画像Ｑｋを減じる差分演算「Ｐｋ−Ｑｋ」が余分に行われることになる。
ここで、差分演算「Ｐｋ−Ｑｋ」は、第ｋのフィルタ処理画像Ｐｋと第ｋの準備画像Ｑｋとについて、画素配列上で同じ位置に配置された画素を対応画素と定義し、画像Ｐｋ上の各画素の画素値から画像Ｑｋ上の対応画素の画素値を減算して差分をとり、得られた差分を画素値とする新たな画素の集合体からなる差分画像Ｄｋを求める処理である。
図２３は、このような差分演算「Ｐｋ−Ｑｋ」によって、ｎ通りの差分画像Ｄ１〜Ｄｎからなる画像ピラミッドＰＤを作成する手順を示す平面図である。ここで、上段右側に示す第１の階層画像Ｄ１は、差分演算「Ｐ１−Ｑ１」によって得られる差分画像であり、具体的には、図２０の上段右側に示す第１のフィルタ処理画像Ｐ１（図２０では、第１の階層画像Ｐ１と呼ばれている）から上段左側に示す第１の準備画像Ｑ１を減じる差分演算（対応位置にある画素同士の画素値の引き算）によって算出される。
同様に、図２３の中段右側に示す第２の階層画像Ｄ２は、差分演算「Ｐ２−Ｑ２」によって得られる差分画像であり、具体的には、図２０の中段右側に示す第２のフィルタ処理画像Ｐ２（図２０では、第２の階層画像Ｐ２と呼ばれている）から中段左側に示す第２の準備画像Ｑ２を減じる差分演算によって算出される。また、図２３の下段右側に示す第３の階層画像Ｄ３は、差分演算「Ｐ３−Ｑ３」によって得られる差分画像であり、具体的には、図２０の下段右側に示す第３のフィルタ処理画像Ｐ３（図２０では、第３の階層画像Ｐ３と呼ばれている）から下段左側に示す第３の準備画像Ｑ３を減じる差分演算によって算出される。以下、同様の差分演算が行われ、最終的に、差分演算「Ｐｎ−Ｑｎ」によって得られる差分画像が、第ｎの階層画像Ｄｎということになる。
§２．２で述べた実施例では、図２０に示すとおり、第１の階層画像（第１のフィルタ処理画像）Ｐ１〜第ｎの階層画像（第ｎのフィルタ処理画像）Ｐｎによって画像ピラミッドＰＰが構成されていたが、ここで述べる変形例では、図２３に示すとおり、第１の階層画像（第１の差分画像）Ｄ１〜第ｎの階層画像（第ｎの差分画像）Ｄｎによって画像ピラミッドＰＤが構成されることになる。
上述したように、ここで述べる変形例を実施するには、§２．２で述べた実施例の手順に、更に、差分演算の手順を付加すればよい。具体的には、画像ピラミッド作成部１２２は、元画像作成部１２１によって作成された元画像を第１の準備画像Ｑ１とし、第ｋの準備画像Ｑｋ（但し、ｋは自然数）に対するフィルタ処理によって得られるフィルタ処理画像Ｐｋと第ｋの準備画像Ｑｋとの差分画像Ｄｋを求め、当該差分画像Ｄｋを第ｋの階層画像Ｄｋとし、第ｋのフィルタ処理画像Ｐｋに対する縮小処理によって得られる画像を第（ｋ＋１）の準備画像Ｑ（ｋ＋１）として、第ｎの階層画像Ｄｎが得られるまでフィルタ処理と縮小処理とを交互に実行することにより、第１の階層画像Ｄ１〜第ｎの階層画像Ｄｎを含む複数ｎ通りの階層画像からなる画像ピラミッドＰＤを作成すればよい。
結局、この変形例において画像ピラミッドＰＤの第ｋ番目の階層を構成する第ｋの階層画像Ｄｋは、フィルタ処理後の画像（フィルタ処理画像Ｐｋ）とフィルタ処理前の画像（準備画像Ｑｋ）との差分画像ということになり、各画素の画素値は、フィルタ処理前後の画素値の差に相当する。すなわち、§２．２で述べた実施例における第ｋの階層画像Ｐｋが、フィルタ処理後の画像自体を示しているのに対して、ここで述べる変形例における第ｋの階層画像Ｄｋは、フィルタ処理によって生じた差を示すことになる。このように、§２．２で述べた実施例で作成される画像ピラミッドＰＰと、ここで述べた変形例で作成される画像ピラミッドＰＤとは、その構成要素となる階層画像の意味合いが大きく異なることになるが、いずれも評価点Ｅについての何らかの特徴を示す画像である点に変わりはない。したがって、ここで述べた変形例で作成される各階層画像Ｄ１〜Ｄｎからも、特徴量の抽出を行うことが可能であり、本変形例における特徴量算出部１２３は、各階層画像Ｄ１〜Ｄｎから特徴量ｘ１〜ｘｎを抽出する処理を行うことになる。
(2) 複数通りのアルゴリズムにより複数通りの画像ピラミッドを作成する変形例
§２．２で述べた実施例では、図２０に示すとおり、元画像（第１の準備画像Ｑ１）に対してフィルタ処理および縮小処理を交互に実行することにより各フィルタ処理画像Ｐ１〜Ｐｎを求め、これら各フィルタ処理画像Ｐ１〜Ｐｎをそのままｎ通りの階層画像Ｐ１〜Ｐｎとするアルゴリムにより、画像ピラミッドＰＰが作成されている。これに対して、§２．４(1) で述べた差分画像Ｄｋを階層画像とする変形例では、図２３に示すとおり、フィルタ処理画像Ｐｋと準備画像Ｑｋとの差分演算を行うことにより各差分画像Ｄ１〜Ｄｎを求め、これら各差分画像Ｄ１〜Ｄｎをｎ通りの階層画像Ｄ１〜Ｄｎとするアルゴリムにより、画像ピラミッドＰＤが作成されている。
また、フィルタ処理に用いる画像フィルタには、図１６や図１７に示すように様々な種類があり、縮小処理（プーリング処理）の方法にも、図１８や図１９に示すように様々な種類がある。このように、出発点が同じ元画像（第１の準備画像Ｑ１）であったとしても、採用するアルゴリズムによって、得られる画像ピラミッドを構成する各階層画像の内容は異なってくる。しかも、先願発明を実行する上で、利用する画像ピラミッドは必ずしも１つである必要はなく、複数通りのアルゴリズムにより複数の画像ピラミッドを作成し、個々の画像ピラミッドからそれぞれ特徴量を抽出することも可能である。
すなわち、画像ピラミッド作成部１２２に、１つの元画像（第１の準備画像Ｑ１）について、互いに異なる複数通りのアルゴリズムに基づく画像ピラミッド作成処理を行う機能をもたせておき、複数通りの画像ピラミッドが作成されるようにしてもよい。この場合、特徴量算出部１２３は、この複数通りの画像ピラミッドのそれぞれを構成する各階層画像について、評価点の位置に応じた画素（評価点の周囲に位置する画素）の画素値に基づいて特徴量を算出する処理を行うようにすればよい。
たとえば、画像ピラミッド作成部１２２が画像ピラミッド作成処理を行う際に、主アルゴリズムとして、§２．２で述べた実施例のアルゴリズムを採用すれば、図２０に示すように、ｎ通りの主階層画像Ｐ１〜Ｐｎ（フィルタ処理画像）によって構成される主画像ピラミッドＰＰを作成することができ、副アルゴリズムとして、§２．４(1) で述べた差分画像Ｄｋを階層画像とする変形例のアルゴリズムを採用すれば、図２３に示すように、ｎ通りの副階層画像Ｄ１〜Ｄｎ（差分画像）によって構成される副画像ピラミッドＰＤを作成することができる。したがって、画像ピラミッド作成部１２２が、上記２通りのアルゴリズムを用いて画像ピラミッド作成処理を行うようにすれば、主画像ピラミッドＰＰと副画像ピラミッドＰＤとの２通りの画像ピラミッドを作成することができる。
ここで、図１４に例示するようなガウシアンフィルタを用いたフィルタ処理により作成された主画像ピラミッドＰＰは、ガウシアンピラミッドと呼ぶことができる。また、差分画像を用いて構成された副画像ピラミッドＰＤは、ラプラシアンピラミッドと呼ぶことができる。ガウシアンピラミッドとラプラシアンピラミッドは、互いに性質が大きく異なる画像ピラミッドになるので、これらを主画像ピラミッドＰＰおよび副画像ピラミッドＰＤとして採用し、２通りの画像ピラミッドを利用して特徴量の抽出を行うようにすれば、より多様性をもった特徴量の抽出が可能になる。
一方、特徴量算出部１２３が、主画像ピラミッドＰＰを構成する主階層画像Ｐ１〜Ｐｎおよび副画像ピラミッドＰＤを構成する副階層画像Ｄ１〜Ｄｎについて、それぞれ評価点Ｅの近傍の画素の画素値に基づいて特徴量を算出する処理を行うようにすれば、主階層画像Ｐ１〜Ｐｎから算出された特徴量ｘｐ１〜ｘｐｎと副階層画像Ｄ１〜Ｄｎから算出された特徴量ｘｄ１〜ｘｄｎとが得られる。すなわち、１つの評価点Ｅについて、合計２ｎ個の特徴量が抽出されることになる。この場合、推定演算部１３２に対しては、１つの評価点Ｅについての特徴量が、２ｎ次元ベクトルとして与えられることになるので、より正確な推定演算を行うことが可能になる。
結局、上述した変形例を実施するには、画像ピラミッド作成部１２２が、元画像作成部１２１によって作成された元画像を第１の準備画像Ｑ１とし、第ｋの準備画像Ｑｋ（但し、ｋは自然数）に対するフィルタ処理によって得られる画像を第ｋの主階層画像Ｐｋとし、第ｋの主階層画像Ｐｋに対する縮小処理によって得られる画像を第（ｋ＋１）の準備画像Ｑ（ｋ＋１）として、第ｎの主階層画像Ｐｎが得られるまでフィルタ処理と縮小処理とを交互に実行することにより、第１の主階層画像Ｐ１〜第ｎの主階層画像Ｐｎを含む複数ｎ通りの階層画像からなる主画像ピラミッドを作成し、更に、第ｋの主階層画像Ｐｋと第ｋの準備画像Ｑｋとの差分画像Ｄｋを求め、当該差分画像Ｄｋを第ｋの副階層画像Ｄｋとすることにより、第１の副階層画像Ｄ１〜第ｎの副階層画像Ｄｎを含む複数ｎ通りの階層画像からなる副画像ピラミッドを作成するようにすればよい。
また、特徴量算出部１２３については、主画像ピラミッドＰＰおよび副画像ピラミッドＰＤを構成する各階層画像について、評価点Ｅの近傍の画素の画素値に基づいて特徴量を算出するようにすればよい。そうすれば、１つの評価点Ｅについての特徴量として、２ｎ次元ベクトルを抽出することが可能になり、より正確な推定演算を行うことが可能になる。
(3) 複数通りの元画像を作成して複数通りの画像ピラミッドを作成する変形例
上述した§２．４(2) では、同一の元画像に対して、複数通りのアルゴリズムを適用することにより、複数通りの画像ピラミッドを作成する変形例を述べた。ここでは、複数通りの元画像を作成して複数通りの画像ピラミッドを作成する変形例を述べる。
先願発明に係る図形パターンの形状推定装置１００′では、図１に示すように、元画像作成部１２１が、与えられた元図形パターン１０に基づいて元画像を作成する処理を行う。ここで作成される元画像としては、§２．１で述べたとおり、面積密度マップＭ１（図１０）や、エッジ長密度マップＭ２（図１１）や、ドーズ密度マップＭ３（図１３）など、様々な形態の画像を採用することができる。
別言すれば、元画像作成部１２１は、元図形パターン１０に基づいて元画像を作成する際に、様々な作成アルゴリズムを採用することができ、いずれのアルゴリズムを採用したかによって、内容の異なる様々な元画像を作成することができる。たとえば、図１０に示す面積密度マップＭ１，図１１に示すエッジ長密度マップＭ２，図１３に示すドーズ密度マップＭ３は、いずれも同一の元図形パターン１０に基づいて作成された画像であるが、個々の画素のもつ画素値は相互に異なっており、それぞれ異なる画像になっている。あるいは、同一の元図形パターン１０に基づいて、画素サイズ（１画素の寸法）およびマップサイズ（縦横に並んだ画素の数）が異なる複数の密度マップ（要するに、解像度が異なる複数のマップ）を準備し、これら複数の密度マップのそれぞれを元画像として複数の画像ピラミッドを作成してもよい。もちろん、理論的には、画素サイズが小さく、マップサイズが大きな密度マップ（高解像度の密度マップ）を元画像として用いるのが理想的であるが、計算機のもつメモリは有限であるため、実用上は、画素サイズおよびマップサイズが異なる複数の密度マップを元画像として用いるのが好ましい。
そこで、元画像作成部１２１に、互いに異なる複数通りのアルゴリズムに基づく元画像作成処理を行い、複数通りの元画像を作成する機能をもたせておき、画像ピラミッド作成部１２２に、この複数通りの元画像に基づいてそれぞれ別個独立した画像ピラミッドを作成する処理を行う機能をもたせておけば、複数通りの画像ピラミッドを作成することができる。そして、特徴量算出部１２３に、この複数通りの画像ピラミッドのそれぞれを構成する各階層画像について、評価点Ｅの近傍の画素の画素値に基づいて特徴量を算出する機能をもたせておけば、より高次元のベクトルからなる特徴量を抽出することが可能になり、より正確な推定演算を行うことが可能になる。
たとえば、元画像作成部１２１によって、図１０に示す面積密度マップＭ１からなる第１の元画像と、図１１に示すエッジ長密度マップＭ２からなる第２の元画像と、図１３に示すドーズ密度マップＭ３からなる第３の元画像と、を作成する機能をもたせておけば、画像ピラミッド作成部１２２は、この３通りの元画像に基づいて、３組の別個独立した画像ピラミッドを作成することができる。いずれの画像ピラミッドも、同一の元図形パターン１０に基づいて作成された画像ピラミッドである。特徴量算出部１２３は、この３通りの画像ピラミッドのそれぞれを構成する各階層画像について、評価点Ｅの近傍の画素の画素値に基づいて特徴量を算出する処理を行うことができる。１つの画像ピラミッドから、ｎ個の特徴量ｘ１〜ｘｎを抽出することにすれば、同一の評価点Ｅについて、合計３ｎ個の特徴量を抽出することが可能になる。すなわち、１つの評価点Ｅについての特徴量として、３ｎ次元ベクトルを与えることができるので、より正確な推定演算を行うことが可能になる。
もちろん、ここで述べた変形例に、上述した§２．４(2) の変形例を組み合わせることも可能である。§２．４(2) で述べたとおり、画像ピラミッド作成部１２２が、画像ピラミッドを作成する際に、異なる２種類のアルゴリズムを採用すれば、主画像ピラミッドＰＰと副画像ピラミッドＰＤとの２通りの画像ピラミッドを作成することができる。そこで、上記３通りの元画像のそれぞれに基づいて、主画像ピラミッドＰＰと副画像ピラミッドＰＤとの２通りの画像ピラミッドを作成すれば、同一の元図形パターン１０に基づいて合計６組の画像ピラミッドを作成することができるので、１つの評価点Ｅについての特徴量として、６ｎ次元ベクトルを与えることができる。
＜＜＜ §３． バイアス推定ユニットの詳細 ＞＞＞
ここでは、バイアス推定ユニット１３０の詳細な処理動作を説明する。図１に示すように、バイアス推定ユニット１３０は、特徴量入力部１３１と推定演算部１３２を有しており、図４の流れ図におけるステップＳ４のプロセスバイアス推定処理を実行する機能を有している。図６に示す実施例の場合、１つの評価点Ｅについて、ｘ１〜ｘｎなる特徴量（ｎ次元ベクトル）が特徴量入力部１３１に入力され、推定演算部１３２による推定演算が実行され、評価点Ｅについてのプロセスバイアスの推定値ｙが求められている。図６に示す実施例では、推定演算部１３２として、ニューラルネットワークが用いられている。そこで、以下、このニューラルネットワークの詳細な構成および動作を説明する。
＜３．１ ニューラルネットワークによる推定演算＞
ニューラルネットワークは、近年、人工知能の根幹をなす技術として注目されており、画像処理をはじめとする様々な分野で利用されている。このニューラルネットワークは、生物の脳の構造を模したコンピュータ上での構築物であり、ニューロンとそれを繋ぐエッジによって構成される。
図２４は、図１に示す推定演算部１３２として、ニューラルネットワークを利用した実施例を示すブロック図である。図示のとおり、ニューラルネットワークには、入力層、中間層（隠れ層）、出力層が定義され、入力層に与えられた情報に対して、中間層（隠れ層）において所定の情報処理がなされ、出力層にその結果が出力される。先願発明の場合、図示のとおり、ある１つの評価点Ｅについての特徴量ｘ１〜ｘｎが、ｎ次元ベクトルとして入力層に与えられ、出力層には、当該評価点Ｅについてのプロセスバイアスの推定値ｙが出力される。ここで、プロセスバイアスの推定値ｙは、§１で述べたように、所定の図形の輪郭線上に位置する評価点Ｅについて、当該輪郭線の法線方向についてのずれ量を示す推定値である。
図２４に示す実施例の場合、推定演算部１３２は、特徴量入力部１３１が入力した特徴量ｘ１〜ｘｎを入力層とし、プロセスバイアスの推定値ｙを出力層とするニューラルネットワークを有しており、このニューラルネットワークの中間層は、第１隠れ層，第２隠れ層，..., 第Ｎ隠れ層なるＮ層の隠れ層によって構成されている。これら隠れ層は、多数のニューロン（ノード）を有し、これら各ニューロンを繋ぐエッジが定義されている。
入力層に与えられた特徴量ｘ１〜ｘｎは、エッジを介して各ニューロンに信号として伝達されてゆく。そして、最終的に、出力層からプロセスバイアスの推定値ｙに相当する信号が出力されることになる。ニューラルネットワーク内の信号は、１つの隠れ層のニューロンから次の隠れ層のニューロンへと、エッジを介した演算を経て伝達されてゆく。エッジを介した演算は、学習段階で得られた学習情報Ｌ（具体的には、後述するパラメータＷ，ｂ）を用いて行われる。
図２５は、図２４に示すニューラルネットワークで実行される具体的な演算プロセスを示すダイアグラムである。図に太線で示す部分は、第１隠れ層，第２隠れ層，..., 第Ｎ隠れ層を示しており、各隠れ層内の個々の円はニューロン（ノード）、各円を連結する線はエッジを示している。前述したとおり、入力層には、ある１つの評価点Ｅについての特徴量ｘ１〜ｘｎが、ｎ次元ベクトルとして与えられ、出力層には、当該評価点Ｅについてのプロセスバイアスの推定値ｙがスカラー値（輪郭線の法線方向についてのずれ量を示す寸法値）として出力される。
図示の例の場合、第１隠れ層はＭ（１）次元の層であり、合計Ｍ（１）個のニューロンｈ（１，１）〜ｈ（１，Ｍ（１））によって構成され、第２隠れ層はＭ（２）次元の層であり、合計Ｍ（２）個のニューロンｈ（２，１）〜ｈ（２，Ｍ（２））によって構成され、第Ｎ隠れ層はＭ（Ｎ）次元の層であり、合計Ｍ（Ｎ）個のニューロンｈ（Ｎ，１）〜ｈ（Ｎ，Ｍ（Ｎ））によって構成されている。
ここで、第１隠れ層のニューロンｈ（１，１）〜ｈ（１，Ｍ（１））に伝達される信号の演算値を、同じ符号を用いて、それぞれ演算値ｈ（１，１）〜ｈ（１，Ｍ（１））と表すことにすると、これら演算値ｈ（１，１）〜ｈ（１，Ｍ（１））の値は、図２６の上段に示す行列の式で与えられる。この式の右辺の関数ｆ（ξ）としては、図２７(a) に示すシグモイド関数、図２７(b) に示す正規化線形関数ＲｅＬＵ、図２７(c) に示す正規化線形関数Leakey ＲｅＬＵなどの活性化関数を用いることができる。
また、関数ｆ（ξ）の引数として記載されているξは、図２６の中段に示すように、行列［Ｗ］と行列［ｘ１〜ｘｎ］（入力層にｎ次元ベクトルとして与えられた特徴量）との積に、行列［ｂ］を加えた値になる。ここで、行列［Ｗ］および行列［ｂ］の内容は、図２６の下段に示すとおりであり、行列の個々の成分（重みパラメータＷ（ｕ，ｖ）とバイアスパラメータｂ（ｕ，ｖ））は、後述する学習段階によって得られた学習情報Ｌである。すなわち、行列［Ｗ］および行列［ｂ］を構成する個々の成分（パラメータＷ（ｕ，ｖ），ｂ（ｕ，ｖ））の値は、学習情報Ｌとして与えられており、図２６に示された演算式を用いれば、入力層に与えられた特徴量ｘ１〜ｘｎに基づいて、第１隠れ層の演算値ｈ（１，１）〜ｈ（１，Ｍ（１））を算出することができる。
一方、図２８は、図２５に示すダイアグラムにおける第２隠れ層〜第Ｎ隠れ層の各値を求める演算式を示す図である。具体的には、第（ｉ＋１）隠れ層（１≦ｉ≦Ｎ）のニューロンｈ（ｉ＋１，１）〜ｈ（ｉ＋１，Ｍ（ｉ＋１））に伝達される信号の演算値を、同じ符号を用いて、それぞれ演算値ｈ（ｉ＋１，１）〜ｈ（ｉ＋１，Ｍ（ｉ＋１））と表すことにすると、これら演算値ｈ（ｉ＋１，１）〜ｈ（ｉ＋１，Ｍ（ｉ＋１））の値は、図２８の上段に示す行列の式で与えられる。この式の右辺の関数ｆ（ξ）としては、前述したように、図２７に示す各関数などを用いることができる。
また、関数ｆ（ξ）の引数として記載されているξは、図２８の中段に示すように、行列［Ｗ］と行列［ｈ（ｉ，１）〜ｈ（ｉ，Ｍ（ｉ））］（１つ前の第ｉ隠れ層のニューロンｈ（ｉ，１）〜ｈ（ｉ，Ｍ（ｉ））の演算値）との積に、行列［ｂ］を加えた値になる。ここで、行列［Ｗ］および行列［ｂ］の内容は、図２８の下段に示すとおりであり、行列の個々の成分（パラメータＷ（ｕ，ｖ），ｂ（ｕ，ｖ））は、やはり、後述する学習段階によって得られた学習情報Ｌである。
ここでも、行列［Ｗ］および行列［ｂ］を構成する個々の成分（パラメータＷ（ｕ，ｖ），ｂ（ｕ，ｖ））の値は、学習情報Ｌとして与えられており、図２８に示された演算式を用いれば、第ｉ隠れ層で求められた演算値［ｈ（ｉ，１）〜ｈ（ｉ，Ｍ（ｉ））］に基づいて、第（ｉ＋１）隠れ層の演算値ｈ（ｉ＋１，１）〜ｈ（ｉ＋１，Ｍ（ｉ＋１））を算出することができる。よって、図２５に示すダイアグラムにおける第２隠れ層〜第Ｎ隠れ層の各値は、図２８に示す演算式に基づいて順次求めることができる。
図２９は、図２５に示すダイアグラムにおける出力層の値ｙを求める演算式を示す図である。具体的には、出力値ｙ（評価点Ｅについてのプロセスバイアスの推定値：スカラー値）は、図２９の上段に示す行列の式で与えられる。すなわち、出力値ｙは、行列［Ｗ］と行列［ｈ（Ｎ，１）〜ｈ（Ｎ，Ｍ（Ｎ））］（第Ｎ隠れ層のニューロンｈ（Ｎ，１）〜ｈ（Ｎ，Ｍ（Ｎ））の値）との積に、スカラー値ｂ（Ｎ＋１）を加えた値になる。ここで、行列［Ｗ］の内容は、図２９の下段に示すとおりであり、行列［Ｗ］の個々の成分（パラメータＷ（ｕ，ｖ））およびスカラー値ｂ（Ｎ＋１）は、やはり、後述する学習段階によって得られた学習情報Ｌである。
このように、図２５に示すダイアグラムにおける第１隠れ層の各値は、入力層として与えられた特徴量ｘ１〜ｘｎに、学習情報Ｌとして予め準備されているパラメータＷ（１，ｖ），ｂ（１，ｖ）を作用させることにより求めることができ、第２隠れ層の各値は、第１隠れ層の各値に、学習情報Ｌとして予め準備されているパラメータＷ（２，ｖ），ｂ（２，ｖ）を作用させることにより求めることができ、... 、第Ｎ隠れ層の各値は、第（Ｎ−１）隠れ層の各値に、学習情報Ｌとして予め準備されているパラメータＷ（Ｎ，ｖ），ｂ（Ｎ，ｖ）を作用させることにより求めることができ、出力層ｙの値は、第Ｎ隠れ層の各値に、学習情報Ｌとして予め準備されているパラメータパラメータＷ（Ｎ＋１，ｖ），ｂ（Ｎ＋１）を作用させることにより求めることができる。具体的な演算式は、図２６〜図２９に示すとおりである。
なお、§２．４の(2) ，(3) で述べたように、複数通りの画像ピラミッドを作成する変形例を採用する場合は、入力層として与えられる特徴量が、ｎ次元のベクトル（ｘ１〜ｘｎ）ではなく、Ｖ・ｎ次元（Ｖは、画像ピラミッドの総数）のベクトルになるが、図２５に示すダイアグラムにおける入力層の数値がＶ・ｎ個に増加するだけで、ニューラルネットワークの基本的な構成および動作に変わりはない。
以上、図２５に示すニューラルネットワークを用いて、ある１つの評価点Ｅについてのプロセスバイアスの推定値ｙを求める演算を説明したが、実際には、元図形パターン１０に含まれる図形の輪郭線上に定義された多数の評価点について同様の演算が行われ、個々の評価点について、それぞれプロセスバイアスの推定値ｙが求められることになる。図１に示す図形パターンの形状補正装置１００では、パターン補正ユニット１４０が、こうして求められた個々の評価点についてのプロセスバイアスの推定値ｙに基づいてパターン形状の補正処理（図４のステップＳ５）を実行することになる。
＜３．２ ニューラルネットワークの学習段階＞
上述したとおり、図２４に示す実施例の場合、推定演算部１３２は、ニューラルネットワークによって構成されており、予め設定されている学習情報Ｌを利用して、各ニューロンに伝達される信号値を演算することになる。ここで、学習情報Ｌの実体は、図２６の下段、図２８の下段、図２９の下段に行列［Ｗ］，［ｂ］の各成分として記載されたパラメータＷ（ｕ，ｖ），ｂ（ｕ，ｖ）等の値である。したがって、このようなニューラルネットワークを構築するには、予め実行した学習段階によって、学習情報Ｌを得ておく必要がある。
すなわち、推定演算部１３２に含まれるニューラルネットワークは、多数のテストパターン図形を用いたリソグラフィプロセスによって実基板Ｓ上に実際に形成される実図形パターン２０の実寸法測定によって得られた寸法値と、各テストパターン図形から得られる特徴量と、を用いた学習段階によって得られたパラメータＷ（ｕ，ｖ），ｂ（ｕ，ｖ）等を学習情報Ｌとして用い、プロセスバイアスの推定処理を行うことになる。このようなニューラルネットワークの学習段階の処理自体は公知の技術であるが、ここでは先願発明に利用するニューラルネットワークの学習段階に適した処理の概要を簡単に説明しておく。
図３０は、図２４に示すニューラルネットワークが用いる学習情報Ｌを得るための学習段階の手順を示す流れ図である。まず、ステップＳ８１において、テストパターン図形の作成処理が実行される。ここで、テストパターン図形は、たとえば、図２(a) に示すような元図形パターン１０に相当するものであり、通常、長方形やＬ字型図形などの単純な図形が用いられる。実際には、サイズや形状が異なる数千個ものテストパターン図形が作成される。
続いて、ステップＳ８２において、各テストパターン図形上に評価点Ｅが設定される。具体的には、個々のテストパターン図形の輪郭線上に、所定間隔で多数の評価点Ｅを定義する処理を行えばよい。そして、ステップＳ８３において、各評価点Ｅについて、それぞれ特徴量が抽出される。このステップＳ８３の特徴量抽出処理は、§２で述べた処理と同様であり、特徴量抽出ユニット１２０と同等の機能を有するユニットによって実行される。§２で述べた手順によれば、個々の評価点Ｅについて、それぞれ特徴量ｘ１〜ｘｎが抽出されることになる。
ステップＳ８４の推定演算部学習処理は、ステップＳ８３で抽出された特徴量を利用して、学習情報Ｌ（すなわち、パラメータＷ（ｕ，ｖ），ｂ（ｕ，ｖ）等）を決定する処理である。この学習処理を実行するためには、実際のリソグラフィプロセスにより得られた実寸法が必要になる。そこで、ステップＳ８５では、ステップＳ８１で作成されたテストパターン図形に基づいて、実際にリソグラフィプロセスが実行され、実基板Ｓが作成される。そして、ステップＳ８６において、この実基板Ｓ上に形成された実図形パターンに対して、個々の図形の実寸法測定が行われる。この測定結果は、ステップＳ８４の学習処理に利用されることになる。
このように、図３０に示す学習段階のプロセスは、ステップＳ８１〜Ｓ８４からなる計算機上で実行するプロセス（コンピュータプログラムにより実行されるプロセス）と、ステップＳ８５，Ｓ８６からなる実基板上で実行するプロセスと、によって構成される。ステップＳ８４の推定演算部学習処理は、計算機上の処理で得られた特徴量ｘ１〜ｘｎと実基板上で測定された実寸法とに基づいて、ニューラルネットワークに利用される学習情報Ｌを決定する処理ということになる。
図３１は、図３０に示す流れ図におけるステップＳ８４の推定演算部学習の詳細な手順を示す流れ図である。まず、ステップＳ８４１において、各評価点の設計位置および特徴量が入力される。ここで、評価点の設計位置は、ステップＳ８２において設定された評価点のテストパターン図形上の位置であり、評価点の特徴量は、ステップＳ８３において抽出された特徴量ｘ１〜ｘｎである。続いて、ステップＳ８４２において、各評価点の実位置が入力される。ここで、評価点の実位置は、ステップＳ８６において実測された実基板Ｓ上の各図形の実寸法に基づいて決定される。そして、ステップＳ８４３において、各評価点の実バイアスが算出される。この実バイアスは、ステップＳ８４１で入力された評価点の設計位置とステップＳ８４２で入力された評価点の実位置とのずれ量に相当する。
たとえば、ステップＳ８１において、図３(a) に示す元図形パターン１０のような長方形がテストパターン図形として作成された場合、ステップＳ８２において、この長方形の輪郭線上に、評価点Ｅ１１，Ｅ１２，Ｅ１３等が設定され、ステップＳ８３において、これら各評価点Ｅ１１，Ｅ１２，Ｅ１３のそれぞれについて、特徴量ｘ１〜ｘｎが抽出される。各評価点Ｅ１１，Ｅ１２，Ｅ１３の位置および特徴量は、ステップＳ８４１において入力される。
一方、ステップＳ８５のリソグラフィプロセスによって、実基板Ｓ上には、たとえば、図３(b) に示すような実図形パターン２０が形成され、ステップＳ８６の実寸法測定によって、この実図形パターン２０を構成する長方形の各辺について、実寸法が測定される。この測定により、各評価点Ｅ１１，Ｅ１２，Ｅ１３を、それぞれ輪郭線の法線方向に移動させた点として、評価点の実位置Ｅ２１，Ｅ２２，Ｅ２３が決定される。各評価点の実位置Ｅ２１，Ｅ２２，Ｅ２３は、ステップＳ８４２において入力される。
そこで、ステップＳ８４３では、図３(b) に示すように、各評価点Ｅ１１，Ｅ１２，Ｅ１３の設計位置と実位置Ｅ２１，Ｅ２２，Ｅ２３との差として、実バイアスｙ１１，ｙ１２，ｙ１３が算出される。実際には、たとえば、図３(b) に示す実図形パターン２０を構成する長方形の横幅ｂと、図３(a) に示す元図形パターン１０を構成する長方形の横幅ａとの差「ｂ−ａ」を２で除した値ｙを求める作業により、実バイアスを決定するようにしてもよい。もちろん、実際には、数千個という規模のテストパターン図形が作成され、個々の図形の輪郭線上に多数の評価点が設定されるので、ステップＳ８４１〜Ｓ８４３の手順は、膨大な数の評価点についてそれぞれ実行されることになる。ここで、１つの評価点Ｅについて着目すると、当該評価点Ｅについては、特徴量ｘ１〜ｘｎと実バイアスｙとの組み合わせが、学習材料として準備されたことになる。
続いて、ステップＳ８４４において、パラメータＷ，ｂが初期値に設定される。ここで、パラメータＷ，ｂは、図２６の下段、図２８の下段、図２９の下段に行列［Ｗ］，［ｂ］の各成分として記載されたパラメータＷ（ｕ，ｖ），ｂ（ｕ，ｖ）等に相当し、学習情報Ｌを構成する値になる。初期値としては、乱数によってランダムな値を与えればよい。別言すれば、学習前の当初の段階では、学習情報Ｌを構成するパラメータＷ，ｂはデタラメな値になっている。
続いて実行されるステップＳ８４５〜Ｓ８４８の各段階は、実際の学習プロセスであり、この学習プロセスを行うことにより、当初はデタラメな値が設定されていたパラメータＷ，ｂが徐々に更新されてゆき、やがて学習情報Ｌとして十分に機能する程度の正確な値に修正される。まず、ステップＳ８４５では、特徴量ｘ１〜ｘｎからプロセスバイアスｙを推定する演算が実行される。
具体的には、図２４に示すようなニューラルネットワークを準備する。もちろん、この段階では、学習情報Ｌを構成するパラメータＷ，ｂには、初期値として乱数が与えられており、このニューラルネットワークは、推定演算部１３２としての正常な機能を果たすことはできない不完全なものである。この不完全なニューラルネットワークの入力層に、ステップＳ８４１で入力した特徴量ｘ１〜ｘｎを与え、不完全な値からなる学習情報Ｌを用いた演算を行い、出力層としてプロセスバイアスの推定値ｙを算出する。もちろん、当初得られるプロセスバイアスの推定値ｙは、観測された実バイアスとはかけ離れた値になる。
そこで、ステップＳ８４６において、その時点における実バイアスに対する残差を算出する。すなわち、ステップＳ８４５で得られたプロセスバイアスの推定値ｙと、ステップＳ８４３で得られた実バイアスの算出値との差を求め、この差を、当該評価点Ｅについての残差とする。この残差が所定の許容値以下になれば、その時点での学習情報Ｌ（すなわち、パラメータＷ（ｕ，ｖ），ｂ（ｕ，ｖ）等）は、十分に実用性をもった学習情報であると判断できるので、学習段階を終了することができる。
ステップＳ８４７は、学習段階を終了できるか否かを判定する手順である。実際には、膨大な数の評価点のそれぞれについて残差が求められるので、実用上は、たとえば、残差二乗和の改善量が規定値を下回っていたら、学習終了とする判断を行うような判定方法を採用すればよい。学習終了と判定されなかった場合は、ステップＳ８４８において、パラメータＷ（ｕ，ｖ），ｂ（ｕ，ｖ）等の更新が行われる。具体的には、残差を減少させる作用が生じるように、各パラメータＷ（ｕ，ｖ），ｂ（ｕ，ｖ）等の値を所定量だけ増減する更新が行われる。具体的な更新方法については、ニューラルネットワークにおける学習手法として様々なアルゴリズムに基づく方法が知られているので、ここでは説明を省略するが、基本方針としては、多数のテストパターン図形の評価点についての残差を総合的に勘案して、それぞれの残差が全体的に少なくなるような総合的な調整を行うアルゴリズムが採用される。
こうして、ステップＳ８４７において肯定的な判定がなされるまで、ステップＳ８４５〜Ｓ８４８の手順が繰り返し実行される。その結果、学習情報Ｌを構成するパラメータＷ（ｕ，ｖ），ｂ（ｕ，ｖ）等の値は、残差を減少させる方向に徐々に修正されてゆき、最終的には、ステップＳ８４７において肯定的な判定がなされ、学習段階は終了する。この学習終了段階で得られた学習情報Ｌ（パラメータＷ（ｕ，ｖ），ｂ（ｕ，ｖ）等）は、実バイアスに近いプロセスバイアスの推定値ｙを出力層に得るのに適した情報になっている。したがって、学習終了段階で得られた学習情報Ｌを含むニューラルネットワークは、先願発明における推定演算部１３２として機能することになる。
＜＜＜ §４． 先願発明に係る図形パターンの形状推定方法 ＞＞＞
これまで先願発明を、図１に示す構成を有する図形パターンの形状推定装置１００′もしくは図形パターンの形状補正装置１００として捉え、その構成および動作を説明した。ここでは、先願発明を、図形パターンの形状推定方法という方法発明として捉えた説明を簡単に行っておく。
先願発明を図形パターンの形状推定方法の発明として把握した場合、当該方法は、元図形パターンを用いたリソグラフィプロセスをシミュレートすることにより、実基板上に形成される実図形パターンの形状を推定する方法ということになる。そして、この方法は、コンピュータが、図形の内部と外部との境界を示す輪郭線の情報を含む元図形パターン１０を入力する元図形パターン入力段階（図４のステップＳ１で作成されたパターンを入力する段階）と、コンピュータが、入力した図形の輪郭線上の所定位置に評価点Ｅを設定する評価点設定段階（図４のステップＳ２）と、コンピュータが、入力した元図形パターン１０について、各評価点Ｅの周囲の特徴を示す特徴量ｘ１〜ｘｎを抽出する特徴量抽出段階（図４のステップＳ３）と、コンピュータが、抽出した特徴量ｘ１〜ｘｎに基づいて、各評価点Ｅの元図形パターン１０上の位置と実図形パターン２０上の位置とのずれ量を示すプロセスバイアスｙを推定するプロセスバイアス推定段階（図４のステップＳ４）と、によって構成される。
ここで、特徴量抽出段階（図４のステップＳ３）は、元図形パターン１０に基づいて、それぞれ所定の画素値を有する画素Ｕの集合体からなる元画像Ｑ１を作成する元画像作成段階（図７のステップＳ３２）と、この元画像Ｑ１に基づいて、縮小画像Ｑｋ（準備画像）を作成する縮小処理（図７のステップＳ３５）を含む画像ピラミッド作成処理を行い、それぞれ異なるサイズをもった複数の階層画像Ｐ１〜Ｐｎからなる画像ピラミッドＰＰを作成する画像ピラミッド作成段階（図７のステップＳ３３〜Ｓ３５）と、作成された画像ピラミッドＰＰを構成する各階層画像Ｐ１〜Ｐｎについて、各評価点Ｅの近傍の画素の画素値に基づいて特徴量ｘ１〜ｘｎを算出する特徴量算出段階（図７のステップＳ３７）と、を含んでいる。
ここで、上記プロセスバイアス推定段階（図４のステップＳ４）は、予め実施された学習段階によって得られた学習情報Ｌに基づいて、評価点Ｅについての特徴量ｘ１〜ｘｎに応じた推定値を求め、求めた推定値を当該評価点Ｅについてのプロセスバイアスの推定値ｙとして出力する推定演算段階を含んでいる。
なお、§２で述べた特徴量抽出ユニット１２０を使用した場合は、上記画像ピラミッド作成段階で、元画像Ｑ１もしくは縮小画像Ｑｋに対して所定の画像処理フィルタを用いたフィルタ処理を行うフィルタ処理段階（図７のステップＳ３３）と、このフィルタ処理後の画像Ｐｋに対して縮小処理を行う縮小処理段階（図７のステップＳ３５）と、を交互に実行することにより、複数の階層画像Ｐ１〜Ｐｎからなる画像ピラミッドＰＰを作成することができる。
具体的には、§２．２で述べた手順では、画像ピラミッド作成段階で、フィルタ処理後の画像（図７のステップＳ３３で得られたフィルタ処理画像Ｐｋ）を階層画像Ｐ１〜Ｐｎとする画像ピラミッドＰＰが作成されている。これに対して、§２．４(1) で述べた変形例の手順では、画像ピラミッド作成段階で、フィルタ処理後の画像（フィルタ処理画像Ｐｋ）とフィルタ処理前の画像（準備画像Ｑｋ）との差分画像Ｄｋが作成され、作成した差分画像を階層画像Ｄ１〜Ｄｎとする画像ピラミッドＰＤが作成されている。
＜＜＜ §５． 本発明に係る図形パターンの形状補正装置 ＞＞＞
さて、これまで§１〜§４において、先願発明に係る図形パターンの形状補正装置の説明を行った。続いて、この§５以降において、本発明に係る図形パターンの形状補正装置の特徴を、先願発明と対比しながら詳述する。
＜５．１ 従来技術および先願発明の問題＞
図１に示す先願発明に係る図形パターンの形状補正装置１００は、特徴量抽出ユニット１２０が画像ピラミッドを利用して各評価点の特徴量を抽出する点に特徴がある。先願発明の従来技術に対する利点は、このようなユニークな方法で適切な特徴量の抽出が可能になる点である。ただ、この先願発明に係る図形パターンの形状補正装置１００は、従来技術に係る装置と同様に、プロセスバイアスの推定値ｙに基づいて補正を行うため、実用上、パターン補正ユニット１４０による補正処理を繰り返し実行する必要がある。
たとえば、図１には、元図形パターン１０を形状補正装置１００に与えることにより、補正図形パターン１５が得られる例が示されているが、通常、こうして得られた補正図形パターン１５を用いてリソグラフィプロセスを実行し、実基板Ｓ上に実図形パターン２５（図示省略）を形成しても、得られる実図形パターン２５は、設計当初の元図形パターン１０には正確には一致しない。これは、元図形パターン１０に含まれる図形と補正図形パターン１５に含まれる図形とでは、サイズや形状が異なるため、リソグラフィプロセスを実行した場合の近接効果などの影響にも相違が生じるためである。
このため、実際には、図１に示すとおり、パターン補正ユニット１４０から出力された補正図形パターン１５を、再び、図形パターンの形状補正装置１００に与える処理を繰り返し行う必要がある。すなわち、補正図形パターン１５は、形状補正装置１００に元図形パターンの代わりに与えられ、この補正図形パターン１５について再度の補正処理を行い、新たな補正図形パターンを得て、この新たな補正図形パターンを再び形状補正装置１００に与えて、更に新たな補正図形パターンを得る、という処理が繰り返される。
このような繰り返し処理は、図４の流れ図にも示されている。すなわち、ステップＳ２〜Ｓ５の補正処理は、最初はステップＳ１で作成された元図形パターンに対して行われるが、２回目以降は、ステップＳ５で得られた補正図形パターンに対して行われることになり、ステップＳ６で補正完了と判断されるまで、ステップＳ２〜Ｓ５の補正処理が繰り返し実行されることになる。ステップＳ７のリソグラフィプロセスを構成する露光、現像、エッチングという実工程は、このような繰り返し処理によって最終的に得られた最後の補正図形パターンに基づいて実行されることになる。
このように、先願発明に係る形状補正装置や従来技術に係る形状補正装置では、図形パターンに対する補正処理を繰り返し実行する必要があるため、作業工程が複雑になり、多大な作業時間がかかるという問題が生じていた。特に、半導体デバイスを製造するための図形パターンには膨大な数の図形が含まれており、元図形パターンに基づいて最適な補正図形パターンを得るプロセスには多大な作業時間が必要になる。本発明は、このような問題を解決するためのものであり、元図形パターンに対する補正を行うための作業工程をより単純化し、作業時間を短縮することを目的としている。
＜５．２ 本発明に係る形状補正装置の基本構成とその特徴＞
図３２は、本発明の基本的実施形態に係る図形パターンの形状補正装置１００Ｚの構成を示すブロック図である。図示のとおり、この図形パターンの形状補正装置１００Ｚは、評価点設定ユニット１１０、特徴量抽出ユニット１２０、最適補正バイアス推定ユニット１３０Ｚ、パターン補正ユニット１４０Ｚを有している。これらの各構成要素は、いずれもコンピュータに所定のプログラムを組み込むことによって構成されている。したがって、本発明に係る図形パターンの形状補正装置１００Ｚは、実際には、汎用のコンピュータに専用のプログラムを組み込むことによって実現される。
図３２に示す図形パターンの形状補正装置１００Ｚの特徴は、図１に示す先願発明に係る図形パターンの形状補正装置１００の構成と比較すると容易に把握できる。なお、ここでは、本発明に係る図形パターンの形状補正装置１００Ｚに固有の構成要素については、符号末尾に「Ｚ」を付して示してある。図１と図３２とを比較すると、評価点設定ユニット１１０および特徴量抽出ユニット１２０については全く同一であるが、図１のバイアス推定ユニット１３０が図３２では最適補正バイアス推定ユニット１３０Ｚに置き換わっており、図１のパターン補正ユニット１４０が図３２ではパターン補正ユニット１４０Ｚに置き換わっていることがわかる。
結局、図３２に示す図形パターンの形状補正装置１００Ｚは、図１に示す先願発明に係る図形パターンの形状補正装置１００におけるバイアス推定ユニット１３０を最適補正バイアス推定ユニット１３０Ｚに置き換え、パターン補正ユニット１４０をパターン補正ユニット１４０Ｚに置き換えたものということができる。評価点設定ユニット１１０は、元図形パターン１０上に評価点を設定する役割を果たす構成要素であり、特徴量抽出ユニット１２０は、元図形パターン１０について、評価点の周囲の特徴を示す特徴量ｘ１〜ｘｎを抽出する構成要素である。これら構成要素１１０，１２０は、図１に示す各構成要素と全く同一のものであるため、ここでは詳しい説明は省略する。
本発明に係る図形パターンの形状補正装置１００Ｚの特徴は、最適補正バイアス推定ユニット１３０Ｚによって最適補正バイアスｚを推定し、パターン補正ユニット１４０Ｚによってこの最適補正バイアスｚを用いた補正を行う点にある。ここで、最適補正バイアスｚとは、評価点の特徴量に基づいて決定される値であり、実図形パターン２０を元図形パターン１０に近づけるために必要な評価点の位置補正量である。
先願発明に係る形状補正装置１００や従来技術に係る形状補正装置において、補正処理を繰り返し実行する必要性が生じるのは、プロセスバイアスｙに基づいて図形パターンの補正処理を行っているためである。たとえば、図１に示す先願発明に係る形状補正装置１００の場合、バイアス推定ユニット１３０によって、各評価点についてのプロセスバイアスｙが推定され、パターン補正ユニット１４０は、このプロセスバイアスｙに基づいて元図形パターン１０に対する補正を行い、補正図形パターン１５を得ている。
ただ、プロセスバイアスｙは、所定の図形パターンに基づいてリソグラフィプロセスを行った場合に得られるであろう実図形パターン２０の形状について、元の図形パターンの形状との偏差を示す量である。したがって、§５．１で問題点として述べたように、元図形パターン１０に対して、プロセスバイアスｙを相殺する補正を行って補正図形パターン１５を得たとしても、この補正図形パターン１５をそのまま用いてリソグラフィプロセスを行った場合、得られる実図形パターン２５は、元図形パターン１０に正確に一致することはない。このため、先願発明に係る形状補正装置１００を用いた場合、図４のステップＳ２〜Ｓ５の補正処理を繰り返し実行する必要がある。
これに対して、図３２に示す本発明に係る形状補正装置１００Ｚを用いた場合、パターン補正ユニット１４０Ｚは、プロセスバイアスｙではなく、最適補正バイアスｚに基づく補正を行うため、得られた補正図形パターン３５をそのまま用いてリソグラフィプロセスを行うと、元図形パターン１０に正確に一致した実図形パターンを得ることができる。これは、元図形パターン１０をそのまま用いてリソグラフィプロセスを行った場合に実基板Ｓ上に得られるパターンを実図形パターン２０としたときに、プロセスバイアスｙが実図形パターン２０と元図形パターン１０との形状についての偏差を示す量であるのに対して、最適補正バイアスｚは、実図形パターン２０を元図形パターン１０に近づけるために必要な評価点の位置補正量であるためである。このような最適補正バイアスｚを推定する具体的な方法は§６で詳述する。
結局、図３２に示す図形パターンの形状補正装置１００Ｚを用いた場合、パターン補正ユニット１４０Ｚから出力された補正図形パターン３５をそのまま用いてリソグラフィプロセスを行うことができ、補正図形パターン３５に対して更なる補正を行う必要はない。図３３は、図３２に示す図形パターンの形状補正装置１００Ｚを用いた製品の設計・製造工程を示す流れ図である。ここで、ステップＳ１Ｚ〜Ｓ３Ｚまでの処理は、図４に示す先願発明におけるステップＳ１〜Ｓ３の処理と全く同様である。
具体的には、まず、ステップＳ１Ｚにおいて製品設計段階が行われ、元図形パターン１０が作成される。そして、ステップＳ２Ｚでは、評価点設定ユニットによって、元図形パターン１０上に評価点が設定され、ステップＳ３Ｚでは、特徴量抽出ユニット１２０によって、各評価点Ｅについての特徴量が抽出される。
一方、ステップＳ４Ｚでは、ステップＳ４とは異なる処理が行われる。すなわち、図４のステップＳ４では、各評価点について、特徴量に基づいてプロセスバイアスｙが推定されていたのに対して、図３３のステップＳ４Ｚでは、各評価点について、特徴量に基づいて最適補正バイアスｚが推定されることになる。上述したとおり、この最適補正バイアスｚの推定処理は、最適補正バイアス推定ユニット１３０Ｚによって実行される。
続くステップＳ５Ｚでは、この最適補正バイアスｚに基づいて、元図形パターン１０に対する形状補正が行われ、補正図形パターン３５が作成される。図４のステップＳ５では、プロセスバイアスｙに基づいて元図形パターン１０に対する形状補正が行われ、補正図形パターン１５が作成されていた。前述したとおり、プロセスバイアスｙに基づく補正により得られた補正図形パターン１５は、まだリソグラフィプロセスに用いるほど正確なパターンにはなっていないため、図４の流れ図では、ステップＳ６を経た繰り返し処理が必要になる。これに対して、最適補正バイアスｚに基づく補正により得られた補正図形パターン３５は、リソグラフィプロセスに十分に利用できる正確なパターンになっているため、図３３の流れ図では、ステップＳ５ＺからステップＳ７Ｚへ移行してリソグラフィプロセスが実行され、実基板Ｓが製造されることになる。
このように、図３２に示す図形パターンの形状補正装置１００Ｚを用いて製品の設計・製造工程を行えば、図３３に示す補正処理段階（ステップＳ２Ｚ〜Ｓ５Ｚ）を繰り返し行う必要はない。すなわち、ステップＳ１Ｚの製品設計で作成した元図形パターン１０に対して、１回だけ補正処理を行えば、ステップＳ７Ｚのリソグラフィプロセスで用いる補正図形パターン３５を得ることができる。もちろん、この図３３に示す流れ図において、ステップＳ１Ｚ〜Ｓ５Ｚの段階は、計算機（コンピュータ）上で実行するプロセスであり、ステップＳ７Ｚの段階は、実基板Ｓ上で実行するプロセスということになる。
結局、図３２に示す本発明に係る形状補正装置１００Ｚも、図１に示す先願発明に係る形状補正装置１００も、元図形パターン１０に基づくリソグラフィプロセスによって実基板Ｓ上に実図形パターン２０を形成する際に、実図形パターン２０が元図形パターン１０に一致するように、元図形パターン１０の形状を補正して、リソグラフィプロセスで実際に用いる補正図形パターンを作成する図形パターンの形状補正装置という点では共通するが、本発明に係る形状補正装置１００Ｚでは、元図形パターン１０に対する補正処理の回数が減るため、元図形パターン１０に対する補正を行うための作業工程がより単純化され、作業時間を短縮することが可能になる。
＜＜＜ §６． 最適補正バイアスの具体的な推定方法 ＞＞＞
§５では、図３２を参照しながら、本発明に係る形状補正装置１００Ｚの基本構成を説明した。上述したとおり、この形状補正装置１００Ｚの特徴は、最適補正バイアス推定ユニット１３０Ｚによって最適補正バイアスｚを推定し、パターン補正ユニット１４０Ｚによって、推定された最適補正バイアスｚを用いた補正を行う点にある。そこで、この§６では、最適補正バイアスｚを推定する具体的な方法を詳述する。
なお、図３２に示す形状補正装置１００Ｚは、本発明の一実施形態として、図１に示す先願発明で用いられている評価点設定ユニット１１０および特徴量抽出ユニット１２０をそのまま流用した構成を採っているが、本発明の本質的な特徴は上述したとおり、最適補正バイアス推定ユニット１３０Ｚおよびパターン補正ユニット１４０Ｚにある。したがって、本発明を実施するにあたり、評価点設定ユニット１１０および特徴量抽出ユニット１２０は、必ずしも§１，§２で述べた先願発明どおりの構成を採用する必要はない。
特に、先願発明に用いられている特徴量抽出ユニット１２０は、§２で述べたとおり、画像ピラミッドを利用して特徴量を抽出するという固有の形態を採用しているが、本発明を実施する上では、特徴量の抽出方法にどのような手法を用いるかは不問である。したがって、図３２に示す実施例では、元画像作成部１２１、画像ピラミッド作成部１２２、特徴量算出部１２３を有する特徴量抽出ユニット１２０が用いられているが、本発明に用いる特徴量抽出ユニットとしては、元図形パターン１０について評価点の周囲の特徴を示す何らかの特徴量を何らかの方法で抽出する機能を有していれば、どのようなユニットを採用してもかまわない。たとえば、複数ｎ通りの階層画像Ｐ１〜Ｐｎからなる画像ピラミッドＰＰを用いる代わりに、複数ｎ通りの算出関数を用いて各評価点Ｅについてのｎ通りの特徴量ｘ１〜ｘｎを算出する処理を行うことも可能である。各算出関数としては、座標値Ｘ，Ｙに位置する評価点Ｅ（Ｘ，Ｙ）について、当該座標値Ｘ，Ｙを変数として代入することにより、評価点Ｅ（Ｘ，Ｙ）と元図形パターン１０に含まれる各図形との位置関係を定量化して所定の関数値を算出することができる関数（たとえば、先願の付加的実施形態に用いられている関数）を用いればよい。
＜６．１ プロセスバイアスと最適補正バイアスの相違＞
上述したとおり、図３２に示す図形パターンの形状補正装置１００Ｚの特徴的な構成要素は、最適補正バイアス推定ユニット１３０Ｚとパターン補正ユニット１４０Ｚである。ここで、最適補正バイアス推定ユニット１３０Ｚは、特徴量抽出ユニット１２０が抽出した各評価点Ｅの特徴量ｘ１〜ｘｎに基づいて、実図形パターン２０を元図形パターン１０に近づけるために必要な各評価点Ｅの位置補正量を示す最適補正バイアスｚを推定する機能を有しており、パターン補正ユニット１４０Ｚは、最適補正バイアス推定ユニット１３０Ｚが推定した各評価点Ｅの最適補正バイアスｚに基づいて、元図形パターン１０の各評価点Ｅの位置を移動させることにより、元図形パターン１０の形状を補正して補正図形パターン３５を作成する機能を有している。
図１に示す先願発明の図形パターンの形状補正装置１００と図３２に示す本発明の図形パターンの形状補正装置１００Ｚとの重要な相違点は、前者では、プロセスバイアスｙに基づいて元図形パターン１０が補正されるのに対して、後者では、最適補正バイアスｚに基づいて元図形パターン１０が補正される点にある。そこで、ここでは、プロセスバイアスｙと最適補正バイアスｚとの相違を、具体的な事例を挙げて説明する。
図３４は、図１に示す先願発明に係る図形パターンの形状補正装置１００による図形パターンの逐次補正プロセスの一例を示すパターン変遷図である。図には、説明の便宜上、図３４(a) の左側に示すように、一辺が３０ｎｍの正方形からなる元図形パターン４１が与えられた極めて単純な例が示されている。ここでは、この正方形の右辺上に設定された評価点Ｅに着目する（もちろん、実際には、正方形の輪郭線上に多数の評価点が設定される）。
いま、図３４(a) の左側に示す元図形パターン４１をそのまま用いて、リソグラフィプロセスを実施した場合に、図３４(a) の右側の図に実線で示すような初期実図形パターン４２が得られるものとしよう。図３４(a) の右側の図の破線は、元図形パターン４１を示している。図示の例の場合、初期実図形パターン４２は、一辺が４０ｎｍの正方形である。これは、リソグラフィプロセスにおける近接効果やローディング現象などの影響により、実基板Ｓ上には、元図形パターン４１を構成する正方形よりも一辺の長さが１０ｎｍ長い正方形が形成されるためである。
図１に示す形状補正装置１００では、図３４(a) の右側に示す初期実図形パターン４２の形状がシミュレーションによって推定される。すなわち、バイアス推定ユニット１３０によって、元図形パターン４１上の評価点Ｅについてのプロセスバイアスｙが推定されるので、このプロセスバイアスｙの推定値に基づいて、初期実図形パターン４２の形状を推定することができる。具体的には、図３４(a) に示す例の場合、バイアス推定ユニット１３０によって、元図形パターン４１上の評価点Ｅについてのプロセスバイアスｙとして、ｙ＝＋５ｎｍなる値が算出されるので、評価点Ｅを正方形の外側に５ｎｍ移動させることにより、初期実図形パターン４２の形状を推定することができる。
もちろん、実際には、元図形パターン４１を構成する正方形の輪郭線上に多数の評価点が定義される。これらの各評価点について、それぞれｙ＝＋５ｎｍなるプロセスバイアス推定値が算出されれば、元図形パターン４１を構成する正方形の各辺を外側に５ｎｍだけ移動させることにより、図３４(a) の右側に示す初期実図形パターン４２が得られることになる。正方形の４辺がいずれも外側に広がるので、元図形パターン４１が一辺３０ｎｍの正方形で構成されているのに対して、初期実図形パターン４２は一辺４０ｎｍの正方形で構成されることになる。
こうして、初期実図形パターン４２の形状が把握できれば、エラー量ｅを求めることができる。プロセスバイアスｙが、リソグラフィプロセス前後におけるずれ量を示すのに対して、エラー量ｅは、「元図形パターン（設計当初のパターン）と実図形パターンとの間における、評価点Ｅについて生じる輪郭線の法線方向についてのずれ量」として定義される。図３４(a) の場合、リソグラフィプロセス前のパターン（リソグラフィプロセスにそのまま利用されるパターン）は、元図形パターン４１であるので、初期実図形パターン４２についてのエラー量ｅは、プロセスバイアスｙと同じ＋５ｎｍになる。すなわち、ｙ＝ｅ＝＋５ｎｍである。
図１に示す先願発明に係る図形パターンの形状補正装置１００の場合、パターン補正ユニット１４０による補正は、エラー量ｅを相殺する方向に行われる。具体的には、エラー量ｅの符号を反転させた量として補正バイアスｃを定義し、元図形パターン４１の評価点Ｅの位置を補正バイアスｃに応じた量だけ輪郭線の法線方向に移動させるパターン補正処理が行われる。図３４(a) に示す例の場合、補正バイアスｃ＝−５ｎｍになるので、元図形パターン４１の評価点Ｅの位置を内側に５ｎｍ移動させるパターン補正が行われる。その結果、元図形パターン４１は、図３４(b) の左側に示すような第１次補正図形パターン４３に補正される。
この第１次補正図形パターン４３は、元図形パターン４１を構成する正方形の各辺を内側に５ｎｍだけ移動させた図形によって構成されるので、結局、一辺２０ｎｍの正方形によって構成されることになる。要するに、元図形パターン４１をそのまま用いてリソグラフィプロセスを実施すると、実基板Ｓ上には、外側に５ｎｍだけ広がった正方形が初期実図形パターン４２として形成されることが推定されるので、元図形パターン４１を内側に５ｎｍだけ縮小する補正を行う、という方針により、第１次補正図形パターン４３が得られたことになる。
ところが、この第１次補正図形パターン４３をそのまま用いてリソグラフィプロセスを実施しても、実基板Ｓ上には、元図形パターン４１に等しい一辺が３０ｎｍの正方形を得ることはできない。これは既に述べてきたとおり、元図形パターン４１についての近接効果やローディング現象などの影響と、第１次補正図形パターン４３についての近接効果やローディング現象などの影響とは、同じにはならないためである。
図３４(b) には、左側に示す第１次補正図形パターン４３をそのまま用いて、リソグラフィプロセスを実施した場合に、図３４(b) の右側の図に実線で示すような第１次実図形パターン４４が得られるであろう、との推定がなされた例が示されている。実際には、図１に示すバイアス推定ユニット１３０によって、評価点Ｅについてのプロセスバイアス推定値ｙとして、ｙ＝＋４ｎｍなる値が算出されるので、第１次補正図形パターン４３上の評価点Ｅの位置を外側に動かすことにより（実際には、多数の評価点の位置を動かすことにより）、図３４(b) の右側の図に実線で示す第１次実図形パターン４４の形状を把握することができる。
図３４(b) の右側の図の破線は、第１次補正図形パターン４３を示している。図示の例の場合、第１次実図形パターン４４は、一辺が２８ｎｍの正方形であり、リソグラフィプロセスにおける近接効果やローディング現象などの影響により、第１次補正図形パターン４３を構成する正方形よりも一辺の長さが８ｎｍ長くなっている。しかしながら、元図形パターン４１と比べると、一辺の長さは２ｎｍだけ短いので、第１次実図形パターン４４についてのエラー量ｅは、ｅ＝−１ｎｍとなり、プロセスバイアスｙ＝＋４ｎｍとは異なる値になる。
そこで、パターン補正ユニット１４０は、エラー量ｅの符号を反転させた量として補正バイアスｃを定義し、第１次補正図形パターン４３の評価点Ｅの位置を補正バイアスｃに応じた量だけ輪郭線の法線方向に移動させる再度のパターン補正処理を行う。図３４(b) に示す例の場合、補正バイアスｃ＝＋１になるので、第１次補正図形パターン４３の評価点Ｅの位置を外側に１ｎｍ移動させるパターン補正が行われる。その結果、第１次補正図形パターン４３は、図３４(c) の左側に示すような第２次補正図形パターン４５に補正される。
この第２次補正図形パターン４５は、第１次補正図形パターン４３を構成する正方形の各辺を外側に１ｎｍだけ移動させた図形によって構成されるので、結局、一辺２２ｎｍの正方形によって構成されることになる。要するに、第１次補正図形パターン４３をそのまま用いてリソグラフィプロセスを実施すると、実基板Ｓ上には、元図形パターン４１を構成する正方形よりも各辺が１ｎｍだけ内側に縮まった正方形が第１次実図形パターン４４として形成されることが推定されるので、第１次補正図形パターン４３を外側に１ｎｍだけ拡大する補正を行う、という方針により、第２次補正図形パターン４５が得られたことになる。
通常、この第２次補正図形パターン４５をそのまま用いてリソグラフィプロセスを実施しても、実基板Ｓ上には、元図形パターン４１に等しい一辺が３０ｎｍの正方形を得ることはできない。図３４(c) には、左側に示す第２次補正図形パターン４５をそのまま用いて、リソグラフィプロセスを実施した場合に、図３４(c) の右側の図に実線で示すような第２次実図形パターン４６が得られるであろう、との推定がなされた例が示されている。実際には、図１に示すバイアス推定ユニット１３０によって、評価点Ｅについてのプロセスバイアス推定値ｙとして、ｙ＝＋４．１ｎｍなる値が算出されるので、第２次補正図形パターン４５上の評価点Ｅの位置を外側に動かすことにより（実際には、多数の評価点の位置を動かすことにより）、図３４(c) の右側の図に実線で示す第２次実図形パターン４６の形状を把握することができる。
図３４(c) の右側の図の破線は、第２次補正図形パターン４５を示している。図示の例の場合、第２次実図形パターン４６は、一辺が３０．２ｎｍの正方形であり、本来形成すべき元図形パターン４１を構成する一辺３０ｎｍの正方形に対して、依然として、エラー量ｅ＝＋０．１を含んでいる。図４のステップＳ６では、このエラー量ｅの絶対値が所定の許容値以下になった場合に、補正完了と判定することになる。上例の場合、エラー量ｅ＝＋０．１が許容値以下であれば補正完了となり、第２次補正図形パターン４５が最終的な補正図形パターンとして、実際のリソグラフィプロセスに用いられることになる。もちろん、エラー量ｅ＝＋０．１が許容値を超えていた場合には、更なるパターン補正処理が継続されることになる。
このように、プロセスバイアスｙは、「リソグラフィプロセス前後における、評価点Ｅについて生じる輪郭線の法線方向についてのずれ量」として定義される量であり、図１に示す先願発明に係る形状補正装置１００内のバイアス推定ユニット１３０は、元図形パターン１０もしくは補正図形パターン１５をそのまま用いてリソグラフィプロセスを実行した場合に得られるであろう実図形パターンと、リソグラフィプロセスに利用した図形パターンと、のずれ量を示すプロセスバイアスｙの値を推定する機能を有する。そして、パターン補正ユニット１４０は、このプロセスバイアスｙの推定値に基づいて、実図形パターンの形状を推定し、元図形パターン１０の形状との差を示すエラー量ｅを求め、このエラー量ｅを相殺する方向にパターン補正を行うことになる。
これに対して、図３２に示す本発明に係る形状補正装置１００Ｚ内の最適補正バイアス推定ユニット１３０Ｚは、各評価点についての最適補正バイアスｚを推定する機能を有する。ここで、最適補正バイアスｚは、「実図形パターンを元図形パターンに近づけるために必要な（所定の誤差許容範囲をもって一致させるために必要な）、元図形パターン上の評価点の位置補正量」である。たとえば、図３４に示す具体例の場合、図３４(c) の右側に示す第２次実図形パターン４６が、所定の許容範囲内の誤差（具体的には、＋０．１ｎｍ）をもって元図形パターン４１に一致する図形パターンであるとすれば、元図形パターン４１上の各評価点を正方形の内側に４ｎｍだけ移動させれば第２次補正図形パターン４５が得られることになるので、元図形パターン４１上の評価点Ｅについての最適補正バイアスｚは、ｚ＝−４ｎｍということになる。
図１に示す先願発明に係る形状補正装置１００の場合、図３４(a) 〜(c) に示すように、パターン補正を繰り返し実行することにより、実際のリソグラフィプロセスに用いる第２次補正図形パターン４５を得ている。この場合、元図形パターン４１が一辺３０ｎｍの正方形であるのに対して、第２次補正図形パターン４５が一辺２２ｎｍの正方形であるので、結果的に、最適補正バイアスｚとして、（２２ｎｍ−３０ｎｍ）／２＝−４ｎｍなる値が求められていることになる。しかしながら、そのためには補正処理を繰返し実施しなければならない。
本発明に係る形状補正装置１００Ｚの最適補正バイアス推定ユニット１３０Ｚは、元図形パターン４１上の評価点Ｅの特徴量に基づいて、当該評価点Ｅについての最適補正バイアスｚ（上例の場合、ｚ＝−４ｎｍ）を推定する機能を有している。このため、パターン補正ユニット１４０Ｚは、この最適補正バイアスｚに基づいて元図形パターン４１に対するパターン補正を行うだけで、実際のリソグラフィプロセスに用いることが可能な補正図形パターン３５（上例の場合、第２次補正図形パターン４５）を作成することができる。
＜６．２ 最適補正バイアス推定ユニットの構成＞
図３２に示すとおり、本発明に係る最適補正バイアス推定ユニット１３０Ｚは、特徴量入力部１３１Ｚと最適補正バイアス推定演算部１３２Ｚとを有している。ここで、特徴量入力部１３１Ｚは、特徴量抽出ユニット１２０において、各評価点について抽出された特徴量ｘ１〜ｘｎを入力する構成要素である。一方、最適補正バイアス推定演算部１３２Ｚは、予め実施された学習段階によって得られた学習情報ＬＺを格納しており、この学習情報ＬＺに基づいて、特徴量入力部１３１Ｚが入力した特徴量に応じた推定値を求め、求めた推定値を評価点についての最適補正バイアスｚとして出力する構成要素である。
ここで、図１に示すバイアス推定ユニット１３０と図３２に示す最適補正バイアス推定ユニット１３０Ｚとを比較すると、両者の本質的な違いは、前者の推定演算部１３２が、学習情報Ｌに基づいてプロセスバイアスｙを推定する機能を果たすのに対して、後者の最適補正バイアス推定演算部１３２Ｚが、学習情報ＬＺに基づいて最適補正バイアスｚを推定する機能を果たす点にある。
ここに示す実施例の場合、最適補正バイアス推定演算部１３２Ｚは、特徴量入力部１３１Ｚが入力した特徴量ｘ１〜ｘｎを入力層とし、最適補正バイアスｚの推定値を出力層とする最適補正バイアス推定用のニューラルネットワークを有しており、実質的な推定演算は、このニューラルネットワークによって実行される。一方、図１に示すバイアス推定ユニット１３０の推定演算部１３２も、既に述べたように、特徴量入力部１３１が入力した特徴量ｘ１〜ｘｎを入力層とし、プロセスバイアスｙの推定値を出力層とするプロセスバイアス推定用のニューラルネットワークを有しており、実質的な推定演算は、このニューラルネットワークによって実行される。
図３５は、図１に示す先願発明に係る推定演算部１３２（図３５では、プロセスバイアス推定演算部１３２と呼んでいる）を構成するプロセスバイアス推定用のニューラルネットワーク（図(a) ：図２４に示すものと実質的に同じ）と、図３２に示す本発明に係る最適補正バイアス推定演算部１３２Ｚを構成する最適補正バイアス推定用のニューラルネットワーク（図(b) ）との対比を示すブロック図である。図示のとおり、両ニューラルネットワークは、いずれも特定の評価点Ｅについての特徴量ｘ１〜ｘｎからなるｎ次元ベクトルを入力層として、１つのスカラー値を出力層とする点において変わりはない。また、図示の例の場合、いずれのニューラルネットワークも、第１隠れ層〜第Ｎ隠れ層というＮ段階の隠れ層を有する点も共通している。
ただ、図３５(a) に示すニューラルネットワークは、出力層に現れるスカラー値が、評価点Ｅについてのプロセスバイアスの推定値ｙであるのに対して、図３５(b) に示すニューラルネットワークは、出力層に現れるスカラー値が、評価点Ｅについての最適補正バイアスの推定値ｚである点が異なっている。
図１に示す先願発明では、図３５(a) に示すニューラルネットワークを用いてプロセスバイアスｙを推定し、このプロセスバイアスｙを用いてパターン形状補正（図４のステップＳ５）を行うため、得られた補正図形パターン１５の各評価点についての特徴量ｘ１〜ｘｎを再度ニューラルネットワークの入力層に与える、という繰り返し処理が必要になる。これに対して、図３２に示す本発明では、図３５(b) に示すニューラルネットワークを用いて最適補正バイアスｚを推定し、この最適補正バイアスｚを用いてパターン形状補正（図３３のステップＳ５Ｚ）を行うため、得られた補正図形パターン３５をそのまま用いて、実際のリソグラフィプロセス（図３３のステップＳ７Ｚ）を実行することができる
図３５(a) に示すプロセスバイアス推定用のニューラルネットワークと図３５(b) に示す最適補正バイアス推定用のニューラルネットワークとにおいて、それぞれ出力層に異なる結果が得られるのは、格納されている学習情報（パラメータＷ，ｂの値）が異なっているためである。すなわち、図３５(a) に示すニューラルネットワークで用いられる学習情報Ｌは、入力層に与えられた特徴量ｘ１〜ｘｎに基づいて、プロセスバイアスｙの推定値が出力層に得られるような学習を行うことにより得られた情報であるのに対して、図３５(b) に示すニューラルネットワークで用いられる学習情報ＬＺは、入力層に与えられた特徴量ｘ１〜ｘｎに基づいて、最適補正バイアスｚの推定値が出力層に得られるような学習を行うことにより得られた情報ということになる。
ここで述べる実施例の場合、プロセスバイアスｙの値や最適補正バイアスｚの値として、図形の輪郭線上に設定された評価点についての輪郭線の法線方向についてのずれ量や補正量を用いている。したがって、最適補正バイアス推定演算部１３２Ｚは、図形の輪郭線上に位置する評価点Ｅについての最適補正バイアスの推定値ｚとして、当該輪郭線の法線方向についての評価点の位置補正量の推定値を求めることになる。
＜６．３ 学習情報ＬＺの作成方法＞
上述したように、本発明で重要な機能を果たす最適補正バイアス推定演算部１３２Ｚは、最適補正バイアスｚを推定する際に、予め実施された学習段階によって得られた学習情報ＬＺを利用することになる。別言すれば、本発明を実施する上では、適切な学習情報ＬＺを作成することが非常に重要である。そこで、ここでは、この学習情報ＬＺを作成する具体的な処理の一例を述べる。
ここで述べる学習情報ＬＺの作成処理は、本発明に係る図形パターンの形状補正装置１００Ｚを製造する上での準備段階として行われる。この準備段階は、次のように、第１の準備段階と第２の準備段階とによって構成される。第１の準備段階では、多数のテストパターン図形について、それぞれ最適補正バイアスを決定する処理が実行され、第２の準備段階では、これら多数のテストパターン図形とその最適補正バイアスとに基づく学習により、学習情報ＬＺが作成される。以下、これら各準備段階で行われる処理内容を説明する。
図３６は、本発明に係る最適補正バイアス推定用のニューラルネットワークが用いる学習情報ＬＺを得るための第１の準備段階（最適補正バイアス決定処理）を示す流れ図である。
まず、テストパターン図形作成ステップＳ９１において、内部と外部との境界を示す輪郭線を有するテストパターン図形が作成される。テストパターン図形としては、長方形やＬ字型図形などの単純な図形を用いればよい。ここでは、説明の便宜上、図３４(a) の左側に示すような正方形図形（元図形パターン４１）が、テストパターン図形として作成されたものとし、図３４を利用しながら、この第１の準備段階の具体的な処理を説明することにする（図３４に示されている図形４１〜４５の名称は、適宜読み替えることにする）。
続いて、評価点設定ステップＳ９２において、補正対象パターン図形の輪郭線上の所定位置に評価点Ｅが設定される。ここで、補正対象パターン図形としては、ステップＳ９２を初めて実施する場合は、ステップＳ９１で作成されたテストパターン図形が用いられるが、後述するステップＳ９８から戻ってきた２回目以降に実施する場合は、ステップＳ９８によるパターン形状補正で作成された補正後パターン図形が補正対象パターン図形として用いられる。いずれにしても、この補正対象パターン図形は、ステップＳ９８によるパターン形状補正処理での補正対象となる図形である。図３４(a) の左側に示す正方形４１が補正対象パターン図形の場合、その輪郭線上に評価点Ｅが設定される。実際には、輪郭線に沿って多数の評価点が設定される（たとえば、所定ピッチで連続的に評価点を設定すればよい。）。
そして、特徴量抽出ステップＳ９３において、補正対象パターン図形（上例の場合、図３４(a) の左側に示す正方形４１）上の各評価点Ｅについて、その周囲の特徴を示す特徴量ｘ１〜ｘｎが抽出される。特徴量の抽出処理は、たとえば、§２で述べた方法を採用すればよい（もちろん、他の抽出方法を採用してもよい）。
次に、プロセスバイアス推定ステップＳ９４において、各評価点Ｅについてのプロセスバイアスｙが、ステップＳ９３で抽出された特徴量ｘ１〜ｘｎに基づいて推定される。ここで、プロセスバイアスｙは、補正対象パターン図形上の評価点の位置と、この補正対象パターン図形を用いたリソグラフィプロセスによって得られるであろう実図形上の評価点の位置と、のずれ量である。たとえば、図３４(a) の左側に示す正方形４１が補正対象パターン図形の場合、この補正対象パターン図形を用いたリソグラフィプロセスによって得られるであろう実図形は、図３４(a) の右側に示す正方形４２になるので、ｙ＝＋５ｎｍなるプロセスバイアスが、ステップＳ９３で抽出された特徴量ｘ１〜ｘｎに基づいて推定されることになる。
実際には、このステップＳ９４のプロセスバイアス推定処理は、特徴量を入力層とし、プロセスバイアスの推定値ｙを出力層とするニューラルネットワークを用いて行うことができる。たとえば、図３５(a) に示すプロセスバイアス推定演算部１３２は、特徴量ｘ１〜ｘｎを入力層とし、プロセスバイアスの推定値ｙを出力層とするニューラルネットワークを有しており、ステップＳ９４のプロセスバイアス推定処理は、プロセスバイアス推定演算部１３２を利用して行うことができる。
続いて、エラー量算出ステップＳ９５において、プロセスバイアスｙに基づいて実図形の形状を推定し、推定された実図形とテストパターン図形とのずれを示すエラー量ｅが算出される。図３４(a) に示す例の場合、プロセスバイアスｙ＝＋５ｎｍに基づいて、実図形４２の形状が推定され、テストパターン図形４１とのずれを示すエラー量として、ｅ＝＋５ｎｍが算出される。
そして、判定ステップＳ９６において、エラー量ｅが所定の許容範囲内に収まるか否かが判定される。具体的には、エラー量の絶対値|ｅ|と所定の許容値ｅthとを比較して、|ｅ|≦ｅthなる条件が満たされるか否かが判定される。ここで、条件が満たされなかった場合は、ステップＳ９６からステップＳ９７へと進む。たとえば、ｅth＝０．２ｎｍに設定されていたとすると、上例の場合はエラー量ｅ＝＋５ｎｍであるので条件は満たされず、ステップＳ９７へと進むことになる。
補正バイアス決定ステップＳ９７では、エラー量ｅを相殺するために必要な、補正対象パターン図形上の評価点についての位置補正量を示す補正バイアスｃが決定される。図３４(a) に示す例の場合、エラー量ｅ＝＋５ｎｍを相殺するために、＋５ｎｍの符号を反転させることにより、ｃ＝−５ｎｍなる補正バイアスが決定される。
そして、パターン形状補正ステップＳ９８では、この補正バイアスｃに基づいて、補正対象パターン図形の形状を補正して、補正後パターン図形を作成する処理が行われる。図３４(a) に示す例の場合、補正バイアスｃ＝−５ｎｍに基づいて、補正対象パターン図形４１に対して、輪郭線を内側に５ｎｍだけ移動させるパターン補正が行われるので、図３４(b) の左側に示すような一辺２０ｎｍの正方形からなる補正後パターン図形４３が作成される。
こうして、ステップＳ９８において、補正後パターン図形が作成されたら、再びステップＳ９２からの処理が実行される。但し、今回は、図３４(b) の左側に示す補正後パターン図形４３が、新たな補正対象パターン図形になり、ステップＳ９２〜Ｓ９５を経ることにより、図３４(b) に示すように、エラー量ｅ＝−１ｎｍが算出される。ｅth＝０．２ｎｍに設定されていた場合、ステップＳ９６では再び否定的判定がなされる。そして、ステップＳ９７へと進み、エラー量ｅ＝−１ｎｍを相殺するために、−１ｎｍの符号を反転させることにより、ｃ＝＋１ｎｍなる補正バイアスが決定される。続くステップＳ９８では、補正バイアスｃ＝＋１ｎｍに基づいて、補正対象パターン図形４３に対して、輪郭線を外側に１ｎｍだけ移動させるパターン補正が行われるので、図３４(c) の左側に示すような一辺２２ｎｍの正方形からなる補正後パターン図形４５が作成される。
こうして、ステップＳ９８において補正後パターン図形が作成されたら、ステップＳ９２からの３回目の処理が実行される。この３回目では、図３４(c) の左側に示す補正後パターン図形４５が、新たな補正対象パターン図形になり、ステップＳ９２〜Ｓ９５を経ることにより、図３４(c) に示すように、エラー量ｅ＝＋０．１ｎｍが算出される。ｅth＝０．２ｎｍに設定されていた場合、今度はステップＳ９６で肯定的判定がなされるので、ステップＳ９６からステップＳ９９へと進み、最適補正バイアス決定処理が行われる。
最適補正バイアス決定ステップＳ９９において実行される処理は、その時点で得られている最後の補正後パターン図形を最終補正後パターン図形として、テストパターン図形を最終補正後パターン図形に一致させるために必要な、テストパターン図形上の評価点についての位置補正量を最適補正バイアスｚと決定する処理である。
たとえば、上例の場合、ステップＳ９９を実行する時点で得られている最後の補正後パターン図形は、図３４(c) の左側に示す図形４５ということになるので、この図形４５が最終補正後パターン図形ということなる。そこで、ステップＳ９９では、図３４(a) の左側に示すテストパターン図形４１を最終補正後パターン図形４５に一致させるために必要な、テストパターン図形４１上の評価点Ｅについての位置補正量が最適補正バイアスｚとして決定される。具体的には、図３４に示す例の場合、最適補正バイアスｚ＝−４ｎｍになる。これは、テストパターン図形４１上の評価点Ｅを、図形の内側に４ｎｍだけ移動する位置補正を行えば、テストパターン図形４１を最終補正後パターン図形４５に一致させられることを意味する。
結局、この第１の準備段階では、まず、テストパターン図形作成ステップＳ９１においてテストパターン図形（たとえば、図３４の図形４１）が作成される。そして、このテストパターン図形を最初の補正対象パターン図形として、評価点設定ステップＳ９２、特徴量抽出ステップＳ９３、プロセスバイアス推定ステップＳ９４、補正バイアス決定ステップＳ９７、パターン形状補正ステップＳ９８を実行することにより、補正後パターン図形（たとえば、図３４の図形４３）が作成される。
続いて、この補正後パターン図形を新たな補正対象パターン図形として、評価点設定ステップＳ９２、特徴量抽出ステップＳ９３、プロセスバイアス推定ステップＳ９４、補正バイアス決定ステップＳ９７、パターン形状補正ステップＳ９８を実行して新たな補正後パターン図形（たとえば、図３４の図形４５）を作成する処理を、エラー量ｅが所定の許容範囲内に収まるまで繰り返し実行し、最後に得られた補正後パターン図形（たとえば、図３４の図形４５）を最終補正後パターン図形とする。
そして、最後の最適補正バイアス決定ステップＳ９９において、テストパターン図形（たとえば、図３４の図形４１）を最終補正後パターン図形（たとえば、図３４の図形４５）に一致させるために必要な、テストパターン図形上の評価点についての位置補正量を最適補正バイアスｚと決定する処理が行われる。１つのテストパターン図形上には多数の評価点が設定されているので、これら個々の評価点のそれぞれについて、最適補正バイアスｚが決定されることになる。
かくして、図３６の流れ図に示す第１の準備段階を実施すれば、任意のテストパターン図形について、最適補正バイアスｚを決定することができる。この第１の準備段階のうち、ステップＳ９２〜Ｓ９９の処理は、実際には、図１に示す形状補正装置１００を利用して実行することができる。そもそも図３４は、図１に示す形状補正装置１００による図形パターンの逐次補正プロセスの一例を示すパターン変遷図である。したがって、図３６の流れ図に示す第１の準備段階は、図１に示す形状補正装置１００に対して、元図形パターン１０（実際の製品を製造するために設計されたパターン）を与える代わりに、単純なテストパターン図形を与えることにより実行することが可能である。
もちろん、この図３６の流れ図に示す第１の準備段階には、ステップＳ９８からステップＳ９２へと戻るループが存在し、パターン補正処理を繰り返し実行する必要がある。ただ、補正対象パターン図形は、実際の製品を製造するために設計された複雑な元図形パターン１０ではなく、単純なテストパターン図形であるので、演算負担はそれほど大きなものにはならない。また、そもそも第１の準備段階は、本発明に係る図形パターンの形状補正装置１００Ｚに利用する学習情報ＬＺを作成するための準備段階なので、処理完了までに長時間が必要になったとしても支障は生じない。
なお、以上の説明では、１つのテストパターン図形について、最適補正バイアスｚを決定するプロセスを述べたが、実際には、サイズや形状が異なる数千個ものテストパターン図形が作成され、これら多数のテストパターン図形のそれぞれについて、かつ、各テストパターン図形上に設定されたすべての評価点について、それぞれ最適補正バイアスｚが決定される。したがって、第１の準備段階を実行することにより得られる情報には、作成した多数のテストパターン図形の情報と、各テストパターン図形上に設定された多数の評価点の情報と、これら各評価点について決定された最適補正バイアスｚの情報と、が含まれていることになる。これらの情報は、以下に述べる第２の準備段階の学習で利用される。
図３７は、本発明に係る最適補正バイアス推定用のニューラルネットワークが用いる学習情報ＬＺを得るための第２の準備段階（推定演算部１３２Ｚの学習処理）を示す流れ図である。
まず、テストパターン図形入力ステップＳ１０１では、図３６のステップＳ９１で作成したテストパターン図形の入力が行われ、最適補正バイアス入力ステップＳ１０２では、図３６のステップＳ９９で決定された最適補正バイアスｚの入力が行われる。
次に、評価点設定ステップＳ１０３において、入力したテストパターン図形の輪郭線上に多数の評価点Ｅが設定され、続く特徴量抽出ステップＳ１０４において、各評価点Ｅのそれぞれについて、その周囲の特徴を示す特徴量ｘ１〜ｘｎが抽出される。もっとも、ステップＳ１０３の評価点設定処理は、図３６のステップＳ９２の評価点設定処理と同じであり、ステップＳ１０４の特徴量抽出処理は、図３６のステップＳ９３の特徴量抽出処理と同じである。したがって、実際には、ステップＳ１０３の評価点設定処理では、ステップＳ９２で設定された評価点をそのまま流用することが可能であり、ステップＳ１０４の特徴量抽出処理では、ステップＳ９３で抽出された特徴量をそのまま流用することが可能である。
最後に、推定演算部学習ステップＳ１０５において、ニューラルネットワークの学習が行われる。この学習処理は、§３．１で述べたニューラルネットワークの学習段階と同様のプロセスによって行うことができる。
図３８は、図３５(b) に示す本発明に係るニューラルネットワークで実行される具体的な演算プロセスを示すダイアグラムである。このダイアグラムの基本構成は、図２５に示すニューラルネットワークと同様であり、図に太線で示す部分は、第１隠れ層，第２隠れ層，..., 第Ｎ隠れ層を示し、各隠れ層内の個々の円はニューロン（ノード）、各円を連結する線はエッジを示している。そして、入力層に、ある１つの評価点Ｅについての特徴量ｘ１〜ｘｎを与えると、出力層には、当該評価点Ｅについての最適補正バイアスの推定値ｚがスカラー値として出力される。
図３８のニューラルネットワークの場合も、第１隠れ層はＭ（１）次元の層であり、合計Ｍ（１）個のニューロンｈ（１，１）〜ｈ（１，Ｍ（１））によって構成され、第２隠れ層はＭ（２）次元の層であり、合計Ｍ（２）個のニューロンｈ（２，１）〜ｈ（２，Ｍ（２））によって構成され、第Ｎ隠れ層はＭ（Ｎ）次元の層であり、合計Ｍ（Ｎ）個のニューロンｈ（Ｎ，１）〜ｈ（Ｎ，Ｍ（Ｎ））によって構成されている。
ここで、第１隠れ層のニューロンｈ（１，１）〜ｈ（１，Ｍ（１））に伝達される信号の演算値を、同じ符号を用いて、それぞれ演算値ｈ（１，１）〜ｈ（１，Ｍ（１））と表すことにすると、これら演算値ｈ（１，１）〜ｈ（１，Ｍ（１））の値は、前述した図２６の上段に示す行列の式で与えられる。ここで、この式の右辺の関数ｆ（ξ）としては、図２７に示す各活性化関数などを用いることができる。
また、第（ｉ＋１）隠れ層（１≦ｉ≦Ｎ）のニューロンｈ（ｉ＋１，１）〜ｈ（ｉ＋１，Ｍ（ｉ＋１））に伝達される信号の演算値を、同じ符号を用いて、それぞれ演算値ｈ（ｉ＋１，１）〜ｈ（ｉ＋１，Ｍ（ｉ＋１））と表すことにすると、これら演算値ｈ（ｉ＋１，１）〜ｈ（ｉ＋１，Ｍ（ｉ＋１））の値は、図２８の上段に示す行列の式で与えられる。この式の右辺の関数ｆ（ξ）としては、やはり図２７に示す各関数などを用いることができる。
そして、出力値ｚ（評価点Ｅについての最適補正バイアスの推定値：スカラー値）は、図３８の下段に示す行列の式で与えられる。すなわち、出力値ｚは、行列［Ｗ］と行列［ｈ（Ｎ，１）〜ｈ（Ｎ，Ｍ（Ｎ））］（第Ｎ隠れ層のニューロンｈ（Ｎ，１）〜ｈ（Ｎ，Ｍ（Ｎ））の値）との積に、スカラー値ｂ（Ｎ＋１）を加えた値になる。ここで、行列［Ｗ］の内容は、図３８の最下段に示すとおりである。
ニューラルネットワークにおける学習情報ＬＺとは、行列［Ｗ］の個々の成分（パラメータＷ（ｕ，ｖ））およびスカラー値ｂ（Ｎ＋１）の各パラメータ値Ｗ，ｂに他ならない。ステップＳ１０５の推定演算部学習処理では、まず、学習情報ＬＺを構成する各パラメータＷ，ｂに、初期値として乱数を与えておく。このような初期値が設定された学習情報ＬＺは不完全なものであるが、学習が進むにつれて、徐々に完全なものへと更新されてゆく。
このような学習を行うための材料として、第１の準備段階で得られた多数のテストパターン図形の情報と、各テストパターン図形上に設定された多数の評価点の情報と、これら各評価点について決定された最適補正バイアスｚの情報と、が用いられる。すなわち、特定のテストパターン図形について、特定の評価点Ｅの特徴量ｘ１〜ｘｎを与えたときに、出力層に、当該評価点Ｅについて決定された最適補正バイアスｚが出力されるように、各パラメータＷ，ｂの値を更新する処理が行われることになる。最終的には、多数のテストパターン図形のいずれについても、正しい最適補正バイアスｚが出力されるような更新が行われる。具体的な更新方法としては、たとえば、§３．２で述べた方法と同様の方法を採用すればよい。また、このような更新方法としては、ニューラルネットワークにおける学習手法として様々なアルゴリズムに基づく方法が知られているので、ここでは説明を省略する。
図２５に示すニューラルネットワークも、図３８に示すニューラルネットワークも、入力層に与えられた特徴量ｘ１〜ｘｎに基づいて、出力層に所定のスカラー値を出力するという機能は全く同じである。ただ、前者がプロセスバイアスの推定値ｙを出力層に出力するのに対して、後者は最適補正バイアスの推定値ｚを出力層に出力することになる。このように、出力層に出力されるスカラー値が異なるのは、用いる学習情報が異なっているためである。
図２５に示すニューラルネットワークは、プロセスバイアスの推定値ｙを出力するためのネットワークであるので、正しいプロセスバイアスの推定値ｙが出力されるような学習の成果である学習情報Ｌ（パラメータＷ，ｂの値）が利用される。これに対して、図３８に示すニューラルネットワークは、最適補正バイアスの推定値ｚを出力するためのネットワークであるので、正しい最適補正バイアスの推定値ｚが出力されるような学習の成果である学習情報ＬＺ（やはり、パラメータＷ，ｂの値）が利用される。この学習情報ＬＺは、デジタルデータとして、所定の情報記録媒体に格納されて用いられる。
結局、最適補正バイアス推定用のニューラルネットワークが用いる学習情報ＬＺは、評価点の元図形パターン上の位置と実図形パターン上の位置とのずれ量を示すプロセスバイアスｙを推定するプロセスバイアス推定用のニューラルネットワーク（具体的には、図１に示すバイアス推定ユニット１３０の推定演算部１３２）を利用して得られた多数のテストパターン図形についての最適補正バイアス（図３６の第１の準備段階で得られた値ｚ）を用いた学習段階（図３７の第２の準備段階）によって得られたパラメータということになる。
図３７に示す第２の準備段階の処理は、特徴量ｘ１〜ｘｎを入力層とし、最適補正バイアスの推定値ｚを出力層とするニューラルネットワークに利用するための学習情報ＬＺを得る学習処理であり、図３３の補正処理段階における最適補正バイアス推定ステップＳ４Ｚは、上記学習情報ＬＺを利用したニューラルネットワークを用いて実行されることになる。もちろん、図３３に示す補正処理段階、図３６に示す第１の準備段階、図３７に示す第２の準備段階は、いずれもコンピュータに組み込まれた専用プログラムによって実行される。
また、図３２に示す最適補正バイアス推定演算部１３２Ｚに格納されている学習情報ＬＺは、多数のテストパターン図形について抽出された特徴量と各テストパターン図形についての最適補正バイアスとに基づいて、特徴量を入力として与えた場合に最適補正バイアスが出力されるような学習（図３７の第２の準備段階）によって得られた学習情報ということになる。そして、この学習に用いられる各テストパターン図形についての最適補正バイアスは、所定の補正対象パターン図形を用いたリソグラフィプロセスのシミュレーション結果に基づいて当該補正対象パターン図形を補正して補正後パターン図形を得るパターン形状補正処理を、得られた補正後パターン図形を新たな補正対象パターン図形として所定回数だけ繰り返し実施すること（図３６の第１の準備段階）により得られた位置補正量ということになる。
図３９は、図３６に示す最適補正バイアス決定処理で決定された、種々のテストパターン図形についての最適補正バイアスの一例を示す表である。表の各行は、それぞれ特定のテストパターン図形に対応しており、パターンカテゴリの欄に記載された内容は、各テストパターン図形の名称である。また、設計寸法欄の数値は、当該テストパターン図形の基準方向の寸法であり、測長値欄の数値は、当該テストパターン図形を用いてリソフラフィプロセスを実行した場合に得られるであろう実図形の基準方向の寸法である。そして、プロセスバイアス欄の数値は、当該テストパターン図形について算出されたプロセスバイアスｙの値であり、最適補正バイアス欄の数値は、当該テストパターン図形について決定された最適補正バイアスｚの値である。
たとえば、表の１行目には、「Line & Space」と呼ばれる単純な形状をもったテストパターン図形についての情報が記載されている。すなわち、このテストパターン図形は、幅１０００ｎｍ（設計寸法）の長方形パターンからなり、当該テストパターン図形を用いてリソフラフィプロセスを実行した場合に得られるであろう実図形は幅１０１２．６ｎｍ（測長値）の長方形パターンになり、プロセスバイアスｙは＋６．３ｎｍ、最適補正バイアスｚは−６．５ｎｍである。
この表において、プロセスバイアスｙの絶対値と最適補正バイアスｚの絶対値とを比較すると、両者はある程度近似した値になっているが、若干の相違があることがわかる。既に述べたように、プロセスバイアスｙの値に基づく補正を１回だけ行っただけでは、正確な補正図形パターンを得ることはできないが、最適補正バイアスｚの値に基づく補正を１回だけ行えば、ある程度正確な補正図形パターンを得ることができる。この表におけるプロセスバイアスｙの絶対値と最適補正バイアスｚの絶対値との相違は、このような両者の補正精度の相違を反映したものになっている。
＜＜＜ §７． 本発明の変形例 ＞＞＞
ここでは、これまで述べてきた本発明に係る図形パターンの形状補正装置について、いくつかの有用な変形例を述べる。
＜７．１ プロセスバイアスの位置依存性を考慮した変形例＞
本発明は、リソグラフィプロセスによって実基板上に実図形パターンを形成することを前提として、元図形パターンに対して補正を行う技術である。これまで述べてきた先願発明の実施形態や本発明の実施形態では、形成する図形パターンの形状に着目し、図形パターン上に設定された各評価点の特徴量に基づいて、当該評価点についての最適な補正量を推定するという手法を採用しているが、この推定には、実基板Ｓ上の位置は考慮されていない。
しかしながら、実際には、実基板Ｓ上の位置によってプロセスバイアスｙに変動が生じる。たとえば、図４０は、このような変動が生じる例を説明する実基板Ｓの平面図である。この例では、実基板ＳがＸＹ平面上に配置されており、この実基板Ｓ上に２つの着目点α，βが設定されている。着目点αは実基板Ｓの中央に位置する点であり、着目点βは実基板Ｓの右下に位置する点である。本願発明者は、このように実基板Ｓ上の位置が異なる２つの着目点α，βでは、全く同じ図形に基づくリソグラフィプロセスを実行した場合でも、プロセスバイアスｙの値が異なることを確認した。
たとえば、図３４(a) の左側に示すような正方形からなる元図形パターン４１を用いたリソグラフィプロセスによって、実基板Ｓ上の着目点α，βの各位置に、それぞれ正方形の図形パターンを形成したものとしよう。この場合、着目点αの位置に形成した正方形についてのプロセスバイアスｙが＋５ｎｍだったとすると、着目点βの位置に形成した正方形についてのプロセスバイアスｙは、正確には＋５ｎｍにはならない。すなわち、プロセスバイアスｙは、実基板Ｓ上の位置に依存して変動することになる。
プロセスバイアスｙが、実基板Ｓ上の位置に依存して変動する理由は、リソグラフィプロセスを行った場合の近接効果やローディング現象などの影響が、実基板Ｓ上の位置に応じて相違するためと考えられる。図４１は、実基板Ｓ上の位置によって生じるプロセスバイアスｙの具体的な変動量の一例を示す三次元グラフである。この三次元グラフのＸ軸およびＹ軸は、ＸＹ平面上に配置された実基板Ｓの横方向および縦方向の位置（単位：ｃｍ）を示しており、ｄ軸は、各位置における幅変動量（単位：ｎｍ）を示している。この幅変動量ｄは、テストパターン図形の所定方向の全幅に関する変動量を示しているので、プロセスバイアスｙの変動量は、幅変動量ｄの半分の値になる（たとえば矩形の場合、左辺と右辺についてのプロセスバイアスｙの変動量の和が幅変動量ｄになるため）。
図４１のグラフの場合、座標（０，０）の位置における幅変動量ｄを０として基準にとれば、基板の周囲にゆくほど、幅変動量ｄ（この例では負の値をとる）の絶対値が増大する傾向にある。したがって、この三次元グラフを図４０に示す実基板Ｓに適用すれば、着目点αのプロセスバイアスをｙとした場合、着目点βのプロセスバイアスは「ｙ＋ｄ／２」になる。図４１の例の場合、幅変動量ｄは負の値をとるので、着目点αのプロセスバイアスｙに比べて、着目点βのプロセスバイアス「ｙ＋ｄ／２」は小さくなる。たとえば、実基板Ｓの右下の位置（座標（６，−６））では、幅変動量ｄ＝−３．５ｎｍになっているので、座標（０，０）の基準位置におけるプロセスバイアスｙに比べて、３．５／２ｎｍだけ小さなプロセスバイアスが得られることになる。
もちろん、このような三次元グラフは、用いる実基板Ｓの形態や、実際に行われるリソグラフィプロセスの露光、現像、エッチング工程の諸条件によって形状が変化することになるが、これらの条件が固定されれば、プロセスバイアスｙの位置依存性を示す普遍性をもったグラフになる。もちろん、プロセスバイアスｙが位置に依存する変動量を有していれば、当然、最適補正バイアスｚも位置に依存する変動量を有することになる。したがって、先願発明や本発明でプロセスバイアスｙを推定する際、あるいは、本発明で最適補正バイアスｚを推定する際に、プロセスバイアスの位置依存性を考慮すれば、実基板Ｓ上のどの位置に図形が形成されるかという情報を考慮した正確な推定を行うことが可能である。
このように、プロセスバイアスの位置依存性を考慮した推定を行う場合、特徴量抽出ユニット１２０に、評価点Ｅの実基板Ｓ上の位置に依存する最適補正バイアスもしくはプロセスバイアスの変動量ｄを特徴量の１つとして抽出させればよい。そうすれば、図１に示す先願発明に係るバイアス推定ユニット１３０では、評価点Ｅの周囲の特徴を示す特徴量ｘ１〜ｘｎに加えて、更に、（ｎ＋１）番目の特徴量として、評価点Ｅの実基板Ｓ上の位置に応じた変動量ｄ（たとえば、図４１の三次元グラフで与えられる幅変動量ｄ）を入力することにより、より正確なプロセスバイアスｙを推定することができる。
ニューラルネットワークを用いてプロセスバイアスｙの推定を行う場合は、図２５に示す演算プロセスの代わりに、図４２に示す演算プロセスを採用すればよい。両者の相違は、前者では入力層が特徴量ｘ１〜ｘｎを示すｎ次元ベクトルであったのに対し、後者では入力層が特徴量ｘ１〜ｘｎおよび変動量ｄを示す（ｎ＋１）次元ベクトルになっている点である。このように、後者では入力層が１次元分増えることになるが、基本的な演算アルゴリズムは前者と同様である。
一方、図３２に示す本発明に係る最適補正バイアス推定ユニット１３０Ｚでは、評価点Ｅの周囲の特徴を示す特徴量ｘ１〜ｘｎに加えて、更に、（ｎ＋１）番目の特徴量として、評価点Ｅの実基板Ｓ上の位置に応じた変動量ｄ（たとえば、図４１の三次元グラフで与えられる幅変動量ｄ）を入力することにより、より正確な最適補正バイアスｚを推定することができる。
ニューラルネットワークを用いて最適補正バイアスｚの推定を行う場合は、図３８に示す演算プロセスの代わりに、図４３に示す演算プロセスを採用すればよい。両者の相違は、前者では入力層が特徴量ｘ１〜ｘｎを示すｎ次元ベクトルであったのに対し、後者では入力層が特徴量ｘ１〜ｘｎおよび変動量ｄを示す（ｎ＋１）次元ベクトルになっている点である。このように、後者では入力層が１次元分増えることになるが、基本的な演算アルゴリズムは前者と同様である。
図４４は、図３６に示す最適補正バイアス決定処理で決定された、種々のテストパターン図形についての位置依存性を考慮した最適補正バイアスの一例を示す表である。表の各行は、それぞれ特定のテストパターン図形と特定の幅変動量ｄとの組み合わせに対応している。具体的には、パターンカテゴリの欄に記載された内容は、各テストパターン図形の名称であり、設計寸法欄の数値は、当該テストパターン図形の基準方向の寸法であり、変動量欄の数値は、当該テストパターン図形を形成する実基板Ｓ上の位置に依存した幅変動量（図４１の三次元グラフで与えられる幅変動量ｄ）であり、測長値欄の数値は、当該テストパターン図形を用いてリソグラフィプロセスを実行した場合に当該位置に得られるであろう実図形の基準方向の寸法である（NAと記載された欄は測定が省略されている）。そして、プロセスバイアス欄の数値は、当該テストパターン図形と当該位置との組み合わせについて算出されたプロセスバイアスｙの値であり、最適補正バイアス欄の数値は、当該テストパターン図形と当該位置との組み合わせについて決定された最適補正バイアスｚの値である。
たとえば、表の１行目には、「Line & Space」と呼ばれる単純な形状をもったテストパターン図形を、幅変動量ｄに対応する位置に形成した場合の情報が記載されている。すなわち、このテストパターン図形は、幅１０００ｎｍ（設計寸法）の長方形パターンからなり、当該テストパターン図形を用いてリソフラフィプロセスを実行した場合に、幅変動量ｄ＝０に対応する位置（図４１の例の場合、座標（０，０）の位置）に得られるであろう実図形は、幅１０１２．６ｎｍ（測長値）の長方形パターンになり、プロセスバイアスｙは＋６．３ｎｍ、最適補正バイアスｚは−６．５ｎｍである。
これに対して、表の２行目には、同じテストパターン図形を、幅変動量ｄ＝−２．０に対応する位置（図４１の例の場合、たとえば、座標（５，−２）の位置）に形成した場合、プロセスバイアスｙは＋５．３ｎｍ、最適補正バイアスｚは−５．４ｎｍであることが示されている。ここで、プロセスバイアスｙは、第１行目の値＋６．３ｎｍから、幅変動量ｄ＝−２．０の絶対値の半分を差し引いた値として算出されている。同様に、表の３行目には、同じテストパターン図形を、幅変動量ｄ＝−４．０に対応する位置に形成した場合、プロセスバイアスｙは＋４．３ｎｍ、最適補正バイアスｚは−４．３ｎｍであることが示されている。ここで、プロセスバイアスｙは、第１行目の値＋６．３ｎｍから、幅変動量ｄ＝−４．０の絶対値の半分を差し引いた値として算出されている。
この表によれば、プロセスバイアスの位置依存性を考慮してプロセスバイアスｙおよび最適補正バイアスｚが求められているため、全く同じテストパターン図形であっても、実基板Ｓ上の形成位置に応じた正確なプロセスバイアスｙおよび最適補正バイアスｚが得られていることがわかる。
＜７．２ 先願発明を併用した変形例＞
§５．１では、先願発明の問題点として、プロセスバイアスの推定値ｙに基づいて補正を行うため、補正処理を繰り返し実行する必要がある点を説明し、本発明では、最適補正バイアスの推定値ｚに基づいて補正を行うため、補正処理を繰り返し実行しなくても十分な補正を行うことができるメリットを説明した。確かに、最適補正バイアスの推定値ｚに基づく補正を行えば、元図形パターンに対する補正処理の回数を減らすことができ、作業時間を短縮することが可能になる。
しかしながら、最適補正バイアス推定ユニット１３０Ｚの推定精度は、用いる学習情報ＬＺの内容や、入力として与えられる特徴量の的確性に依存するため、必ずしも常に的確な最適補正バイアスｚの推定値を出力できるとは限らない。そこで、ここでは、§５以降で述べてきた本発明に係る図形パターンの形状補正装置１００Ｚに、§１〜§３で述べた先願発明に係る図形パターンの形状補正装置１００の要素を組み込むことにより、先願発明を併用した変形例を述べることにする。
図４５は、先願発明を併用した変形例に係る図形パターンの形状補正装置１００ＺＺの構成を示すブロック図である。この図４５に示す形状補正装置１００ＺＺは、図１に示す先願発明に係る図形パターンの形状補正装置１００に、最適補正バイアス推定ユニット１３０Ｚを組み込み、パターン補正処理を行うユニットとして、プロセスバイアスｙに基づく補正と最適補正バイアスｚに基づく補正との双方を行う機能を有するパターン補正ユニット１４０ＺＺを設けたものと言うことができる。
図４５に示す形状補正装置１００ＺＺを、図１に示す形状補正装置１００と対比すると、評価点設定ユニット１１０および特徴量抽出ユニット１２０の部分は全く同じである。また、図４５のプロセスバイアス推定ユニット１３０は、図１のバイアス推定ユニット１３０と全く同じである。ただ、図１のバイアス推定ユニット１３０が、プロセスバイアスｙを推定するユニットであることを明確にするため、図４５では、プロセスバイアス推定ユニット１３０と呼んでいる。また、図１の推定演算部１３２のことを、図４５では、プロセスバイアス推定演算部１３２と呼んでいる。
一方、図４５の最適補正バイアス推定ユニット１３０Ｚは、図３２に示す最適補正バイアス推定ユニット１３０Ｚと全く同じである。そして、図４５のパターン補正ユニット１４０ＺＺは、図１のパターン補正ユニット１４０（プロセスバイアスｙに基づく補正機能を有する）と、図３２のパターン補正ユニット１４０Ｚ（最適補正バイアスｚに基づく補正機能を有する）とを兼ねたユニットと言うべきものであり、プロセスバイアスｙに基づく補正と最適補正バイアスｚに基づく補正との双方を行う機能を有している。
見方を変えて、この図４５に示す形状補正装置１００ＺＺを、図３２に示す形状補正装置１００Ｚと対比すると、図４５に示す形状補正装置１００ＺＺは、図３２に示す形状補正装置１００Ｚに、更に、プロセスバイアス推定ユニット１３０を付加し、図３２に示すパターン補正ユニット１４０Ｚに、図１に示すパターン補正ユニット１４０の機能を加えてパターン補正ユニット１４０ＺＺとした変形例に係る装置ということができる。
ここで、プロセスバイアス推定ユニット１３０は、上述したとおり、図１に示すバイアス推定ユニット１３０と同一の構成要素であり、特徴量ｘ１〜ｘｎに基づいて、評価点Ｅの補正図形パターン上の位置とこの補正図形パターンを用いたリソグラフィプロセスによって得られるであろう実図形パターン上の位置とのずれ量を示すプロセスバイアスを推定する機能を有する。ここで、「補正図形パターン」は、パターン補正ユニット１４０ＺＺから出力される補正図形パターン３５を意味し、図１における補正図形パターン１５に相当するものである。
この図４５に示す形状補正装置１００ＺＺには、２通りの補正処理系統が備わっている。第１の補正処理系統は、評価点設定ユニット１１０→特徴量抽出ユニット１２０→最適補正バイアス推定ユニット１３０Ｚ→パターン補正ユニット１４０ＺＺという経路で補正処理が行われる系統であり、補正は最適補正バイアスｚに基づいて行われる。一方、第２の補正処理系統は、評価点設定ユニット１１０→特徴量抽出ユニット１２０→プロセスバイアス推定ユニット１３０→パターン補正ユニット１４０ＺＺという経路で補正処理が行われる系統であり、補正はプロセスバイアスｙに基づいて行われる。
しかも、第１の補正処理系統は、元図形パターン１０に対する補正（第１回目の補正）を行うために利用され、第２の補正処理系統は、補正図形パターン３５に対する繰り返し補正（第２回目以降の補正）を行うために利用される。別言すれば、最適補正バイアス推定ユニット１３０Ｚは、第１回目の補正（元図形パターン１０に対する補正）を行うために最適補正バイアスｚを推定する処理を行い、プロセスバイアス推定ユニット１３０は、第２回目以降の繰り返し補正（補正図形パターン３５に対する補正）を行うためにプロセスバイアスｙを推定する処理を行う。
このように、２通りの補正処理系統が備わっているため、評価点設定ユニット１１０は、元図形パターン１０上に評価点Ｅを設定する処理（第１回目の補正時）と、補正図形パターン３５上に評価点Ｅを設定する処理（第２回目以降の補正時）と、を選択的に実行する機能を有している。また、特徴量抽出ユニット１２０は、元図形パターン１０について評価点Ｅの周囲の特徴を示す特徴量ｘ１〜ｘｎを抽出する処理と、補正図形パターン３５について評価点Ｅの周囲の特徴を示す特徴量ｘ１〜ｘｎを抽出する処理と、を選択的に実行する機能を有している。
そして、パターン補正ユニット１４０ＺＺは、最適補正バイアス推定ユニット１３０Ｚが推定した最適補正バイアスｚに基づく補正により補正図形パターン３５を作成する処理と、プロセスバイアス推定ユニット１３０が推定したプロセスバイアスｙに基づく補正により補正図形パターン３５を更に補正して新たな補正図形パターン３５を作成する処理と、を選択的に実行する機能を有している。
図４６は、図４５に示す形状補正装置１００ＺＺを用いた製品の設計・製造工程の手順を示す流れ図である。図示のとおり、この手順は、前半段階（ステップＳ１Ｚ〜Ｓ５Ｚ）と後半段階（ステップＳ２〜Ｓ７）とによって構成されており、ステップＳ１Ｚ〜Ｓ６までの工程は計算機（コンピュータ）上で実行するプロセスであり、ステップＳ７の工程は実基板上で実行するプロセスである。
前半段階のステップＳ１Ｚ〜Ｓ５Ｚは、上述した第１の補正処理系統を利用して行われる処理であり、図３３に示すステップＳ１Ｚ〜Ｓ５Ｚと全く同じである。この前半段階のステップＳ１Ｚ〜Ｓ５Ｚでは、設計装置により作成された元図形パターン１０が、図４５に示す形状補正装置１００ＺＺに与えられ、第１の補正処理系統により、元図形パターン１０に対して最適補正バイアスｚを用いる補正が行われ、補正図形パターン３５が出力される。図３２に示す基本的実施形態に係る形状補正装置１００Ｚの場合、こうして得られた補正図形パターン３５を用いて、リソグラフィプロセスが実施され、実基板Ｓが製造されることになるが、ここで述べる変形例に係る形状補正装置１００ＺＺの場合、こうして得られた補正図形パターン３５に対して、更なる補正が続行される。
すなわち、前半段階のステップＳ１Ｚ〜Ｓ５Ｚに引き続いて、後半段階のステップＳ２〜Ｓ７が実行される。この後半段階のステップＳ２〜Ｓ６は、上述した第２の補正処理系統を利用して行われる処理であり、図４に示すステップＳ２〜Ｓ６と全く同じである。この後半段階のステップＳ２〜Ｓ６では、第２の補正処理系統により、前半段階の処理で得られた補正図形パターン３５に対して、プロセスバイアスｙを用いる補正が必要な回数だけ繰り返し行われ、最終的な補正図形パターン３５が出力される。ステップＳ７のリソグラフィプロセスは、こうして得られた最終的な補正図形パターン３５を用いて実行される。
要するに、この図４６の流れ図に示す手順では、まず、与えられた元図形パターン１０に対して、評価点設定ユニット１１０による評価点設定がなされ、特徴量抽出ユニット１２０による特徴量抽出がなされ、最適補正バイアス推定ユニット１３０Ｚによる最適補正バイアスｚの推定がなされ、パターン補正ユニット１４０ＺＺによる補正により元図形パターン１０に対する補正がなされ、補正図形パターン３５が作成される（第１の補正処理系統：前半段階のステップＳ１Ｚ〜Ｓ５Ｚ）。続いて、この補正図形パターン３５に対して、評価点設定ユニット１１０による評価点設定がなされ、特徴量抽出ユニット１２０による特徴量抽出がなされ、プロセスバイアス推定ユニット１３０によるプロセスバイアスｙの推定がなされ、パターン補正ユニット１４０ＺＺによる更なる補正により新たな補正図形パターン３５が作成される（第２の補正処理系統：後半段階のステップＳ２〜Ｓ６）。
もちろん、第２の補正処理系統による補正を１回だけ行うようにしてもかまわないので、ステップＳ６を省略して、ステップＳ５からステップＳ７へと進んでもかまわない。それでも、第１の補正処理系統による補正（前半段階のステップＳ１Ｚ〜Ｓ５Ｚ）で得られた補正図形パターン３５に対する更なる補正が行われるので、より正確な補正図形パターン３５を用いたリソグラフィプロセスを実行することができる。ただ、より正確な補正図形パターンを用いてリソグラフィプロセスを実行するためには、ステップＳ６からステップＳ２に戻るループ処理により、第２の補正処理系統による補正を繰り返し実行するのが好ましい。
したがって、実用上は、パターン補正ユニット１４０ＺＺによる第２の補正処理系統に基づく補正により新たな補正図形パターン３５が作成された後、当該新たな補正図形パターン３５に対して、評価点設定ユニット１１０による評価点設定がなされ、特徴量抽出ユニット１２０による特徴量抽出がなされ、プロセスバイアス推定ユニット１３０によるプロセスバイアスの推定がなされ、パターン補正ユニット１４０ＺＺによる補正により更に新たな補正図形パターン３５が作成される処理が、所定回数だけ繰り返し実行されるようにするのが好ましい。
＜＜＜ §８． 本発明に係る図形パターンの形状補正方法 ＞＞＞
これまで本発明を、図３２に示す構成を有する図形パターンの形状補正装置１００Ｚとして捉え、その構成および動作を説明した。ここでは、本発明を、図形パターンの形状補正方法という方法発明として捉えた説明を簡単に行っておく。
本発明を図形パターンの形状補正方法の発明として把握した場合、当該方法は、元図形パターンに基づくリソグラフィプロセスによって実基板上に実図形パターンを形成する際に、実図形パターンが元図形パターンに一致するように、元図形パターンの形状を補正して、リソグラフィプロセスで実際に用いる補正図形パターンを作成する方法ということになる。そして、この形状補正方法は、第１の準備段階と、第２の準備段階と、補正処理段階と、を有している。
第１の準備段階では、図３６の流れ図で説明したとおり、コンピュータが、所定のテストパターン図形を用いたリソグラフィプロセスによって得られるであろう実図形が当該テストパターン図形に一致するように、当該テストパターン図形上に設定された複数の評価点Ｅについての位置補正量を示す最適補正バイアスｚを決定する最適補正バイアス決定処理が、多数のテストパターン図形について行われる。
より詳細には、図３６の流れ図に示されているとおり、内部と外部との境界を示す輪郭線を有するテストパターン図形を作成するテストパターン図形作成ステップＳ９１と、所定の補正対象パターン図形の輪郭線上の所定位置に評価点Ｅを設定する評価点設定ステップＳ９２と、評価点Ｅの周囲の特徴を示す特徴量ｘ１〜ｘｎを抽出する特徴量抽出ステップＳ９３と、補正対象パターン図形上の評価点Ｅの位置と、補正対象パターン図形を用いたリソグラフィプロセスによって得られるであろう実図形上の評価点Ｅの位置と、のずれ量を示すプロセスバイアスｙを、上記特徴量ｘ１〜ｘｎに基づいて推定するプロセスバイアス推定ステップＳ９４と、プロセスバイアスｙに基づいて実図形の形状を推定し、推定された実図形とテストパターン図形とのずれを示すエラー量ｅを算出するエラー量算出ステップＳ９５と、が順次実行される。
続いて、エラー量ｅを相殺するために必要な、補正対象パターン図形上の評価点Ｅについての位置補正量を示す補正バイアスｃを決定する補正バイアス決定ステップＳ９７と、この補正バイアスｃに基づいて、補正対象パターン図形の形状を補正して、補正後パターン図形を作成するパターン形状補正ステップＳ９８と、が実行される。
しかも、テストパターン図形を最初の補正対象パターン図形として、評価点設定ステップＳ９２、特徴量抽出ステップＳ９３、プロセスバイアス推定ステップＳ９４、エラー量算出ステップＳ９５、補正バイアス決定ステップＳ９７、パターン形状補正ステップＳ９８を実行して補正後パターン図形を作成した後、作成された補正後パターン図形を新たな補正対象パターン図形として、評価点設定ステップＳ９２、特徴量抽出ステップＳ９３、プロセスバイアス推定ステップＳ９４、エラー量算出ステップＳ９５、補正バイアス決定ステップＳ９７、パターン形状補正ステップＳ９８を実行して新たな補正後パターン図形を作成する処理を、エラー量ｅが所定の許容範囲内に収まるまで繰り返し実行する。そして、最後に得られた補正後パターン図形を最終補正後パターン図形とし、テストパターン図形を最終補正後パターン図形に一致させるために必要な、テストパターン図形上の評価点Ｅについての位置補正量を最適補正バイアスｚと決定する処理（ステップＳ９９）が行われる。
なお、ステップＳ９４のプロセスバイアス推定処理は、特徴量ｘ１〜ｘｎを入力層とし、プロセスバイアスの推定値ｙを出力層とするニューラルネットワークを用いて行うことができる。
一方、第２の準備段階では、図３７の流れ図で説明したとおり、コンピュータが、各テストパターン図形について設定された複数の評価点Ｅについて、周囲の特徴を示す特徴量ｘ１〜ｘｎを抽出し、抽出した特徴量ｘ１〜ｘｎを入力としたときに、当該テストパターン図形について第１の準備段階で決定された最適補正バイアスｚが出力されるような演算を行うための学習を、上記多数のテストパターン図形について実行することにより学習情報ＬＺを得る学習処理が行われる。
そして、補正処理段階では、図３３の流れ図のステップＳ２Ｚ〜Ｓ５Ｚで説明したとおり、コンピュータが、元図形パターン１０について設定された複数の評価点Ｅについて周囲の特徴を示す特徴量ｘ１〜ｘｎを抽出し、第２の準備段階で得られた学習情報ＬＺを利用して、抽出した特徴量ｘ１〜ｘｎを入力とした場合の出力として、元図形パターン１０上の各評価点Ｅについての最適補正バイアスｚを求め、求めた最適補正バイアスｚに基づいて元図形パターン１０上の各評価点Ｅの位置を補正することにより補正図形パターン３５を作成する処理が行われる。
なお、第２の準備段階の学習処理は、特徴量ｘ１〜ｘｎを入力層とし、最適補正バイアスの推定値ｚを出力層とするニューラルネットワークに利用するための学習情報を得る処理として行うことができ、その場合、補正処理段階の処理は、上記ニューラルネットワークを用いて行うことができる。
本発明に係る図形パターンの形状補正装置および形状補正方法は、半導体デバイスの製造プロセスなど、特定の材料層に対して微細なパターニング加工を施す必要がある分野において、元図形パターンに基づくリソグラフィプロセスによって実基板上に実図形パターンを形成する際に、正確な寸法をもった実図形パターンを形成する技術として広く利用することができる。
１０：元図形パターン
１５：補正図形パターン
２０：実図形パターン
３５：補正図形パターン
４１：元図形パターン
４２：初期実図形パターン
４３：第１次補正図形パターン
４４：第１次実図形パターン
４５：第２次補正図形パターン
４６：第２次実図形パターン
１００：図形パターンの形状補正装置（先願発明）
１００Ｚ：図形パターンの形状補正装置（本発明）
１００ＺＺ：図形パターンの形状補正装置（本発明）
１００′：図形パターンの形状推定装置（先願発明）
１１０：評価点設定ユニット
１２０：特徴量抽出ユニット
１２１：元画像作成部
１２２：画像ピラミッド作成部
１２３：特徴量算出部
１３０：バイアス推定ユニット／プロセスバイアス推定ユニット
１３０Ｚ：最適補正バイアス推定ユニット
１３１：特徴量入力部
１３１Ｚ：特徴量入力部
１３２：推定演算部／プロセスバイアス推定演算部
１３２Ｚ：最適補正バイアス推定演算部
１４０：パターン補正ユニット
１４０Ｚ：パターン補正ユニット
１４０ＺＺ：パターン補正ユニット
Ａ〜Ｄ：個々の画素／個々の画素の画素値
ａ〜ｄ：評価点Ｅと各画素の中心点との横方向距離もしくは縦方向距離
ｂ，ｂ（１，１）〜ｂ（ｉ＋１，Ｍ（ｉ＋１）），ｂ（Ｎ＋１）：ニューラルネットワークのパラメータ
Ｃ１，Ｃ２：参考円
ｃ：補正バイアス
Ｄ１〜Ｄｎ：差分画像
ｄ：幅変動量（プロセスバイアスｙの変動量の２倍）
Ｅ，Ｅ１１〜Ｅ２３：評価点
ｅ：エラー量
Ｆ１〜Ｆ５：元図形パターン１０を構成する図形（長方形）
ｆ（ξ）：ニューラルネットワークの演算に用いる関数
Ｇ：按分値
ＧＦ３３，ＧＦ５５：ガウシアンフィルタ
Ｈ：按分値
ｈ（１，１）〜ｈ（Ｎ，Ｍ（Ｎ））：ニューラルネットワークの隠れ層のニューロン／その演算値
ｉ：ニューラルネットワークの隠れ層の段数を示すパラメータ
ｋ：画像番号を示すパラメータ
Ｌ，ＬＺ：学習情報
ＬＦ３３，ＬＦ５５：ラプラシアンフィルタ
Ｍ１：面積密度マップ
Ｍ２：エッジ長密度マップ
Ｍ３：ドーズ密度マップ
Ｍ（１）〜Ｍ（Ｎ）：ニューラルネットワークの各隠れ層の次元
Ｎ：ニューラルネットワークの隠れ層の段数
ｎ：画像ピラミッドの階層数
Ｐ１〜Ｐｎ：階層画像
Ｐｋ：第ｋ番目の階層画像
ＰＣ：補正画像
ＰＤ：画像ピラミッド（副画像ピラミッド）
ＰＰ：画像ピラミッド（主画像ピラミッド）
Ｑ１：第１番目の準備画像（元画像）
Ｑｋ：第ｋ番目の準備画像
Ｓ：実基板
Ｓ１〜Ｓ８４８，Ｓ１Ｚ〜Ｓ７Ｚ：流れ図の各ステップ
Ｕ：画素
ｕ：画素寸法
Ｗ，Ｗ（１，１１）〜Ｗ（Ｎ＋１，１Ｍ（Ｎ））：ニューラルネットワークのパラメータ
Ｘ：実基板上の座標軸
ｘ，ｘ１〜ｘｎ：特徴量
Ｙ：実基板上の座標軸
ｙ，ｙ１１〜ｙ１３：プロセスバイアス
ｚ：最適補正バイアス
α，β：実基板上の着目点
ξ：関数ｆの引数

Claims (21)

  1. 元図形パターンに基づくリソグラフィプロセスによって実基板上に実図形パターンを形成する際に、前記実図形パターンが前記元図形パターンに一致するように、前記元図形パターンの形状を補正して、前記リソグラフィプロセスで実際に用いる補正図形パターンを作成する図形パターンの形状補正装置であって、
    前記元図形パターン上に評価点を設定する評価点設定ユニットと、
    前記元図形パターンについて、前記評価点の周囲の特徴を示す特徴量を抽出する特徴量抽出ユニットと、
    前記特徴量に基づいて、前記実図形パターンを前記元図形パターンに近づけるために必要な前記評価点の位置補正量を示す最適補正バイアスを推定する最適補正バイアス推定ユニットと、
    前記最適補正バイアス推定ユニットが推定した最適補正バイアスに基づいて、前記元図形パターンの前記評価点の位置を移動させることにより、前記元図形パターンの形状を補正して前記補正図形パターンを作成するパターン補正ユニットと、
    を備え、
    前記最適補正バイアス推定ユニットは、
    前記評価点について抽出された特徴量を入力する特徴量入力部と、
    予め実施された学習段階によって得られた学習情報を格納しており、前記学習情報に基づいて、前記特徴量に応じた推定値を求め、求めた推定値を前記評価点についての最適補正バイアスとして出力する最適補正バイアス推定演算部と、
    を有し、
    前記最適補正バイアス推定演算部に格納されている学習情報が、多数のテストパターン図形について抽出された特徴量と各テストパターン図形についての最適補正バイアスとに基づいて、前記特徴量を入力として与えた場合に前記最適補正バイアスが出力されるような学習によって得られた学習情報であることを特徴とする図形パターンの形状補正装置。
  2. 請求項１に記載の図形パターンの形状補正装置において、
    所定の補正対象パターン図形を用いたリソグラフィプロセスのシミュレーション結果に基づいて前記補正対象パターン図形を補正して補正後パターン図形を得るパターン形状補正処理を、得られた補正後パターン図形を新たな補正対象パターン図形として所定回数だけ繰り返し実施することにより得られた位置補正量が、各テストパターン図形についての最適補正バイアスとして用いられていることを特徴とする図形パターンの形状補正装置。
  3. 請求項１または２に記載の図形パターンの形状補正装置において、
    評価点設定ユニットが、図形の内部と外部との境界を示す輪郭線の情報を含む元図形パターンに基づいて、前記輪郭線上の所定位置に評価点を設定することを特徴とする図形パターンの形状補正装置。
  4. 請求項３に記載の図形パターンの形状補正装置において、
    最適補正バイアス推定演算部が、図形の輪郭線上に位置する評価点についての最適補正バイアスの推定値として、前記輪郭線の法線方向についての前記評価点の位置補正量の推定値を求めることを特徴とする図形パターンの形状補正装置。
  5. 請求項１〜４のいずれかに記載の図形パターンの形状補正装置において、
    特徴量抽出ユニットが、元図形パターンに基づいて、それぞれ所定の画素値を有する画素の集合体からなる元画像を作成し、１つの評価点の近傍の画素の画素値に基づいて当該評価点の特徴量を抽出することを特徴とする図形パターンの形状補正装置。
  6. 元図形パターンに基づくリソグラフィプロセスによって実基板上に実図形パターンを形成する際に、前記実図形パターンが前記元図形パターンに一致するように、前記元図形パターンの形状を補正して、前記リソグラフィプロセスで実際に用いる補正図形パターンを作成する図形パターンの形状補正装置であって、
    前記元図形パターン上に評価点を設定する評価点設定ユニットと、
    前記元図形パターンについて、前記評価点の周囲の特徴を示す特徴量を抽出する特徴量抽出ユニットと、
    前記特徴量に基づいて、前記実図形パターンを前記元図形パターンに近づけるために必要な前記評価点の位置補正量を示す最適補正バイアスを推定する最適補正バイアス推定ユニットと、
    前記最適補正バイアス推定ユニットが推定した最適補正バイアスに基づいて、前記元図形パターンの前記評価点の位置を移動させることにより、前記元図形パターンの形状を補正して前記補正図形パターンを作成するパターン補正ユニットと、
    を備え、
    前記最適補正バイアス推定ユニットは、
    前記評価点について抽出された特徴量を入力する特徴量入力部と、
    予め実施された学習段階によって得られた学習情報を格納しており、前記学習情報に基づいて、前記特徴量に応じた推定値を求め、求めた推定値を前記評価点についての最適補正バイアスとして出力する最適補正バイアス推定演算部と、
    を有し、
    前記最適補正バイアス推定演算部が、前記特徴量入力部が入力した特徴量を入力層とし、最適補正バイアスの推定値を出力層とする最適補正バイアス推定用のニューラルネットワークを有することを特徴とする図形パターンの形状補正装置。
  7. 請求項６に記載の図形パターンの形状補正装置において、
    最適補正バイアス推定用のニューラルネットワークが、評価点の元図形パターン上の位置と実図形パターン上の位置とのずれ量を示すプロセスバイアスを推定するプロセスバイアス推定用のニューラルネットワークを利用して得られた多数のテストパターン図形についての最適補正バイアスを用いた学習段階によって得られたパラメータを学習情報として用いることを特徴とする図形パターンの形状補正装置。
  8. 元図形パターンに基づくリソグラフィプロセスによって実基板上に実図形パターンを形成する際に、前記実図形パターンが前記元図形パターンに一致するように、前記元図形パターンの形状を補正して、前記リソグラフィプロセスで実際に用いる補正図形パターンを作成する図形パターンの形状補正装置であって、
    前記元図形パターン上に評価点を設定する評価点設定ユニットと、
    前記元図形パターンについて、前記評価点の周囲の特徴を示す特徴量を抽出する特徴量抽出ユニットと、
    前記特徴量に基づいて、前記実図形パターンを前記元図形パターンに近づけるために必要な前記評価点の位置補正量を示す最適補正バイアスを推定する最適補正バイアス推定ユニットと、
    前記最適補正バイアス推定ユニットが推定した最適補正バイアスに基づいて、前記元図形パターンの前記評価点の位置を移動させることにより、前記元図形パターンの形状を補正して前記補正図形パターンを作成するパターン補正ユニットと、
    を備え、
    前記最適補正バイアス推定ユニットは、
    前記評価点について抽出された特徴量を入力する特徴量入力部と、
    予め実施された学習段階によって得られた学習情報を格納しており、前記学習情報に基づいて、前記特徴量に応じた推定値を求め、求めた推定値を前記評価点についての最適補正バイアスとして出力する最適補正バイアス推定演算部と、
    を有し、
    特徴量に基づいて、評価点の補正図形パターン上の位置とこの補正図形パターンを用いたリソグラフィプロセスによって得られるであろう実図形パターン上の位置とのずれ量を示すプロセスバイアスを推定するプロセスバイアス推定ユニットを更に備え、
    前記評価点設定ユニットが、元図形パターン上に評価点を設定する処理と、補正図形パターン上に評価点を設定する処理と、を選択的に実行する機能を有し、
    前記特徴量抽出ユニットが、元図形パターンについて評価点の周囲の特徴を示す特徴量を抽出する処理と、補正図形パターンについて評価点の周囲の特徴を示す特徴量を抽出する処理と、を選択的に実行する機能を有し、
    前記パターン補正ユニットが、前記最適補正バイアス推定ユニットが推定した最適補正バイアスに基づく補正により補正図形パターンを作成する処理と、前記プロセスバイアス推定ユニットが推定したプロセスバイアスに基づく補正により補正図形パターンを更に補正して新たな補正図形パターンを作成する処理と、を選択的に実行する機能を有することを特徴とする図形パターンの形状補正装置。
  9. 請求項８に記載の図形パターンの形状補正装置において、
    与えられた元図形パターンに対して、評価点設定ユニットによる評価点設定がなされ、特徴量抽出ユニットによる特徴量抽出がなされ、最適補正バイアス推定ユニットによる最適補正バイアスの推定がなされ、パターン補正ユニットによる補正により補正図形パターンが作成され、
    更に、前記補正図形パターンに対して、評価点設定ユニットによる評価点設定がなされ、特徴量抽出ユニットによる特徴量抽出がなされ、プロセスバイアス推定ユニットによるプロセスバイアスの推定がなされ、パターン補正ユニットによる更なる補正により新たな補正図形パターンが作成されることを特徴とする図形パターンの形状補正装置。
  10. 請求項９に記載の図形パターンの形状補正装置において、
    パターン補正ユニットによる更なる補正により新たな補正図形パターンが作成された後、当該新たな補正図形パターンに対して、評価点設定ユニットによる評価点設定がなされ、特徴量抽出ユニットによる特徴量抽出がなされ、プロセスバイアス推定ユニットによるプロセスバイアスの推定がなされ、パターン補正ユニットによる補正により更に新たな補正図形パターンが作成される処理が、所定回数だけ繰り返し実行されることを特徴とする図形パターンの形状補正装置。
  11. 請求項８〜１０のいずれかに記載の図形パターンの形状補正装置において、
    プロセスバイアス推定ユニットが、
    評価点について抽出された特徴量を入力する特徴量入力部と、
    予め実施された学習段階によって得られた学習情報に基づいて、前記特徴量に応じた推定値を求め、求めた推定値を前記評価点についてのプロセスバイアスの推定値として出力するプロセスバイアス推定演算部と、
    を有することを特徴とする図形パターンの形状補正装置。
  12. 請求項１１に記載の図形パターンの形状補正装置において、
    プロセスバイアス推定演算部が、特徴量入力部が入力した特徴量を入力層とし、プロセスバイアスの推定値を出力層とするニューラルネットワークを有することを特徴とする図形パターンの形状補正装置。
  13. 請求項１２に記載の図形パターンの形状補正装置において、
    プロセスバイアス推定演算部に含まれるニューラルネットワークが、テストパターン図形を用いたリソグラフィプロセスによって実基板上に形成される実図形パターンの実寸法測定によって得られた寸法値と、前記テストパターン図形から得られる特徴量と、を用いた学習段階によって得られたパラメータを学習情報として用い、プロセスバイアスの推定処理を行うことを特徴とする図形パターンの形状補正装置。
  14. 請求項８〜１３のいずれかに記載の図形パターンの形状補正装置において、
    プロセスバイアス推定演算部が、所定の図形の輪郭線上に位置する評価点についてのプロセスバイアスの推定値として、前記輪郭線の法線方向についての前記評価点のずれ量の推定値を求めることを特徴とする図形パターンの形状補正装置。
  15. 請求項１〜１４のいずれかに記載の図形パターンの形状補正装置において、
    特徴量抽出ユニットが、評価点の実基板上の位置に依存する最適補正バイアスもしくはプロセスバイアスの変動量を特徴量の１つとして抽出することを特徴とする図形パターンの形状補正装置。
  16. 請求項１〜１５のいずれかに記載の図形パターンの形状補正装置としてコンピュータを機能させるプログラム。
  17. 元図形パターンに基づくリソグラフィプロセスによって実基板上に実図形パターンを形成する際に、前記実図形パターンが前記元図形パターンに一致するように、前記元図形パターンの形状を補正して、前記リソグラフィプロセスで実際に用いる補正図形パターンを作成する図形パターンの形状補正方法であって、
    第１の準備段階と、第２の準備段階と、補正処理段階と、を有し、
    前記第１の準備段階では、コンピュータが、所定のテストパターン図形を用いたリソグラフィプロセスによって得られるであろう実図形が前記テストパターン図形に一致するように、前記テストパターン図形上に設定された複数の評価点についての位置補正量を示す最適補正バイアスを決定する最適補正バイアス決定処理を、多数のテストパターン図形について行い、
    前記第２の準備段階では、コンピュータが、前記テストパターン図形について設定された複数の評価点について周囲の特徴を示す特徴量を抽出し、抽出した特徴量を入力としたときに、当該テストパターン図形について前記第１の準備段階で決定された最適補正バイアスが出力されるような演算を行うための学習を前記多数のテストパターン図形について実行することにより学習情報を得る学習処理を行い、
    前記補正処理段階では、コンピュータが、前記元図形パターンについて設定された複数の評価点について周囲の特徴を示す特徴量を抽出し、前記第２の準備段階で得られた学習情報を利用して、抽出した特徴量を入力とした場合の出力として、前記元図形パターン上の各評価点についての最適補正バイアスを求め、求めた最適補正バイアスに基づいて前記元図形パターン上の各評価点の位置を補正することにより補正図形パターンを作成することを特徴とする図形パターンの形状補正方法。
  18. 請求項１７に記載の図形パターンの形状補正方法において、
    第１の準備段階で行われる最適補正バイアス決定処理が、
    内部と外部との境界を示す輪郭線を有するテストパターン図形を作成するテストパターン図形作成ステップと、
    所定の補正対象パターン図形の輪郭線上の所定位置に評価点を設定する評価点設定ステップと、
    前記評価点の周囲の特徴を示す特徴量を抽出する特徴量抽出ステップと、
    前記補正対象パターン図形上の前記評価点の位置と、前記補正対象パターン図形を用いたリソグラフィプロセスによって得られるであろう実図形上の前記評価点の位置と、のずれ量を示すプロセスバイアスを、前記特徴量に基づいて推定するプロセスバイアス推定ステップと、
    前記プロセスバイアスに基づいて前記実図形の形状を推定し、推定された実図形と前記テストパターン図形とのずれを示すエラー量を算出するエラー量算出ステップと、
    前記エラー量を相殺するために必要な、前記補正対象パターン図形上の評価点についての位置補正量を示す補正バイアスを決定する補正バイアス決定ステップと、
    前記補正バイアスに基づいて、前記補正対象パターン図形の形状を補正して、補正後パターン図形を作成するパターン形状補正ステップと、
    を有し、
    前記テストパターン図形を最初の補正対象パターン図形として、前記評価点設定ステップ、前記特徴量抽出ステップ、前記プロセスバイアス推定ステップ、前記補正バイアス決定ステップ、前記パターン形状補正ステップを実行して補正後パターン図形を作成した後、
    前記補正後パターン図形を新たな補正対象パターン図形として、前記評価点設定ステップ、前記特徴量抽出ステップ、前記プロセスバイアス推定ステップ、前記補正バイアス決定ステップ、前記パターン形状補正ステップを実行して新たな補正後パターン図形を作成する処理を、前記エラー量が所定の許容範囲内に収まるまで繰り返し実行し、最後に得られた補正後パターン図形を最終補正後パターン図形とし、
    前記テストパターン図形を前記最終補正後パターン図形に一致させるために必要な、前記テストパターン図形上の評価点についての位置補正量を最適補正バイアスと決定することを特徴とすることを特徴とする図形パターンの形状補正方法。
  19. 請求項１８に記載の図形パターンの形状補正方法において、
    プロセスバイアス推定ステップを、特徴量を入力層とし、プロセスバイアスの推定値を出力層とするニューラルネットワークを用いて行うことを特徴とする図形パターンの形状補正方法。
  20. 請求項１７〜１９のいずれかに記載の図形パターンの形状補正方法において、
    第２の準備段階で、特徴量を入力層とし、最適補正バイアスの推定値を出力層とするニューラルネットワークに利用するための学習情報を得る学習処理を行い、
    補正処理段階を、前記ニューラルネットワークを用いて行うことを特徴とする図形パターンの形状補正方法。
  21. 請求項１７〜２０のいずれかに記載の図形パターンの形状補正方法における第１の準備段階、第２の準備段階、補正処理段階のいずれかの段階をコンピュータに実行させるプログラム。
JP2019502260A 2017-06-19 2018-06-12 図形パターンの形状補正装置および形状補正方法 Active JP6508504B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017119472 2017-06-19
JP2017119472 2017-06-19
PCT/JP2018/022295 WO2018235669A1 (ja) 2017-06-19 2018-06-12 図形パターンの形状補正装置および形状補正方法

Publications (2)

Publication Number Publication Date
JP6508504B1 true JP6508504B1 (ja) 2019-05-08
JPWO2018235669A1 JPWO2018235669A1 (ja) 2019-06-27

Family

ID=64737678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019502260A Active JP6508504B1 (ja) 2017-06-19 2018-06-12 図形パターンの形状補正装置および形状補正方法

Country Status (3)

Country Link
JP (1) JP6508504B1 (ja)
TW (1) TW201905585A (ja)
WO (1) WO2018235669A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113703277A (zh) * 2020-05-20 2021-11-26 中芯国际集成电路制造(上海)有限公司 图形修正方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794376A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 露光パターンデータの補正方法
JPH1116801A (ja) * 1997-06-19 1999-01-22 Hitachi Ltd 電子線描画装置
JP2003151885A (ja) * 2001-11-15 2003-05-23 Hitachi Ltd パターン形成方法および半導体装置の製造方法
US6584609B1 (en) * 2000-02-28 2003-06-24 Numerical Technologies, Inc. Method and apparatus for mixed-mode optical proximity correction
JP2004279950A (ja) * 2003-03-18 2004-10-07 Toppan Printing Co Ltd フォトマスクとその製造方法および半導体集積回路とその製造方法
JP2005195787A (ja) * 2004-01-06 2005-07-21 Toppan Printing Co Ltd パターン描画装置及びパターン描画方法ならびにそのプログラム、フォトマスクとその製造方法および半導体集積回路とその製造方法
JP2006165267A (ja) * 2004-12-07 2006-06-22 Toshiba Corp 荷電ビーム描画データの作成方法、荷電ビーム描画方法および荷電ビーム描画装置
JP2007249167A (ja) * 2006-02-14 2007-09-27 Nuflare Technology Inc パタン作成方法及び荷電粒子ビーム描画装置
JP2008071928A (ja) * 2006-09-14 2008-03-27 Nuflare Technology Inc 描画パターンのリサイズ方法及び荷電粒子ビーム描画方法
JP2009194062A (ja) * 2008-02-13 2009-08-27 Nuflare Technology Inc 荷電粒子ビーム描画装置、パターンの寸法誤差補正装置及びパターンの寸法誤差補正方法
JP2010044101A (ja) * 2008-08-08 2010-02-25 Toshiba Corp パターン予測方法、プログラム及び装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794376A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 露光パターンデータの補正方法
JPH1116801A (ja) * 1997-06-19 1999-01-22 Hitachi Ltd 電子線描画装置
US6584609B1 (en) * 2000-02-28 2003-06-24 Numerical Technologies, Inc. Method and apparatus for mixed-mode optical proximity correction
JP2003151885A (ja) * 2001-11-15 2003-05-23 Hitachi Ltd パターン形成方法および半導体装置の製造方法
JP2004279950A (ja) * 2003-03-18 2004-10-07 Toppan Printing Co Ltd フォトマスクとその製造方法および半導体集積回路とその製造方法
JP2005195787A (ja) * 2004-01-06 2005-07-21 Toppan Printing Co Ltd パターン描画装置及びパターン描画方法ならびにそのプログラム、フォトマスクとその製造方法および半導体集積回路とその製造方法
JP2006165267A (ja) * 2004-12-07 2006-06-22 Toshiba Corp 荷電ビーム描画データの作成方法、荷電ビーム描画方法および荷電ビーム描画装置
JP2007249167A (ja) * 2006-02-14 2007-09-27 Nuflare Technology Inc パタン作成方法及び荷電粒子ビーム描画装置
JP2008071928A (ja) * 2006-09-14 2008-03-27 Nuflare Technology Inc 描画パターンのリサイズ方法及び荷電粒子ビーム描画方法
JP2009194062A (ja) * 2008-02-13 2009-08-27 Nuflare Technology Inc 荷電粒子ビーム描画装置、パターンの寸法誤差補正装置及びパターンの寸法誤差補正方法
JP2010044101A (ja) * 2008-08-08 2010-02-25 Toshiba Corp パターン予測方法、プログラム及び装置

Also Published As

Publication number Publication date
JPWO2018235669A1 (ja) 2019-06-27
TW201905585A (zh) 2019-02-01
WO2018235669A1 (ja) 2018-12-27

Similar Documents

Publication Publication Date Title
JP6497494B1 (ja) 図形パターンの形状補正装置および形状補正方法
WO2018230476A1 (ja) 図形パターンの形状推定装置
CN111627799B (zh) 制造半导体元件的方法
JP5078543B2 (ja) 階層ｏｐｃのための局所的な色付け
JP7120127B2 (ja) 図形パターンの形状推定装置
CN108121151B (zh) 具有任意角的图案的掩模建模方法
JP4728676B2 (ja) フォトマスクの製造方法、及びそのフォトマスクを用いた半導体装置の製造方法
TW201407264A (zh) 用於光罩製作之積體電路設計方法
CN107908071A (zh) 一种基于神经网络模型的光学邻近校正方法
KR20010024117A (ko) 디자인 룰 체킹 시스템 및 방법
JP2021523425A (ja) フォトリソグラフィプロセスの要素の欠陥の未知の影響を評価するための方法および装置
CN106469235A (zh) 集成电路方法以及集成电路设计系统
KR20030028407A (ko) 마스크 패턴 작성 방법 및 반도체 장치의 제조 방법
US11853660B2 (en) System and method for modeling a semiconductor fabrication process
JP2005062750A (ja) Ｏｐｃを用いたパターン寸法の補正方法及び検証方法、該補正方法を用いて作成されたマスク及び半導体装置、並びに該補正方法を実行するシステム及びプログラム
JP6508504B1 (ja) 図形パターンの形状補正装置および形状補正方法
Zheng et al. Lithobench: Benchmarking ai computational lithography for semiconductor manufacturing
JP5185235B2 (ja) フォトマスクの設計方法およびフォトマスクの設計プログラム
US20240045321A1 (en) Optical proximity correction method using neural jacobian matrix and method of manufacturing mask by using the optical proximity correction method
CN114063383A (zh) 基于深度学习在掩模上形成形状的方法、以及使用在掩模上形成形状的方法的掩模制造方法
CN111538213B (zh) 一种基于神经网络的电子束邻近效应矫正方法
JP4343245B2 (ja) パターンデータ生成方法、パターンデータ生成装置、及びパターンデータ生成プログラムを格納した記録媒体
JP5499761B2 (ja) 露光方法及び半導体装置の製造方法
CN114002912A (zh) 用于掩模合成工具的剂量优化技术
CN114002913A (zh) 用于光刻制造系统的剂量信息生成和传达

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190118

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190118

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190319

R150 Certificate of patent or registration of utility model

Ref document number: 6508504

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150