TWI416248B - Mask pattern correction program and mask pattern correction system - Google Patents
Mask pattern correction program and mask pattern correction system Download PDFInfo
- Publication number
- TWI416248B TWI416248B TW096139886A TW96139886A TWI416248B TW I416248 B TWI416248 B TW I416248B TW 096139886 A TW096139886 A TW 096139886A TW 96139886 A TW96139886 A TW 96139886A TW I416248 B TWI416248 B TW I416248B
- Authority
- TW
- Taiwan
- Prior art keywords
- pattern
- edge
- design
- correction
- simulation
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
本發明係關於一種光罩圖案修正程式及光罩圖案修正系統,其藉由電腦執行對形成光罩之圖案時之基礎設計圖案進行修正之處理,以便使採用形成有圖案之前述光罩在基板上進行曝光,能按照設計值進行轉印。
近年來,半導體製造技術之進步非常驚人,最小加工尺寸為0.2 μm之半導體已經量產。此種微細化係藉由光罩製程技術、光學微影技術及蝕刻技術等微細圖案形成技術之飛躍進步而實現。
如此狀況下,在圖案尺寸相當大之時代,將欲在晶圓上形成之LSI圖案之平面形狀直接作為設計圖案描繪,作成忠實於該設計圖案之光罩圖案,藉由投影光學系統將該光罩圖案轉印在晶圓上,蝕刻基質,藉此可在晶圓上形成大致如同設計圖案之圖案。
然而,隨著圖案之微細化進展,在各製程中忠實地形成圖案愈顯困難,產生最終完成尺寸不符合設計圖案之問題。
為解決該等問題,考慮各製程之轉換差,作成與設計圖案相異之光罩圖案,以便使最終完成尺寸與設計圖案尺寸相等之方法(以下稱為光罩資料處理)變得非常重要。
於此,光罩資料處理包含採用圖形運算處理和設計規則檢查(D.R.C)來改變圖案之MDP處理、及用於修正光學鄰近效應(OPE)之光學鄰近效應修正(OPC)處理等。
然而,隨著近年來圖案之微細化,取代先前利用光罩資料準備處理(MDP處理)方法而進行之OPC處理(規則基礎方式OPC處理),採用光學模型之以更高精度的模型作為基礎之OPC處理已成為主流。
在模型基礎OPC處理中,所給予之設計圖案作為應形成於晶圓上之圖案,進行完成預測模擬,進行修正以使其模擬結果與設計圖案基本一致(例如參照專利文獻1、2)。
[專利文獻1]日本特開2002-62633號公報[專利文獻2]日本特開2000-98584號公報
然而,在邊緣間隔較密之設計圖案中,存在最小修正值附近之模擬變動量大之情形(例如3 nm~10 nm)。此情形下,存在模擬形狀與設計圖案之尺寸差交互地向負方向和正方向振動,計算不收斂之情形。
又,此種模擬變動量大之邊緣對於鄰近邊緣之修正亦有較大影響。例如,設模擬變動量大之邊緣A進行了正方向修正。相鄰之邊緣B即使進行負修正,亦由於邊緣A之影響而產生模擬形狀與設計圖案之尺寸差比負修正之前更加向正方向增加之結果,必須多次重複進行模擬預測計算,需要更多時間。因此,即使係可修正之圖案,亦由於圖案配置而無法使邊緣位置之移動量最佳化,關鍵尺寸(CD,Critical Dimension)均勻性惡化。
關於此點,作為圖案配置較密時之光學鄰近效應修正(OPC),在專利文獻1中提出有一種方法,其在每個邊緣確認相鄰圖案是否為修正對象,在各自情形下計算最大修正量,但是僅求得最大修正量尚無法滿足。又,在專利文獻2中提出有一種方法,其預先計算出各邊緣之MEEF(Mask Error Enhancement Factor,光罩錯誤增強因子),將OPC中每回之移動量除以該MEEF光,以防止修正量振動,但是並未考慮相鄰圖案。
另,所謂MEEF係光罩錯誤增強因子,表示將晶圓上之抗蝕層尺寸之變動量除以光罩尺寸(1倍之換算值)之變動量之數值。
本發明係為解決如此問題而完成者。即,本發明之光罩圖案修正程式,係用以修正形成光罩之圖案時之基礎設計圖案,以便使採用形成有圖案之光罩在基板上進行曝光,能按照設計值進行轉印,其特徵在於藉由電腦執行如下步驟:在模擬藉由曝光之轉印圖案之尺寸之際,判斷該模擬結果是否收斂之步驟,和在判斷為模擬結果不收斂之情形下,將設計圖案之邊緣區分為第1對象邊緣及第2對象邊緣,對該第1對象邊緣加以修正後進行前述模擬之步驟。
於此,模擬結果是否收斂之判斷,係在設計圖案之各邊緣與相鄰圖案之邊緣之間隔,以及設計圖案內之邊緣間隔窄於特定間隔之情形下,判斷為不收斂,或者於即使將設計圖案之特定量之修正和藉由修正後之設計圖案之再度模擬重複特定次數,在轉印圖案和設計值之差未收斂在一定範圍內之情形下,判斷為不收斂。
更具體而言,本發明之光罩圖案修正程式,其係進行對於光罩上形成圖案時之基礎設計圖案進行修正之處理,以便使形成於光罩上之圖案按照設計值轉印在作為基板之晶圓上者,在光罩之圖案細而密之情形下,或者在即使重複模擬與設計圖案修正仍未收斂至特定範圍之情形下,將設計圖案之邊緣區分為第1邊緣和第2邊緣,就第1邊緣加以修正後執行模擬。
藉由如此之處理,能夠在以比通常修正更細之步驟實施修正之狀態下進行模擬,能夠在短時間使模擬計算收斂。
從而,依據本發明,即使係光罩圖案向縱方向之變化影響到完成平面形狀向橫方向之變化之圖案,亦可在較短時間且高精度地進行各邊緣之修正。又,收斂性亦良好,可不必依存於圖案地進行設計圖案之修正。
以下基於圖式説明本發明之實施形態。圖1至圖2係説明本實施形態之光罩圖案修正程式之流程圖。另,本實施形態之光罩圖案修正程式係藉由工作站、個人電腦等電子計算機(電腦)執行者,包括安裝在記憶裝置中於電腦上執行之使用形態,儲存在CD-ROM等媒體之使用形態,及經由網路傳送之使用形態。又,亦包括用電腦建立可執行本發明之光罩圖案修正程式之系統之使用形態。
首先,如圖1所示,從資料庫等獲取作為設計對象之設計圖案資料(步驟S1)。然後,計算出所輸入之設計圖案之寬度及圖案間空隙(步驟S2),判斷圖案寬度是否在特定範圍內(步驟S3),以及圖案間空隙是否在特定範圍內(步驟S4)。
例如,如圖3(a)所示之在接觸孔形成用圖案P之情形下,在光強度模擬之前,由所輸入之資料測量圖案P之寬度及相鄰之圖案P間之空隙S之長度,對在與最小線寬同等程度之例如圖案寬度為70 nm~150 nm、邊緣間空隙為70nm~150nm之範圍內之較密之接觸圖案進行判斷,將其提取出來。另,該圖案寬度及圖案間空隙之條件值宜為根據曝光條件等使光學鄰近效應顯著顯現之值。
其次,根據上述判斷,在圖案寬度或者圖案間空隙不在特定範圍內之情形下,視為不密之圖案,不區分圖案邊緣(步驟S5)。另一方面,在圖案寬度或者圖案間空隙在特定範圍內之情形,視為較密之圖案,進行圖案邊緣之區分。
圖案邊緣之區分首先將該圖案複製在任意層(步驟S6),將複製後之圖案在設計坐標上向X、Y兩方向略微錯位,移動至僅與複製源圖案之2邊接觸(步驟S7)。
並且,關於該圖案之各邊緣,判斷其是否與複製在任意層之圖案邊緣相接觸(步驟S8),在未接觸之情形下,設為修正邊緣C(步驟S9),在接觸之情形下,設為修正邊緣D(步驟S10)。
圖3(b)係顯示對於圖3(a)所示之接觸孔形成用圖案P將圖案複製至任意層後之狀態之圖。複製源圖案配置在A層,複製之圖案配置在B層,將複製之圖案相對於複製源圖案向圖中左下方向略微平行移動。
具體而言,將同樣形狀之圖案作為B層作成,在B層不與相鄰圖案接觸之範圍(例如1 nm)內,使X坐標、Y坐標向負(或者正)方向錯位,使之僅與A層圖案之2邊接觸。
並且,關於A層圖案之各邊緣,設與B層圖案之邊緣接觸者為邊緣D,不接觸者為邊緣C。如此,在1個圖案中區分為與左下頂點接觸之2個邊緣D和其他邊緣C。
接著,在該處理基礎上,沿圖2所示之光學鄰近效應修正流程圖進行設計圖案修正處理。
首先,自資料庫等輸入作為對象之設計圖案資料(步驟S11),進行初期修正量之追加設定(步驟S12)。
在修正量為邊緣放置誤差(EPE,即模擬形狀與設計圖案之尺寸差)×a時,第1次修正為a=-60%,第2次修正為a=-40%,第3次修正為a=-40%,第4次修正為a=-40%,第5次修正以後為a=-10%。又,作為初期修正值,將最小線寬之約40%(例如30 nm)正偏向設計圖案。另,該等值係為一例,並不限定於此。
其次,基於上述修正量實施光強度模擬(步驟S13)。在光強度模擬中,將使用形成作為修正對象之圖案之光罩進行特定條件曝光時之轉印圖案尺寸之計算值與設計圖案尺寸之差作為EPE輸出。
然後,判斷對象圖案之邊緣之EPE是否在收斂條件內(步驟S14),在收斂條件內時,作為修正結束設其邊緣為下次修正之非對象邊緣(步驟S15)。
另一方面,在EPE不在收斂條件內時,判斷修正次數是否在特定次數(在此為6次)以上(步驟S16),在不足特定次數時,將上述修正量加入邊緣(步驟S17)。該修正量即先前説明之EPE×a,a為每次設定之比例。
在邊緣之EPE不在特定條件內時,重複進行該修正與光強度模擬。並且,即使進行特定次數之修正,EPE仍未在收斂條件內時,則判斷現在修正對象邊緣是否僅為邊緣D(步驟S18)。
在修正對象邊緣不僅為邊緣D時,僅將修正對象邊緣設定為邊緣D(步驟S19),僅在邊緣D加入修正量,再度實行光強度模擬。
另一方面,在修正對象邊緣僅為邊緣D時,僅將修正對象邊緣設定為邊緣C(步驟S20),僅在邊緣C加入修正量,再度實行光強度模擬。
即,在邊緣修正及光強度模擬即使重複進行特定次數仍不收斂時,僅將邊緣D作為修正對象邊緣進行修正,實行光強度模擬,在即使這樣仍不收斂時,僅將邊緣C作為修正對象邊緣進行修正,實行光強度模擬。藉此,在達到特定次數以前,係對於全部邊緣加以修正之模擬,在超過特定次數時,係對於邊緣D、邊緣C交互加以修正之模擬。
圖4係説明關於具體圖案之邊緣修正之模式圖。在本例中,係由接觸孔形成用之正方形構成之圖案P,若按照設計圖案原樣進行光強度模擬,則由於轉印之接觸孔縮小,隨修正而對圖案邊緣施加正偏向。圖4之下圖中之複數條虛線框表示對應於各次之修正後圖案邊緣。
於此,將初期設計圖案之邊緣寬度為90 nm時之模擬計算結果之例顯示於圖5。圖5所示之各表表示對應於修正次數之修正後圖案寬度(X方向、Y方向)和模擬計算結果之EPE(X方向、Y方向)。另,在本例中,EPE之收斂條件為±1 nm。
圖5(a)係以全部邊緣為修正對象之修正方法(先前方法)之模擬結果。在本例中,修正次數若為第7次以後,則可知模擬形狀與設計圖案之尺寸差交互地向負方向和正方向振動,不收斂。
相對於此,圖5(b)係本實施形態之模擬結果。在本實施形態中,修正次數自第8次以後,由於將修正邊緣交互地設定為先前區分之邊緣C和邊緣D,故在第8次修正時模擬形狀與設計圖案之尺寸差即EPE收斂於不足1 nm。
又,對於動態隨機存取記憶體(DRAM,Dynamic Random Access Memory)等僅具有特定空間之圖案,可以在事前導出大致滿足收斂條件之修正量之數值。在修正前加入所導出之該數值,即能夠以比通常情形(隨機邏輯等之情形)更少之修正次數收斂。例如,藉由在修正前加入相當於通常修正次數4次之修正量,從第1次修正起在邊緣C和邊緣D交互地進行修正,6次即可滿足收斂條件。
如此,依據本實施形態,能夠確實地使先前方法所不收斂之模擬計算收斂,能夠更正確地進行邊緣修正。
另,在本實施形態,在圖6(a)所示線類圖案P之情形下亦與接觸孔圖案一樣,可以進行基於邊緣區分之模擬。即,在光強度模擬前測量圖案寬度/圖案間空隙之長度,提取與最小線寬同等程度、例如圖案寬度70 nm~150 nm、圖案長度70 nm~400 nm、邊緣間空隙70 nm~150 nm之空隙較密之線類圖案。
並且,如圖6(b)所示,將同樣形狀之圖案作成為F層,在F層不接觸相鄰圖案之範圍內,例如X坐標、Y坐標分別向負(或正)方向錯位1 nm,區分為與F層接觸之E層邊緣H和不接觸之邊緣G。
此後,與接觸孔同樣地設定修正量、初期修正量,沿圖2之光學鄰近效應修正流程圖進行修正處理。若進行特定次數(例如5次)全邊緣修正,則在第6次以後,線端附近之模擬形狀與設計圖案之尺寸差交互地向負方向和正方向振動,不收斂。因此,若在第6次修正以先前區分之邊緣H和邊緣G交互地作為修正對象邊緣進行修正,則在第6次修正中模擬形狀與設計圖案之尺寸差為不足1 nm,已收斂。
圖7係説明其他實施形態之流程圖。在以上説明之例中,預先根據對象圖案之設計資料測量圖案寬度及圖案間空隙之長度,提取較密之圖案,事前進行了邊緣區分,但是在圖7之例中,為事後進行區分,在這一點上有所不同。
首先,由資料庫等輸入作為對象之設計圖案資料(步驟S21),進行初期修正量之追加設定(步驟S22)。
修正量為EPE×a時,第1次修正為a=-60%,第2次修正為a=-40%,第3次修正為a=-40%,第4次修正為a=-40%,第5次修正以後為a=-10%。又,作為初期修正值,將最小線寬之約40%(例如30 nm)正偏向於設計圖案。另,該等值係為一例,並不限定於此。
其次,基於上述修正量,實施光強度模擬(步驟S23)。在光強度模擬中,將使用形成作為修正對象之圖案之光罩進行特定條件之曝光時之轉印圖案之尺寸計算值與設計圖案尺寸之差作為EPE輸出。
然後,判斷對象圖案之邊緣之EPE是否在收斂條件內(步驟24),在收斂條件內時,修正完畢,將該邊緣作為下次修正之非對象邊緣(步驟S25)。
另一方面,在EPE不在收斂條件內時,判斷修正次數是否在特定次數(在此為6次)以上(步驟S26),在不足特定次數時,將上述修正量加入邊緣(步驟S27)。該修正量即先前説明之EPE×a,a為每次設定之比例。
在邊緣之EPE不在特定條件內時,重複進行該修正與光強度模擬。並且,即使進行特定次數修正,EPE仍未在收斂條件內時,則判斷是否進行了邊緣區分(步驟S28)。
然後,在未進行邊緣區分時,則進行邊緣區分(步驟S29)。此邊緣區分與圖1所示流程圖之處理相同。
進行邊緣區分後,判斷現在之修正對象邊緣是否僅為邊緣D(步驟S30)。在修正對象邊緣不僅為邊緣D時,僅將修正對象邊緣設定為邊緣D(步驟S31),僅在邊緣D加入修正量,再度實行光強度模擬。另一方面,在修正對象邊緣僅為邊緣D時,僅將修正對象邊緣設定為邊緣C(步驟S32),僅在邊緣C加入修正量,再度實行光強度模擬。
即,在邊緣修正及光強度模擬即使重複進行特定次數仍不收斂時,在進行邊緣區分後,僅將邊緣D作為修正對象邊緣進行修正,實行光強度模擬,在即使這樣仍不收斂時,僅將邊緣C作為修正對象邊緣進行修正,實行光強度模擬。藉此,在達到特定次數以前,係對於全部邊緣加以修正之模擬,在超過特定次數時,係對於邊緣D、邊緣C交互加以修正之模擬。
如此,依據本實施形態,能夠確實地使先前方法不收斂之模擬計算收斂,能夠更正確地進行邊緣修正。
圖8係説明適用本實施形態之光罩圖案修正程式之系統(光罩圖案修正系統)構成之模式圖。本系統藉由工作站WS等電腦構成。
工作站WS由CPU(運算裝置)1、ROM(Read Only Memory)2、RAM(Random Access Memory)3、HDD(Hard Disk Drive)4、輸入輸出部5及網路I/F(介面)6構成,經由網路N與伺服器10連接。
本實施形態之光罩圖案修正程式,儲存在工作站WS之HDD4,在藉由CPU1執行時,以在RAM3讀出之狀態執行。又,光罩圖案之設計資料儲存在HDD4或伺服器10,在用光罩圖案修正程式輸入設計資料時,經由HDD4及網路N自伺服器10讀出,作為資料輸入。
在如此構成之系統中,亦可在一個工作站WS執行全部步驟,又,亦可經由網路N在其他工作站WS執行一部分步驟,而將結果顯示在輸入輸出部5之顯示器上。
1...CPU
2...ROM
3...RAM
4...HDD
5...輸入輸出部
6...網路I/F
10...伺服器
N...網路
P...圖案
S...空隙
WS...工作站
圖1係説明本實施形態之光罩圖案修正程式之流程圖(之1)。
圖2係説明本實施形態之光罩圖案修正程式之流程圖(之2)。
圖3(a)、圖3(b)係説明接觸孔形成用圖案之模式圖。
圖4係説明關於具體圖案之邊緣修正之模式圖。
圖5(a)、圖5(b)係顯示模擬計算結果之例之圖。
圖6(a)、圖6(b)係説明線類圖案之例之模式圖。
圖7係説明其他實施形態之光罩圖案修正程式之流程圖。
圖8係説明光罩圖案修正系統之構成之模式圖。
(無元件符號說明)
Claims (6)
- 一種光罩圖案修正程式,係用以修正形成光罩之圖案時之基礎設計圖案,以便使採用形成有圖案之前述光罩在基板上進行曝光,能按照設計值進行轉印者,其特徵在於藉由電腦執行如下步驟:在模擬藉由前述曝光之轉印圖案之尺寸之際,判斷該模擬結果是否收斂之步驟;和在判斷為前述模擬結果不收斂之情形下,將前述設計圖案之邊緣區分為第1對象邊緣及第2對象邊緣,對該第1對象邊緣加以修正後進行前述模擬之步驟。
- 如請求項1之光罩圖案修正程式,其中前述模擬結果是否收斂之判斷,係在前述設計圖案之各邊緣與相鄰圖案之邊緣之間隔、以及前述設計圖案內之邊緣間隔窄於特定間隔之情形下,判斷為不收斂。
- 如請求項1之光罩圖案修正程式,其中前述模擬結果是否收斂之判斷,係即使將前述設計圖案之特定量之修正和藉由修正後之設計圖案之再度進行之前述模擬重複特定次數,前述轉印圖案和設計值之差仍未收斂在一定範圍內之情形下,判斷為不收斂。
- 如請求項1之光罩圖案修正程式,其中前述第1對象邊緣與前述第2對象邊緣之區分,係藉由將前述設計圖案在設計坐標上向X、Y兩方向略微錯位之另外之設計圖案之邊緣與前述設計圖案之邊緣是否交叉而決定。
- 如請求項1之光罩圖案修正程式,其包含如下步驟: 在對前述第1對象邊緣加以修正,進行前述模擬,使前述轉印圖案與設計值之差收斂在一定範圍內時,對前述第2修正對象邊緣加以修正,再度進行藉由修正後之設計圖案之前述模擬之步驟。
- 一種光罩圖案修正系統,係用以修正形成光罩之圖案時之基礎設計圖案,以便使採用形成有圖案之前述光罩在基板上進行曝光,能按照設計值進行轉印者,其特徵在於藉由運算機構執行如下步驟:在模擬藉由前述曝光之轉印圖案之尺寸之際,判斷該模擬結果是否收斂之步驟;和在判斷為前述模擬結果不收斂之情形下,將前述設計圖案之邊緣區分為第1對象邊緣及第2對象邊緣,對該第1對象邊緣加以修正後進行前述模擬之步驟。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006311111A JP4345804B2 (ja) | 2006-11-17 | 2006-11-17 | マスクパターン補正プログラムおよびマスクパターン補正システム |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200830035A TW200830035A (en) | 2008-07-16 |
TWI416248B true TWI416248B (zh) | 2013-11-21 |
Family
ID=39418335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096139886A TWI416248B (zh) | 2006-11-17 | 2007-10-24 | Mask pattern correction program and mask pattern correction system |
Country Status (4)
Country | Link |
---|---|
US (1) | US7844939B2 (zh) |
JP (1) | JP4345804B2 (zh) |
KR (1) | KR20080045067A (zh) |
TW (1) | TWI416248B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8189195B2 (en) * | 2007-05-09 | 2012-05-29 | Asml Netherlands B.V. | Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method |
JP5159501B2 (ja) * | 2008-08-06 | 2013-03-06 | キヤノン株式会社 | 原版データ作成プログラム、原版データ作成方法、原版作成方法、露光方法及びデバイス製造方法 |
JP5142952B2 (ja) * | 2008-11-11 | 2013-02-13 | ルネサスエレクトロニクス株式会社 | フォトマスクのパターン補正方法及び製造方法、半導体装置の製造方法、パターン補正装置、並びにプログラム |
JP2010127970A (ja) * | 2008-11-25 | 2010-06-10 | Renesas Electronics Corp | 半導体装置の製造不良箇所の予測方法、予測装置及び予測プログラム |
JP5011360B2 (ja) | 2009-09-21 | 2012-08-29 | 株式会社東芝 | フォトマスクの設計方法 |
KR101096979B1 (ko) | 2010-05-07 | 2011-12-20 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 균일도 조절 방법 |
US8283093B2 (en) * | 2010-06-09 | 2012-10-09 | United Microelectronics Corp. | Optical proximity correction process |
US9646220B2 (en) * | 2013-11-25 | 2017-05-09 | GlobalFoundries, Inc. | Methods and media for averaging contours of wafer feature edges |
CN106773546B (zh) * | 2017-01-06 | 2018-04-13 | 中国科学院上海光学精密机械研究所 | 极紫外光刻三维接触孔掩模衍射谱快速仿真方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001188316A (ja) * | 1999-12-30 | 2001-07-10 | Shin Takeuchi | 写真撮影用フィルム |
JP2002062633A (ja) * | 2000-08-22 | 2002-02-28 | Toshiba Corp | マスクパターン補正方法及び補正装置 |
TW498219B (en) * | 1997-12-25 | 2002-08-11 | Nippon Electric Co | Image defect detection apparatus and method |
JP2005055563A (ja) * | 2003-08-01 | 2005-03-03 | Sony Corp | マスク補正プログラム、マスク補正方法およびマスク製造方法 |
TWI233149B (en) * | 2001-11-15 | 2005-05-21 | Hitachi Ltd | Pattern-forming method and manufacturing method of semiconductor device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5862058A (en) | 1996-05-16 | 1999-01-19 | International Business Machines Corporation | Optical proximity correction method and system |
JP3583559B2 (ja) | 1996-09-30 | 2004-11-04 | 株式会社ルネサステクノロジ | 光近接効果補正方法 |
JP4160203B2 (ja) | 1998-07-23 | 2008-10-01 | 株式会社東芝 | マスクパターン補正方法及びマスクパターン補正プログラムを記録した記録媒体 |
JP3805936B2 (ja) | 1999-12-28 | 2006-08-09 | 株式会社東芝 | マスクパターン補正方法及びマスクパターン作成システム |
US7035446B2 (en) * | 2002-05-22 | 2006-04-25 | Lsi Logic Corporation | Quality measurement of an aerial image |
DE10337286B4 (de) * | 2003-08-13 | 2005-11-10 | Infineon Technologies Ag | Verfahren zur Projektion eines auf einer Maske angeordneten Schaltungsmusters auf einen Halbleiterwafer |
WO2007002799A1 (en) * | 2005-06-29 | 2007-01-04 | Lightspeed Logic, Inc. | Methods and systems for placement |
US7434198B2 (en) * | 2005-12-29 | 2008-10-07 | Lsi Logic Corporation | Method and computer program product for detecting potential failures in an integrated circuit design after optical proximity correction |
-
2006
- 2006-11-17 JP JP2006311111A patent/JP4345804B2/ja not_active Expired - Fee Related
-
2007
- 2007-10-24 TW TW096139886A patent/TWI416248B/zh not_active IP Right Cessation
- 2007-11-13 US US11/939,223 patent/US7844939B2/en not_active Expired - Fee Related
- 2007-11-16 KR KR1020070117119A patent/KR20080045067A/ko not_active Application Discontinuation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW498219B (en) * | 1997-12-25 | 2002-08-11 | Nippon Electric Co | Image defect detection apparatus and method |
JP2001188316A (ja) * | 1999-12-30 | 2001-07-10 | Shin Takeuchi | 写真撮影用フィルム |
JP2002062633A (ja) * | 2000-08-22 | 2002-02-28 | Toshiba Corp | マスクパターン補正方法及び補正装置 |
TWI233149B (en) * | 2001-11-15 | 2005-05-21 | Hitachi Ltd | Pattern-forming method and manufacturing method of semiconductor device |
JP2005055563A (ja) * | 2003-08-01 | 2005-03-03 | Sony Corp | マスク補正プログラム、マスク補正方法およびマスク製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2008129118A (ja) | 2008-06-05 |
JP4345804B2 (ja) | 2009-10-14 |
KR20080045067A (ko) | 2008-05-22 |
US7844939B2 (en) | 2010-11-30 |
US20080120589A1 (en) | 2008-05-22 |
TW200830035A (en) | 2008-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI416248B (zh) | Mask pattern correction program and mask pattern correction system | |
US7908572B2 (en) | Creating and applying variable bias rules in rule-based optical proximity correction for reduced complexity | |
US7886262B2 (en) | System and method of maximizing integrated circuit manufacturing yield with fabrication process simulation driven layout optimization | |
US8802574B2 (en) | Methods of making jogged layout routings double patterning compliant | |
US20060110837A1 (en) | Method and system for topography-aware reticle enhancement | |
US8607168B2 (en) | Contour alignment for model calibration | |
US8881072B2 (en) | Method for compensating for variations in structures of an integrated circuit | |
JP2000098584A (ja) | マスクパタ―ン補正方法及びマスクパタ―ン補正プログラムを記録した記録媒体 | |
TW202011550A (zh) | 半導體裝置製造方法 | |
CN105045946B (zh) | 用于集成电路制造的方法 | |
US20220164514A1 (en) | Region based shrinking methodology for integrated circuit layout migration | |
US6571383B1 (en) | Semiconductor device fabrication using a photomask designed using modeling and empirical testing | |
US8443309B2 (en) | Multifeature test pattern for optical proximity correction model verification | |
US7732108B2 (en) | Method for OPC model generation | |
JP2007102207A (ja) | 複雑度低減のためのルールベース光学近接効果補正における可変バイアス・ルールの作成および適用 | |
JP2004302263A (ja) | マスクパターン補正方法およびフォトマスク | |
US20120198396A1 (en) | Method of optimizing semiconductor device manufacturing process, method of manufacturing semiconductor device, and non-transitory computer readable medium | |
US8910090B2 (en) | Methods involving pattern matching to identify and resolve potential non-double-patterning-compliant patterns in double patterning applications | |
TWI588595B (zh) | 光學鄰近修正方法 | |
JP2004163472A (ja) | フォトマスクの設計方法、フォトマスク、及び半導体装置 | |
JP2008020734A (ja) | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 | |
TWI806311B (zh) | 光學微影方法 | |
US20100064274A1 (en) | Proximity correction method and system | |
Kang et al. | Combination of rule and pattern based lithography unfriendly pattern detection in OPC flow | |
JP2004061720A (ja) | プロセスモデルの作成方法及びその作成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |