JP2008129118A - マスクパターン補正プログラムおよびマスクパターン補正システム - Google Patents

マスクパターン補正プログラムおよびマスクパターン補正システム Download PDF

Info

Publication number
JP2008129118A
JP2008129118A JP2006311111A JP2006311111A JP2008129118A JP 2008129118 A JP2008129118 A JP 2008129118A JP 2006311111 A JP2006311111 A JP 2006311111A JP 2006311111 A JP2006311111 A JP 2006311111A JP 2008129118 A JP2008129118 A JP 2008129118A
Authority
JP
Japan
Prior art keywords
pattern
edge
simulation
correction
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006311111A
Other languages
English (en)
Other versions
JP4345804B2 (ja
Inventor
Reiko Tsutsui
礼子 筒井
Hidetoshi Oishi
秀俊 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006311111A priority Critical patent/JP4345804B2/ja
Priority to TW096139886A priority patent/TWI416248B/zh
Priority to US11/939,223 priority patent/US7844939B2/en
Priority to KR1020070117119A priority patent/KR20080045067A/ko
Publication of JP2008129118A publication Critical patent/JP2008129118A/ja
Application granted granted Critical
Publication of JP4345804B2 publication Critical patent/JP4345804B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】シミュレーションによりパターン補正を行う場合、短時間で高精度にエッジの補正を行うこと。
【解決手段】本発明は、パターンが形成されたマスクを用いて基板上に露光を行い、設計値通りに転写されるように前記マスクのパターンを形成する際の元となる設計パターンを補正するマスクパターン補正プログラムにおいて、露光による転写パターンの寸法をシミュレーションするにあたり、当該シミュレーションの結果が収束するか否かを判断するステップ(ステップS1〜S4)と、シミュレーションの結果が収束しないと判断した場合、設計パターンのエッジを第1の対象エッジと第2の対象エッジとに区分けし、当該第1の対象エッジに補正を加えて前記シミュレーションを行うステップ(ステップS6〜S10)とをコンピュータにより実行するものである。
【選択図】図1

Description

本発明は、パターンが形成されたマスクを用いて基板上に露光を行い、設計値通りに転写されるようにマスクのパターンを形成する際の元となる設計パターンを補正する処理をコンピュータによって実行するマスクパターン補正プログラムおよびマスクパターン補正システムに関する。
近年の半導体製造技術の進歩は非常に目覚しく、既に最小加工寸法0.2μmサイズの半導体が量産されている。このような微細化は、マスクプロセス技術、光リソグラフィ技術、およびエッチング技術等の微細パターン形成技術の飛躍的な進歩により実現されている。
このような状況の中、パターンサイズが十分大きい時代には、ウェハ上に形成したいLSIパターンの平面形状をそのまま設計パターンとして描き、その設計パターンに忠実なマスクパターンを作成し、そのマスクパターンを投影光学系によってウェハ上に転写し、下地をエッチングすることによって、ほぼ設計パターン通りのパターンがウェハ上に形成できた。
しかし、パターンの微細化が進むにつれて、各プロセスでパターンを忠実に形成することが困難になってきており、最終仕上り寸法が設計パターン通りにならない問題が生じてきた。
これらの問題を解決するために、各プロセスでの変換差を考慮して、最終仕上り寸法が設計パターン寸法と等しくなるように、設計パターンと異なるマスクパターンを作成する手段(以下マスクデータ処理と言う)が非常に重要になっている。
ここで、マスクデータ処理には、図形演算処理とデザインルールチェッカ(D.R.C)を用いてパターンを変化させるMDP処理や、光近接効果(OPE)を補正するための光近接効果補正(OPC)処理などがある。
しかし、近年のパターン微細化に伴って、従来MDP処理手法を利用して行われていたOPC処理(ルールベース方式OPC処理)から光学的なモデルを用いたより高精度なモデルをベースとしたOPC処理が主流になってきている。
モデルベースOPC処理では、与えられた設計パターンがウェハ上に形成すべきパターンであるとして、仕上り予測シミュレーションを行い、そのシミュレーション結果が設計パターンとほぼ一致するように補正を行う(例えば、特許文献1、2参照)。
特開2002−62633号公報 特開2000−98584号公報
しかしながら、エッジ間隔が密な設計パターンにおいて、最小補正値あたりのシミュレーション変動量が大きい場合がある。(例えば、3nm〜10nm)この場合、シミュレーション形状と設計パターンの寸法差がマイナス方向とプラス方向に交互に振れ、計算が収束しないことがある。
また、このようなシミュレーション変動量の大きいエッジは近隣エッジへの補正の影響も大きい。例えば、シミュレーション変動量の大きいエッジAがプラス補正を行ったとする。隣のエッジBはマイナス補正を行ってもエッジAの影響でシミュレーション形状と設計パターンの寸法差はマイナス補正以前よりもプラス方向に増加する結果となり、多くの繰り返しシミュレーション予測計算を必要とし、多大な時間を要する。そのため、補正可能なパターンであっても、パターン配置によってはエッジ位置の移動量を最適化することができず、CD(Critical Dimension)均一性が悪化する。
この点、パターンが密に配置されている場合のOPCとして、エッジ毎に隣接パターンが補正対象かどうか確認し、それぞれの場合で最大補正量を計算する手法が特許文献1で提案されているが、最大補正量を求めるだけでは満足ではない。また、先に各エッジのMEEFを計算しておいて、OPCにおける1回あたりの移動量をそのMEEFで割ることで、補正量が振動してしまうことを防ぐ手法が特許文献2で提案されているが、隣接パターンについては考慮されていない。
なお、MEEFとは、Mask Error Enhancement Factorのことで、ウェハ上におけるレジスト寸法の変動量をマスク寸法(1倍の換算値)の変動量で除した数値を示している。
本発明は、このような課題を解決するために成されたものである。すなわち、本発明は、パターンが形成されたマスクを用いて基板上に露光を行い、設計値通りに転写されるように前記マスクのパターンを形成する際の元となる設計パターンを補正するマスクパターン補正プログラムにおいて、露光による転写パターンの寸法をシミュレーションするにあたり、当該シミュレーションの結果が収束するか否かを判断するステップと、シミュレーションの結果が収束しないと判断した場合、設計パターンのエッジを第1の対象エッジと第2の対象エッジとに区分けし、当該第1の対象エッジに補正を加えて前記シミュレーションを行うステップとをコンピュータにより実行するものである。
ここで、シミュレーションの結果が収束するか否かの判断は、設計パターンの各エッジと隣接するパターンのエッジとの間隔、および設計パターン内のエッジ間隔が所定の間隔より狭い場合には収束しないと判断したり、設計パターンの所定量の補正と、補正後の設計パターンによる再度のシミュレーションとを所定回数繰り返しても転写パターンと設計値との差が一定の範囲内の収まらなかった場合、収束しないと判断したりする。
より具体的には、マスクに形成されたパターンが基板であるウェハ上に設計値通りに転写されるように、マスクにパターンを形成する際の元となる設計パターンを補正する処理を行うマスクパターン補正プログラムであり、マスクのパターンが細く、密である場合や、シミュレーションと設計パターンの補正とを繰り返しても所定の範囲内に収束しなかった場合、設計パターンのエッジを第1のエッジと第2のエッジとに区分けし、第1のエッジについて補正を加えてシミュレーションを実行する。
このような処理によって、通常の補正よりも細かいステップで補正を施した状態でシミュレーションを行うことができ、シミュレーション計算を短時間で収束させることができるようになる。
したがって、本発明によれば、縦方向へのマスクパターン変化が、横方向への仕上がり平面形状の変化に影響を及ぼすようなパターンでも比較的短時間に、かつ高精度に各エッジの補正を行うことができる。また、収束性も良く、パターンに依存することなく設計パターンの補正を行うことが可能となる。
以下、本発明の実施の形態を図に基づき説明する。図1〜図2は、本実施形態に係るマスクパターン補正プログラムを説明するフローチャートである。なお、本実施形態に係るマスクパターン補正プログラムは、ワークステーションやパーソナルコンピュータ等の計算機(コンピュータ)によって実行されるもの、コンピュータに記憶手段にインストールして実行される利用形態、CD−ROM等の媒体に格納される利用形態、ネットワークを介して配信される利用形態が挙げられる。また、コンピュータで本発明のマスクパターン補正プログラムが実行可能なシステムとして構築した利用形態も挙げられる。
先ず、図1に示すように、設計対象となる設計パターンのデータをデータベース等から取得する(ステップS1)。そして、入力した設計パターンの幅およびパターン間スペースを算出し(ステップS2)、パターンの幅が所定の範囲内であるか(ステップS3)、およびパターン間スペースが所定の範囲内であるかを判断する(ステップS4)。
例えば、図3(a)に示すコンタクトホール形成用のパターンPの場合、光強度シミュレーションの前に、パターンPの幅および隣接するパターンP間のスペースSを入力したデータより測長し、最小線幅と同程度、例えばパターン幅70nm〜150nm、エッジ間スペースが70nm〜150nmの範囲内になるような密なコンタクトパターンを判断し、これを抽出することになる。なお、このパターン幅およびパターン間スペースの条件値は、露光条件等によって光近接効果が顕著に現れる値が好ましい。
次に、上記判断によって、パターン幅もしくはパターン間スペースが所定の範囲内でない場合には、密なパターンではないとしてパターンエッジを区分けしないことになる(ステップS5)。一方、パターン幅およびパターン間スペースが所定の範囲内にある場合には、密なパターンであるとして、パターンエッジの区分けを行う。
パターンエッジの区分けは、先ず、該当パターンを任意のレイヤーにコピーし(ステップS6)、コピーしたパターンを設計座標上でX,Y両方向にわずかにずらしてコピー元のパターンの2辺のみと接するように移動する(ステップS7)。
そして、該当パターンの各エッジについて、任意のレイヤーにコピーしたパターンのエッジと接しているか否かを判断し(ステップS8)、接していない場合には補正エッジCとし(ステップS9)、接している場合には補正エッジDとする(ステップS10)。
図3(b)は、図3(a)に示すコンタクトホール形成用のパターンPに対して任意レイヤーにパターンをコピーした状態を示す図である。コピー元のパターンはレイヤーA、コピーしたパターンはレイヤーBに配置され、コピーしたパターンをコピーもとのパターンに対して図中左下方向にわずかに平行移動する。
具体的には、同じ形状のパターンをレイヤーBとして作成し、レイヤーBを近隣パターンに接しない範囲(例えば、1nm)でX座標、Y座標をマイナス(またはプラス)方向へずらし、レイヤーAのパターンの2辺のみと接するようにする。
そして、レイヤーAのパターンの各エッジについて、レイヤーBのパターンのエッジと接しているものをエッジD、接していないものをエッジCとする。このように1つのパターンにおいて左下頂点に接する2つのエッジDとその他エッジCとに区分けすることになる。
次に、この処理を踏まえた上で、図2に示すOPC補正フローチャートに沿って設計パターンの補正処理を行う。
先ず、対象となる設計パターンのデータをデータベース等より入力し(ステップS21)、初期補正量の追加設定を行う(ステップS12)。
補正量は、EPE(シミュレーション形状と設計パターンとの寸法差)×aとした時、補正1回目は=−60%、補正2回目はa=−40%、補正3回目はa=−40%、補正4回目はa=−40%、補正5回目以降はa=−10%としている。また、初期補正値として最小線幅の約40%(例えば、30nm)を設計パターンにプラスバイアスすることにしている。なお、これらの値を一例であり、これに限定されることはない。
次に、上記補正量に基づき、光強度シミュレーションを実施する(ステップS13)。光強度シミュレーションでは、補正対象となるパターンが形成されたマスクを用いて所定条件の露光を行った場合の転写されるパターンの寸法の計算値と、設計パターンの寸法との差がEPEとして出力される。
そして、対象パターンのエッジのEPEが収束条件内であるか否かを判断し(ステップS14)、収束条件内である場合には補正完了としてそのエッジを次回の補正非対称エッジとする(ステップS15)。
一方、EPEが収束条件内に入らなかった場合は、補正回数が所定回数(ここでは6回)以上であるか否かを判断し(ステップS16)、所定回数に満たない場合には上記の補正量をエッジに加える(ステップS17)。この補正量は、先に説明したEPE×aであり、aが回数毎に設定された割合となる。
エッジのEPEが所定条件内に入らない場合には、この補正と光強度シミュレーションとを繰り返し行う。そして、所定回数の補正を行ってもEPEが収束条件内に入らなかった場合、現在の補正対象エッジがDエッジのみか否かを判断する(ステップS18)。
補正対象エッジがDエッジのみでない場合、補正対象エッジをエッジDのみに設定し(ステップS19)、エッジDのみに補正量を加えて再度光強度シミュレーションを実行する。
一方、補正対象エッジのDのみであった場合、補正対象エッジをエッジCのみに設定し(ステップS20)、エッジCのみに補正量を加えて再度光強度シミュレーションを実行する。
つまり、エッジの補正および光強度シミュレーションの繰り返しを所定回数行っても収束しない場合は、エッジDのみを補正対象エッジとして補正して光強度シミュレーションを実行し、これでも収束しない場合には、エッジCのみを補正対象エッジとして補正して光強度シミュレーションを実行することになる。これにより、所定回数までは全てのエッジに対する補正を加えたシミュレーションとなり、所定回数を超えた場合にはエッジD、エッジCに交互に補正を加えたシミュレーションということになる。
図4は、具体的なパターンについてのエッジ補正を説明する模式図である。この例では、コンタクトホール形成用の正方形から成るパターンPであり、設計パターンのまま光強度シミュレーションを行うと、転写されるコンタクトホールが小さくなることから、補正によってパターンエッジにプラスバイアスをかけている。図4の下図における複数本の破線枠は各回に対応した補正後のパターンエッジを示している。
ここで、初期の設計パターンのエッジ幅が90nmである場合のシミュレーション計算結果の例を図5に示す。図5に示す各表は、補正回数に対する補正後のパターン幅(X方向、Y方向)と、シミュレーション計算結果であるEPE(X方向、Y方向)を示すものである。なお、この例でEPEの収束条件は±1nmとしている。
図5(a)は、全てのエッジを補正対象とする補正方法(従来の方法)でのシミュレーション結果である。この例では、補正回数7回目以降になるとシミュレーション形状と設計パターンの寸法差がマイナス方向とプラス方向に交互に振れ、収束しないことが分かる。
これに対し、図5(b)は、本実施形態のシミュレーション結果である。本実施形態では、補正回数8回目以降から補正エッジを先ほど分けたエッジC、エッジDに交互に設定しているため、補正8回目にシミュレーション形状と設計パターンの寸法差であるEPEが1nm未満に収束している。
また、DRAM(Dynamic Random Access Memory)のような特定されたスペースのみを持つパターンに対しては、事前に収束条件を満足する補正量程度の数値を導出することが可能である。この導出された数値を補正前に加えることで、通常の場合(ランダムロジック等の場合)よりも少ない補正回数で収束させることができる。例えば、通常補正回数4回相当の補正量を補正前に加えることにより、補正1回目からエッジCとエッジDの交互で補正を行い、6回で収束条件を満足することができる。
このように、本実施形態によれば、従来の方法では収束しなかったシミュレーション計算を確実に収束させることができ、より正確にエッジの補正を行うことが可能となる。
なお、本実施形態では、図6(a)に示すようなライン系のパターンPの場合もコンタクトホールパターンと同様にエッジの区分けによるシミュレーションを行うことができる。すなわち、光強度シミュレーション前にパターン幅/パターン間スペースを測長し、最小線幅と同程度、例えばパターン幅70nm〜150nm、パターン長70nm〜400nm、エッジ間スペースが70nm〜150nmのスペースが密なライン系パターンを抽出する。
そして、図6(b)のように、同じ形状のパターンをレイヤーFとして作成し、レイヤーFを近隣パターンに接しない範囲、例えばX座標、Y座標それぞれ1nmマイナス(またはプラス)方向へずらし、レイヤーFに接しているレイヤーEのエッジHと、接していないエッジGとに分ける。
その後、補正量、初期補正量をコンタクトホールと同様に設定し、図2のOPC補正フローチャートに沿って補正処理を行う。所定回数(例えば、5回)、全エッジに補正を行うと、補正6回目以降にはライン端付近のシミュレーション形状と設計パターンの寸法差がマイナス方向とプラス方向に交互に振れ収束しない。そこで、補正6回目に先ほど分けたエッジHとエッジGを交互に補正対象エッジとして補正を行うと、補正6回目にシミュレーション形状と設計パターンの寸法差は1nm未満となり収束することになる。
図7は、他の実施形態を説明するフローチャートである。先に説明した例では、予め対象パターンの設計データからパターン幅およびパターン間スペースを側長し、密パターンを抽出してエッジの区分けを事前に行っているが、図7に示す例では、区分けを後で行う点で相違する。
先ず、対象となる設計パターンのデータをデータベース等より入力し(ステップS21)、初期補正量の追加設定を行う(ステップS22)。
補正量は、EPE×aとした時、補正1回目は=−60%、補正2回目はa=−40%、補正3回目はa=−40%、補正4回目はa=−40%、補正5回目以降はa=−10%としている。また、初期補正値として最小線幅の約40%(例えば、30nm)を設計パターンにプラスバイアスすることにしている。なお、これらの値を一例であり、これに限定されることはない。
次に、上記補正量に基づき、光強度シミュレーションを実施する(ステップS23)。光強度シミュレーションでは、補正対象となるパターンが形成されたマスクを用いて所定条件の露光を行った場合の転写されるパターンの寸法の計算値と、設計パターンの寸法との差がEPEとして出力される。
そして、対象パターンのエッジのEPEが収束条件内であるか否かを判断し(ステップS24)、収束条件内である場合には補正完了としてそのエッジを次回の補正非対称エッジとする(ステップS25)。
一方、EPEが収束条件内に入らなかった場合は、補正回数が所定回数(ここでは6回)以上であるか否かを判断し(ステップS26)、所定回数に満たない場合には上記の補正量をエッジに加える(ステップS27)。この補正量は、先に説明したEPE×aであり、aが回数毎に設定された割合となる。
エッジのEPEが所定条件内に入らない場合には、この補正と光強度シミュレーションとを繰り返し行う。そして、所定回数の補正を行ってもEPEが収束条件内に入らなかった場合、エッジの区分けが行われているか否かを判断する(ステップS28)。
そして、エッジの区分けが行われていない場合には、エッジの区分けを行う(ステップS29)。このエッジの区分けは、図1に示すフローチャートの処理と同様である。
エッジの区分けを行った後、現在の補正対象エッジがDエッジのみか否かを判断する(ステップS30)。補正対象エッジがDエッジのみでない場合、補正対象エッジをエッジDのみに設定し(ステップS31)、エッジDのみに補正量を加えて再度光強度シミュレーションを実行する。一方、補正対象エッジのDのみであった場合、補正対象エッジをエッジCのみに設定し(ステップS32)、エッジCのみに補正量を加えて再度光強度シミュレーションを実行する。
つまり、エッジの補正および光強度シミュレーションの繰り返しを所定回数行っても収束しない場合は、エッジの区分けを行った後、エッジDのみを補正対象エッジとして補正して光強度シミュレーションを実行し、これでも収束しない場合には、エッジCのみを補正対象エッジとして補正して光強度シミュレーションを実行することになる。これにより、所定回数までは全てのエッジに対する補正を加えたシミュレーションとなり、所定回数を超えた場合にはエッジD、エッジCに交互に補正を加えたシミュレーションということになる。
このように、本実施形態によれば、従来の方法では収束しなかったシミュレーション計算を確実に収束させることができ、より正確にエッジの補正を行うことが可能となる。
図8は、本実施形態のマスクパターン補正プログラムを適用したシステム(マスクパターン補正システム)の構成を説明する模式図である。このシステムは、ワークステーションWS等のコンピュータによって構成される。
ワークステーションWSは、CPU(演算手段)1、ROM(Read Only Memory)2、RAM(Random Access Memory)3、HDD(Hard Disk Drive)4、入出力部5およびネットワークI/F(インタフェース)6から構成され、ネットワークNを介してサーバ10に接続される。
本実施形態のマスクパターン補正プログラムは、ワークステーションWSのHDD4に格納されており、CPU1によって実行される際にはRAM3に読み出された状態で実行される。また、マスクパターンの設計データはHDD4もしくはサーバ10に格納されており、マスクパターン補正プログラムで設計データを入力する際には、HDD4やネットワークN経由でサーバ10から読み出され、データとして入力される。
このような構成から成るシステムでは、一つのワークステーションWSで全てのステップを実行しても、またネットワークN経由で他のワークステーションWSで一部のステップを実行して、結果を入出力部5のディスプレイに表示するようにしてもよい。
本実施形態に係るマスクパターン補正プログラムを説明するフローチャート(その1)である。 本実施形態に係るマスクパターン補正プログラムを説明するフローチャート(その2)である。 コンタクトホール形成用のパターンを説明する模式図である。 具体的なパターンについてのエッジ補正を説明する模式図である。 シミュレーション計算結果の例を示す図である。 ライン系パターンの例を説明する模式図である。 他の実施形態に係るマスクパターン補正プログラムを説明するフローチャートである。 マスクパターン補正システムの構成を説明する模式図である。
符号の説明
1…CPU、2…ROM、3…RAM、4…HDD、5…入出力部、6…ネットワークI/F、10…サーバ、N…ネットワーク、P…パターン、S…スペース

Claims (6)

  1. パターンが形成されたマスクを用いて基板上に露光を行い、設計値通りに転写されるように前記マスクのパターンを形成する際の元となる設計パターンを補正するマスクパターン補正プログラムにおいて、
    前記露光による転写パターンの寸法をシミュレーションするにあたり、当該シミュレーションの結果が収束するか否かを判断するステップと、
    前記シミュレーションの結果が収束しないと判断した場合、前記設計パターンのエッジを第1の対象エッジと第2の対象エッジとに区分けし、当該第1の対象エッジに補正を加えて前記シミュレーションを行うステップと
    をコンピュータにより実行することを特徴とするマスクパターン補正プログラム。
  2. 前記シミュレーションの結果が収束するか否かの判断は、前記設計パターンの各エッジと隣接するパターンのエッジとの間隔、および前記設計パターン内のエッジ間隔が所定の間隔より狭い場合には収束しないと判断する
    ことを特徴とする請求項1記載のマスクパターン補正プログラム。
  3. 前記シミュレーションの結果が収束するか否かの判断は、前記設計パターンの所定量の補正と、補正後の設計パターンによる再度の前記シミュレーションとを所定回数繰り返しても前記転写パターンと設計値との差が一定の範囲内の収まらなかった場合、収束しないと判断する
    ことを特徴とする請求項1記載のマスクパターン補正プログラム。
  4. 前記第1の対象エッジと前記第2の対象エッジとの区分けは、前記設計パターンを設計座標上においてX,Y両方向にわずかにずらした別の設計パターンのエッジと前記設計パターンのエッジとが交差するか否かによって決定する
    ことを特徴とする請求項1記載のマスクパターン補正プログラム。
  5. 前記第1の対象エッジに補正を加えて前記シミュレーションを行い、前記転写パターンと設計値との差が一定の範囲内に収まった場合、前記第2の補正対象エッジに補正を加えて補正後の設計パターンによる前記シミュレーションを再度行うステップを含む
    ことを特徴とする請求項1記載のマスクパターン補正プログラム。
  6. パターンが形成されたマスクを用いて基板上に露光を行い、設計値通りに転写されるように前記マスクのパターンを形成する際の元となる設計パターンを補正するマスクパターン補正システムにおいて、
    前記露光による転写パターンの寸法をシミュレーションするにあたり、当該シミュレーションの結果が収束するか否かを判断するステップと、
    前記シミュレーションの結果が収束しないと判断した場合、前記設計パターンのエッジを第1の対象エッジと第2の対象エッジとに区分けし、当該第1の対象エッジに補正を加えて前記シミュレーションを行うステップと
    が演算手段によって実行される特徴とするマスクパターン補正システム。
JP2006311111A 2006-11-17 2006-11-17 マスクパターン補正プログラムおよびマスクパターン補正システム Expired - Fee Related JP4345804B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006311111A JP4345804B2 (ja) 2006-11-17 2006-11-17 マスクパターン補正プログラムおよびマスクパターン補正システム
TW096139886A TWI416248B (zh) 2006-11-17 2007-10-24 Mask pattern correction program and mask pattern correction system
US11/939,223 US7844939B2 (en) 2006-11-17 2007-11-13 Mask pattern correction program and system
KR1020070117119A KR20080045067A (ko) 2006-11-17 2007-11-16 마스크 패턴 보정 프로그램 및 마스크 패턴 보정 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006311111A JP4345804B2 (ja) 2006-11-17 2006-11-17 マスクパターン補正プログラムおよびマスクパターン補正システム

Publications (2)

Publication Number Publication Date
JP2008129118A true JP2008129118A (ja) 2008-06-05
JP4345804B2 JP4345804B2 (ja) 2009-10-14

Family

ID=39418335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006311111A Expired - Fee Related JP4345804B2 (ja) 2006-11-17 2006-11-17 マスクパターン補正プログラムおよびマスクパターン補正システム

Country Status (4)

Country Link
US (1) US7844939B2 (ja)
JP (1) JP4345804B2 (ja)
KR (1) KR20080045067A (ja)
TW (1) TWI416248B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010117404A (ja) * 2008-11-11 2010-05-27 Nec Electronics Corp フォトマスクのパターン補正方法及び製造方法、半導体装置の製造方法、パターン補正装置、並びにプログラム
JP2010127970A (ja) * 2008-11-25 2010-06-10 Renesas Electronics Corp 半導体装置の製造不良箇所の予測方法、予測装置及び予測プログラム
KR101153011B1 (ko) 2009-09-21 2012-06-04 가부시끼가이샤 도시바 포토마스크의 설계 방법, 포토마스크의 제조 방법 및 포토마스크의 설계 프로그램을 기록한 컴퓨터 판독 가능 기록 매체

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8189195B2 (en) * 2007-05-09 2012-05-29 Asml Netherlands B.V. Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method
JP5159501B2 (ja) * 2008-08-06 2013-03-06 キヤノン株式会社 原版データ作成プログラム、原版データ作成方法、原版作成方法、露光方法及びデバイス製造方法
KR101096979B1 (ko) 2010-05-07 2011-12-20 주식회사 하이닉스반도체 반도체 소자의 패턴 균일도 조절 방법
US8283093B2 (en) * 2010-06-09 2012-10-09 United Microelectronics Corp. Optical proximity correction process
US9646220B2 (en) * 2013-11-25 2017-05-09 GlobalFoundries, Inc. Methods and media for averaging contours of wafer feature edges
CN106773546B (zh) * 2017-01-06 2018-04-13 中国科学院上海光学精密机械研究所 极紫外光刻三维接触孔掩模衍射谱快速仿真方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5862058A (en) 1996-05-16 1999-01-19 International Business Machines Corporation Optical proximity correction method and system
JP3583559B2 (ja) 1996-09-30 2004-11-04 株式会社ルネサステクノロジ 光近接効果補正方法
EP0926554B1 (en) * 1997-12-25 2013-09-18 NEC Corporation Pattern defect detection apparatus and method
JP4160203B2 (ja) 1998-07-23 2008-10-01 株式会社東芝 マスクパターン補正方法及びマスクパターン補正プログラムを記録した記録媒体
JP3805936B2 (ja) 1999-12-28 2006-08-09 株式会社東芝 マスクパターン補正方法及びマスクパターン作成システム
JP2001188316A (ja) * 1999-12-30 2001-07-10 Shin Takeuchi 写真撮影用フィルム
JP4068290B2 (ja) * 2000-08-22 2008-03-26 株式会社東芝 マスクパターン補正方法及び補正装置
JP3686367B2 (ja) * 2001-11-15 2005-08-24 株式会社ルネサステクノロジ パターン形成方法および半導体装置の製造方法
US7035446B2 (en) * 2002-05-22 2006-04-25 Lsi Logic Corporation Quality measurement of an aerial image
JP2005055563A (ja) * 2003-08-01 2005-03-03 Sony Corp マスク補正プログラム、マスク補正方法およびマスク製造方法
DE10337286B4 (de) * 2003-08-13 2005-11-10 Infineon Technologies Ag Verfahren zur Projektion eines auf einer Maske angeordneten Schaltungsmusters auf einen Halbleiterwafer
EP1907957A4 (en) * 2005-06-29 2013-03-20 Otrsotech Ltd Liability Company INVESTMENT METHODS AND SYSTEMS
US7434198B2 (en) * 2005-12-29 2008-10-07 Lsi Logic Corporation Method and computer program product for detecting potential failures in an integrated circuit design after optical proximity correction

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010117404A (ja) * 2008-11-11 2010-05-27 Nec Electronics Corp フォトマスクのパターン補正方法及び製造方法、半導体装置の製造方法、パターン補正装置、並びにプログラム
JP2010127970A (ja) * 2008-11-25 2010-06-10 Renesas Electronics Corp 半導体装置の製造不良箇所の予測方法、予測装置及び予測プログラム
KR101153011B1 (ko) 2009-09-21 2012-06-04 가부시끼가이샤 도시바 포토마스크의 설계 방법, 포토마스크의 제조 방법 및 포토마스크의 설계 프로그램을 기록한 컴퓨터 판독 가능 기록 매체

Also Published As

Publication number Publication date
TWI416248B (zh) 2013-11-21
JP4345804B2 (ja) 2009-10-14
KR20080045067A (ko) 2008-05-22
US7844939B2 (en) 2010-11-30
TW200830035A (en) 2008-07-16
US20080120589A1 (en) 2008-05-22

Similar Documents

Publication Publication Date Title
JP4345804B2 (ja) マスクパターン補正プログラムおよびマスクパターン補正システム
US7908572B2 (en) Creating and applying variable bias rules in rule-based optical proximity correction for reduced complexity
KR100661952B1 (ko) 마스크 데이터 생성 시스템, 방법 및 프로그램, 노광마스크, 및 반도체 장치 제조 방법
JP2004502973A (ja) モデルベース光近接補正用収束技術
JP2006023649A (ja) 半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム
JP4256408B2 (ja) 不良確率の算出方法、パターン作成方法及び半導体装置の製造方法
JP4852083B2 (ja) パタンデータの作成方法およびパタンデータ作成プログラム
JP2011028098A (ja) パターン評価方法、パターン作成方法およびパターン評価プログラム
JP2008176303A (ja) マスク生成方法、マスク形成方法、パターン形成方法および半導体装置
JP2000098584A (ja) マスクパタ―ン補正方法及びマスクパタ―ン補正プログラムを記録した記録媒体
JP2011145564A (ja) マスクパターン生成方法、半導体装置の製造方法およびマスクパターン生成プログラム
US8443309B2 (en) Multifeature test pattern for optical proximity correction model verification
JP5071785B2 (ja) マスクパターン形成方法
JP4643302B2 (ja) マスクパターン作成方法、レイアウト作成方法、フォトマスクの製造方法、フォトマスク、及び半導体装置の製造方法
TWI421908B (zh) 光學鄰近校正模型的建立方法
US8127257B2 (en) Designing method of photo-mask and method of manufacturing semiconductor device using the photo-mask
JP2008020734A (ja) 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法
JP2011028120A (ja) パタン作成方法、パタン作成プログラムおよび半導体デバイスの製造方法
JP5050618B2 (ja) 多重露光技術用フォトマスクのパタンデータ作成方法
JP2006023873A (ja) 半導体集積回路の設計方法、その設計支援装置及び遅延ライブラリ
JP2007292983A (ja) 半導体レイアウトパタン検証装置及びマスクパタン生成装置
JP2007079517A (ja) パターン作成方法、パターン作成プログラム及び半導体装置の製造方法
JP5322443B2 (ja) マスクパターンデータ作成方法および半導体装置の製造方法
US10796065B2 (en) Hybrid design layout to identify optical proximity correction-related systematic defects
JP2011197304A (ja) マスクデータ作成方法、リソグラフィ用マスクの製造方法、半導体装置の製造方法およびフレア補正プログラム

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090706

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130724

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees