JP2009042275A - プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法 - Google Patents

プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法 Download PDF

Info

Publication number
JP2009042275A
JP2009042275A JP2007204069A JP2007204069A JP2009042275A JP 2009042275 A JP2009042275 A JP 2009042275A JP 2007204069 A JP2007204069 A JP 2007204069A JP 2007204069 A JP2007204069 A JP 2007204069A JP 2009042275 A JP2009042275 A JP 2009042275A
Authority
JP
Japan
Prior art keywords
pattern
model
test
mask
process model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007204069A
Other languages
English (en)
Other versions
JP5395340B2 (ja
Inventor
Yukito Maeda
志門 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007204069A priority Critical patent/JP5395340B2/ja
Priority to US12/186,244 priority patent/US7966580B2/en
Publication of JP2009042275A publication Critical patent/JP2009042275A/ja
Application granted granted Critical
Publication of JP5395340B2 publication Critical patent/JP5395340B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】 パターン補正精度を向上することができるプロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法を提供することを目的とする。
【解決手段】 マスクパターンが形成されたテストマスクを露光してテストパターンを被処理膜に形成する工程と、異なるモデルパラメータを有する複数のプロセスモデルを作成する工程と、前記複数のプロセスモデルそれぞれを利用して前記マスクパターンのシミュレーションを行い、複数のモデルパターンを予測する工程と、前記テストパターンと前記複数のモデルパターンそれぞれとの寸法差を計算する工程と、前記複数のモデルパターンのうち前記テストパターンとの寸法差が仕様範囲内に収まるモデルパターンを抽出する工程と、前記マスクパターンのパターン情報ごとに、抽出された前記モデルパターンを予測した前記プロセスモデルを規定する工程と、を備えたことを特徴とする。
【選択図】図１

Description

本発明は、プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法、特にマスクパターンの近接効果補正に利用するプロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法に関する。
一般に、半導体装置にデバイスパターン等を形成する場合、マスクパターンを被処理膜に形成するため、フォトリソグラフィ技術が利用される。しかし近年では、マスクパターンの微細化に伴い、フォトリソグラフィ時の光近接効果等によるパターン形状の変化が顕著になっている。このため、マスクパターンの形成時においては、露光時の光近接効果によるパターン形状の変化を考慮したマスクパターン補正、いわゆる光近接効果補正（ＯＰＣ：Optical Proximity Correction）がなされている。
マスクパターンの補正は、フォトリソグラフィ等を利用してテストパターンを被処理膜に形成した後、テストパターンのパターン幅等の実測値をもとにリソグラフィプロセスモデルを作成し、このプロセスモデルを利用して光近接効果による影響等をシミュレーションし、マスクパターンの補正すべき位置・寸法等を決定するモデルベースＯＰＣが知られている（例えば、特許文献１参照。）。
しかしながら、特定のプロセスモデルのみを利用したモデルベースＯＰＣでは、幅・スペース等がそれぞれ異なる個々のマスクパターンに対して、十分な補正精度を確保することができない恐れがある。
特開２００４−２４６２２３号公報（図７）
本発明は、上記問題点を解決するためになされたもので、パターン補正精度を向上することができるプロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法を提供することを目的とする。
上記目的を達成するために、本発明の一態様のプロセス作成方法は、マスクパターンが形成されたテストマスクを露光してテストパターンを被処理膜に形成する工程と、異なるモデルパラメータを有する複数のプロセスモデルを作成する工程と、前記複数のプロセスモデルそれぞれを利用して前記マスクパターンのシミュレーションを行い、複数のモデルパターンを予測する工程と、前記テストパターンと前記複数のモデルパターンそれぞれとの寸法差を計算する工程と、前記複数のモデルパターンのうち前記テストパターンとの寸法差が仕様範囲内に収まるモデルパターンを抽出する工程と、前記マスクパターンのパターン情報ごとに、抽出された前記モデルパターンを予測した前記プロセスモデルを規定する工程と、を備えたことを特徴とする。
また、本発明の別の態様のプロセスモデル作成プログラムは、マスクパターンを有するテストマスクを露光することにより被処理膜に形成されたテストパターンのパターン情報を入力する手順と、入力された前記テストパターン情報に基づき、異なるモデルパラメータを有する複数のプロセスモデルを作成する手順と、前記複数のプロセスモデルそれぞれを利用して前記マスクパターンのシミュレーションを行い、複数のモデルパターンを予測する手順と、前記テストパターンと前記複数のモデルパターンそれぞれとの寸法差を計算する手順と、前記複数のモデルパターンのうち前記テストパターンとの寸法差が仕様範囲内に収まるモデルパターンを抽出する手順と、前記マスクパターンのパターン情報ごとに、抽出された前記モデルパターンを予測した前記プロセスモデルを規定する手順と、をコンピュータに実行させることを特徴とする。
また、本発明の別の態様のパターン補正方法は、マスクパターンが形成されたテストマスクを露光してテストパターンを被処理膜に形成する工程と、前記テストパターンのパターン情報を取得する工程と、前記テストパターンの情報に基づき、異なるモデルパラメータを有する複数のプロセスモデルを作成する工程と、前記複数のプロセスモデルそれぞれを利用して前記マスクパターンのシミュレーションを行い、複数のモデルパターンを予測する工程と、前記テストパターンと前記複数のモデルパターンそれぞれとの寸法差を計算する工程と、前記複数のモデルパターンのうち前記テストパターンとの寸法差が仕様範囲内に収まるモデルパターンを抽出する工程と、前記マスクパターンのパターン情報ごとに、抽出された前記モデルパターンを予測した前記プロセスモデルを規定する工程と、設計パターンをデータ出力する工程と、前記設計パターンデータの情報を取得する工程と、前記設計パターンデータの情報に応じて、前記マスクパターン情報ごとに規定した前記プロセスモデルを抽出する工程と、抽出した前記プロセスモデルを用いて前記設計パターンデータのシミュレーションを行い、前記設計パターンを補正する工程と、を備えたことを特徴とする。
本発明によれば、パターン補正精度を向上することができるプロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法を提供することができる。
以下、本発明の実施形態に係るプロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法について図面を参照して説明する。
はじめに、図１を参照して、本実施例に係るプロセスモデル作成方法を説明する。図１は、本実施例に係るプロセスモデル作成方法を示すフローチャートである。
まず、プロセスモデルを作成するためのテスト用のフォトマスク（テストマスク）を用意する。図２は、テストマスク１００を示す平面図であるが、図２に示すように、このテストマスク１００には、描画装置等により複数のマスクパターン１０１、例えばラインアンドスペースパターンが形成されている。
ただし、図２に示したテストマスク１００には、ゲートや回路配線等の様々なデバイスパターンに対応するマスクパターンのうちの代表的なマスクパターン１０１のみを図示している。このため、テストマスク１００には、図２に示したマスクパターン１０１の他にも、サイズ・形状の異なる種々のマスクパターンが形成されている。すなわち、パターン幅の狭いパターン領域、パターン幅の広いパターン領域、パターンスペースの狭いパターン領域、パターンスペースの広いパターン領域等がそれぞれ形成されている。
次に、テストマスク１００及びレジスト膜（被処理膜）が塗布されたウェハをそれぞれ露光装置の所定箇所にセットし、テストマスク１００を用いたフォトリソグラフィにより、レジスト膜にテストパターン１０２を転写し、レジスト膜を現像してテストパターン１０２を形成する（Ｓ１）。図３は、フォトリソグラフィによりテストパターン１０２が形成されたレジスト膜１０３（被処理膜）の平面図を示している。ここで、テストパターン１０２は、テストマスク１００を透過する露光光の回折等により生じる近接効果の影響を受けて形成されるため、所望のパターン形状・位置とは異なる形状・位置となる場合がある。
次に、被処理膜１０３に形成されたそれぞれのテストパターン１０２のパターン情報、例えばパターン幅の寸法、パターンスペースの寸法、パターン領域全体におけるパターン位置情報及び区分された所定領域ごとのパターン密度等の少なくとも一つを含む情報を取得する（Ｓ２）。これらテストパターン１０２のパターン情報は、例えば、パターン検証装置、透過型電子顕微鏡（ＴＥＭ；Transmission Electron Microscope）又は走査型電子顕微鏡（ＳＥＭ；Scanning Electron Microscope）等の画像出力装置・画像出力ソフト・画像観察装置等によりテストパターン１０２の画像データを取得し、画像データに基づいて取得することができる。
具体的には、例えば、テストパターン１０２の輪郭部となるパターンエッジを複数のエッジ構成部に分割して、分割したエッジ構成部ごとにパターン幅又はパターンスペースの寸法等のパターン情報を測定することにより、テストパターン１０２のパターン幅又はパターンスペースの寸法を算出することが可能である。
ここで以下に、図４を参照して、テストパターン１０２のエッジ構成部１０４のパターン幅Ｗ又はパターンスペースの寸法Ｌを測定する方法を説明する。図４は、テストパターン１０２の一部の画像データの平面拡大図である。
まず、パターン検証装置等を用いて、テストパターン１０２の画像データを取得して、パターンのエッジを複数のエッジ構成部１０４に区分する。ここで、パターンエッジの区分方法は様々であるが、図４に示すような矩形状のラインパターンであれば、矩形のパターンエッジを矩形平面の辺ごとに区分し、それぞれをエッジ構成部１０４とすることもできる。ここで、本実施例のようなラインパターンにおいては、特にパターンの矩形平面の長辺をエッジ辺１０４ａ、短辺を特にライン端１０４ｂと呼ぶこととする。
次に、パターンのエッジ構成部１０４の所定位置に測定ポイント１０５を設定する。図４に示すように、この測定ポイント１０５は各エッジ構成部１０４に一つあるいは複数設定することができる。続いて、測定ポイント１０５から同パターンの対向するエッジ構成部１０４に設定された測定ポイント１０５までの寸法を測定して、パターン幅Ｗを測定する。あるいは、測定ポイント１０５から隣接するパターンのエッジ構成部１０４に設定された測定ポイント１０５までの寸法を測定して、パターンスペースの寸法Ｌを測定する。
図４に示すラインアンドスペースパターンのパターン情報測定方法においては、エッジ構成部１０４に設定した測定ポイント１０５からエッジ構成部１０４に対して垂直方向に寸法測定を行っているが、必ずしもこの方向に測定する必要は無い。例えば、図４に示した例に限らず、測定の始点となる測定ポイントから同パターンの対向するエッジ構成部又は隣接するパターンのエッジ構成部までの距離が最短となる位置に測定の終点となる測定ポイントを設定することができ、始点と終点に設定された測定ポイント間をパターン幅Ｗ又はパターンスペース寸法Ｌとすることができる。
また、一つのエッジ構成部１０４に測定ポイント１０５が複数設定されている場合には、各々の測定ポイント１０５から測定した値の平均値を、そのエッジ構成部１０４からのパターン幅Ｗ又はパターン間寸法Ｌとすることもできる。
以上のようにして、個々のエッジ構成部１０４からのパターン幅Ｗ又はパターンスペースの寸法Ｌを測定することにより、テストパターン１０２のパターン幅Ｗ又はパターンスペースの寸法Ｌを導き出す。
ただし、必ずしも個々のエッジ構成部１０４の測定ポイント１０５からパターン寸法等を測定しなくてもよく、例えば、パターンの画像データに基づき、同パターンの所定のエッジ間寸法をそのパターンのパターン幅Ｗとすることができ、また隣接するパターンとの最小距離をそのパターンのパターンスペース寸法Ｌとしてもよい。
本実施例では、レジスト膜（被処理膜）の現像時に形成されたパターンをテストパターン１０２としているが、テストパターン１０２は必ずしも現像時のパターンでなくともよい。例えば、レジスト膜を現像し、さらにベーク処理を施した後のパターンをテストパターンとしてもよく、さらには、パターンが形成されたレジスト膜をベーク後、ＲＩＥ（Reactive Ion Etching）によりレジスト膜下の被処理膜となる絶縁膜等に形成したパターンをテストパターンとしてもよい。このような様々な段階におけるパターンをテストパターンとすることができ、それぞれの段階においてパターン情報を取得することができる。
次に、取得したテストパターン情報に基づき、プロセスモデルを作成する。ここで、本実施例におけるプロセスモデルとは、テストマスクを用いたフォトリソグラフィ等により、ウェハ上にテストパターンを形成する際のリソグラフィプロセスをシミュレーションするための関数モデルである。このため、プロセスモデルを使用したシミュレーションにより予測したモデルパターンが、フォトリソグラフィにより実際に形成したテストパターンと同一の寸法となるように、各種モデルパラメータを調整してプロセスモデルを作成する。
本実施例におけるプロセスモデルは、シミュレーション用のプロセスモデル作成ツール・ソフト等を使用して作成され、プロセスモデルのモデルパラメータには、例えば、露光装置のフォーカス、露光量、露光波長、レンズ開口数、照明形状、位相、収差、瞳透過率、マスク透過率、現像パラメータ等のうち、少なくとも一つが含まれてもよい。なお、ベーク工程又はＲＩＥ等のエッチング工程を考慮したプロセスモデルを作成する場合には、さらにベーク温度、ベーク時間等のベークパラメータ及びエッチングガス、エッチング時間等のエッチングパラメータ等をモデルパラメータとして含めることもできる。
ただしこのとき、パターン情報、例えばパターンスペース寸法の異なる二つのパターン領域を同一のプロセスモデルを用いてシミュレーションした場合には、それら両パターン領域ともには所望の寸法のモデルパターンを予測することができない恐れがある。例えば、隣接するパターンとの間隔が狭いパターン領域と隣接するパターンとの間隔が広いパターン領域に対して同一のプロセスモデルを用いてシミュレーションを行った場合、隣接するパターンとの間隔が狭いパターン領域のモデルパターンはテストパターンとほぼ同一の寸法となるが、隣接するパターンとの間隔が広いパターン領域のモデルパターンはテストパターンと大きく寸法が異なってしまう場合がある。
従って、パターン領域全体に対して一つのプロセスモデルを用いてシミュレ−ションを行ってモデルパターンを予測するのではなく、異なるパターン領域ごとに、パターン情報に合わせて適用すべきプロセスモデルを選定することが好ましい。
そこで、本実施例では、測定したテストパターンのパターン情報に基づき、複数のプロセスモデルを作成する（Ｓ３）。図５は、パターン情報が異なる様々なパターン領域、すなわち隣接するパターンスペースが小さいパターン領域Ａ１（密ピッチ領域）、パターンスペースが大きいパターン領域Ａ２（疎ピッチ領域）等が形成されたテストパターンを図示したものである。本実施例では、このような様々なパターン領域に対して、それぞれのパターン情報に合わせたプロセスモデルを作成する。すなわち、パターンスペースが狭いパターン領域Ａ１に合わせてモデルパラメータを調整した第一のプロセスモデルＭ１、パターンスペースが大きいパターン領域Ａ２に合わせてモデルパラメータを調整した第二のプロセスモデルＭ２、パターン領域全体Ａ３のパターン情報に合わせて調整した第三のプロセスモデルＭ３、第四のプロセスモデルＭ４及び第五のプロセスモデルＭ５等を作成する。なお他にも、狭スペース領域に合わせたプロセスモデル、ライン端領域Ａ４に重点を置いたプロセスモデル、各パターン幅の寸法又は所定領域内におけるパターン密度等に合わせてモデルパラメータを調整してプロセスモデルを作成することもできる。
次に、これら複数のプロセスモデルごとに、マスクパターンをレジスト膜等に形成するためのシミュレーションを行い、レジスト膜等に形成されるそれぞれのモデルパターンを予測する（Ｓ４）。すなわち、マスクパターンのパターン幅及びパターンスペースの寸法等のパターン情報を取得後、このパターン情報をシミュレーションツール等に入力し、複数のプロセスモデルを利用したシミュレーションを行い、それぞれのプロセスモデルにより予測されるパターン（モデルパターン）情報を取得する。
次に、テストマスクのマスクパターンを実際に露光、現像することにより得られたテストパターンと、そのテストマスクと同一マスクパターンを複数のプロセスモデルによりシミュレーションして予測したモデルパターンの寸法差を測定する（Ｓ５）。
図６は、テストパターン１０２と前述のプロセスモデルにより予測したモデルパターン１０６の寸法差ｌを示すパターン平面図である。ここで、図６（ａ）は、パターンスペースの狭いパターン領域のテストパターン１０２（実線部）と同パターン領域を第一のプロセスモデルＭ１により予測したモデルパターン１０６ａ（破線部）又は第二のプロセスモデルＭ２により予測したモデルパターン１０６ｂ（一点破線部）とのそれぞれの寸法差ｌ１、ｌ２を表している。また図６（ｂ）では、パターンスペースの広いパターン領域のテストパターン１０２（実線部）と同パターン領域を第一のプロセスモデルＭ１により予測したモデルパターン１０６ａ（破線部）又は第二のプロセスモデルＭ２により予測したモデルパターン１０６ｂ（一点破線部）とのそれぞれの寸法差ｌ１、ｌ２を表している。
このとき、図６（ａ）に示すように、パターンスペースの狭いパターン領域においては、パターンスペースの狭いパターン領域にあわせて調整した第一のプロセスモデルＭ１により予測したモデルパターン１０６ａの方が、パターンスペースの広いパターン領域にあわせて調整した第二のプロセスモデルＭ２により予測したモデルパターン１０６ｂに比較して、テストパターン１０２との寸法差ｌが小さくなる（ｌ１＜ｌ２）傾向となる。反対に、図６（ｂ）に示すように、パターンスペースの広いパターン領域においては、パターンスペースの広いパターン領域にあわせて調整した第二のプロセスモデルＭ２により予測したモデルパターン１０６ｂの方が、パターンスペースの狭いパターン領域にあわせて調整した第一のプロセスモデルＭ１により予測したモデルパターン１０６ａに比較して、テストパターン１０２との寸法差ｌが小さくなる（ｌ２＜ｌ１）傾向となる。
なおここで、テストパターン１０２とモデルパターン１０６の寸法差ｌは、パターンの画像データを取得後、例えばテストパターン１０２の所定のエッジとそのテストパターン１０２に対応するモデルパターン１０６の所定のエッジとの距離で示される。また、上述したように、各パターンのエッジをエッジ構成部に区分して、テストパターン１０２とモデルパターン１０６のそれぞれの対応するエッジ構成部間を測定し、それらの測定値に基づきテストパターン１０２とモデルパターン１０６の寸法差ｌを算出することもできる。さらに、上述と同様にして、テストパターン１０２とモデルパターン１０６のエッジ構成部間の寸法を測定する際には、各エッジ構成部に測定ポイントを設定し、測定ポイント間の測定寸法に基づき、エッジ構成部間の寸法を規定することもできる。
次に、測定したテストパターンとモデルパターンの寸法差が仕様範囲内となるモデルパターンを前述の複数のモデルパターンから抽出する（Ｓ６）。さらに、このテストパターン及びモデルパターンに対応するマスクパターンのパターン配置情報を取得し、抽出されたモデルパターンを予測したプロセスモデルを、マスクパターンのパターン配置情報ごとに規定する（Ｓ７）。このとき、パターン配置情報をパターンのエッジ構成部ごとに測定した場合は、エッジ構成部ごとにモデルパターンを抽出する。なお、テストパターンとモデルパターンの寸法差の仕様範囲は、要求される特性を満たす許容誤差として適宜設定し、例えばパターン幅、パターンスペースの寸法等に基づき設定することができる。
ここで、図７を参照して、テストパターンとモデルパターンの寸法差に基づきモデルパターンを抽出し、マスクパターンのパターン配置情報ごと、例えばパターンスペースの寸法ごとにプロセスモデルを規定する方法を示す。図７は、パターンスペースの寸法Ｌごとに、前述の第一〜第五のプロセスモデルＭ１〜Ｍ５を用いて予測した第一〜第五のモデルパターンとテストパターンとの寸法差ｌ１〜ｌ５を示したものであり、横軸をテストパターンのパターンスペース寸法Ｌ（ｎｍ）を、縦軸を各モデルパターンとテストパターンの寸法差ｌ（ｎｍ）としている。また、モデルパターンとテストパターンの寸法差ｌの仕様範囲をｌｘ（ｎｍ）以下とする。
本実施例では、第一のモデルパターンは、パターンスペース寸法の狭いパターン領域に合わせてモデルパラメータを調整したプロセスモデルにより予測したモデルパターンであるため、パターンスペース寸法が所定の範囲以下のパターン領域において、テストパターンとの寸法差が仕様範囲を満足し、また各モデルパターンの中でもテストパターンとの寸法差が比較的小さくなっている。そこで本実施例では、例えばパターンスペース寸法が１００ｎｍ以下のパターン領域においては、第一のモデルパターンを抽出し、第一のモデルパターンを予測した第一のプロセスモデルＭ１を規定する。一方、パターンスペース寸法が所定の寸法、例えば３００ｎｍ以上となるパターン領域では、第二のモデルパターンが仕様範囲に収まり、かつ各モデルパターンの中でもテストパターンの寸法に比較的近い寸法となる。そこで本実施例では、パターンスペース寸法が３００ｎｍ以上のパターン領域においては、第二のモデルパターンを抽出し、第二のモデルパターンを予測した第二のプロセスモデルＭ２を規定する。また、パターンスペース寸法が１００ｎｍより大きく３００ｎｍより小さいパターン領域では、パターン領域全体に合わせて調整した、すなわちパターンスペース寸法が狭いパターンと広いパターンの両者がともに相当程度正確に予測されるように調整した第三のプロセスモデルＭ３により予測した第三のモデルパターンが同パターン領域の仕様範囲に収まり、かつテストパターンとの寸法差を比較的小さくすることができる。そのため、パターンスペース寸法が１００ｎｍより大きく３００ｎｍより小さいパターン領域においては、第三のモデルパターンを抽出し、第三のモデルパターンを予測した第三のプロセスモデルＭ３を規定する。
前述の比較に従って、マスクパターンのパターンスペース寸法ごとに最適なプロセスモデルを規定したテーブルを作成する。本実施例では、このテーブルに従い、パターンスペース寸法が１００ｎｍ以下であるパターンには第一のプロセスモデルＭ１を、パターンスペース寸法が３００ｎｍ以上であるパターンには第二のプロセスモデルＭ２を、パターンスペース寸法が１００ｎｍより大きく３００ｎｍより小さいパターンには第三のプロセスモデルＭ３を、それぞれパターン補正の際に適用する。
このように本実施例に係るプロセスモデル作成方法によれば、マスクに形成するパターンの情報にあわせた精度の高いプロセスモデルを作成することができる。これにより、個々の設計パターンのパターン情報に合致するプロセスモデルを適用することが可能となり、個々のパターンに合わせて精度の高いシミュレーションを行うことができる。
なお、本実施例では、テストパターン情報に基づき五つの異なるプロセスモデルＭ１〜Ｍ５を作成しているが、必ずしも五つのプロセスモデルを作成する必要は無い。すなわち、二つ以上の異なるモデルパラメータを有するプロセスモデルを作成すれば、二つ以上の異なるプロセスモデルのうち、パターン情報にあわせて精度の高いモデルパターンを予測しうるプロセスモデルを選択的に規定することが可能となり、高精度のプロセスモデルを作成することができる。
また、本実施例では、モデルパターンの抽出工程において、仕様範囲に収まるモデルパターンのうち、テストパターンとの寸法差が最小となるモデルパターンを優先的に抽出することもできる。これにより、個々のパターンに対して、最もシミュレーション精度の高いプロセスモデルを規定することができる。
また、本実施例では、パターン情報をパターンの配置情報、すなわちパターンスペースの寸法としているが、パターン幅の寸法、パターン面積、パターン密度等をパターン情報とすることも可能である。さらには、パターンスペース寸法、パターン幅等の２つ以上の情報を組み合わせてパターン情報を規定し、このパターン情報ごとに高精度のプロセスモデルを作成することもできる。
さらにまた、前述のプロセスモデルのモデルパラメータとしてベークパラメータ、さらにエッチングパラメータ等を含めることにより、ベーク処理、さらにはエッチング処理によるパターン形状等への影響を考慮したプロセスモデルを作成することができる。
次に、図１を参照して、実施例１に記載の方法により作成したプロセスモデルを利用したパターン補正方法を説明する。
まず、図１に示したように、マスクパターンとして所望のサイズに設計された設計パターンを、パターン補正装置等により図形加工した画像データとして出力する（Ｓ８）。
次に、出力された設計パターンデータの配置情報、例えばパターンスペースの寸法情報等を取得する（Ｓ９）。パターンスペース寸法の取得方法は、実施例１の図４等に記載したテストパターンのパターンスペース寸法の取得方法と同様である。例えば、出力された設計パターンデータのエッジ構成部又はエッジ構成部内に設定された測定ポイントから、隣接する設計パターンデータのエッジ構成部又は測定ポイントまでの距離を測定して取得することができる。
次に、実施例１において作成したパターン情報ごとにプロセスモデルを規定したテーブルを参照して、設計パターンデータのパターン情報に応じて、対応するプロセスモデルを抽出する（Ｓ１０）。例えば、実施例１で示したテーブルに従って、パターンスペース寸法が１００ｎｍ以下である所定の設計パターンデータに対しては、第一のプロセスモデルを抽出する。
次に、抽出したプロセスモデルを用いて設計パターンを補正する（Ｓ１１）。すなわち、所定の設計パターンデータごとに抽出したプロセスモデルを用いて、その設計パターンデータに対してシミュレーションを行い、得られたパターン結果が所望の位置・形状・サイズとなるか否か、設計値に対して許容誤差の範囲内か否か等の検証を行い、パターン結果が所望のサイズ等になるように設計パターンデータを補正する。補正においては、シミュレーションにより得られるパターンが所要範囲内に収まるまで、設計パターンデータの補正を適宜繰り返す。
なお、設計パターンデータの情報の取得の際に、パターンデータのエッジ構成部ごとに情報を取得した場合、エッジ構成部ごとにプロセスモデルを抽出し、抽出したプロセスモデルを利用してエッジ構成部ごとに検証・補正を行うこともできる。このように個々のパターンについて、複数のエッジ構成部ごとに適切なプロセスモデルを適用してパターンを補正すれば、個々の設計パターンに対してより精度の高い補正を行うことができる。さらには、設計パターンデータのエッジ構成部に設定した測定ポイントごとに、隣接するエッジ構成部の測定ポイントまでの距離を測定し、その距離に応じてテーブルを参照し、対応するプロセスモデルを抽出してもよい。
その後、電子ビーム描画装置等を使用して補正後の設計パターンをマスクに描画しマスクパターンを作成する。
以上のようなパターン補正方法によれば、パターンの情報に応じて作成した高精度のプロセスモデルを用いたシミュレーションを通して設計パターンを補正することが可能となるので、マスクに形成する設計パターンの補正精度を向上することができる。このように補正したマスクパターンが形成されたマスクをフォトリソグラフィに使用することにより、ウェハ上のレジスト膜等に所望のサイズのパターンを形成することが可能となる。例えば、メモリデバイス等の半相対装置に形成されるラインアンドスペースのゲート配線等の寸法精度を向上することができる。
本実施例では、図８を参照して、本実施例に係るプロセスモデル作成プログラムを説明する。図８は、本実施例に係るプロセスモデル作成プログラムによりコンピュータに実行させる手順を示すフローチャートである。なお、本実施例に係るプログラムにより作成されるプロセスモデルは、実施例１に記載したプロセスモデル作成方法により作成されるプログラムモデルと同様であるため、以下実施例１と同内容の説明については省略する。
予め、マスクパターンが形成されたテストマスクを露光してテストパターンを形成する。続いて、テストパターンのパターン情報、例えばパターンスペース寸法等を取得しておく。
続いて、本実施例に係るプログラムにより、テストパターンのパターン情報を入力する（手順１）。次に、入力されたテストパターン情報に基づき、異なるモデルパラメータを有する複数のプロセスモデルを調整する（手順２）。次に、複数のプロセスモデルそれぞれを利用してマスクパターンのシミュレーションを行い、複数のモデルパターンを予測する（手順３）。次に、テストパターンと複数のモデルパターンそれぞれとの寸法差を計算する（手順４）。複数のモデルパターンのうちテストパターンとの寸法差が仕様範囲内に収まるモデルパターンを抽出する（手順５）。予め取得したマスクパターンの情報、例えばパターンスペース寸法ごとに、抽出されたモデルパターンを予測したプロセスモデルを規定する（手順６）。
以上のように、本実施例に係るプロセスモデル作成プログラムによれば、上記の手順１〜６をコンピュータに実行させることが可能となり、マスクに形成するパターンの配置情報にあわせた精度の高いプロセスモデルを作成することができる。これにより、個々の設計パターンのパターン配置情報に合致するプロセスモデルを適用することが可能となり、個々のパターンに合わせて精度の高いシミュレーションを行うことができる。
本発明の実施例１、２に係るプロセスモデル作成方法及びパターン補正方法を示すフローチャート。 本発明の実施例１に係るテストマスクの平面図。 本発明の実施例１に係るテストパターンの平面図。 本発明の実施例１、２に係るテストパターン又は設計パターンのパターン幅及びパターンスペースの寸法の測定方法を示す平面図。 本発明の実施例１に係るテストパターンの平面図。 本発明の実施例１に係るテストパターンとモデルパターンの寸法差を示す平面図。 本発明の実施例１に係るパターン配置情報に基づくテストパターンとモデルパターンの寸法差を示すグラフ。 本発明の実施例３に係るプロセスモデル作成プログラムにより実行される手順を示すフローチャート。
符号の説明
１００：テストマスク
１０１：マスクパターン
１０２：テストパターン
１０３：被処理膜
１０４：エッジ構成部
１０５：測定ポイント
１０６：モデルパターン
１０６ａ：第一のモデルパターン
１０６ｂ：第二のモデルパターン
ｌ：テストパターンとモデルパターンとの寸法差
ｌ１：テストパターンと第一のモデルパターンとの寸法差
ｌ２：テストパターンと第二のモデルパターンとの寸法差

Claims (5)

  1. マスクパターンが形成されたテストマスクを露光してテストパターンを被処理膜に形成する工程と、
    異なるモデルパラメータを有する複数のプロセスモデルを作成する工程と、
    前記複数のプロセスモデルそれぞれを利用して前記マスクパターンのシミュレーションを行い、複数のモデルパターンを予測する工程と、
    前記テストパターンと前記複数のモデルパターンそれぞれとの寸法差を計算する工程と、
    前記複数のモデルパターンのうち前記テストパターンとの寸法差が仕様範囲内に収まるモデルパターンを抽出する工程と、
    前記マスクパターンのパターン情報ごとに、抽出された前記モデルパターンを予測した前記プロセスモデルを規定する工程と、
    を備えたことを特徴とするプロセスモデル作成方法。
  2. 前記複数のプロセスモデルを作成する工程では、前記テストパターンのパターン情報に基づいてモデルパラメータを調整することを特徴とする請求項１記載のプロセスモデル作成方法。
  3. 前記プロセスモデルを規定する工程では、前記テストパターンとの寸法差が最小となった前記モデルパターンを予測したプロセスモデルを規定することを特徴とする請求項１又は２記載のプロセスモデル作成方法。
  4. マスクパターンを有するテストマスクを露光することにより被処理膜に形成されたテストパターンのパターン情報を入力する手順と、
    入力された前記テストパターン情報に基づき、異なるモデルパラメータを有する複数のプロセスモデルを作成する手順と、
    前記複数のプロセスモデルそれぞれを利用して前記マスクパターンのシミュレーションを行い、複数のモデルパターンを予測する手順と、
    前記テストパターンと前記複数のモデルパターンそれぞれとの寸法差を計算する手順と、
    前記複数のモデルパターンのうち前記テストパターンとの寸法差が仕様範囲内に収まるモデルパターンを抽出する手順と、
    前記マスクパターンのパターン情報ごとに、抽出された前記モデルパターンを予測した前記プロセスモデルを規定する手順と、
    をコンピュータに実行させるためのプロセスモデル作成プログラム。
  5. マスクパターンが形成されたテストマスクを露光してテストパターンを被処理膜に形成する工程と、
    前記テストパターンのパターン情報を取得する工程と、
    前記テストパターンの情報に基づき、異なるモデルパラメータを有する複数のプロセスモデルを作成する工程と、
    前記複数のプロセスモデルそれぞれを利用して前記マスクパターンのシミュレーションを行い、複数のモデルパターンを予測する工程と、
    前記テストパターンと前記複数のモデルパターンそれぞれとの寸法差を計算する工程と、
    前記複数のモデルパターンのうち前記テストパターンとの寸法差が仕様範囲内に収まるモデルパターンを抽出する工程と、
    前記マスクパターンのパターン情報ごとに、抽出された前記モデルパターンを予測した前記プロセスモデルを規定する工程と、
    設計パターンをデータ出力する工程と、
    前記設計パターンデータの情報を取得する工程と、
    前記設計パターンデータの情報に応じて、前記マスクパターン情報ごとに規定した前記プロセスモデルを抽出する工程と、
    抽出した前記プロセスモデルを用いて前記設計パターンデータのシミュレーションを行い、前記設計パターンを補正する工程と、
    を備えたことを特徴とするパターン補正方法。
JP2007204069A 2007-08-06 2007-08-06 プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法 Expired - Fee Related JP5395340B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007204069A JP5395340B2 (ja) 2007-08-06 2007-08-06 プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法
US12/186,244 US7966580B2 (en) 2007-08-06 2008-08-05 Process-model generation method, computer program product, and pattern correction method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007204069A JP5395340B2 (ja) 2007-08-06 2007-08-06 プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法

Publications (2)

Publication Number Publication Date
JP2009042275A true JP2009042275A (ja) 2009-02-26
JP5395340B2 JP5395340B2 (ja) 2014-01-22

Family

ID=40347663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007204069A Expired - Fee Related JP5395340B2 (ja) 2007-08-06 2007-08-06 プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法

Country Status (2)

Country Link
US (1) US7966580B2 (ja)
JP (1) JP5395340B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8381138B2 (en) 2011-06-15 2013-02-19 Kabushiki Kaisha Toshiba Simulation model creating method, computer program product, and method of manufacturing a semiconductor device
CN113892059A (zh) * 2019-03-25 2022-01-04 Asml荷兰有限公司 用于确定图案化过程中的图案的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103513506B (zh) * 2012-06-19 2016-04-13 上海华虹宏力半导体制造有限公司 光学临近效应修正方法
US9275355B2 (en) * 2012-09-24 2016-03-01 International Business Machines Corporation Business process model analyzer and runtime selector
KR20190048491A (ko) 2017-10-31 2019-05-09 삼성전자주식회사 식각 효과 예측 방법 및 입력 파라미터 결정 방법
CN112904661B (zh) * 2021-03-01 2024-04-19 长江存储科技有限责任公司 一种芯片的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002175969A (ja) * 2000-12-07 2002-06-21 Hitachi Ltd パターン検証方法及びデータ処理システム
JP2002341514A (ja) * 2001-05-15 2002-11-27 Toshiba Corp マスクデータ生成方法、露光マスク作成方法およびパターン形成方法
JP2004246223A (ja) * 2003-02-17 2004-09-02 Sony Corp マスクの補正方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6902855B2 (en) * 2002-07-15 2005-06-07 Kla-Tencor Technologies Qualifying patterns, patterning processes, or patterning apparatus in the fabrication of microlithographic patterns
JP2004157160A (ja) 2002-11-01 2004-06-03 Sony Corp プロセスモデル作成方法、マスクパターン設計方法、マスクおよび半導体装置の製造方法
EP1530083A3 (en) * 2003-11-05 2006-03-01 ASML MaskTools B.V. OPC based on decomposition into eigen-functions
US7646906B2 (en) * 2004-01-29 2010-01-12 Kla-Tencor Technologies Corp. Computer-implemented methods for detecting defects in reticle design data
US7342646B2 (en) * 2004-01-30 2008-03-11 Asml Masktools B.V. Method of manufacturing reliability checking and verification for lithography process using a calibrated eigen decomposition model
US7065738B1 (en) * 2004-05-04 2006-06-20 Advanced Micro Devices, Inc. Method of verifying an optical proximity correction (OPC) model

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002175969A (ja) * 2000-12-07 2002-06-21 Hitachi Ltd パターン検証方法及びデータ処理システム
JP2002341514A (ja) * 2001-05-15 2002-11-27 Toshiba Corp マスクデータ生成方法、露光マスク作成方法およびパターン形成方法
JP2004246223A (ja) * 2003-02-17 2004-09-02 Sony Corp マスクの補正方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8381138B2 (en) 2011-06-15 2013-02-19 Kabushiki Kaisha Toshiba Simulation model creating method, computer program product, and method of manufacturing a semiconductor device
CN113892059A (zh) * 2019-03-25 2022-01-04 Asml荷兰有限公司 用于确定图案化过程中的图案的方法
JP2022524970A (ja) * 2019-03-25 2022-05-11 エーエスエムエル ネザーランズ ビー．ブイ． パターニングプロセスにおいてパターンを決定するための方法
JP7256287B2 (ja) 2019-03-25 2023-04-11 エーエスエムエル ネザーランズ ビー．ブイ． パターニングプロセスにおいてパターンを決定するための方法

Also Published As

Publication number Publication date
JP5395340B2 (ja) 2014-01-22
US20090044167A1 (en) 2009-02-12
US7966580B2 (en) 2011-06-21

Similar Documents

Publication Publication Date Title
US7475383B2 (en) Method of fabricating photo mask
JP4954211B2 (ja) 個別マスクエラーモデルを使用するマスク検証を行うシステムおよび方法
JP4947533B2 (ja) 混合モード光近接効果補正のための方法及び装置
JP2008033277A (ja) 設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法
KR100725170B1 (ko) 포토마스크의 제작을 위한 시스템 및 방법
JP2004177961A (ja) マスキング・プロセス・シミュレータの自動較正方法及びシステム
JP5395340B2 (ja) プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法
JP2007025034A (ja) リソグラフィシミュレーション方法、マスクパターン作成方法および半導体装置の製造方法
JP4068531B2 (ja) Ｏｐｃを用いたパターン寸法の補正方法及び検証方法、マスクの作成方法及び半導体装置の製造方法、並びに該補正方法を実行するシステム及びプログラム
US10732499B2 (en) Method and system for cross-tile OPC consistency
US8370773B2 (en) Method and apparatus for designing an integrated circuit using inverse lithography technology
JP2009210635A (ja) パターン予測方法、パターン補正方法、半導体装置の製造方法、及びプログラム
US8443309B2 (en) Multifeature test pattern for optical proximity correction model verification
JP2004163472A (ja) フォトマスクの設計方法、フォトマスク、及び半導体装置
US20090210838A1 (en) Interpolation distance for layout desing data correction model
JP2005055563A (ja) マスク補正プログラム、マスク補正方法およびマスク製造方法
JP2006154245A (ja) パタンデータ検証方法、パタンデータ作成方法、露光用マスクの製造方法およびプログラム
US8146022B2 (en) Mask pattern data generation method, mask manufacturing method, semiconductor device manufacturing method, and pattern data generation program
JP2005250360A (ja) マスクパターンの検証装置および検証方法
KR20090069095A (ko) 반도체 소자 형성 방법
JP2009288497A (ja) パターン検証方法、パターン決定方法、製造条件決定方法、パターン検証プログラム及び製造条件検証プログラム
JP5248540B2 (ja) マスク検証方法、半導体装置の製造方法およびマスク検証プログラム
JP5980065B2 (ja) マスクデータの作成方法、プログラム、情報処理装置、マスク製造方法、露光方法及びデバイス製造方法
KR20080062699A (ko) 광 근접효과 보정방법
JP2008090073A (ja) パターンデータ作成方法、パターン形成方法およびプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131018

LAPS Cancellation because of no payment of annual fees