KR20190048491A - 식각 효과 예측 방법 및 입력 파라미터 결정 방법 - Google Patents

식각 효과 예측 방법 및 입력 파라미터 결정 방법 Download PDF

Info

Publication number
KR20190048491A
KR20190048491A KR1020170143484A KR20170143484A KR20190048491A KR 20190048491 A KR20190048491 A KR 20190048491A KR 1020170143484 A KR1020170143484 A KR 1020170143484A KR 20170143484 A KR20170143484 A KR 20170143484A KR 20190048491 A KR20190048491 A KR 20190048491A
Authority
KR
South Korea
Prior art keywords
input parameters
neural network
artificial neural
etch
etching
Prior art date
Application number
KR1020170143484A
Other languages
English (en)
Inventor
심성보
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170143484A priority Critical patent/KR20190048491A/ko
Priority to US15/955,975 priority patent/US10691016B2/en
Priority to CN201810812094.0A priority patent/CN109726810A/zh
Priority to DE102018117836.0A priority patent/DE102018117836B4/de
Priority to JP2018142618A priority patent/JP6744366B2/ja
Publication of KR20190048491A publication Critical patent/KR20190048491A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/042—Knowledge-based neural networks; Logical representations of neural networks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G06N3/0427—
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/04—Inference or reasoning models
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B13/00—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion
    • G05B13/02—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric
    • G05B13/0265—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric the criterion being a learning criterion
    • G05B13/027—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric the criterion being a learning criterion using neural networks only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Computational Linguistics (AREA)
  • Computing Systems (AREA)
  • Molecular Biology (AREA)
  • Biophysics (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Medical Informatics (AREA)
  • Automation & Control Theory (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Databases & Information Systems (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명의 실시예에 따른 식각 효과 예측 방법은, 식각 바이어스를 예측하고자 하는 샘플 영역을 결정하는 단계, 상기 샘플 영역에서 진행되는 식각 공정에 영향을 미치는 물리적 특성을 나타내는 입력 파라미터들을 결정하는 단계, 상기 입력 파라미터들을 인공 신경망(Artificial Neural Network)에 입력하여 획득한 출력값을, 상기 샘플 영역에서 실제로 나타난 식각 바이어스의 측정값과 비교하는 단계, 및 상기 출력값과 상기 측정값의 차이가 소정의 기준값 이하가 되도록 상기 인공 신경망을 학습시키는 단계를 포함한다.

Description

식각 효과 예측 방법 및 입력 파라미터 결정 방법{METHOD FOR PREDICTING ETCH EFFECT AND METHOD FOR DETERMINING INPUT PARAMETERS}
본 발명은 식각 효과 예측 방법 및 입력 파라미터 결정 방법에 관한 것이다.
반도체 공정 중 하나인 식각 공정을 진행하기 위해서, 식각 대상 상부에 마스크가 형성될 수 있다. 최근에는 반도체 장치의 집적도가 높아짐에 따라, 마스크를 형성하고 식각 공정을 진행함에 있어서 더 높은 정확도가 요구되고 있다. 그러나 원하는 형상으로 마스크 패턴을 형성하고 식각 공정을 진행할 때, 마스크 패턴과 식각 공정에 의해 형성된 반도체 패턴 사이에 오차가 발생할 수 있다. 따라서 원하는 반도체 패턴을 정확히 형성하기 위하여, 마스크 패턴과 반도체 패턴 사이의 오차를 정확히 예측하기 위한 다양한 방법이 제안되고 있다.
본 발명의 기술적 사상이 이루고자 하는 과제 중 하나는, 식각 공정에 이용되는 마스크 패턴과, 식각 공정으로 형성되는 반도체 패턴 사이의 오차를 정확히 예측할 수 있는 식각 효과 예측 방법 및 입력 파라미터 결정 방법을 제공하고자 하는 데에 있다.
본 발명의 일 실시 형태에 따른 식각 효과 예측 방법은, 식각 바이어스를 예측하고자 하는 샘플 영역을 결정하는 단계, 상기 샘플 영역에서 진행되는 식각 공정에 영향을 미치는 물리적 특성을 나타내는 입력 파라미터들을 결정하는 단계, 상기 입력 파라미터들을 인공 신경망(Artificial Neural Network)에 입력하여 획득한 출력값을, 상기 샘플 영역에서 실제로 나타난 식각 바이어스의 측정값과 비교하는 단계, 및 상기 출력값과 상기 측정값의 차이가 소정의 기준값 이하가 되도록 상기 인공 신경망을 학습시키는 단계를 포함한다.
본 발명의 일 실시 형태에 따른 입력 파라미터 결정 방법은, 인공 신경망을 학습시키기 위해 상기 인공 신경망에 입력되는 입력 파라미터들을 결정하는 방법으로서, 웨이퍼에서 선택된 복수의 샘플 영역들 각각에서 식각 공정이 진행되는 동안, 상기 복수의 샘플 영역들 각각에 접촉하는 식각 입자들의 양에 대응하는 제1 입력 파라미터들을 결정하는 단계, 및 상기 복수의 샘플 영역들 각각에 인접한 마스크 패턴의 형상에 대응하는 제2 입력 파라미터들을 결정하는 단계를 포함한다.
본 발명의 일 실시 형태에 따른 식각 효과 예측 방법은, 식각 공정을 진행하고자 하는 레이어 위에 마스크 패턴을 형성하는 단계, 상기 식각 공정에서 나타나는 식각 바이어스를 예측하고자 하는 대상 영역을 선택하는 단계, 상기 대상 영역에서 진행되는 상기 식각 공정에 영향을 미치는 물리적 특성을 나타내는 입력 파라미터들을 결정하는 단계, 및 상기 입력 파라미터들을, 식각 예측 효과 모델로서 학습 완료된 인공 신경망의 입력 노드들에 입력하여 상기 대상 영역의 식각 바이어스를 예측하는 단계를 포함한다.
본 발명의 실시예에 따른 식각 효과 예측 방법은, 식각 공정에 영향을 미치는 물리적, 광학적 특성을 나타내는 입력 파라미터들을 인공 신경망(ANN)에 입력하여 인공 신경망을 학습시키고, 학습이 완료된 인공 신경망을 식각 효과 예측 모델로 이용할 수 있다. 따라서, 마스크 패턴과, 반도체 패턴의 차이를 포함한 식각 효과를 정확히 예측할 수 있으며, 그로부터 원하는 반도체 패턴을 정확하게 형성하기 위한 마스크 패턴을 형성할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 식각 공정이 적용될 수 있는 반도체 웨이퍼를 간단하게 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 마스크 패턴을 간단하게 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 식각 공정에서 발생하는 식각 바이어스(etch bias)를 설명하기 위한 도면이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 식각 효과 예측 방법을 설명하기 위해 제공되는 도면들이다.
도 6 및 도 7은 본 발명의 일 실시예에 따른 식각 효과 예측 방법을 설명하기 위해 제공되는 흐름도들이다.
도 8 내지 도 10은 본 발명의 일 실시예에 따른 식각 효과 예측 방법에서 입력 파라미터를 결정하는 방법을 설명하기 위한 도면들이다.
도 11 내지 도 14는 본 발명의 일 실시예에 따른 식각 효과 예측 방법에서 입력 파라미터를 결정하는 방법을 설명하기 위한 도면들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.
도 1은 본 발명의 일 실시예에 따른 식각 공정이 적용될 수 있는 반도체 웨이퍼를 간단하게 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 웨이퍼(10)는 복수의 칩 영역들(11)을 포함할 수 있다. 일 실시예에서, 반도체 웨이퍼(10)에 포함되는 칩 영역들(11)은 동일한 집적 회로를 포함할 수 있으며, 반도체 공정이 진행된 후 칩 영역들(11) 사이에 정의되는 분리 영역에서 복수의 반도체 장치들로 분리될 수 있다.
식각 공정은 반도체 웨이퍼(10)에 포함되는 복수의 레이어들 중에서 적어도 일부 영역을 제거하기 위한 공정일 수 있다. 복수의 레이어들 중에서 선택적으로 일부 영역만을 제거하기 위해, 식각 공정을 진행하기 전에 반도체 웨이퍼(10)에는 마스크 패턴이 형성될 수 있다. 마스크 패턴은, 반도체 웨이퍼(10) 상에 형성된 포토 레지스트(Photoresist) 레이어의 일부 영역을 특정 파장 대역의 빛에 노출시킨 후, 빛에 노출된 상기 일부 영역만을 제거하거나 또는 잔존시킴으로써 형성될 수 있다.
도 2는 반도체 웨이퍼(10)의 일부 영역(20)을 확대 도시한 도면일 수 있다. 도 2를 참조하면, 마스크 패턴(22)이 식각 대상 레이어(21)의 상부에 형성될 수 있다. 도 2에 도시한 마스크 패턴(22)은 일 실시예이며, 제조하고자 하는 반도체 장치 및 반도체 패턴에 따라서 마스크 패턴(22)은 다양하게 변형될 수 있다.
마스크 패턴(22)은 패턴들의 형상과 폭(w) 및 인접한 패턴들 사이의 간격(p)에 의해 정의될 수 있다. 마스크 패턴(22) 하부에 위치한 식각 대상 레이어(21)의 영역은 식각 공정이 진행되는 동안 제거되지 않으며, 마스크 패턴(22) 사이에서 노출된 식각 대상 레이어(21)의 영역들은 식각 공정이 진행되는 동안 제거될 수 있다.
일 실시예에서, 마스크 패턴(22)에 의해 노출되는 식각 대상 레이어(21)의 영역은, 식각 공정에서 식각 대상 레이어(21)가 실제로 제거되는 영역과 다를 수 있다. 일례로, 인접한 마스크 패턴(22) 사이의 간격(p)과, 실제로 식각 대상 레이어(21)에서 제거된 영역의 폭이 서로 다를 수 있다. 따라서, 식각 공정에서 원하는 반도체 패턴을 정확하게 형성하기 위해서는, 마스크 패턴(22)의 형상과 폭(w) 및 인접한 패턴들 사이의 간격(p)을 적절하게 제어할 필요가 있다.
도 3은 본 발명의 일 실시예에 따른 식각 공정에서 발생하는 식각 바이어스(etch bias)를 설명하기 위한 도면이다.
도 3을 참조하면, 식각 공정을 진행하기 위해 반도체 웨이퍼(30)의 식각 대상 레이어(31) 상부에 마스크 패턴(32)이 형성될 수 있다. 마스크 패턴(32)은 포토 레지스트 물질을 식각 대상 레이어(31)의 상부에 형성하고, 포토 레지스트 물질의 일부 영역을 특정 파장 대역의 빛에 노출시킨 후, 빛에 노출된 영역을 제거하거나 잔존시킴으로써 형성될 수 있다.
도 3에 도시한 일 실시예에서, 마스크 패턴(32)에 의해 식각 대상 레이어(31)의 상면 일부가 외부로 노출될 수 있다. 일 실시예에서 마스크 패턴(32)은 제1 간격(d1)만큼 서로 분리될 수 있으며, 서로 분리된 마스크 패턴(32) 사이에서 식각 대상 레이어(31)의 상면 일부가 노출될 수 있다. 식각 공정이 진행되는 동안, 소정의 식각 입자들이 마스크 패턴(32) 사이에서 노출된 식각 대상 레이어(31)에 접촉하면서 식각 대상 레이어(31)의 적어도 일부 영역이 제거될 수 있다.
이상적으로는, 마스크 패턴(32)을 형성한 후 진행되는 식각 공정에 의해 식각 대상 레이어(31)가 제거됨으로써, 식각 대상 레이어(31)가 제1 간격(d1)을 갖는 트렌치를 갖게 되거나, 또는 식각 대상 레이어(31)가 제1 간격(d1)만큼 분리되는 복수의 영역들을 갖게 될 수 있다. 그러나 실제로 진행되는 식각 공정에서는, 식각 대상 레이어(31)에서 제거되는 영역의 폭이, 마스크 패턴(32) 사이의 제1 간격(d1)과 다른 식각 바이어스(etch bias) 문제가 발생할 수 있다.
식각 바이어스는 식각 대상 레이어(31)가 마스크 패턴(32)에 비해 과도하게 식각되거나, 또는 식각 대상 레이어(31)가 원하는 만큼 식각되지 않는 형태로 나타날 수 있다. 도 3을 참조하면, 마스크 패턴(32)을 이용하여 식각 대상 레이어(31)에 식각 공정을 진행하는 동안 발생하는 서로 다른 식각 바이어스에 의해, 제1 레이어(33)와 제2 레이어(34)를 각각 얻을 수 있다.
식각 대상 레이어(31)에서 제거되는 영역의 제1 폭(w1)이 마스크 패턴(32) 사이의 제1 간격(d1)에 비해 작을 경우, 제1 레이어(33)와 같은 식각 바이어스가 나타날 수 있다. 한편, 식각 대상 레이어(31)에서 제거되는 영역의 제2 폭(w2)이 마스크 패턴(32) 사이의 제1 간격(d1)에 비해 클 경우, 제2 레이어(34)와 같은 식각 바이어스가 나타날 수 있다.
이와 같은 식각 바이어스 문제를 최소화하기 위해, 마스크 패턴(32)의 형상과 위치 등을 파라미터로 이용하여 식각 바이어스를 예측하기 위한 다양한 방법에 제안된 바 있다. 대표적으로, 식각 바이어스를 복수의 커널(kernel)들 각각과 계수의 곱을 더한 다항식(polynomial)으로 예측하는 방법이 기존에 제안된 바 있다. 상기 방법에서는, 식각 바이어스를 측정하고자 하는 대상 영역에 인접하여 존재하는 마스크 패턴(32)의 면적, 대상 영역의 주변에서 마스크 패턴(32)에 의해 가려지지 않는 개방 영역의 면적, 및 대상 영역에 가장 가까운 마스크 패턴(32)이 갖는 면적 등을 커널로 적용할 수 있다.
상기 방법에 따른 식각 바이어스 예측 과정은 다음과 같을 수 있다. 우선, 반도체 웨이퍼에서 식각 바이어스를 측정하고자 하는 샘플 영역들을 선정하고, 샘플 영역들 각각에서 상기 커널들에 해당하는 값을 추출할 수 있다. 이후, 반도체 웨이퍼에 식각 공정을 진행하여 실제로 식각 바이어스 값을 측정한다. 상기 샘플 영역들 각각에 대해, 상기 커널들에 해당하는 값을 상기 다항식에 대입하고, 상기 다항식의 출력값이 실제 식각 바이어스의 측정값과 일치할 때까지 다항식의 차수 및 계수 등을 수정할 수 있다.
상기 방법은 경험적(empirical) 특성을 이용하여 식각 바이어스를 예측하기 ?문에, 높은 피팅(fitting) 정확도를 갖는다. 즉, 샘플 영역들 각각에 대해서는 상기 방법에 따라 생성한 다항식을 이용하여 식각 바이어스를 높은 정확도로 예측할 수 있다. 다만, 샘플 영역들과 다른 마스크 패턴에 의한 식각 바이어스를 측정하고자 하는 경우에는, 상기 다항식의 출력값이 실제 식각 바이어스의 측정값과 차이를 나타낼 수 있다.
본 발명의 일 실시예에서는, 인공 신경망(Artificial Neural Network)을 이용하여 식각 바이어스를 예측함으로써 상기의 문제를 해결할 수 있다. 본 발명의 일 실시예에서는, 반도체 웨이퍼에 마스크 패턴을 형성하고, 식각 바이어스를 예측하고자 하는 샘플 영역들을 결정한 후, 샘플 영역에서 진행되는 식각 공정에 영향을 미칠 수 있는 물리적 특성들을 나타내는 입력 파라미터들을 추출할 수 있다. 인공 신경망은 상기 입력 파라미터들을 입력받아 소정의 출력값을 생성하는데, 상기 출력값을 각 샘플 영역에서 실제로 나타난 식각 바이어스의 측정값과 비교하여 인공 신경망을 학습시킬 수 있다. 상기 출력값과 상기 측정값의 차이가 소정의 기준 값 이하가 되면 인공 신경망 학습이 완료되며, 학습이 완료된 인공 신경망을 식각 효과 예측 모델로 이용할 수 있다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 식각 효과 예측 방법을 설명하기 위해 제공되는 도면들이다. 본 발명의 일 실시예에 따른 식각 효과 예측 방법은, 컴퓨터 장치에서 실행 가능한 프로그램 형태로 제공될 수 있으며, 일례로 EDA(Electronic Design Automation) 툴 등에 포함될 수 있다.
먼저 도 4를 참조하면, 식각 대상 레이어(41) 상에 마스크 패턴(42)이 형성된 반도체 웨이퍼(40)에서, 식각 바이어스를 측정하고자 하는 샘플 영역(43)을 선택할 수 있다. 도 4에 도시한 일 실시예서는 설명의 편의를 위하여 하나의 샘플 영역(43)을 대상으로 인공 신경망(100)을 학습시키는 것을 가정하였으나, 이와 달리 반도체 웨이퍼(40)에서 복수의 샘플 영역들을 선택하고, 복수의 샘플 영역들을 대상으로 인공 신경망(100)을 학습시킬 수 있다. 복수의 샘플 영역들을 이용하여 인공 신경망(100)을 학습시킴으로써, 학습이 완료된 인공 신경망의 식각 효과 예측 정확도를 높일 수 있다.
인공 신경망(100)은 입력 레이어(110), 히든 레이어(120) 및 출력 레이어(130)를 포함할 수 있다. 입력 레이어(110)는 복수의 입력 노드들(111)을 포함하며, 히든 레이어(120)는 복수의 히든 노드들(121)을 포함하고, 출력 레이어(130)는 출력 노드(131)를 포함할 수 있다. 도 4에 도시한 일 실시예에서, 출력 레이어(130)는 하나의 출력 노드(131)를 포함할 수 있다.
복수의 입력 노드들(111)에는 샘플 영역(43)에서 결정된 복수의 입력 파라미터들이 입력될 수 있다. 복수의 입력 파라미터들은 반도체 웨이퍼(40)에 진행되는 식각 공정에 의해 샘플 영역(43)에서 나타나는 식각 효과에 영향을 미칠 수 있는 물리적 특성을 나타낼 수 있다. 일 실시예에서, 복수의 입력 파라미터들은 샘플 영역(43)으로 진행하는 식각 입자들의 양과 방향 등을 나타내는 제1 입력 파라미터들과, 샘플 영역(43)에 인접한 마스크 패턴(42)의 경사도(slope) 등을 나타내는 제2 입력 파라미터들을 포함할 수 있다.
복수의 입력 파라미터들은 미리 정해진 순서에 따라 배열되어 복수의 입력 노드들(111)에 입력될 수 있다. 인공 신경망(100)의 히든 레이어(120)는 복수의 입력 파라미터들을 이용하여 소정의 연산을 수행함으로써 출력 노드(131)로 출력값을 내보낼 수 있다. 일 실시예로, 히든 레이어(120)는, 복수의 히든 노드들(121) 각각에 입력되는 값들을 전부 더하거나, 복수의 히든 노드들(121) 각각에 입력되는 값들을 모두 더한 합이 소정의 임계값보다 크면 1 또는 0을 다음 노드로 전달하거나, 또는 복수의 히든 노드들(121) 사이에서 전달되는 값에 소정의 가중치(weighting value)를 부여하는 방식으로 상기 연산을 수행할 수 있다.
인공 신경망(100)은 상기 출력값을, 반도체 웨이퍼(40)에서 실제로 식각 공정을 진행하고 샘플 영역(43)에서 식각 바이어스를 측정한 측정값과 비교할 수 있다. 비교 결과 상기 출력값과 상기 측정값의 차이가 소정의 기준값보다 크면, 인공 신경망(100)은 복수의 히든 노드들(121)에 적용되는 상기 임계값이나 상기 가중치를 조절하여 상기 출력값을 다시 생성하고, 상기 측정값과 다시 비교할 수 있다. 인공 신경망(100)은 상기 출력값이 상기 기준값과 같아지거나, 또는 상기 출력값이 상기 기준값과 상기 기준값 이하의 차이를 가질 때까지 상기 임계값이나 상기 가중치를 조절하는 학습 과정을 반복 수행할 수 있다.
상기 출력값이 상기 기준값과 같아지거나, 또는 상기 출력값과 상기 기준값이 상기 기준값 이하의 차이를 갖게 되면 인공 신경망(100)의 학습을 완료하고, 학습이 완료된 인공 신경망(100)을 식각 효과 예측 모델로 이용할 수 있다. 임의의 반도체 웨이퍼에 식각 공정을 진행하기 위한 마스크 패턴을 형성하고, 식각 바이어스를 예측하기 위한 대상 영역을 선정한 후, 상기 대상 영역에서 입력 파라미터들을 결정하여 상기 식각 효과 예측 모델에 입력할 수 있다. 이때, 상기 식각 효과 예측 모델에 입력되는 입력 파라미터들은, 인공 신경망(100)을 학습시키기 위해 샘플 영역(43)에서 입력 파라미터들을 결정한 방식과 동일한 방식으로, 상기 대상 영역으로부터 결정될 수 있다.
다음으로 도 5를 참조하면, 인공 신경망(200)이 입력 레이어(210), 히든 레이어(220) 및 출력 레이어(230)를 포함할 수 있다. 입력 레이어(210)는 복수의 입력 노드들(211)을 포함하며, 히든 레이어(220)는 복수의 히든 노드들(221)을 포함할 수 있다. 도 4에 도시한 일 실시예와 달리, 도 5에 도시한 일 실시예에 따른 인공 신경망(200)에서는, 출력 레이어(230)가 복수의 출력 노드들(231)을 포함할 수 있다.
도 5에 도시한 일 실시예에서, 반도체 웨이퍼(40)로부터 복수의 샘플 영역들을 선택하고, 복수의 샘플 영역들을 대상으로 인공 신경망(200)을 학습시킬 수 있다. 복수의 샘플 영역들을 이용하여 인공 신경망(200)을 학습시킴으로써, 학습이 완료된 인공 신경망의 식각 효과 예측 정확도를 높일 수 있다. 인공 신경망(200)의 학습 과정 및 인공 신경망(200)의 학습을 위한 입력 파라미터들을 결정하는 방법 등은 도 4에 도시한 일 실시예와 유사할 수 있다.
다만, 출력 레이어(230)가 복수의 출력 노드들(231)을 갖는 데에 따른 차이점이 나타날 수 있다. 도 5에 도시한 일 실시예에서, 인공 신경망(200)이 갖는 복수의 출력 노드들(231) 각각은 샘플 영역(43)에서 나타나는 식각 바이어스의 값이 포함될 수 있는 구간에 대응할 수 있다. 예를 들어 복수의 출력 노드들(231)의 개수가 5개인 경우, 복수의 출력 노드들(231)에 포함되는 제1 내지 제5 출력 노드들 각각에 대응하는 구간은 아래의 표와 같이 정의될 수 있다.
복수의 출력 노드들 대응 구간
제1 출력 노드 1.5nm 이상
제2 출력 노드 1.5nm 이하 0.5nm 이하
제3 출력 노드 0.5nm 이하 -0.5nm 이상
제4 출력 노드 -0.5nm 이하 -1.5nm 이상
제5 출력 노드 -1.5nm 이하
표 1에서 각 구간들을 정의하는 값들의 부호는, 식각 바이어스의 방향을 나타낼 수 있다. 일례로, 제1 출력 노드와 제2 출력 노드는, 마스크 패턴(42)에 비해 식각 대상 레이어(41)가 과도하게 식각되는 경우에 대응할 수 있다. 반대로, 제4 출력 노드와 제5 출력 노드는, 마스크 패턴(42)에 비해 식각 대상 레이어(41)가 덜 식각되는 경우에 해당할 수 있다.
인공 신경망(200)은, 학습 과정에서, 복수의 출력 노드들(231) 중 어느 하나의 값을, 다른 출력 노드들의 값과 다르게 설정할 수 있다. 예를 들어, 인공 신경망(200)은 복수의 출력 노드들(231) 중 어느 하나의 값을 1로 설정하고, 나머지 출력 노드들의 값을 0으로 설정할 수 있다. 샘플 영역(43)에서 결정한 입력 파라미터들을 인공 신경망(200)에 입력하여 복수의 출력 노드들(231) 중에서 어느 하나의 값이 1로 설정되면, 값이 1로 설정된 출력 노드에 대응하는 구간에, 샘플 영역(43)의 실제 식각 바이어스 측정값이 포함되는지 여부를 판단할 수 있다. 값이 1로 설정된 출력 노드에 대응하는 구간에 샘플 영역(43)의 실제 식각 바이어스 측정값이 포함되지 않으면, 인공 신경망(200)을 학습시킬 수 있다.
값이 1로 설정된 출력 노드에 대응하는 구간에 샘플 영역(43)의 실제 식각 바이어스 측정값이 포함되면, 학습을 종료하고 인공 신경망(200)을 식각 효과 예측 모델로 이용할 수 있다. 임의의 반도체 웨이퍼에 식각 공정을 진행하기 위한 마스크 패턴을 형성하고, 식각 바이어스를 예측하기 위한 대상 영역을 선정한 후, 상기 대상 영역에서 입력 파라미터들을 결정하여 상기 식각 효과 예측 모델에 입력할 수 있다. 식각 효과 예측 모델에서 값이 1로 설정된 출력 노드의 중간값이, 식각 효과 예측 모델이 예측한 식각 바이어스 값일 수 있다.
도 6 및 도 7은 본 발명의 일 실시예에 따른 식각 효과 예측 방법을 설명하기 위해 제공되는 흐름도들이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 식각 효과 예측 방법은, 반도체 웨이퍼에서 샘플 영역을 선택하는 것으로 시작될 수 있다(S10). 일 실시예에서 샘플 영역은, 식각 공정을 진행하기 위한 마스크 패턴이 형성된 반도체 웨이퍼에서 선택되는 복수의 영역들일 수 있다. S10 단계에서, 복수의 샘플 영역들이 선택될 수도 있다.
S10 단계에서 선택한 상기 샘플 영역에서는 입력 파라미터들이 결정될 수 있다(S11). 상기 입력 파라미터들은, 상기 샘플 영역에서 진행되는 식각 공정에 영향을 미치는 물리적 특성들을 나타내는 파라미터들일 수 있다. 일 실시예로, 상기 샘플 영역에서 진행되는 식각 공정은 상기 샘플 영역에 형성된 마스크 패턴의 밀도, 상기 샘플 영역에 형성된 마스크 패턴의 단면의 경사도 등에 의해 영향을 받을 수 있다. 상기 입력 파라미터들은, 마스크 패턴의 밀도, 마스크 패턴의 단면의 경사도 등에 대응하는 정보들을 포함할 수 있다.
상기 입력 파라미터들은 인공 신경망(ANN)에 입력될 수 있다(S12). 인공 신경망은 복수의 입력 노드들을 포함하며, 상기 입력 파라미터들은 소정의 순서에 따라 배열되어 상기 복수의 입력 노드들에 입력될 수 있다. 상기 입력 파라미터들을 입력받은 인공 신경망은, 학습 절차를 통해 히든 레이어에서 이용하는 임계값과 가중치 등의 정보를 수정할 수 있다. 이하, S13 내지 S16 단계들을 참조하여 설명하기로 한다.
인공 신경망은, 상기 입력 파라미터들을 이용하여 출력값을 생성하고, 상기 출력값을 상기 샘플 영역에서 실제로 나타난 식각 바이어스의 측정값과 비교할 수 있다(S13). 인공 신경망은 상기 출력값과 상기 측정값을 비교함으로써, 상기 출력값과 상기 측정값의 차이가 소정의 기준값보다 큰지 여부를 판단할 수 있다(S14).
S14 단계의 판단 결과, 상기 출력값과 상기 측정값의 차이가 기준값보다 크면, 인공 신경망은 학습 절차가 필요한 것으로 판단할 수 있다. 따라서, 히든 레이어에 포함되는 히든 노드들 각각에서 연산에 이용하는 임계값과 가중치 등의 정보를 수정하는 학습 절차를 진행할 수 있다(S15). 학습 이후 인공 신경망은, 상기 입력 파라미터들을 이용하여 출력값을 다시 생성하고 상기 측정값과 비교하여, 그 차이가 상기 기준값보다 큰지 여부를 판단할 수 있다(S16). S16 단계의 판단 결과, 상기 출력값과 상기 측정값의 차이가 여전히 기준값보다 크면, S15 단계의 학습 절차를 반복 수행할 수 있다.
S14 단계 또는 S16 단계의 판단 결과, 상기 출력값과 상기 측정값의 차이가 기준값보다 작으면, 인공 신경망의 학습을 종료하고, 인공 신경망을 식각 효과 예측 모델로 결정할 수 있다(S17). 이후 반도체 웨이퍼의 대상 영역을 특정하여 식각 바이어스를 예측하고자 하는 경우, 상기 대상 영역에서 입력 파라미터들을 결정하고, 이를 식각 효과 예측 모델의 입력 노드들에 입력할 수 있다. 이하, 도 7을 참조하여 설명하기로 한다.
다음으로 도 7을 참조하면, 본 발명의 일 실시예에 따른 식각 효과 예측 방법은, 반도체 웨이퍼에서 대상 영역을 선택하는 것으로 시작될 수 있다(S20). 일 실시예에서 대상 영역은, 식각 공정을 진행하기 위한 마스크 패턴이 형성된 반도체 웨이퍼에서 선택될 수 있다.
상기 대상 영역이 선택되면, 상기 대상 영역으로부터 입력 파라미터들을 추출할 수 있다(S21). 일 실시예에서, 상기 대상 영역으로부터 입력 파라미터들을 결정하는 방법은, 도 6에 도시한 일 실시예의 S11 단계에서 상기 샘플 영역으로부터 입력 파라미터들을 결정하는 방법과 동일할 수 있다.
상기 대상 영역으로부터 추출된 입력 파라미터들은, 인공 신경망의 입력 노드들에 입력될 수 있다(S22). 이때, 상기 인공 신경망은, 학습이 완료되어 식각 효과 예측 모델로 결정된 인공 신경망일 수 있다. 또한 일 실시예에서, 상기 대상 영역으로부터 결정된 입력 파라미터들은, 상기 샘플 영역으로부터 결정된 입력 파라미터들과 동일한 순서로 배열되어 인공 신경망에 입력될 수 있다.
인공 신경망이 출력 노드로 내보내는 출력값은, 반도체 웨이퍼에서 식각 공정을 진행할 때 상기 대상 영역에서 나타날 것으로 예측되는 식각 바이어스 값일 수 있다. 즉, 인공 신경망의 출력값으로부터, 상기 대상 영역의 식각 바이어스를 예측할 수 있다(S23). S23 단계에서 예측되는 상기 대상 영역의 식각 바이어스를 참조하여 마스크 패턴의 형상을 조정할 수 있으며, 그로부터 식각 대상 레이어를 원하는 형상, 피치, 선폭 등으로 정확하게 식각할 수 있다.
본 발명의 일 실시예에서는, 인공 신경망을 학습시킴으로써 식각 효과를 예측할 수 있는 식각 효과 예측 모델을 생성할 수 있다. 반도체 웨이퍼에서 복수의 샘플 영역들을 선택하고, 샘플 영역들 각각에서 소정의 방법으로 입력 파라미터들을 선택한 후, 상기 입력 파라미터들을 인공 신경망에 입력할 수 있다. 인공 신경망의 출력값은 상기 반도체 웨이퍼에서 실제로 식각 공정을 진행한 후 상기 샘플 영역들 각각에서 나타나는 식각 바이어스의 측정값과 비교되며, 상기 출력값과 상기 측정값이 같아지거나, 또는 상기 출력값과 상기 측정값의 차이가 소정의 기준값 이하가 될 때까지 인공 신경망을 학습시킬 수 있다.
상기 입력 파라미터들은 상기 샘플 영역들 각각에서 진행되는 식각 공정에 영향을 미칠 수 있는 물리적 특성을 나타낼 수 있다. 일 실시예에서, 상기 입력 파라미터들은, 식각 공정이 진행되는 동안, 상기 샘플 영역에 접촉하는 식각 입자들의 양에 대응하는 제1 입력 파라미터들과, 상기 샘플 영역에 인접한 마스크 패턴의 형상에 대응하는 제2 입력 파라미터들을 포함할 수 있다. 이하, 도 8 내지 도 14를 참조하여, 입력 파라미터들을 결정하는 방법을 설명한다.
도 8 내지 도 10은 본 발명의 일 실시예에 따른 식각 효과 예측 방법에서 입력 파라미터를 결정하는 방법을 설명하기 위한 도면들이다. 도 8 내지 도 10에 도시한 실시예들은, 식각 공정이 진행되는 동안, 샘플 영역에 접촉하는 식각 입자들의 양에 대응하는 제1 입력 파라미터들을 결정하는 방법에 해당할 수 있다.
식각 공정이 진행되는 동안, 식각 입자들은 샘플 영역의 상부에서 상기 샘플 영역으로 진행할 수 있다. 일 실시예에서, 샘플 영역에 접촉할 수 있는 식각 입자들의 양은, 샘플 영역의 주변에 형성된 마스크 패턴의 밀도에 영향을 받을 수 있다. 따라서, 샘플 영역을 기준으로 그 주변에 형성된 마스크 패턴의 밀도와 관련된 값을 추출함으로써, 제1 입력 파라미터들을 결정할 수 있다.
우선 도 8을 참조하면, 식각 대상 레이어(301)와 그 상부의 마스크 패턴(302)을 포함하는 반도체 웨이퍼(300)에서 샘플 영역(305)이 선택되며, 샘플 영역(305)을 기준으로 가상의 동심원들(310) 및 가상의 선분들(320)을 생성될 수 있다. 동심원들(310)과 선분들(320)이 교차하는 지점들 중 적어도 일부에서는, 마스크 패턴의 밀도를 계산하기 위한 밀도 측정 영역들(A1-A11)이 정의될 수 있다.
동심원들(310)과 선분들(320)이 교차하는 지점들에서 밀도 측정 영역들(A1-A11)이 정의되므로, 밀도 측정 영역들(A1-A11)은 샘플 영역(305)으로부터 멀어질수록 큰 면적을 가질 수 있다. 밀도 측정 영역들(A1-A11)의 위치는 샘플 영역(305)을 중심으로 한 극좌표로 표현 가능하며, 식각 입자들이 샘플 영역(305)을 향하여 진행하는 방향에 대응할 수 있다.
밀도 측정 영역들(A1-A11) 중 적어도 일부는, 마스크 패턴(302)과 중첩될 수 있다. 마스크 패턴(302)은 식각 입자들이 샘플 영역(305)을 향해 진행하는 데에 있어서 방해 요소로 작용할 수 있다. 따라서, 밀도 측정 영역들(A1-A11) 각각에서 나타나는 마스크 패턴(302)의 면적비는, 밀도 측정 영역들(A1-A11)에 대응하는 위치에서 샘플 영역(305)을 향해 진행하는 식각 입자들의 양에 대응할 수 있다. 일례로 상기 면적비는, 밀도 측정 영역들(A1-A11) 각각의 전체 면적에 대한, 밀도 측정 영역들(A1-A11) 각각에서 마스크 패턴(302)과 중첩되는 면적의 비율로 정의될 수 있다.
밀도 측정 영역들(A1-A11) 각각에서 계산된 마스크 패턴(302)의 면적비는, 순서대로 정렬되어 제1 입력 파라미터(xi)로 이용될 수 있다. 도 8을 참조하면, 제1 밀도 측정 영역(A1)부터 제11 밀도 측정 영역(A11) 각각의 면적비들이 순서대로 정렬되어 제1 입력 파라미터(xi)가 정의될 수 있다. 도 8에 도시한 일 실시예에서, 밀도 측정 영역들(A1-A11) 각각의 면적비는 다음의 표 2와 같을 수 있다. 한편, 도 8에 도시한 일 실시예에서는 제1 밀도 측정 영역(A1)부터 제11 밀도 측정 영역(A11)까지 순서대로 정렬되는 것으로 정의하였으나, 정렬 순서는 다양하게 변형될 수 있다.
A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11
0.5 0 0.5 0.5 0 0.5 0 0.25 0 0.2 0.2
다음으로 도 9를 참조하면, 식각 대상 레이어(401)와 그 상부의 마스크 패턴(402)을 포함하는 반도체 웨이퍼(400)에서 샘플 영역(405)이 선택되며, 샘플 영역(405)을 기준으로 가상의 사각형들(410) 및 가상의 선분들(420)을 생성될 수 있다. 사각형들(410) 각각의 중심은 샘플 영역(405)일 수 있으며, 선분(420)들은 샘플 영역(405)에서 교차할 수 있다.
한편, 사각형들(410)과 선분들(420)이 교차하는 지점들 중 적어도 일부에서는, 마스크 패턴의 밀도를 계산하기 위한 밀도 측정 영역들(B1-B11)이 정의될 수 있다. 도 8의 일 실시예와 마찬가지로, 밀도 측정 영역들(B1-B11) 각각의 위치는 식각 입자들이 샘플 영역(405)을 향하여 진행하는 방향에 대응할 수 있으며, 밀도 측정 영역들(B1-B11) 각각의 면적비는 밀도 측정 영역들(B1-B11)에 대응하는 위치에서 샘플 영역(405)을 향해 진행하는 식각 입자들의 양에 대응할 수 있다. 도 9에 도시한 일 실시예에서, 밀도 측정 영역들(B1-B11) 각각의 면적비는 다음의 표 3과 같을 수 있다.
B1 B2 B3 B4 B5 B6 B7 B8 B9
0.5 0 0.5 0.5 0 0.3 0.3 0.3 0
다음으로 도 10을 참조하면, 식각 대상 레이어(501)와 그 상부의 마스크 패턴(502)을 포함하는 반도체 웨이퍼(500)에서 샘플 영역(505)이 선택되며, 샘플 영역(505)을 기준으로 반도체 웨이퍼(500)의 일부 영역을 커버할 수 있는 패턴 이미지(510)가 정의될 수 있다. 패턴 이미지(510)는 복수의 픽셀들을 포함하는 비트맵 이미지일 수 있다.
도 10을 참조하면, 패턴 이미지(510)는 마스크 패턴(502)과 중첩되는 제1 픽셀들(511), 및 마스크 패턴(502)과 중첩되지 않는 제2 픽셀들(512)을 포함할 수 있다. 본 발명의 일 실시예에 따른 식각 효과 예측 방법에서는, 제1 픽셀들(511)에 제1 값을 할당하고, 제2 픽셀들(512)에는 제2 값을 할당할 수 있다.
샘플 영역에 접촉하는 식각 입자들의 양에 대응하는 제1 입력 파라미터들은, 제1 픽셀들(511)에 할당된 제1 값과, 제2 픽셀들(512)에 핼당된 제2 값을 소정의 순서대로 정렬함으로써 결정될 수 있다. 일 실시예에서, 본 발명의 일 실시예에 따른 식각 효과 예측 방법은, 패턴 이미지(510)에 포함되는 픽셀들(511, 512)의 좌표 순서대로 제1 값과 제2 값을 정렬함으로써 제1 입력 파라미터들을 결정할 수 있다.
도 8 내지 도 10을 참조하여 설명한 바와 같이, 동일한 형상의 마스크 패턴(302, 402, 502) 및 동일한 위치에 정의된 샘플 영역(305, 405, 505)에 대해서도, 입력 파라미터들을 결정하는 방법에 따라서 입력 파라미터들이 다르게 나타날 수 있다. 따라서, 인공 신경망을 학습시키기 위하여 샘플 영역(305, 405, 505)에서 입력 파라미터들을 추출하는 방법과, 식각 효과를 예측하고자 하는 반도체 웨이퍼의 대상 영역에서 입력 파라미터들을 추출하는 방법은 서로 같아야 할 수 있다.
도 11 내지 도 14는 본 발명의 일 실시예에 따른 식각 효과 예측 방법에서 입력 파라미터를 결정하는 방법을 설명하기 위한 도면들이다. 도 11 내지 도 14에 도시한 실시예들을 참조하여 설명하는 방법은, 반도체 웨이퍼에 형성된 마스크 패턴의 형상에 대응하는 제2 입력 파라미터들을 결정하는 방법에 해당할 수 있다.
식각 공정이 진행되는 동안, 마스크 패턴에 의해 노출된 식각 대상 레이어가 제거되는 속도, 양, 형상 등은, 마스크 패턴의 단면이 식각 대상 레이어의 상면과 형성하는 경사각(slope)에 의해 영향을 받을 수 있다. 마스크 패턴의 단면의 경사각은, 마스크 패턴을 형성하기 위해 포토 레지스트 레이어를 노광할 때 이용하는 빛의 특성, 예를 들어 빛의 세기 분포에 의해 결정될 수 있다. 빛의 세기 분포는 에어리얼 이미지(aerial image)로 표현될 수 있다.
도 11을 참조하면, 반도체 웨이퍼(50)의 식각 대상 레이어(51) 상에 형성되는 마스크 패턴(52)은 다양한 경사각을 가질 수 있다. 이상적인 경우 마스크 패턴(52)의 단면(53)은, 식각 대상 레이어(51)의 상면과 90도의 경사각을 형성할 수 있다. 반면, 마스크 패턴(52)의 단면들(53A, 53B)이 식각 대상 레이어(51)의 상면과 형성하는 경사각(θ1, θ2)은, 90도보다 작거나 클 수도 있다.
마스크 패턴(52)의 단면의 경사각을 결정하는 빛의 세기 분포는, 에어리얼 이미지(54)로 표현할 수 있다. 에어리얼 이미지(54)는 다양한 커널들을 이용하여 표현이 가능하며, 일례로 아래의 수학식 1과 같은 다항식으로 표현될 수 있다.
Figure pat00001
일례로 수학식 1과 같이 에어리얼 이미지를 표현하는 데에 쓰이는 커널들은, 푸리에-베셀(Fourier-Bessel) 함수, SOCS(Sum Of Coherent System), 제르니케 다항식(Zernike Polynomial) 등일 수 있다. 상기 커널들은 각각 이미지로 표현이 가능하다. 본 발명의 일 실시예에서는 상기 커널들 각각의 이미지를, 마스크 패턴을 포함한 패턴 이미지와 중첩시켜 중첩 이미지들을 형성하고, 중첩 이미지들 각각에서 마스크 패턴이 나타나는 제1 픽셀에 소정의 가중치를 부여할 수 있다. 제1 픽셀에 부여된 가중치를 제1 픽셀의 위치에 대응하는 상기 커널들의 값과 곱하고 모두 합하여 제2 입력 파라미터들을 결정할 수 있다. 제2 입력 파라미터들은, 상기 커널들 각각이 에어리얼 이미지에 대해 갖는 기여도 순서로 정렬되어 인공 신경망에 입력될 수 있다.
도 12 내지 도 14는 에어리얼 이미지를 정의하는 상기 커널들을 푸리에-베셀 함수로 선택한 경우, 제2 입력 파라미터들을 결정하는 방법을 설명하기 위해 제공되는 도면들이다. 도 12 내지 도 14에 도시한 일 실시예에서, 마스크 패턴(610)을 형성하는 데에 이용된 빛의 세기 분포를 나타내는 에어리얼 이미지는, 다음의 수학식 2와 같이 표시되는 것으로 가정할 수 있다. 수학식 2에서, Ψ30, Ψ21, Ψ12 각각은 푸리에-베셀 함수에 대응할 수 있다.
Figure pat00002
먼저 도 12를 참조하면, 제1 푸리에-베셀 함수(Ψ30)로 정의되는 제1 커널 이미지(601)를, 마스크 패턴(610)과 중첩시켜 제1 중첩 이미지(600A)를 형성할 수 있다. 제1 중첩 이미지(600A)에는, 식각 효과, 예를 들어 식각 바이어스를 예측하고자 하는 샘플 영역(605)이 포함될 수 있다.
본 발명의 일 실시예에 따른 식각 효과 예측 방법에서는, 제1 중첩 이미지(600A)에서 마스크 패턴(610)이 존재하는 제1 픽셀들(611A)과, 마스크 패턴(610)이 존재하지 않는 제1 픽셀들(612A)을 결정할 수 있다. 제1 픽셀들(611A)과 제2 픽셀들(612A) 각각에는 소정의 가중치가 부여될 수 있는데, 일례로 제1 픽셀들(611A)에는 1이 부여되고, 제2 픽셀들(612A)에는 0이 부여될 수 있다. 상기 가중치는 실시예들에 따라 다양하게 변형될 수 있다. 일 실시예에서, 각 픽셀들(611A, 612A)에 존재하는 마스크 패턴(610)의 면적에 비례하도록 상기 가중치가 결정될 수도 있다.
제1 중첩 이미지(600A)에서 픽셀들(611A, 612A) 각각은, 제1 푸리에-베셀 함수(Ψ30)에 대응하는 값을 가질 수 있다. 본 발명의 일 실시예에 따른 식각 효과 예측 방법은, 픽셀들(611A, 612A) 각각의 제1 푸리에-베셀 함수(Ψ30) 값을, 앞서 제1 픽셀들(611A)과 제2 픽셀들(612A)에 부여한 가중치와 곱하여 각각의 픽셀들(611A, 612A)에 픽셀 값을 설정할 수 있다. 상기 픽셀 값의 합이, 첫번째 제2 입력 파라미터로서 선택될 수 있다.
다음으로 도 13을 참조하면, 제2 푸리에-베셀 함수(Ψ21)로 정의되는 제2 커널 이미지(602)를, 마스크 패턴(610)과 중첩시켜 제2 중첩 이미지(600B)를 형성할 수 있다. 앞서 도 12를 참조하여 설명한 바와 같이, 본 발명의 일 실시예에 따른 식각 효과 예측 방법에서는, 제2 중첩 이미지(600B)에서 마스크 패턴(610)이 존재하는 제1 픽셀들(611B)과, 마스크 패턴(610)이 존재하지 않는 제2 픽셀들(612B)이 선택될 수 있다. 제1 픽셀들(611B)과 제2 픽셀들(612B) 각각에는 소정의 가중치가 부여될 수 있다.
제2 중첩 이미지(600B)에 포함되는 픽셀들(611B, 612B) 각각은, 제2 푸리에-베셀 함수(Ψ21)에 대응하는 값을 가질 수 있다. 따라서, 제2 중첩 이미지(600B)에 포함되는 픽셀들(611B, 612B) 각각의 값은, 제1 중첩 이미지(600A)에 포함되는 픽셀들(611A, 612A) 각각의 값과 다를 수 있다. 본 발명의 일 실시예에 따른 식각 효과 예측 방법에서는, 픽셀들(611B, 612B) 각각의 제2 푸리에-베셀 함수(Ψ21) 값을, 앞서 제1 픽셀들(611B)과 제2 픽셀들(612B)에 부여한 가중치와 곱하여 각각의 픽셀들(611B, 612B)에 픽셀 값을 설정할 수 있다. 상기 픽셀 값의 합이, 두번째 제2 입력 파라미터로서 선택될 수 있다.
도 14를 참조하면, 제3 푸리에-베셀 함수(Ψ12)로 정의되는 제3 커널 이미지(603)를, 마스크 패턴(610)과 중첩시켜 제3 중첩 이미지(600C)를 형성할 수 있다. 앞서 도 12 및 도 13을 참조하여 설명한 바와 같이, 본 발명의 일 실시예에 따른 식각 효과 예측 방법에서는, 제3 중첩 이미지(600C)에서 마스크 패턴(610)이 존재하는 제1 픽셀들(611C)과, 마스크 패턴(610)이 존재하지 않는 제2 픽셀들(612C)이 선택될 수 있다. 제1 픽셀들(611C)과 제2 픽셀들(612C) 각각에는 소정의 가중치가 부여될 수 있다.
제3 중첩 이미지(600C)에 포함되는 픽셀들(611C, 612C) 각각은, 제3 푸리에-베셀 함수(Ψ12)에 대응하는 값을 가질 수 있다. 따라서, 제3 중첩 이미지(600C)에 포함되는 픽셀들(611C, 612C) 각각의 값은, 제1 중첩 이미지(600A) 및 제2 중첩 이미지(600B) 각각에 포함되는 픽셀들(611A, 612A, 611B, 612B)의 값과 다를 수 있다. 본 발명의 일 실시예에 따른 식각 효과 예측 방법에서는, 픽셀들(611C, 612C) 각각의 제3 푸리에-베셀 함수(Ψ12) 값을, 앞서 제1 픽셀들(611C)과 제2 픽셀들(612C)에 부여한 가중치와 곱하여 각각의 픽셀들(611C, 612C)에 픽셀 값을 설정할 수 있다. 상기 픽셀 값의 합이, 세번째 제2 입력 파라미터로서 선택될 수 있다.
도 12 내지 도 14에 도시한 실시예들에 의해 결정된 첫번째 내지 세번째 제2 입력 파라미터들은, 순서대로 정렬되어 인공 신경망의 입력 노드들이 입력될 수 있다. 상기 인공 신경망이 학습이 완료되어 식각 예측 효과 모델로 적용되기 이전이면, 상기 인공 신경망은 입력받은 제2 입력 파라미터들로부터 생성한 출력값과, 샘플 영역(605)에서 실제로 나타난 식각 바이어서의 측정값을 비교하고, 그 비교 결과에 따라 학습을 진행할 수 있다. 상기 출력값과 상기 측정값이 소정의 기준값 이하가 되면 학습이 종료되며, 인공 신경망을 식각 예측 효과 모델로 결정할 수 있다. 식각 예측 효과 모델로 결정된 인공 신경망을 이용하여 반도체 웨이퍼에서 선택된 대상 영역의 식각 바이어스를 예측할 때에는, 앞서 도 12 내지 도 14를 참조하여 설명한 실시예들과 같은 방법으로 상기 대상 영역에서 제2 입력 파라미터들을 결정하여 식각 예측 효과 모델로 결정된 인공 신경망에 입력할 수 있다.
도 8 내지 도 10에 도시한 실시예들에 따라 결정된 제1 입력 파라미터들과, 도 11 내지 도 14에 도시한 실시예들에 따라 결정된 제2 입력 파라미터들은 소정의 순서에 따라 정렬되어 입력 파라미터로서 인공 신경망에 입력될 수 있다. 인공 신경망을 학습시키기 위해 반도체 웨이퍼에서 선택된 샘플 영역으로부터 결정되는 입력 파라미터의 정렬 순서는, 식각 공정을 진행하기 전에 식각 바이어스를 예측하기 위해 반도체 웨이퍼에서 선택된 대상 영역으로부터 결정되는 입력 파라미터의 정렬 순서와 서로 같을 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 본 발명의 기본적인 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
20, 30, 40, 50, 300, 400, 500: 반도체 웨이퍼
21, 31, 41, 51, 301, 401, 501: 식각 대상 레이어
22, 32, 42, 52, 302, 402, 502: 마스크 패턴
100, 200: 인공 신경망
110, 210: 입력 레이어
120, 220: 히든 레이어
130, 230: 출력 레이어

Claims (10)

  1. 식각 바이어스를 예측하고자 하는 샘플 영역을 결정하는 단계;
    상기 샘플 영역에서 진행되는 식각 공정에 영향을 미치는 물리적 특성을 나타내는 입력 파라미터들을 결정하는 단계;
    상기 입력 파라미터들을 인공 신경망(Artificial Neural Network)에 입력하여 획득한 출력값을, 상기 샘플 영역에서 실제로 나타난 식각 바이어스의 측정값과 비교하는 단계; 및
    상기 출력값과 상기 측정값의 차이가 소정의 기준값 이하가 되도록 상기 인공 신경망을 학습시키는 단계; 를 포함하는 식각 효과 예측 방법.
  2. 제1항에 있어서,
    상기 샘플 영역은 서로 다른 위치에 정의되는 복수의 샘플 영역들을 포함하며, 상기 복수의 샘플 영역들 각각에서 결정한 상기 입력 파라미터들을 상기 인공 신경망에 입력하여 획득한 상기 출력값과 상기 측정값의 차이가 상기 기준값 이하가 되도록 상기 인공 신경망을 학습시키는 식각 효과 예측 방법.
  3. 제1항에 있어서,
    상기 입력 파라미터들은, 식각 공정이 진행되는 동안 상기 샘플 영역에 접촉하는 식각 입자들의 양에 대응하는 제1 입력 파라미터들과, 상기 샘플 영역에 인접한 마스크 패턴의 형상에 대응하는 제2 입력 파라미터들을 포함하는 식각 효과 예측 방법.
  4. 제3항에 있어서,
    상기 입력 파라미터들을 결정하는 단계는,
    상기 샘플 영역의 주변에 복수의 밀도 측정 영역들을 정의하고, 상기 복수의 밀도 측정 영역들 각각에서 상기 마스크 패턴의 면적비를 계산하는 단계; 및
    상기 복수의 밀도 측정 영역들 각각에서 계산된 상기 면적비를 소정의 순서로 정렬하여 상기 제1 입력 파라미터들을 결정하는 단계; 를 포함하는 식각 효과 예측 방법.
  5. 제3항에 있어서,
    상기 입력 파라미터들을 결정하는 단계는,
    상기 마스크 패턴을 형성하는 노광 공정에 이용된 빛의 세기 분포를 나타내는 에어리얼 이미지(aerial image)를 복수의 커널들로 표현하는 단계; 및
    상기 복수의 커널들 중 상기 에어리얼 이미지에 대한 기여도가 높은 상위 커널들의 값을 소정의 순서로 정렬하여 상기 제2 입력 파라미터들을 결정하는 단계; 를 포함하는 식각 효과 예측 방법.
  6. 제1항에 있어서,
    상기 인공 신경망은 복수의 입력 노드들, 하나의 출력 노드, 및 상기 복수의 입력 노드들과 상기 하나의 출력 노드 사이에 연결되는 복수의 히든 노드들을 포함하는 식각 효과 예측 방법.
  7. 제1항에 있어서,
    상기 인공 신경망은 복수의 입력 노드들, 복수의 출력 노드들, 및 상기 복수의 입력 노드들과 상기 복수의 출력 노드들 사이에 연결되는 복수의 히든 노드들을 포함하며,
    상기 복수의 출력 노드들 각각은, 상기 샘플 영역에서 나타나는 식각 바이어스가 포함될 수 있는 구간에 대응하는 식각 효과 예측 방법.
  8. 제1항에 있어서,
    상기 인공 신경망을 학습시키는 단계는, 상기 출력값과 상기 측정값의 차이가 상기 기준값 이하가 되도록 상기 인공 신경망에 포함되는 복수의 히든 노드들 각각의 가중치와 임계값을 조절하는 식각 효과 예측 방법.
  9. 인공 신경망을 학습시키기 위해 상기 인공 신경망에 입력되는 입력 파라미터들을 결정하는 방법으로서,
    웨이퍼에서 선택된 복수의 샘플 영역들 각각에서 식각 공정이 진행되는 동안, 상기 복수의 샘플 영역들 각각에 접촉하는 식각 입자들의 양에 대응하는 제1 입력 파라미터들을 결정하는 단계; 및
    상기 복수의 샘플 영역들 각각에 인접한 마스크 패턴의 형상에 대응하는 제2 입력 파라미터들을 결정하는 단계; 를 포함하는 입력 파라미터 결정 방법.
  10. 식각 공정을 진행하고자 하는 레이어 위에 마스크 패턴을 형성하는 단계;
    상기 식각 공정에서 나타나는 식각 바이어스를 예측하고자 하는 대상 영역을 선택하는 단계;
    상기 대상 영역에서 진행되는 상기 식각 공정에 영향을 미치는 물리적 특성을 나타내는 입력 파라미터들을 결정하는 단계; 및
    상기 입력 파라미터들을, 식각 예측 효과 모델로서 학습 완료된 인공 신경망의 입력 노드들에 입력하여 상기 대상 영역의 식각 바이어스를 예측하는 단계; 를 포함하는 식각 효과 예측 방법.
KR1020170143484A 2017-10-31 2017-10-31 식각 효과 예측 방법 및 입력 파라미터 결정 방법 KR20190048491A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020170143484A KR20190048491A (ko) 2017-10-31 2017-10-31 식각 효과 예측 방법 및 입력 파라미터 결정 방법
US15/955,975 US10691016B2 (en) 2017-10-31 2018-04-18 Methods of forming semiconductors using etching effect predictions and methods for determining input parameters for semiconductor formation
CN201810812094.0A CN109726810A (zh) 2017-10-31 2018-07-23 蚀刻效果预测方法和确定人工神经网络的输入参数的方法
DE102018117836.0A DE102018117836B4 (de) 2017-10-31 2018-07-24 Verfahren zum Herstellen von Halbleitern und Verwendung von Ätzeffektvorhersagen
JP2018142618A JP6744366B2 (ja) 2017-10-31 2018-07-30 エッチング効果予測方法及び入力パラメーター決定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170143484A KR20190048491A (ko) 2017-10-31 2017-10-31 식각 효과 예측 방법 및 입력 파라미터 결정 방법

Publications (1)

Publication Number Publication Date
KR20190048491A true KR20190048491A (ko) 2019-05-09

Family

ID=66138369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170143484A KR20190048491A (ko) 2017-10-31 2017-10-31 식각 효과 예측 방법 및 입력 파라미터 결정 방법

Country Status (5)

Country Link
US (1) US10691016B2 (ko)
JP (1) JP6744366B2 (ko)
KR (1) KR20190048491A (ko)
CN (1) CN109726810A (ko)
DE (1) DE102018117836B4 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102548718B1 (ko) * 2017-06-07 2023-06-28 삼성전자주식회사 전자 장치 및 그 제어 방법
US10579764B2 (en) * 2018-06-06 2020-03-03 International Business Machines Corporation Co-modeling post-lithography critical dimensions and post-etch critical dimensions with multi-task neural networks
TWI738169B (zh) 2019-01-29 2021-09-01 荷蘭商Ａｓｍｌ荷蘭公司 用於為佈局圖案化程序判定訓練圖案之方法及相關的電腦程式產品
WO2021028228A1 (en) * 2019-08-13 2021-02-18 Asml Netherlands B.V. Method for training machine learning model for improving patterning process
KR20220054425A (ko) * 2019-10-02 2022-05-02 에이에스엠엘 네델란즈 비.브이. 예측 모델들을 사용한 공정 모니터링 및 튜닝
KR20210064445A (ko) 2019-11-25 2021-06-03 삼성전자주식회사 반도체 공정 시뮬레이션 시스템 및 그것의 시뮬레이션 방법
CN112016676B (zh) * 2020-08-18 2021-07-02 武汉大学 一种神经网络模型预测的半导体薄膜工艺参数优化系统
KR20220077678A (ko) 2020-12-02 2022-06-09 삼성전자주식회사 기계 학습을 이용한 반도체 공정을 위한 레이아웃의 보정 방법 및 장치
CN114091848A (zh) * 2021-11-04 2022-02-25 北京北方华创微电子装备有限公司 半导体工艺配方自动获取方法、系统及半导体工艺设备
CN114021290B (zh) * 2022-01-04 2022-04-05 东北大学 一种基于数据驱动和机理模型融合的板带钢凸度预测方法
CN117174621B (zh) * 2023-10-30 2023-12-26 江苏卓玉智能科技有限公司 一种晶圆蚀刻工艺的流量控制方法及系统
CN117497442B (zh) * 2023-11-14 2024-09-20 杭州泽达半导体有限公司 一种控制半导体刻蚀图形尺寸的方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4913B1 (ko) 1967-07-31 1974-01-05
US5467883A (en) 1992-12-14 1995-11-21 At&T Corp. Active neural network control of wafer attributes in a plasma etch process
JPH10306387A (ja) 1997-05-01 1998-11-17 Dainippon Printing Co Ltd ニューラルネットワークによるエッチング量の推定方法
US6578188B1 (en) * 1997-09-17 2003-06-10 Numerical Technologies, Inc. Method and apparatus for a network-based mask defect printability analysis system
KR100375559B1 (ko) 2001-07-03 2003-03-10 삼성전자주식회사 공정장치의 제어방법
TWI264043B (en) 2002-10-01 2006-10-11 Tokyo Electron Ltd Method and system for analyzing data from a plasma process
JP4192618B2 (ja) 2003-02-17 2008-12-10 ソニー株式会社 マスクの補正方法
JP2005099765A (ja) 2003-08-28 2005-04-14 Toshiba Corp プロセス近接効果の予測モデルの作成方法、工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム
KR101056142B1 (ko) * 2004-01-29 2011-08-10 케이엘에이-텐코 코포레이션 레티클 설계 데이터의 결함을 검출하기 위한 컴퓨터로구현되는 방법
JP2007140485A (ja) 2005-10-18 2007-06-07 Sharp Corp シミュレーションにおけるパラメータ抽出装置及びパラメータ抽出方法と、この方法により作成したマスクパターンデータ及びこのマスクパターンデータにより作成したフォトマスクと半導体装置
US20070249071A1 (en) 2006-04-21 2007-10-25 Lei Lian Neural Network Methods and Apparatuses for Monitoring Substrate Processing
JP2008033277A (ja) 2006-06-29 2008-02-14 Sharp Corp 設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法
JP2008122929A (ja) 2006-10-20 2008-05-29 Toshiba Corp シミュレーションモデルの作成方法
US8611637B2 (en) 2007-01-11 2013-12-17 Kla-Tencor Corporation Wafer plane detection of lithographically significant contamination photomask defects
JP4900013B2 (ja) 2007-04-16 2012-03-21 富士通セミコンダクター株式会社 検証方法及び検証装置
JP5395340B2 (ja) 2007-08-06 2014-01-22 株式会社東芝 プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法
JP2009086293A (ja) 2007-09-28 2009-04-23 Toshiba Corp 形状予測方法、フォトマスクの製造方法、電子部品の製造方法、および形状予測プログラム
US7967995B2 (en) 2008-03-31 2011-06-28 Tokyo Electron Limited Multi-layer/multi-input/multi-output (MLMIMO) models and method for using
JP5356089B2 (ja) 2009-03-27 2013-12-04 シャープ株式会社 エッチング近接効果補正モデルの作成方法、エッチング近接効果補正モデル、マスクパターンの補正方法、フォトマスク、半導体装置の製造方法、および半導体装置
WO2010117626A2 (en) * 2009-03-31 2010-10-14 Christophe Pierrat Lithography modelling and applications
KR20110102688A (ko) 2010-03-11 2011-09-19 삼성전자주식회사 식각 근접 보정 방법, 이를 이용한 포토마스크 레이아웃의 형성 방법, 이를 수행하는 프로그래밍된 명령을 저장하는 컴퓨터에서 판독 가능한 저장 매체 및 마스크 이미징 시스템
EP2549523A4 (en) 2010-03-16 2016-03-30 Mizuho Information & Res Inst SYSTEM, METHOD AND PROGRAM FOR PREDICTING A FINISHED FORM RESULTING FROM PLASMA PROCESSING
KR101659838B1 (ko) 2010-06-18 2016-09-26 삼성전자주식회사 식각 근접 보정방법 및 그를 이용한 포토마스크 레이아웃의 생성방법
US8954184B2 (en) 2011-01-19 2015-02-10 Tokyo Electron Limited Tool performance by linking spectroscopic information with tool operational parameters and material measurement information
US8464194B1 (en) 2011-12-16 2013-06-11 International Business Machines Corporation Machine learning approach to correct lithographic hot-spots
KR101855803B1 (ko) 2012-02-22 2018-05-10 삼성전자주식회사 식각 근접 보정방법
CN107004060B (zh) 2014-11-25 2022-02-18 Pdf决策公司 用于半导体制造工艺的经改进工艺控制技术
BR112018007040A2 (pt) 2015-10-08 2018-10-16 Brain Sentinel, Inc. método e aparelho para detectar e classificar a atividade convulsiva

Also Published As

Publication number Publication date
US20190129297A1 (en) 2019-05-02
JP2019083306A (ja) 2019-05-30
CN109726810A (zh) 2019-05-07
DE102018117836A1 (de) 2019-05-02
US10691016B2 (en) 2020-06-23
JP6744366B2 (ja) 2020-08-19
DE102018117836B4 (de) 2024-01-11

Similar Documents

Publication Publication Date Title
KR20190048491A (ko) 식각 효과 예측 방법 및 입력 파라미터 결정 방법
EP1424595B1 (en) Automatic calibration of a masking process simulator
US6625801B1 (en) Dissection of printed edges from a fabrication layout for correcting proximity effects
US9638994B2 (en) Method and system for optical proximity correction (OPC)
JP4177043B2 (ja) フレア測定用マスク、マスクの製造方法、ウェーハ上にフレア影響領域を設定する方法及びフレアを補正するためのマスク製作方法
US7213226B2 (en) Pattern dimension correction method and verification method using OPC, mask and semiconductor device fabricated by using the correction method, and system and software product for executing the correction method
US8381138B2 (en) Simulation model creating method, computer program product, and method of manufacturing a semiconductor device
US20060206851A1 (en) Determning lithographic parameters to optimise a process window
TW202129225A (zh) 用於計量之信號域適應
US20130201461A1 (en) Method and apparatus to characterize photolithography lens quality
JP2000003028A (ja) マスクパタ―ン補正システムとその補正方法
US8793638B2 (en) Method of optimizing design for manufacturing (DFM)
US8261214B2 (en) Pattern layout creation method, program product, and semiconductor device manufacturing method
US20030177467A1 (en) Opc mask manufacturing method, opc mask, and chip
TWI447527B (zh) 用於預測光阻圖案形狀之方法，儲存用於預測光阻圖案形狀之程式的電腦可讀取媒體，以及用於預測光阻圖案形狀之電腦
CN110426914A (zh) 一种亚分辨率辅助图形的修正方法及电子设备
KR102451533B1 (ko) 마이크로리소그라피용 마스크의 검증 방법
JP5395340B2 (ja) プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法
KR20070053625A (ko) 포토마스크의 판정 방법, 및 반도체 장치의 제조 방법
CN104570584B (zh) 一种缺口线端的opc修正方法
KR100864934B1 (ko) 마스크 레이아웃 보정 방법 및 마스크 레이아웃 보정 장치
WO2023159330A1 (en) Deep learning based prediction and correction of fabrication-process-induced structural variations in nanophotonic devices
US8174681B2 (en) Calibration of lithographic process models
JP4317186B2 (ja) ローカルフレア補正
JP2010122438A (ja) リソグラフィシミュレーションモデルの検証方法、検証プログラム及び検証装置