JP2008122929A - シミュレーションモデルの作成方法 - Google Patents

シミュレーションモデルの作成方法 Download PDF

Info

Publication number
JP2008122929A
JP2008122929A JP2007245064A JP2007245064A JP2008122929A JP 2008122929 A JP2008122929 A JP 2008122929A JP 2007245064 A JP2007245064 A JP 2007245064A JP 2007245064 A JP2007245064 A JP 2007245064A JP 2008122929 A JP2008122929 A JP 2008122929A
Authority
JP
Japan
Prior art keywords
pattern
dimension
simulation model
resist pattern
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2007245064A
Other languages
English (en)
Inventor
Masashi Asano
昌史 浅野
Masaki Satake
正城 佐竹
Satoshi Tanaka
聡 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007245064A priority Critical patent/JP2008122929A/ja
Priority to US11/976,025 priority patent/US20080134131A1/en
Publication of JP2008122929A publication Critical patent/JP2008122929A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】 高精度のシミュレーションを行うことが可能なシミュレーションモデルの作成方法を提供する。
【解決手段】 マスクパターンのパターンレイアウトを特徴づける特徴因子を規定する工程Ｓ１１と、マスクパターンを用いたリソグラフィプロセスによって基板上に形成されるレジストパターンの寸法に影響を与える制御因子を規定する工程Ｓ１２と、特徴因子及び制御因子に基づくモデルを用いて、マスクパターンを用いたリソグラフィプロセスによって基板上に形成されるレジストパターンの予測寸法を求める工程Ｓ１３と、マスクパターンを用いたリソグラフィプロセスによって基板上に実際に形成されるレジストパターンの実際の寸法を取得する工程Ｓ１４と、特徴因子、制御因子及び予測寸法を入力層に設定し且つ実際の寸法を出力層に設定してニューラルネットワークを構築する工程Ｓ１５と、を備える。
【選択図】 図１

Description

本発明は、シミュレーションモデルの作成方法に関する。
半導体装置の微細化に伴い、光近接効果（Optical Proximity Effect：ＯＰＥ）が問題となっている。ＯＰＥによるパターンの寸法変動を補正するためには、光近接効果補正（Optical Proximity Correction：ＯＰＣ）をマスクパターンに対して施す必要がある。
ＯＰＣを行うためには、ＯＰＥの影響を予め予測することが重要である。通常、この予測にはリソグラフィシミュレーションが用いられる。リソグラフィシミュレーションには、回折理論に基づく空間像計算と、フォトレジスト等のプロセス効果を予測するプロセスシミュレーションが含まれる。
空間像計算には、精度の高い物理モデルを適用することが可能であるが、フォトレジスト等のプロセス効果が反映された物理モデルを高精度で構築することは困難である。そのため、従来は、高精度のシミュレーションモデルを作成することが困難であった。
非特許文献１には、ニューラルネットワークを用いたシミュレーションモデルが提案されているが、単にニューラルネットワークを用いたシミュレーションモデルを構築するだけでは、高精度のシミュレーションを行うことは困難である。
Franz Zach "Neural Network based approach to resist modeling and OPC" Proc. of SPIE vol. 5377, pp.670-679, 2004
本発明は、高精度のシミュレーションを行うことが可能なシミュレーションモデルの作成方法を提供することを目的としている。
本発明の第１の視点に係るシミュレーションモデルの作成方法は、マスクパターンのパターンレイアウトを特徴づける特徴因子を規定する工程と、前記マスクパターンを用いたリソグラフィプロセスによって基板上に形成されるレジストパターンの寸法に影響を与える制御因子を規定する工程と、前記特徴因子及び前記制御因子に基づくモデルを用いて、前記マスクパターンを用いたリソグラフィプロセスによって基板上に形成されるレジストパターンの予測寸法を求める工程と、前記マスクパターンを用いたリソグラフィプロセスによって基板上に実際に形成されるレジストパターンの実際の寸法を取得する工程と、前記特徴因子、前記制御因子及び前記予測寸法を入力層に設定し且つ前記実際の寸法を出力層に設定してニューラルネットワークを構築する工程と、を備える。
本発明の第２の視点に係るシミュレーションモデルの作成方法は、マスクパターンのパターンレイアウトを特徴づける特徴因子を規定する工程と、前記マスクパターンに基づくレジストパターンをマスクとして用いたエッチングプロセスによって基板上に形成されるパターンの寸法に影響を与える制御因子を規定する工程と、前記マスクパターンに基づくレジストパターンをマスクとして用いたエッチングプロセスによって基板上に実際に形成されるパターンの実際の寸法を取得する工程と、前記特徴因子、前記制御因子及び前記レジストパターンの寸法を入力層に設定し且つ前記実際の寸法又は前記実際の寸法と前記レジストパターンの寸法との寸法差を出力層に設定してニューラルネットワークを構築する工程と、を備える。
本発明の第３の視点に係るシミュレーションモデルの作成方法は、マスクパターンを用いたリソグラフィプロセスによって基板上に実際に形成されるレジストパターンの実際の寸法を取得する工程と、物理パラメータを用いた第１のリソグラフィシミュレーションモデルを用いて前記マスクパターンの光学像に基づく第１の強度分布を求める工程と、実験的パラメータを用いた第２のリソグラフィシミュレーションモデルを前記第１の強度分布に適用して第２の強度分布を求める工程と、前記第２の強度分布に基づいて、前記マスクパターンを用いたリソグラフィプロセスによって基板上に形成されるレジストパターンの予測寸法を求める工程と、前記第２の強度分布の特徴量を求める工程と、前記特徴量を入力層に設定し且つ前記実際の寸法と前記予測寸法との寸法差を出力層に設定してニューラルネットワークを構築する工程と、を備える。
本発明によれば、的確なニューラルネットワークを構築することにより、高精度のシミュレーションモデルを作成することができ、高精度のシミュレーションを行うことが可能となる。
以下、本発明の実施形態を図面を参照して説明する。
（実施形態１）
図１は、第１の実施形態に係るシミュレーションモデルの作成方法の概略を示したフローチャートである。
Ｓ１１のステップでは、マスクパターンのパターンレイアウトを特徴づける特徴因子を規定する。すなわち、パターンのレイアウト情報に基づく特徴因子を、シミュレーションモデルを作成するためのシステム（コンピュータ等）に設定する。特徴因子には、パターンのターゲット寸法（パターン幅、スペース幅等）、パターンピッチ、所定領域内におけるパターン占有率、所定領域内におけるパターン数等が含まれる。
Ｓ１２のステップでは、リソグラフィプロセスによって基板上に形成されるパターンの寸法に影響を与える制御因子を規定する。すなわち、リソグラフィプロセスにおいて基板上に形成されるパターンの寸法を制御する制御因子を、シミュレーションモデルを作成するためのシステム（コンピュータ等）に設定する。制御因子には、フォトリソグラフィプロセスにおける露光量、フォーカス及び照明条件、露光装置の光学系の開口数（ＮＡ）、露光装置のレンズの収差、フォトレジストの種類、マスク寸法、マスクバイアス等が含まれる。一般に、制御因子の値が変動すると、基板上に形成されるパターンの寸法が変動する。
Ｓ１３のステップでは、特徴因子及び制御因子によって規定された物理モデルを用いて、基板上に形成されるパターンの予測寸法を求める。上記物理モデルには、マスクパターンでの回折を表す物理モデルが含まれる。具体的には、特徴因子及び制御因子を用いて、回折理論に基づく空間像計算を行い、基板上に形成されるパターンの予測寸法をシミュレーションによって求める。具体的には、特徴因子の値が異なる複数のテストパターンそれぞれについて、制御因子の値が異なる複数の条件でシミュレーションを行い、各パターンの予測寸法を求める。なお、空間像は、フォトマスクを通過してフォトレジストに到達する露光光の光学像に対応するものである。
Ｓ１４のステップでは、フォトリソグラフィプロセスによって基板上に実際に形成されたパターンの実際の寸法を取得する。具体的には、特徴因子の値が異なる複数のテストパターンそれぞれについて、制御因子の値が異なる複数の条件で、実際にフォトリソグラフィプロセスを行い、基板上に実際にパターンを形成する。そして、このようにして実際に形成された各パターンの寸法を測定する。測定された寸法は、シミュレーションモデルを作成するためのシステム（コンピュータ等）に入力され、該システムによって取得される。
Ｓ１５のステップでは、特徴因子、制御因子及び予測寸法を入力層に設定し、実際の寸法を出力層に設定して、ニューラルネットワークを構築する。Ｓ１３及びＳ１４のステップで述べたことからわかるように、特徴因子及び制御因子が変動すると予測寸法及び実際の寸法が変動する。したがって、特徴因子、制御因子及び予測寸法を入力層とし、実際の寸法を出力層としたときに、入力層（特徴因子、制御因子及び予測寸法）と出力層（実際の寸法）とが、実測結果（実験結果）を的確に反映した適切な関係で結びつけられるように、ニューラルネットワークを構築する。
図２は、上述したニューラルネットワークの概念を模式的に示した図である。例えば、入力層のＸ1及びＸ2は特徴因子に対応し、Ｘ3及びＸ4は制御因子に対応し、Ｘ5は予測寸法に対応する。出力層のＹは、実際の寸法に対応する。中間層のＨ1、Ｈ2及びＨ3は、入力層と出力層とを適切に結びつけるように設定される。
次に、本実施形態の具体例について説明する。
まず、フォトリソグラフィプロセスによって基板上に実際に形成されるパターンの実際の寸法を取得するために、以下の処理を行った。まず、半導体ウェハを含む基板上に、反射防止膜及びフォトレジスト膜を順次形成した。続いて、ＡｒＦ露光装置により、フォトマスク上に形成されたテストパターンをフォトレジスト膜に転写した。テストパターンには複数種類のラインアンドスペース（Ｌ／Ｓ）パターンを用い、種類毎にラインパターンの目標値及びスペースパターンの目標値を変えている。フォトレジスト膜を現像してレジストパターンを形成した後、レジストパターンの寸法を走査型電子顕微鏡（ＳＥＭ）によって測定した。
上述した実験結果（測定結果）に基づき、本実施形態の予測モデル（シミュレーションモデル）及び比較例の予測モデル（シミュレーションモデル）を作成し、両モデルの予測結果（シミュレーション結果）を比較した。
比較例のシミュレーションモデルには、空間像モデルとレジストモデルとの組み合わせを用い、上述した実験結果（測定結果）が的確に反映されるように、シミュレーションモデルのパラメータを決定した。シミュレーションでは、まず、フォトマスクに形成されたパターンの寸法及び露光条件に基づき空間像計算を行い、ウェハ面上の光学像の強度分布を求めた。続いて、強度分布とガウス関数との畳み込み積分を行い、強度分布を変調した。すなわち、ガウス関数でレジストモデルを近似している。このようにして得られた強度分布を所定の強度レベルでスライスし、予測寸法を取得した。
次に、本実施形態のシミュレーションについて説明する。まず、パターンレイアウトを特徴づける特徴因子として、パターン毎にライン目標値（ＬＴ）及びスペース目標値（ＳＴ）を抽出した。続いて、パターンの寸法に影響を与える制御因子として、フォトマスクに形成されたパターンの実測寸法（Ｍ）を求めた。さらに、空間像計算により、基板上に形成されるパターンの予測寸法（ＩＷ）を算出した。続いて、上述した実験結果（測定結果）が的確に反映されるように、実際のパターン寸法ｗと変数（ＬＴ、ＳＴ、Ｍ及びＩＷ）との関係を求めた。この関係は、
ｗ＝ｆ(LT,ST,M,IW)
と表される。
上記関数ｆは、階層型ニューラルネットワークを構築することによって規定することができる。すなわち、図２で示したような、入力層、中間層及び出力層で構成された階層型ニューラルネットワークによって規定することができる。入力層と中間層との関係及び中間層と出力層との関係は、実験データ（測定データ）を学習することによって求めることができる。具体的な関数形は、
Figure 2008122929
と表される。
ここで、σw及びｗmはそれぞれ、実験データにおける寸法測定値の標準偏差及び平均値である。ｘiは、特徴因子及び変動因子（制御因子、予測寸法）を表し、ａij、ｂj、ｃj及びｄは、実験データを用いた学習によって決まる係数を表す。ＳHは、ロジスティック関数を表す。Ｎxは、特徴因子及び変動因子の数（ここでは、ＬＴ、ＳＴ、Ｍ及びＩＷの合計４個）を表し、ＮHは、中間層の数を表す。
図３は、上記比較例及び本実施形態の効果を示した図である。具体的には、パターンの実測寸法と予測寸法との差分の標準偏差（予測誤差に対応）を表した図である。図３からわかるように、本実施形態の方法を用いることにより、予測誤差を大幅に減少させることができる。
以上のように、本実施形態では、特徴因子、制御因子及び予測寸法を入力層とし、実際の寸法を出力層とした、非線形回帰モデルであるニューラルネットワークを構築している。これにより、高精度のリソグラフィシミュレーションモデルを作成することができ、高精度のシミュレーションを行うことが可能となる。特に、特徴因子及び制御因子によって規定された物理モデルを用いて求めた予測寸法を入力層に含ませることにより、予測精度（シミュレーション精度）を大幅に高めることができ、高精度のシミュレーションを行うことが可能となる。
（実施形態２）
図４は、第２の実施形態に係るシミュレーションモデルの作成方法の概略を示したフローチャートである。
Ｓ３１のステップでは、マスクパターンのパターンレイアウトを特徴づける特徴因子を規定する。すなわち、パターンのレイアウト情報に基づく特徴因子を、シミュレーションモデルを作成するためのシステム（コンピュータ等）に設定する。特徴因子には、パターンのターゲット寸法（パターン幅、スペース幅等）、パターンピッチ、所定領域内におけるパターン占有率、所定領域内におけるパターン数等が含まれる。
Ｓ３２のステップでは、エッチングプロセスによって基板上に形成されるパターンの寸法に影響を与える制御因子を規定する。すなわち、エッチングプロセスにおいて基板上に形成されるパターンの寸法を制御する制御因子を、シミュレーションモデルを作成するためのシステム（コンピュータ等）に設定する。ここで、エッチングプロセスとは、フォトリソグラフィプロセスによって得られたレジストパターンをマスクとして用いてエッチングを行うプロセスを指す。上記制御因子には、エッチング時間、エッチング温度、エッチング雰囲気の圧力、エッチングガスの流量等が含まれる。一般に、制御因子の値が変動すると、基板上に形成されるパターンの寸法が変動する。
Ｓ３３のステップでは、レジストパターンをマスクとして用いたエッチングプロセスによって基板上に実際に形成されたパターンの実際の寸法を取得する。具体的には、特徴因子の値が異なる複数のテストパターンそれぞれについて、制御因子の値が異なる複数の条件で、実際にエッチングプロセスを行い、基板上に実際にパターンを形成する。そして、このようにして実際に形成された各パターンの寸法を測定する。測定された寸法は、シミュレーションモデルを作成するためのシステム（コンピュータ等）に入力され、該システムによって取得される。
Ｓ３４のステップでは、レジストパターンの寸法を取得する。具体的には、特徴因子の値が異なる複数のテストパターンそれぞれについて、制御因子の値が異なる複数の条件でレジストパターンの寸法を取得する。フォトレジストパターンとしては、実際に形成されたフォトレジストパターンを想定してもよいし、シミュレーションによって予測されたフォトレジストパターンを想定してもよい。
Ｓ３５のステップでは、特徴因子、制御因子及びレジストパターンの寸法を入力層とし、Ｓ３３のステップで取得した実際の寸法を出力層としたニューラルネットワークを構築する。エッチングプロセスによって得られた実際の寸法の代わりに、エッチングプロセスによって得られた実際の寸法とレジストパターンの寸法との寸法差を、出力層として用いてもよい。Ｓ３３及びＳ３４のステップで述べたことからわかるように、特徴因子及び制御因子が変動すると、エッチング後のパターンの実際の寸法及びレジストパターンの寸法が変動する。したがって、特徴因子、制御因子及びレジストパターン寸法を入力層とし、実際の寸法を出力層としたときに、入力層（特徴因子、制御因子及びレジストパターン寸法）と出力層（実際の寸法）とが、実測結果（実験結果）を的確に反映した適切な関係で結びつけられるように、ニューラルネットワークを構築する。
図２は、上述したニューラルネットワークの概念を模式的に示した図である。例えば、入力層のＸ1及びＸ2は特徴因子に対応し、Ｘ3及びＸ4は制御因子に対応し、Ｘ5はレジストパターン寸法に対応する。出力層のＹは、実際の寸法（或いは、実際の寸法とレジストパターン寸法との寸法差）に対応する。中間層のＨ1、Ｈ2及びＨ3は、入力層と出力層とを適切に結びつけるように設定される。
以上のように、本実施形態では、特徴因子、制御因子及びレジストパターン寸法を入力層とし、実際の寸法（或いは、実際の寸法とレジストパターン寸法との寸法差）を出力層とした、非線形回帰モデルであるニューラルネットワークを構築している。これにより、高精度のエッチングシミュレーションモデルを作成することができ、高精度のシミュレーションを行うことが可能となる。特に、レジストパターン寸法を入力層に含ませることにより、予測精度（シミュレーション精度）を大幅に高めることができ、高精度のシミュレーションを行うことが可能となる。
また、エッチングプロセスでは、マイクロローディング効果により、パターン占有率（レジストパターンの被覆率）に依存した寸法差が生じやすい。従来のシミュレーションモデルでは、マイクロローディング効果を物理モデルに取り込むことが困難であり、的確なシミュレーションを行うことが困難であった。本実施形態では、所定領域（例えば、１０μｍスクエアの領域）内におけるパターン占有率（或いは、所定領域内におけるパターン数）を特徴因子に含ませることにより、マイクロローディング効果を的確に物理モデルに取り込むことができ、高精度のシミュレーションを行うことが可能となる。
第１の実施形態と同様に、入力層と出力層との関係を、実験データ（測定データ）を学習することによって求め、ニューラルネットワークを構築した。その結果、本実施形態の方法を用いることにより、予測精度（シミュレーション精度）を大幅に改善できることが確認された。
（実施形態３）
図５は、第３の実施形態に係るシミュレーションモデルの作成方法の概略を示したフローチャートである。
Ｓ４１のステップでは、リソグラフィシミュレーションに用いられるテストパターンとして複数種類のマスクパターンを用意する。具体的には、複数のラインアンドスペースパターン、複数の孤立パターン、複数の島状パターン等が用いられる。
Ｓ４２のステップでは、上記マスクパターンを用いたリソグラフィプロセスによって基板上に実際に形成されるレジストパターンの実際の寸法を取得する。具体的には、露光装置によってマスクパターンを半導体基板上のフォトレジストに転写し、さらに現像処理を行ってレジストパターンを形成する。このようにして実際に形成されたレジストパターンの寸法を走査型電子顕微鏡（ＳＥＭ）によって測定する。測定された寸法は、シミュレーションモデルを作成するためのシステム（コンピュータ等）に入力され、該システムによって取得される。
Ｓ４３のステップでは、物理的リソグラフィシミュレーションを行う。すなわち、物理パラメータを用いた物理的リソグラフィシミュレーションモデルを用いて、上記マスクパターンそれぞれについて光学像の強度分布（第１の強度分布）を求める。物理的リソグラフィシミュレーションモデルには、光源からの露光光のマスクパターンでの回折を表す回折モデルが物理モデルとして含まれる。回折モデルには、例えばvectorモデルを用いることができる。物理パラメータとしては、光学系の開口数（ＮＡ）、照明分布、フォトレジストの屈折率及び減衰係数等が含まれる。これらの物理パラメータの値は、Ｓ４２のステップのリソグラフィプロセスで用いられた物理パラメータの値と同じである。
Ｓ４４のステップでは、実験的リソグラフィシミュレーションを行う。すなわち、実験的パラメータを用いた実験的リソグラフィシミュレーションモデルを上記第１の強度分布に適用して第２の強度分布を求める。実験的リソグラフィシミュレーションモデルは、物理パラメータのみを用いて高精度に結果を予測することが困難な場合に、物理パラメータとは異なる実験的パラメータを用いて物理現象を等価的に表すモデルである。実験的リソグラフィシミュレーションモデルにおける実験的パラメータは、実験値（実測値）に基づいて決定され、通常、実験値とシミュレーション値との差分ができるだけ小さくなるように最適化されている。
本実施形態では、実験的リソグラフィシミュレーションモデルとして露光後のフォトレジスト中の酸の拡散を表すdiffusionモデルを用いる。diffusionモデルは、
P(x,y) = w1×G(x,y,ΔL1)*S(x,y) + W2×G(x,y,ΔL2)*S(x,y)
と表される。ここで、S(x,y)は、Ｓ４２の物理的リソグラフィシミュレーションによって求められた光学像の強度分布である。G(x,y,ΔL)は、ΔLの標準偏差を有するガウス関数である。P(x,y)は、Ｓ４３の実験的リソグラフィシミュレーションによって求められたフォトレジスト中の強度分布である。w1,w2,ΔL1及びΔL2は、実験的パラメータである。また、“*”は、畳み込み積分を表す。すなわち、本実施形態では、ガウス関数でフォトレジストのdiffusionモデルを近似している。
Ｓ４５のステップでは、実験的リソグラフィシミュレーションによって得られた第２の強度分布に基づき、リソグラフィプロセスによって基板上に形成されるレジストパターンの予測寸法を求める。具体的には、上記のようにして得られた強度分布P(x,y)を所定の強度レベルでスライスすることで、レジストパターンの予測寸法が得られる。このレジストパターンの予測寸法とＳ４２のステップで得られたレジストパターンの実際の寸法（実験値）との寸法差ができるだけ小さくなるように、実験的パラメータ（w1,w2,ΔL1,ΔL2）の値を最適化させる。最適化アルゴリズムとしては、例えばシンプレックス法を用いることができる。
Ｓ４６のステップでは、Ｓ４２のステップで取得されたレジストパターンの実際の寸法と、Ｓ４５のステップで最終的に決定されたレジストパターンの予測寸法との寸法差を算出する。
Ｓ４７のステップでは、実験的リソグラフィシミュレーションによって得られた第２の強度分布の特徴量を求める。この特徴量は、第２の強度分布に所定の関数又は所定のフィルタを作用させることで得られる。
本実施形態では、ディスク（disk）関数を用いて強度分布の特徴量を求める。具体的には、特徴量は、
Circ(r1,r2) = I(x,y)*Disk(r1)-I(x,y)*Disk(r2)
と表される。ここで、I(x,y)は第２の強度分布、Disk(r1)及びDisk(r2)はディスク関数、Circ(r1,r2)は強度分布の特徴量である。また、“*”は畳み込み積分を表す。Disk(r1)は、r＜r1のときに１、r≧r1のときに０となる関数である。Disk(r2)は、r＜r2のときに１、r≧r2のときに０となる関数である。したがって、Circ(r1,r2)は、第２の強度分布とリング状領域（r1＜r＜r2で規定される領域）との畳み込み積分で表される。図６は、リング状領域等について模式的に示した図である。本実施形態では、半径が異なる１０個のリング状領域を隙間なく配置し、それぞれの領域について上記の畳み込み積分を行うことで特徴量を算出している。
なお、本実施形態では、第２の強度分布とディスク関数との畳み込み積分によって第２の強度分布の特徴量を求めるようにしたが、第２の強度分布とガウス関数との畳み込み積分、或いは第２の強度分布とフーリエベッセル関数との畳み込み積分によって、第２の強度分布の特徴量を求めるようにしてもよい。また、第２の強度分布にＩＩＲフィルタ或いはＦＩＲフィルタを作用させて、第２の強度分布の特徴量を求めるようにしてもよい。
Ｓ４８のステップでは、Ｓ４７のステップで得られた特徴量を入力層に設定し、Ｓ４６のステップで得られた寸法差（レジストパターンの実際の寸法とレジストパターンの予測寸法との寸法差）を出力層に設定して、ニューラルネットワークを構築する。すなわち、特徴量を入力層とし、寸法差を出力層としたときに、入力層（特徴量）と出力層（寸法差）とが実測結果（実験結果）を的確に反映した適切な関係で結びつけられるように、ニューラルネットワークを構築する。
図２は、上述したニューラルネットワークの概念を模式的に示した図である。例えば、入力層のＸ1〜Ｘ5は予測寸法に対応し、出力層のＹは寸法差に対応する。中間層のＨ1、Ｈ2及びＨ3は、入力層と出力層とを適切に結びつけるように設定される。
以上のように、本実施形態では、第２の強度分布の特徴量を入力層とし、レジストパターンの実際の寸法とレジストパターンの予測寸法との寸法差を出力層とした、非線形回帰モデルであるニューラルネットワークを構築している。これにより、高精度のリソグラフィシミュレーションモデルを作成することができ、高精度のシミュレーションを行うことが可能となる。
すなわち、本実施形態では、まず、物理パラメータを用いた物理的リソグラフィシミュレーションモデルを用いて第１の強度分布を求め、続いて、物理パラメータを測定することが困難な物理現象に対して実験的パラメータを用いた実験的リソグラフィシミュレーションモデルを用いて第２の強度分布を求める。そして、第２の強度分布から得られたレジストパターンの予測寸法とレジストパターンの実際の寸法との寸法差をより低減するために、第２の強度分布の特徴量を入力層とし且つ寸法差を出力層としたニューラルネットワークを構築している。これにより、合わせ込み精度及び予測精度のいずれにも優れたリソグラフィシミュレーションモデルを作成することができる。
以下、本実施形態の評価結果について述べる。
本実施形態のシミュレーションモデル及び第１の比較例のシミュレーションモデルそれぞれについて、レジストパターンのシミュレーション寸法とレジストパターンの実際の寸法との寸法差のＲＭＳ（root mean square）を算出した。比較例では、物理的リソグラフィシミュレーションモデル及び実験的リソグラフィシミュレーションモデルを組み合わせただけのシミュレーションモデルを用いている。比較例の場合には、寸法差のＲＭＳが２０．５ｎｍであったのに対し、本実施形態の場合には、寸法差のＲＭＳが２．５ｎｍであった。したがって、本実施形態の場合には、合わせ込み精度に優れた高精度のシミュレーションモデルが得られることがわかる。
また、第２の比較例のシミュレーションモデルについて、レジストパターンのシミュレーション寸法とレジストパターンの実際の寸法との寸法差のＲＭＳを算出した。比較例では、マスクパターンに対してリング状関数を直接作用させて特徴量を求めた。すなわち、マスクパターンとリング状関数との畳み込み積分によって特徴量を求め、ニューラルネットワークを構築した。その結果、寸法差のＲＭＳは３．１ｎｍであった。しかしながら、ニューラルネットワークの構築用（学習用）に用いたマスクパターン以外のパターンについて寸法差のＲＭＳを算出したところ、本実施形態の場合には２．９ｎｍであったのに対し、比較例の場合には２５ｎｍであった。すなわち、本実施形態の場合には、ニューラルネットワークの構築用（学習用）に用いたマスクパターン以外のパターンについても、高精度のシミュレーション結果が得られる。したがって、本実施形態の場合には、予測精度に優れた高精度のシミュレーションモデルが得られることがわかる。
以上のことから、本実施形態では、合わせ込み精度及び予測精度のいずれにも優れた高精度のシミュレーションモデルが得られることがわかる。
なお、以上説明した第１〜第３の実施形態において、ニューラルネットワークには、単層パーセプトロン、多層パーセプトロン或いはサポートベクター回帰を用いることができる。
また、第１〜第３の実施形態で説明したシミュレーションモデルの作成方法は、半導体装置の製造方法に適用可能である。図７は、半導体装置の製造方法の概略を示したフローチャートである。
まず、上述した方法を用いて、シミュレーションモデルを作成する（Ｓ５１）。続いて、作成されたシミュレーションモデルを用いてシミュレーションを行い、半導体ウェハ上に形成されるパターンを予測する（Ｓ５２）。続いて、シミュレーション結果に基づき、設計データに対してＯＰＣ等を施し、マスクデータを生成する（Ｓ５３）。さらに、生成されたマスクデータに基づいてフォトマスクを作製する（Ｓ５４）。このようにして作製されたフォトマスクに形成されたパターンを、半導体ウェハ上のフォトレジストに転写する（Ｓ５５）。続いて、フォトレジストを現像してフォトレジストパターンを形成する（Ｓ５６）。さらに、フォトレジストパターンをマスクとしてエッチングを行い、半導体ウェハ上にパターンを形成する（Ｓ５７）。
このように、第１〜第３の実施形態で作成したシミュレーションモデルを用いることにより、高精度のシミュレーションを行うことができるため、適切なフォトマスクを作製することができる。したがって、このような適切なフォトマスクに基づき、半導体ウェハ上に高精度のパターンを形成することが可能となる。
また、上述した各実施形態で述べた方法は、該方法の手順が記述されたプログラムによって動作が制御されるコンピュータによって、実現することが可能である。上記プログラムは、磁気ディスク等の記録媒体或いはインターネット等の通信回線（有線回線或いは無線回線）によって提供することが可能である。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
本発明の第１の実施形態に係るシミュレーションモデルの作成方法の概略を示したフローチャートである。 本発明の第１〜第３の実施形態に係り、ニューラルネットワークの概念を模式的に示した図である。 本発明の第１の実施形態の効果を示した図である。 本発明の第２の実施形態に係るシミュレーションモデルの作成方法の概略を示したフローチャートである。 本発明の第３の実施形態に係るシミュレーションモデルの作成方法の概略を示したフローチャートである。 本発明の第３の実施形態を説明するための図である。 本発明の第１〜第３の実施形態に係り、半導体装置の製造方法を示したフローチャートである。
符号の説明
Ｘ1〜Ｘ5…入力層
Ｈ1〜Ｈ3…中間層
Ｙ…出力層

Claims (5)

  1. マスクパターンのパターンレイアウトを特徴づける特徴因子を規定する工程と、
    前記マスクパターンを用いたリソグラフィプロセスによって基板上に形成されるレジストパターンの寸法に影響を与える制御因子を規定する工程と、
    前記特徴因子及び前記制御因子に基づくモデルを用いて、前記マスクパターンを用いたリソグラフィプロセスによって基板上に形成されるレジストパターンの予測寸法を求める工程と、
    前記マスクパターンを用いたリソグラフィプロセスによって基板上に実際に形成されるレジストパターンの実際の寸法を取得する工程と、
    前記特徴因子、前記制御因子及び前記予測寸法を入力層に設定し且つ前記実際の寸法を出力層に設定してニューラルネットワークを構築する工程と、
    を備えたことを特徴とするシミュレーションモデルの作成方法。
  2. マスクパターンのパターンレイアウトを特徴づける特徴因子を規定する工程と、
    前記マスクパターンに基づくレジストパターンをマスクとして用いたエッチングプロセスによって基板上に形成されるパターンの寸法に影響を与える制御因子を規定する工程と、
    前記マスクパターンに基づくレジストパターンをマスクとして用いたエッチングプロセスによって基板上に実際に形成されるパターンの実際の寸法を取得する工程と、
    前記特徴因子、前記制御因子及び前記レジストパターンの寸法を入力層に設定し且つ前記実際の寸法又は前記実際の寸法と前記レジストパターンの寸法との寸法差を出力層に設定してニューラルネットワークを構築する工程と、
    を備えたことを特徴とするシミュレーションモデルの作成方法。
  3. 前記特徴因子には、パターン寸法、パターンピッチ、パターン占有率及びパターン数の少なくとも１つが含まれる
    ことを特徴とする請求項１又は２に記載のシミュレーションモデルの作成方法。
  4. マスクパターンを用いたリソグラフィプロセスによって基板上に実際に形成されるレジストパターンの実際の寸法を取得する工程と、
    物理パラメータを用いた第１のリソグラフィシミュレーションモデルを用いて前記マスクパターンの光学像に基づく第１の強度分布を求める工程と、
    実験的パラメータを用いた第２のリソグラフィシミュレーションモデルを前記第１の強度分布に適用して第２の強度分布を求める工程と、
    前記第２の強度分布に基づいて、前記マスクパターンを用いたリソグラフィプロセスによって基板上に形成されるレジストパターンの予測寸法を求める工程と、
    前記第２の強度分布の特徴量を求める工程と、
    前記特徴量を入力層に設定し且つ前記実際の寸法と前記予測寸法との寸法差を出力層に設定してニューラルネットワークを構築する工程と、
    を備えたことを特徴とするシミュレーションモデルの作成方法。
  5. 前記特徴量は、前記第２の強度分布に関数又はフィルタを作用させることで得られる
    ことを特徴とする請求項４に記載のシミュレーションモデルの作成方法。
JP2007245064A 2006-10-20 2007-09-21 シミュレーションモデルの作成方法 Abandoned JP2008122929A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007245064A JP2008122929A (ja) 2006-10-20 2007-09-21 シミュレーションモデルの作成方法
US11/976,025 US20080134131A1 (en) 2006-10-20 2007-10-19 Simulation model making method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006286914 2006-10-20
JP2007245064A JP2008122929A (ja) 2006-10-20 2007-09-21 シミュレーションモデルの作成方法

Publications (1)

Publication Number Publication Date
JP2008122929A true JP2008122929A (ja) 2008-05-29

Family

ID=39477366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007245064A Abandoned JP2008122929A (ja) 2006-10-20 2007-09-21 シミュレーションモデルの作成方法

Country Status (2)

Country Link
US (1) US20080134131A1 (ja)
JP (1) JP2008122929A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008268265A (ja) * 2007-04-16 2008-11-06 Fujitsu Microelectronics Ltd 検証方法及び検証装置
JP2009229479A (ja) * 2008-03-19 2009-10-08 Toshiba Corp シミュレーションモデル作成方法、マスクデータ作成方法、及び半導体装置の製造方法
JP2010044101A (ja) * 2008-08-08 2010-02-25 Toshiba Corp パターン予測方法、プログラム及び装置
US8318393B2 (en) 2009-12-17 2012-11-27 Kabushiki Kaisha Toshiba Optical-image-intensity calculating method, pattern generating method, and manufacturing method of semiconductor device
US10282509B2 (en) 2016-10-28 2019-05-07 Toshiba Memory Corporation Non-transitory computer readable storage medium, mask evaluation method and inspection apparatus
CN109976087A (zh) * 2017-12-27 2019-07-05 上海集成电路研发中心有限公司 掩模图案模型的生成方法及掩模图案的优化方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7788628B1 (en) 2006-01-11 2010-08-31 Olambda, Inc. Computational efficiency in photolithographic process simulation
US7921383B1 (en) 2006-01-11 2011-04-05 Olambda, Inc Photolithographic process simulation including efficient result computation for multiple process variation values
US8165854B1 (en) 2006-01-11 2012-04-24 Olambda, Inc. Computer simulation of photolithographic processing
JP4843580B2 (ja) * 2007-08-10 2011-12-21 株式会社東芝 光学像強度分布のシミュレーション方法、シミュレーションプログラム及びパターンデータ作成方法
JP2009294440A (ja) * 2008-06-05 2009-12-17 Toshiba Corp パターンデータ作成方法
US20100269084A1 (en) * 2008-11-24 2010-10-21 Yuri Granik Visibility and Transport Kernels for Variable Etch Bias Modeling of Optical Lithography
TWI598695B (zh) * 2011-08-01 2017-09-11 Nova Measuring Instr Ltd 用以檢驗圖案化結構量測的監測系統及方法
TWI462048B (zh) * 2011-08-24 2014-11-21 Inotera Memories Inc 建立蝕刻側寫資料庫的方法
KR102323989B1 (ko) * 2017-02-22 2021-11-10 에이에스엠엘 네델란즈 비.브이. 패터닝 디바이스 상의 유한한 두께들의 구조체들에 의한 방사선의 산란을 결정하는 방법들
WO2018153866A1 (en) * 2017-02-24 2018-08-30 Asml Netherlands B.V. Methods of determining process models by machine learning
KR20190048491A (ko) 2017-10-31 2019-05-09 삼성전자주식회사 식각 효과 예측 방법 및 입력 파라미터 결정 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0443249B1 (en) * 1990-02-22 1997-03-05 AT&T Corp. Manufacturing adjustment during article fabrication
US6246972B1 (en) * 1996-08-23 2001-06-12 Aspen Technology, Inc. Analyzer for modeling and optimizing maintenance operations
US6028994A (en) * 1998-05-06 2000-02-22 Advanced Micro Devices Method for predicting performance of microelectronic device based on electrical parameter test data using computer model
NL1010311C2 (nl) * 1998-06-16 1999-12-20 Dirk Ernest Maria Van Dyck Werkwijze en inrichting voor het corrigeren van nabijheidseffecten.
IL139368A (en) * 2000-10-30 2006-12-10 Nova Measuring Instr Ltd Process control for microlithography
KR100375559B1 (ko) * 2001-07-03 2003-03-10 삼성전자주식회사 공정장치의 제어방법
US6641746B2 (en) * 2001-09-28 2003-11-04 Agere Systems, Inc. Control of semiconductor processing
US7363099B2 (en) * 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology
TWI264043B (en) * 2002-10-01 2006-10-11 Tokyo Electron Ltd Method and system for analyzing data from a plasma process
JP4593236B2 (ja) * 2004-10-29 2010-12-08 株式会社日立ハイテクノロジーズ 寸法計測走査型電子顕微鏡システム並びに回路パターン形状の評価システム及びその方法
JP2007140485A (ja) * 2005-10-18 2007-06-07 Sharp Corp シミュレーションにおけるパラメータ抽出装置及びパラメータ抽出方法と、この方法により作成したマスクパターンデータ及びこのマスクパターンデータにより作成したフォトマスクと半導体装置
US20070143234A1 (en) * 2005-12-16 2007-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for intelligent model-based optical proximity correction (OPC)
US20080077907A1 (en) * 2006-09-21 2008-03-27 Kulkami Anand P Neural network-based system and methods for performing optical proximity correction
JP2009294440A (ja) * 2008-06-05 2009-12-17 Toshiba Corp パターンデータ作成方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008268265A (ja) * 2007-04-16 2008-11-06 Fujitsu Microelectronics Ltd 検証方法及び検証装置
JP2009229479A (ja) * 2008-03-19 2009-10-08 Toshiba Corp シミュレーションモデル作成方法、マスクデータ作成方法、及び半導体装置の製造方法
JP4568341B2 (ja) * 2008-03-19 2010-10-27 株式会社東芝 シミュレーションモデル作成方法、マスクデータ作成方法、及び半導体装置の製造方法
JP2010044101A (ja) * 2008-08-08 2010-02-25 Toshiba Corp パターン予測方法、プログラム及び装置
US8318393B2 (en) 2009-12-17 2012-11-27 Kabushiki Kaisha Toshiba Optical-image-intensity calculating method, pattern generating method, and manufacturing method of semiconductor device
US10282509B2 (en) 2016-10-28 2019-05-07 Toshiba Memory Corporation Non-transitory computer readable storage medium, mask evaluation method and inspection apparatus
CN109976087A (zh) * 2017-12-27 2019-07-05 上海集成电路研发中心有限公司 掩模图案模型的生成方法及掩模图案的优化方法
CN109976087B (zh) * 2017-12-27 2022-08-23 上海集成电路研发中心有限公司 掩模图案模型的生成方法及掩模图案的优化方法

Also Published As

Publication number Publication date
US20080134131A1 (en) 2008-06-05

Similar Documents

Publication Publication Date Title
JP2008122929A (ja) シミュレーションモデルの作成方法
JP6982059B2 (ja) 処理装置をモニタするための方法及びシステム
JP4761789B2 (ja) 較正された固有分解モデルを使用した、露光装置の組み合わせによる、モデルｏｐｃの偏差を予測し最小限に抑える方法
KR101338598B1 (ko) 레티클 레이아웃용 메트롤로지 타깃 구조 디자인을 생성하기 위한 컴퓨터 구현방법, 전송매체, 및 시스템
JP4602962B2 (ja) 多重露光プロセスに用いられるモデルベースのジオメトリ分解のための方法、プログラム製品及び装置
JP4102728B2 (ja) 自動光近接補正（ｏｐｃ）ルール作成
EP1424595B1 (en) Automatic calibration of a masking process simulator
JP6594876B2 (ja) フォトリソグラフィレチクル認定方法及びシステム
JP4328811B2 (ja) レジストパターン形状予測方法、プログラム及びコンピュータ
JP4481723B2 (ja) 評価方法、マスクパターン補正方法、半導体装置の製造方法、及びプログラム
JP2005099765A (ja) プロセス近接効果の予測モデルの作成方法、工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム
TWI421909B (zh) 參數決定方法、曝光方法、半導體裝置製造方法、及儲存媒體
KR100988987B1 (ko) 플레어 측정용 포토 마스크쌍, 플레어 측정 기구 및 플레어 측정 방법
US7930654B2 (en) System and method of correcting errors in SEM-measurements
JP2010156866A (ja) 特徴量抽出方法、テストパターン選択方法、レジストモデル作成方法および設計回路パターン検証方法
CN108292107A (zh) 二维或三维形状的分层式表示
JP2007317921A (ja) リソグラフィ・シミュレーション方法及びプログラム
KR102068866B1 (ko) 레벨 세트를 이용한 막 성장 모델
KR20110012798A (ko) 포토레지스트 선정을 위한 시뮬레이션 방법
US11966156B2 (en) Lithography mask repair by simulation of photoresist thickness evolution
JP4818281B2 (ja) 工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム
KR100598252B1 (ko) 반도체 장치의 노광 방법
JP4843580B2 (ja) 光学像強度分布のシミュレーション方法、シミュレーションプログラム及びパターンデータ作成方法
JP2006210669A (ja) レジストパターン予測方法、その装置および記録媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090901

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20100625