KR100598252B1 - 반도체 장치의 노광 방법 - Google Patents

반도체 장치의 노광 방법 Download PDF

Info

Publication number
KR100598252B1
KR100598252B1 KR1020030101153A KR20030101153A KR100598252B1 KR 100598252 B1 KR100598252 B1 KR 100598252B1 KR 1020030101153 A KR1020030101153 A KR 1020030101153A KR 20030101153 A KR20030101153 A KR 20030101153A KR 100598252 B1 KR100598252 B1 KR 100598252B1
Authority
KR
South Korea
Prior art keywords
exposure
critical dimension
exposure unit
wafer
pattern
Prior art date
Application number
KR1020030101153A
Other languages
English (en)
Other versions
KR20050069198A (ko
Inventor
박종찬
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030101153A priority Critical patent/KR100598252B1/ko
Publication of KR20050069198A publication Critical patent/KR20050069198A/ko
Application granted granted Critical
Publication of KR100598252B1 publication Critical patent/KR100598252B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70625Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Abstract

본 발명은 레티클 상의 패턴을 웨이퍼에 전사하는 반도체 장치의 노광 방법으로서, 웨이퍼 전체에 대하여 노광 단위 영역별로 최적 임계 치수를 결정하는 단계와, 노광 단위 영역 각각에 대해 상기 단계에서 결정된 최적 임계 치수로 노광하는 단계를 포함하는 노광 방법을 제공함으로써, 각 노광 단위 영역별로 최적 임계 치수로 노광을 수행하여, 웨이퍼 전체에 대해서 단일 임계 치수를 적용할 경우 다른 공정으로 인해서 원하는 소자 특성을 얻지 못하던 노광 단위 영역에서도 원하는 소자 특성을 얻을 수 있으므로, 양품율이 향상되는 효과가 있다.
레티클, 노광, 포토리소그래피

Description

반도체 장치의 노광 방법{EXPOSURE METHOD FOR SEMICONDUCTOR}
도 1은 일반적인 노광 장치의 구성을 나타내는 예시도,
도 2a는 본 발명의 일 실시 예에 따라 게이트 패턴의 임계 치수를 0.23㎛로 적용했을 때 얻어진 양품율의 결과를 나타내는 도면,
도 2b는 본 발명의 일 실시 예에 따라 게이트 패턴의 임계 치수를 0.225㎛로 적용했을 때 얻어진 양품율의 결과를 나타내는 도면,
도 2c는 본 발명의 일 실시 예에 따라 게이트 패턴의 임계 치수를 0.22㎛로 적용했을 때 얻어진 양품율의 결과를 나타내는 도면,
도 3은 본원발명의 일 실시 예에 따라서 각 노광 단위 영역별로 최적 임계 치수를 결정한 예를 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
110 : 조명원 120 : 레티클
130 : 투영 렌즈 140 : 웨이퍼
150 : 웨이퍼 스테이지 160 : 제어부
170 : 저장부
본 발명은 반도체 제조 공정의 노광 공정에 관한 것이며, 보다 구체적으로는 웨이퍼 내의 특정 영역별로 최적의 임계 치수로 조절하여 노광하는 방법에 관한 것이다.
반도체 소자 제조 공정 중 포토리소그래피 공정은 웨이퍼에 형성된 감광막에 레티클 패턴을 전사시켜 감광막 패턴을 형성한 후, 그 감광막 패턴을 이용하여 웨이퍼 상의 막에 소정 패턴을 형성하기 위한 공정이다. 감광막 패턴 제조 방법은 먼저 감광액을 웨이퍼에 도포한 후 소정 온도에서 베이킹(baking)하여 감광막을 형성한다. 감광막 위에 레티클 패턴을 형성하기 위해 스텝퍼(stepper)라는 반도체 노광 장치를 이용하여 감광막 위에 레티클 패턴 이미지를 전사시킨다. 레티클 패턴 이미지가 전사되면 감광막을 식각하여 감광막 패턴을 형성하고, 이 후 감광막 패턴을 이용하여 웨이퍼를 식각하여 웨이퍼 상의 막을 소정 패턴으로 형성한다.
웨이퍼 위의 감광막에 레티클 상의 패턴을 전사시키는 노광 장치의 구성을 도 1을 이용하여 설명하면 다음과 같다.
도시한 바와 같이 노광 장치는 크게 조명원(110), 투영 렌즈(130), 웨이퍼 스테이지(150), 제어부(160) 및 저장부(170)를 포함한다. 조명원(110)은 수은 램프의 g-라인(λ=436nm) 및 i-라인(λ=365nm)과 KrF 엑사이머 레이저(λ=248nm) 등이 사용되며, 조명원(110)에서 발생된 빛은 레티클(reticle)(120)로 입사된다.
레티클(120)로 입사된 광은 레티클(120)의 회절 격자를 통과하면서 0차광 및 1차광, 2차광, 3차광, ...들로 회절되어 레티클의 패턴에 따른 광 이미지를 형성하 며, 광 이미지는 투영 렌즈(130)에서 축소된 후 웨이퍼(140) 위에 형성된 감광막에 입사된다. 레티클(120)의 패턴에 따른 광 이미지가 입사된 감광막은 중합 반응되며 반응된 영역에는 레티클(120)의 패턴이 형성된다. 이때, 제어부(160)는 저장부(170)에 저장된 노광 에너지 데이터 등에 근거하여 노광 에너지와 포커스를 조절해서, 감광막 위에 형성되는 패턴의 임계 치수(CD : critical dimension)가 모든 샷에 대해서 동일한 크기로 균일해지도록 제어한다.
이후, 상술한 과정을, 샷(shot) 단위로 스텝 이동과 노광을 반복하여 웨이퍼 전면에 대해서 노광 공정을 수행한다. 즉, 저장부(170)에 저장된 샷별 위치 데이터에 근거한 제어부(160)의 제어에 의해서, 웨이퍼 스테이지(150)는 웨이퍼(140)를 X 및 Y축 방향으로 일정한 간격으로 이송시킨 후, 해당 샷에 대한 노광 과정을 수행하는 과정을 반복하여, 웨이퍼 전면에 대해서 노광 공정을 수행한다.
상술한 종래의 일반적인 노광 과정에서는, 각 패턴마다 임계 치수를 단계별로 변경하면서 노광하여, 노광 후 검사 과정에서, 원하는 소자 특성을 갖는 칩을 가장 많이 얻을 수 있는 임계 치수로 결정하여, 노광 공정을 수행해왔다.
예컨대, 도 2에 도시된 예에서와 같이, 게이트 패턴의 임계 치수를 0.23㎛, 0.225㎛, 0.22㎛로 단계적으로 변경한 경우, 도 2(a)에서 원하는 소자 특성을 갖는 칩이 가장 많이 얻어지므로, 임계 치수를 0.23㎛로 결정하여 노광 공정을 수행한다.
그러나, 임계 치수가 균일해지도록 노광 에너지 등을 제어하여도, 식각 공정이나 평탄화 공정 등의 다른 공정으로 인하여, 원하는 소자 특성을 갖지 못하는 칩 들이 발생된다.
본 발명은 상술한 문제점을 해결하기 위해서 이루어진 것으로서, 웨이퍼의 전면에서 동일한 소자 특성을 갖게 할 수 있는 반도체 장치의 노광 방법을 제공하는 데 그 목적이 있다.
상술한 목적을 달성하기 위하여, 본 발명은, 레티클 상의 패턴을 웨이퍼에 전사하는 반도체 장치의 노광 방법으로서, 상기 웨이퍼 전체에 대하여 노광 단위 영역별로 최적 임계 치수를 각각 결정하는 단계와, 상기 결정 단계에서 하나의 노광 단위 영역에 대한 최적 임계 치수가 복수 개일 때, 인접하는 노광 단위 영역의 최적 임계 치수와 가장 가까운 최적 임계 치수를 최종적인 최적 임계 치수로 결정하는 단계와, 상기 노광 단위 영역 각각에 대해 상기 결정된 각 최적 임계 치수로 각각 노광하는 단계를 포함하는 반도체 장치의 노광 방법을 제공한다.
그와 같은 본 발명에 따르면, 노광 단위 영역별로 최적 임계 치수로 노광을 수행하므로, 다른 공정에 관계없이 각 노광 단위 영역별로 원하는 소자 특성을 얻을 수 있어, 종래에 비해서 양품율을 향상시킬 수 있다.
삭제
또한, 상술한 노광 방법에 있어서, 상기 노광 단계는, 상기 노광 단위 영역 각각에 대해 노광 에너지를 변경하여 상기 최적 임계 치수로 노광함으로써, 노광 단위 영역별로 용이하게 최적 임계 치수를 적용하여 노광할 수 있다.
또한, 상술한 노광 방법에 있어서, 상기 최적 임계 치수를 결정하는 단계는, 하나의 노광 단위 영역에 대한 최적 임계 치수가 복수일 경우에, 인접하는 노광 단위 영역의 최적 임계 치수와 가장 가까운 최적 임계 치수를 최적 임계 치수로 결정함으로써, 인접하는 노광 단위 영역간 임계 치수 변경을 최소화 할 수 있어, 예컨 대, 노광 에너지의 변화를 최소로 할 수 있어, 에너지 급변에 따른 불량을 억제하면서도 각 노광 단위 영역별로 원하는 소자 특성을 얻을 수 있다.
이하, 본 발명의 바람직한 실시 예에 대하여 첨부된 도 2 및 도 3을 참조하여 설명한다.
도 2a는 본 발명의 일 실시 예에 따라 게이트 패턴의 임계 치수를 0.23㎛로 적용했을 때 얻어진 양품율의 결과를 나타내는 도면, 도 2b는 본 발명의 일 실시 예에 따라 게이트 패턴의 임계 치수를 0.225㎛로 적용했을 때 얻어진 양품율의 결과를 나타내는 도면, 도 2c는 본 발명의 일 실시 예에 따라 게이트 패턴의 임계 치수를 0.22㎛로 적용했을 때 얻어진 양품율의 결과를 나타내는 도면이다. 또한, 도 3은 본원발명의 일 실시 예에 따라서 각 노광 단위 영역별로 최적 임계 치수를 결정한 예를 나타내는 도면이다.
먼저, 각 패턴에 대하여 소정 임계 치수를 적용하여 노광 공정을 수행한 후, 양품율을 검사한다. 예컨대, 본 실시예의 경우 게이트 패턴에 대하여 임계 치수를 0.23㎛로 적용하여 노광 공정을 수행한 후, 웨이퍼 전면에 대하여 소망하는 소자 특성이 얻어진 양품율의 분포를 검사한다. 임계 치수를 0.23㎛로 적용하여 노광 공정을 수행한 경우에는, 도 2a에서 빗금친 부분에서 소망하는 소자 특성을 갖는 양품이 검출되고, 그 외에는 소망하는 소자 특성을 갖지 못했다.
그 다음, 이전 임계 치수에서 단위 치수만큼 증가 또는 감소시킨 임계 치수를 적용하여 노광 공정을 수행한 후, 양품율을 검사한다. 예컨대, 이전에 적용한 임계 치수인 0.23㎛에 대하여 0.005㎛만큼 감소한 0.225㎛의 임계 치수를 적용하여 노광 공정을 수행한 후, 이전과 동일한 방식으로 양품율을 검사한다. 이 경우에는, 도 2b에 빗금친 부분에서만 양품이 얻어지고 나머지는 부분에서는 원하는 소자 특성을 얻지 못했다.
웨이퍼의 전면에 걸쳐 모든 노광 단위 영역에서 양품이 얻어질 때까지 상술한 과정을 반복하여, 각 노광 단위 영역별로 최적 임계 치수를 결정한다. 이때, 상술한 과정을 반복하는 데 따른 비용 및 시간과, 양품율의 증가로 인해 얻어지는 이익을 고려하여, 모든 노광 단위 영역에서 양품이 얻어지지 않았더라도 반복을 중단하고 그 때까지의 결과로 최적 임계 치수를 결정할 수 있다. 예컨대, 도 2a와 도 2b 단계까지 수행한 단계에서는 불량 부분이 많기 때문에, 상술한 과정을 1회 더 반복하여 임계 치수를 0.22㎛로 적용하여 노광 공정을 행한 후 양품율을 검사하면, 도 2c에 빗금친 부분에서 양품을 얻을 수 있다.
그 결과, 도 2a, 도 2b 및 도 2c에서의 임계 치수를 적용할 경우, 웨이퍼 전면에 대하여 도 3에 NG로 표시된 하나의 노광 단위 영역을 제외한 나머지 부분에서는 양품을 얻을 수 있다. 따라서, NG로 표시된 하나의 노광 단위 영역에서 양품을 얻을 때 얻어지는 비용에 비해, 그와 같이 NG 부분에서 양품을 얻기 위해서 상술한 과정을 반복할 경우 소요되는 비용 및 시간이 훨씬 큰 경우에는, NG 부분에 대한 최적 임계 치수를 결정하기 위한 과정을 행하지 않는 것이 바람직하다.
한편, 도 2b와 도 2c를 참조하면, 양품 부분, 즉, 빗금친 부분이 서로 중복되는 부분이 있다. 예컨대, 이 부분에서는, 0.225㎛의 임계 치수를 적용할 때와 0.22㎛의 임계 치수를 적용할 때 모두 양품이 얻어진다. 이 경우, 인접하는 단위 노광 영역의 최적 임계 치수와 근접한 임계 치수를 적용하는 것이 바람직할 것이다. 즉, 임계 치수를 적용하는 데 있어서 노광 에너지를 변경하여 임계 치수를 적용할 경우, 최적 임계 치수의 차이가 작을수록 노광 에너지의 변경량이 작아서, 적용하는 임계 치수를 변경하기 용이하고, 노광 에너지의 변경으로 인해 야기될 수도 있는 문제를 보다 억제할 수 있을 것이다.
상술한 바와 같은 과정을 거쳐서 웨이퍼 전면에 대해서 최적 임계 치수를 결정한 예가 도 3에 도시되어 있다. 즉, 도 3에서 A로 표시된 구간에서는 0.23㎛가 최적 임계 치수로 결정되고, B로 표시된 구간에서는 0.225㎛가 최적 임계 치수로 결정되며, C로 표시된 구간에서는 0.22㎛가 최적 임계 치수로 결정되었다. 이와 같이 결정된 각 노광 단위 영역별 최적 임계 치수는 저장부(170)에 저장된다.
이후, 제어기(160)는 웨이퍼 스테이지(150)를 이송하여 스텝 이동할 때, 저장부(170)로부터 스텝 이동한 노광 단위 영역에 대응하는 최적 임계 치수 정보를 제공받아, 그 최적 임계 치수 정보에 근거하여 조명원(110) 등의 노광 에너지를 제어하여 노광을 수행한다.
따라서, 각 노광 단위 영역별로 최적 임계 치수로 노광 되므로, 웨이퍼 전면에 걸쳐서 모든 노광 단위 영역, 또는 소망하는 정도의 노광 단위 영역에서 소망하는 소자 특성을 갖는 양품을 얻을 수 있다.
이상과 같이, 본 발명에 따르면, 각 노광 단위 영역별로 최적 임계 치수로 노광을 수행하여, 웨이퍼 전체에 대해서 단일 임계 치수를 적용할 경우 다른 공정으로 인해서 원하는 소자 특성을 얻지 못하던 노광 단위 영역에서도 원하는 소자 특성을 얻을 수 있으므로, 양품율이 향상되는 효과가 있다.

Claims (3)

  1. 삭제
  2. 삭제
  3. 레티클 상의 패턴을 웨이퍼에 전사하는 반도체 장치의 노광 방법으로서,
    상기 웨이퍼 전체에 대하여 노광 단위 영역별로 최적 임계 치수를 각각 결정하는 단계와,
    상기 결정 단계에서 하나의 노광 단위 영역에 대한 최적 임계 치수가 복수 개일 때, 인접하는 노광 단위 영역의 최적 임계 치수와 가장 가까운 최적 임계 치수를 최종적인 최적 임계 치수로 결정하는 단계와,
    상기 노광 단위 영역 각각에 대해 상기 결정된 각 최적 임계 치수로 각각 노광하는 단계
    를 포함하는 반도체 장치의 노광 방법.
KR1020030101153A 2003-12-31 2003-12-31 반도체 장치의 노광 방법 KR100598252B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030101153A KR100598252B1 (ko) 2003-12-31 2003-12-31 반도체 장치의 노광 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101153A KR100598252B1 (ko) 2003-12-31 2003-12-31 반도체 장치의 노광 방법

Publications (2)

Publication Number Publication Date
KR20050069198A KR20050069198A (ko) 2005-07-05
KR100598252B1 true KR100598252B1 (ko) 2006-07-07

Family

ID=37259633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101153A KR100598252B1 (ko) 2003-12-31 2003-12-31 반도체 장치의 노광 방법

Country Status (1)

Country Link
KR (1) KR100598252B1 (ko)

Also Published As

Publication number Publication date
KR20050069198A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
JP4102728B2 (ja) 自動光近接補正(opc)ルール作成
KR100847633B1 (ko) 노광 장치에 있어서의 노광량 및 포커스 위치를 산출하는방법 및 프로그램, 그리고 디바이스의 제조방법
JP4057847B2 (ja) リソグラフィ投影装置の較正方法、パターニング装置、及びデバイス製造方法
JP2003215780A (ja) 2次元フィーチャ・モデルの較正および最適化方法
JP2002299205A (ja) 半導体製造装置の制御方法
JP2010146024A (ja) デバイスレイアウトを用いるna−シグマ露光設定および散乱バーopcの同時最適化の方法、プログラム製品、および装置
CN1862385B (zh) 使用测试特征检测光刻工艺中的焦点变化的系统和方法
US8029954B2 (en) Exposure method and memory medium storing computer program
JP4398852B2 (ja) プロセス・ラチチュードを向上させるためにマスク・パターンの透過率調整を行う方法
JP5068844B2 (ja) リソグラフィ方法及びリソグラフィ装置
KR102257460B1 (ko) 리소그래피 공정 모니터링 방법
EP1698940A2 (en) Exposure method and apparatus
JP4613364B2 (ja) レジストパタン形成方法
TW464946B (en) Method and apparatus for measuring positional shift/distortion by aberration
KR20000071810A (ko) 수차에 기인한 위치상의 이동과 위치 어긋남의 측정 장치및 방법
US20070121093A1 (en) Method for measuring overlay error in exposure machine
TWI441239B (zh) 製造微影元件的方法、微影單元及電腦程式產品
CN110632829A (zh) 光刻工艺方法
KR100598252B1 (ko) 반도체 장치의 노광 방법
JP4235410B2 (ja) 露光方法
JP4642584B2 (ja) マスク作成方法及び露光方法
KR20110012798A (ko) 포토레지스트 선정을 위한 시뮬레이션 방법
JP5006711B2 (ja) 露光装置、露光方法及びデバイス製造方法
JPH11307444A (ja) 投影露光装置及びそれを用いたデバイスの製造方法
JP2004006783A (ja) 投影光学系、露光装置、露光方法及びマイクロデバイスの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090616

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee