JP2004177961A - マスキング・プロセス・シミュレータの自動較正方法及びシステム - Google Patents

マスキング・プロセス・シミュレータの自動較正方法及びシステム Download PDF

Info

Publication number
JP2004177961A
JP2004177961A JP2003395886A JP2003395886A JP2004177961A JP 2004177961 A JP2004177961 A JP 2004177961A JP 2003395886 A JP2003395886 A JP 2003395886A JP 2003395886 A JP2003395886 A JP 2003395886A JP 2004177961 A JP2004177961 A JP 2004177961A
Authority
JP
Japan
Prior art keywords
image
distance
pattern
alim
calibration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003395886A
Other languages
English (en)
Inventor
Lav D Ivanovic
ラブ・ディー・イヴァノヴィック
Paul G Filseth
ポール・ジー・フィルセス
Galza Mario
マリオ・ガルザ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JP2004177961A publication Critical patent/JP2004177961A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70516Calibration of components of the microlithographic apparatus, e.g. light sources, addressable masks or detectors
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】 シミュレータの自動較正を通じてマスキング・プロセス・シミュレータの予測精度を向上させる方法及びシステムを提供すること。
【解決手段】 マスキング・プロセス(52)によって生じる較正パターンの概略を与えるアリム・イメージとウエハ上の較正パターンのデジタル・イメージの検出された(56)エッジとをオーバレイ(66)し、アリム・イメージにおけるパターンの輪郭と検出されたエッジとの間の距離を測定する(70)。数学的アルゴリズムを用いて、シミュレータに入力されたプロセス・パラメータの値を反復的に変更し、アリム・イメージにおけるパターンの輪郭と検出されたエッジとの間の距離を最小化するプロセス・パラメータ値を得る(72)。
【選択図】 図2

Description

本発明は、半導体処理の分野に関し、更に詳しくは、マスキング・プロセス・シミュレータを自動的に較正するプロセスの改善に関する。
集積回路は、回路デザイン又はレイアウトを半導体基板に転写することによって製造される。光リソグラフィでは、レイアウトは、最初、物理テンプレートの上に移動され、次に、この物理テンプレートは、レイアウトをシリコン・ウエハの上に光学的に投影するのに用いられる。レイアウトを物理テンプレートに移動させる際には、一般に、集積回路デザインのそれぞれの層に対して1つのマスクが作成される。パターニングのなされたフォトマスクには、フォトレジストでコーティングされたウエハの領域を選択的にエネルギ源に露出させるための、透明、減衰位相シフト、位相シフト及び不透明な領域が含まれている。そのデザインの特定の層を製造するには、対応するマスクがウエハの上に配置され、ステッパ又はスキャナ・マシンがエネルギ源からマスクを通過して光を照射する。最終的な結果は、その層の幾何学的配置、特徴、ライン及び形状を定義する所望のパターンを有するフォトレジスト層でコーティングされた半導体ウエハである。フォトリソグラフィ・プロセスの後には、典型的には、エッチング・プロセスが行われるが、エッチング・プロセスの間には、フォトレジスト・パターンによって被覆されていないすなわちマスクされていない下位の基板がエッチングによって取り除かれ、基板には所望のパターンが残ることになる。このプロセスは、デザインのそれぞれの層に対して反復される。
フォトリソグラフィ・プロセスによって生じるフォトレジスト・パターンとそれ以降のエッチング・プロセスによって生じる基板パターンとは、フォトマスク上のパターンを正確に複写しているのが理想である。しかし、様々な理由により、レジスト現像ステップの後に残るフォトレジスト・パターンは、フォトマスクのパターンから著しく変動している場合がある。典型的には、回折の影響とフォトリソグラフィ・プロセスのパラメータの変動の結果として、周囲の環境のライン・ピッチ(ここで、ピッチは、この明細書においては、隣接する1対の相互接続ラインの間の変位として定義される)に依存するライン間のクリティカル・ディメンション(臨界次元、CD)の変動が生じる。CD変動に加えて、光の干渉の縞の影響やそれ以外のプロセス変動の結果として、ライン端部効果(パターン内の相互接続ラインの終端部がフォトリソグラフィ・プロセスによって短縮される又は切断される)や、コーナーの丸め(フォトマスクにおける直角がパターンでは丸められたコーナーとして転写される)が生じうる。これら3つの主な光学的近接効果は、ノッチングなどそれ以外のフォトレジスト現象と重なり合うことにより、パターニング後に得られるフォトレジスト層は、意図したものと相違して、フォトマスクのパターンから著しく変動している可能性がある。フォトリソグラフィ・プロセスの間に導かれる変動に加えて、更なる変動や歪みが次のエッチング・プロセスの間に生じることも一般的であり、それにより、半導体基板に生じるパターンは、フォトマスク・パターンから、フォトレジスト・パターンの場合よりも更に変動したものになりうる。
フォトリソグラフィ及びエッチングの領域における従来型の半導体プロセス工学は、様々なマスキング・ステップと関連を有するプロセス・パラメータを制御可能な態様で変更することによって、最終的に得られるパターンを所望のパターンにできるだけ近接させるように試みている。プロセス技術者がフォトマスク・パターンに実質的に同一であるフォトレジスト・パターンを生じさせるために変動させることを試みるのが一般的なパラメータの中には、強度、エネルギ源のコヒーレンシ及び波長、フォトレジストのタイプ、露出に先行してフォトレジストが加熱される温度(プリ・ベーク)、露出エネルギの線量(強度と時間との積)、光アライナにおいて用いられる数値アパーチャ、反射防止コーティングの使用、現像時間、現像液の濃度、現像液の温度、現像液の攪拌方法、ポスト・ベーク温度、フォトリソグラフィ・プロセスと関連する様々なそれ以外のパラメータなどが含まれる。変動を生じうるエッチング・パラメータには、例えば、プロセス圧力及び温度、エッチング種の濃度及び組成、エッチング・チャンバ内部の無線周波数エネルギ場の適用などが含まれる。
しかし、彼らの最善の努力にもかかわらず、半導体プロセス技術者は、一般に、フォトリソグラフィ及びエッチングのプロセスを操作してこれらのプロセスによって生じる基板パターンがフォトマスク・パターンと実質的に同一にすることは不可能である。
プロセス・パラメータのすべての所望の順列に対して現実のテスト・ウエハを作成する時間及びコストを避けるため、マスキング・プロセスのコンピュータ化されたシミュレーションが用いられ、特定のマスキング・シーケンスの最適化と、歪みを有するフォトマスクの光近接補正(OPC)の実行とを容易にする。マスキング・プロセス・シミュレータは、シミュレートされるフォトレジスト及びエッチング・プロセスのパラメータに対応する様々な入力を受け取り、特定のフォトマスクが与えられたときに、特定のマスキング・プロセスによって生じうるパターンをシミュレートすることを試みる。こうして、コンピュータ化により、マスキング・プロセスを特徴付けして最適化するプロセス・エンジニアの能力が著しく強化されることになる。
しかし、マスキング・プロセスの特徴付け、光近接補正技術の導入、高度なプロセス・シミュレーション・ソフトウェアの登場などにも拘わらず、マスキング・プロセスと関連する多数のパラメータに適切に対処することは困難であるのが一般的である。換言すると、シミュレーション・プログラムは、任意の特別なマスキング・プロセス及びマスクによって生じうる厳密なパターンの予測に十分な態様で様々なパラメータ相互間の依存性を最終的に解明することができないのである。
従って、必要とされているのは、マスキング・プロセス・シミュレータ・ソフトウェアの予測精度を向上させる方法及びシステムである。本発明は、そのような必要性に対して向けられたものである。
本発明は、シミュレータの自動較正を通じてマスキング・プロセス・シミュレータの予測精度を向上させる方法及びシステムを提供する。本発明による方法及びシステムは、較正マスクとプロセス・パラメータとを用いてマスキング・プロセスを実行しウエハ上に較正パターンを生じさせるステップを含む。較正パターンのデジタル・イメージが作成され、そのパターンのエッジが、パターン認識を用いて、作成されたデジタル・イメージから検出される。次に、較正マスクを定義するデータとプロセス・パラメータとがプロセス・シミュレータに入力され、マスキング・プロセスによって生じる較正パターンの概略を与えるアリム・イメージ(alim image)が生じる。本発明による方法及びシステムは、更に、アリム・イメージとデジタル・イメージの検出されたエッジとをオーバレイするステップと、アリム・イメージにおけるパターンの輪郭と検出されたエッジとの間の距離を測定するステップとを含む。そして、1又は複数の数学的アルゴリズムを用いて、シミュレータに入力されたプロセス・パラメータの値を反復的に変更し、最終的に、アリム・イメージにおけるパターンの輪郭と検出されたエッジとの間の距離を最小化するプロセス・パラメータ値が得られるようにする。
この出願において開示されている方法及びシステムによると、プロセス・シミュレータを効果的に較正して、マスキング・プロセスのプロセス変動を補償することができる。いったん較正が行われ現実のマスク・データと修正されたプロセス・パラメータとがプロセス・シミュレータに入力されると、プロセス・シミュレータは、マスキング・プロセスによって生じる現実のパターンからの変動が最小であるようなイメージを生じる。
本発明は、本発明は、半導体製造プロセスのシミュレーションと自動較正によりプロセス・シミュレータを改善する方法とに関する。以下の説明は、この技術分野の当業者が本発明を実行して用いることを可能にするようになされており、また、特許出願の形式でその要件を満たすように提供されている。ここに記載されている好適実施例並びに包括的な原理及び特徴への修正は、当業者には容易に想到できるであろう。従って、本発明は、ここに示されている実施例に限定されることを意図しておらず、ここに記載された原理及び特徴から導かれる最も広い範囲が与えられるべきである。
図1を参照すると、所望の半導体パターンとマスキング・プロセスの結果として得られたパターニングされた層との一部が示されている。破線で示された半導体パターンは、様々なパターン要素102a及び102b(集合的に、パターン要素102と称される)を含んでいる。このパターンを用いてマスキング・プロセスが実行されると、現実の要素132から構成されるパターニングされた層131が得られる。パターニング層131は、別の実施例では、フォトリソグラフィ・プロセスによって生じたフォトレジスト・パターンや、エッチング・プロセスによって生じた基板パターンから構成される。
半導体処理及びデザイン技術の当業者であれば理解するように、半導体パターンの要素102は、半導体の製造プロセスによって想定されている集積回路が完成するときには、所望の機能を達成するためのデザインされた様々な相互接続部とパターン要素とを含む。半導体パターンの典型的な要素102は、実質的に、直線と直角のコーナーとで構成される。様々な理由により、製造プロセスにおいて半導体パターンの正確なイメージを再生することは、典型的なマスキング・プロセスと関連するパラメータが多数あるために、そして更に、パターンの作成に用いられるフォトマスクとパターン自体との間に結果として必然的に幾分かの変動を生じさせる不可避的な回折効果のために、極度に複雑である。
図1において見られるように、マスキング・プロセスによって生じる現実のパターン131は、所望の半導体パターン132から変動している。この不一致は、図1では、パターン要素102a及び102bの破線と現実のパターン要素132a及び132bとの間の変位として示されている。典型的には、理想化されたパターン102からの変動には、コーナーの丸めとライン幅の収縮とが含まれる。半導体プロセス技術の当業者には明らかであるが、所望の半導体パターンからの変動は、このプロセスの歩留まりを悪化させ、信頼性を低下させ、それ以後のアライメント過程への公差を低下させるなど、望ましくない影響を生じさせる。
この技術分野において広く知られているように、マスキング・プロセスのシミュレーションについては、与えられたフォトマスクを用いた特定のマスキング・プロセスによって生じるパターンのシミュレーションによる評価を作成することができる市販のソフトウェアが入手可能である。プロセス・シミュレーション・ソフトウェアの例としては、米国カリフォルニア州マウンテン・ビュー(Mountain View)所在のシノプシス社(Synopsys, Inc.)によるTSUPREM-4TM及びTaurus-LRCTMなどがある。マスキング・プロセス・シミュレータは、プロセスと関連付けられた様々なパラメータ修正することの影響に関する大量の上方を生成するのに有益である。シミュレーションは、提案されているパラメータの修正のそれぞれに対して現実にテスト・ウエハを作成することに付随する時間及び費用を回避するのに必要である。
最終的に、シミュレータは、空中(aerial)又は潜在(latent)イメージと称されるパターンの概略(エスティメート)を生じさせる。この概略は、シミュレータに組み入れられるパラメータの数とは関係なく、(回折効果とマスキング・プロセスにおける変動とに起因して)マスキング・プロセスによって生じる現実のパターンからの変動を有している。
この出願の出願人は、マスキング・プロセスによって得られる現実の結果を用いることによりマスキング・プロセスによって生じる最終的なパターンに関するプロセス・シミュレータの予測を改善する方法を開発してきた。例えば、米国特許第6,078,738号及び第6,081,659号には、シミュレーション・プロセスにフィードバック機構を組み入れる方法が開示されている。これらの米国特許は、この出願で援用する。これらの米国特許において開示されている方法によれば、現実のパターンと空中イメージとの間で観察される不一致を解析して、不一致の度合いがより小さな結果を生じるような、また、シミュレータの継続的な反復の間に生じる空中イメージとパターンによって生じる現実のイメージとの間の誤差が縮小されるような、修正されたシミュレータが得られる。
マスキング・プロセスによって得られた現実の結果を用いてプロセス・シミュレータ・プログラムの予測精度を改善する方法は、較正プロセスと称することができる。しかし、この較正がどのように実装されるか、そして、この較正に基づいてシミュレータがどのように修正されるかは、シミュレータのパフォーマンスに大きく影響する。
較正の間にシミュレータを修正するアプローチの1つして、シミュレータが所望のレベルのパフォーマンスを達成するまでオペレータがシミュレータに入力されるプロセス・パラメータ値を反復的に変化させるという手動によるプロセスがある。しかし、オペレータにとっては、一度に2つのプロセス・パラメータを変更するのは困難であり、そのようなことをするとプロセスは面倒になり、エラーが生じ易くなり、時間もかかるようになる。
別の較正アプローチとしては、臨界次元(critical dimension = CD)チェッキングを用いるものがある。これによると、マスキング・プロセスによって生じた現実のパターンの特定の形状の臨界次元が製造ウエハから直接に測定される。そして、同じ臨界次元が、シミュレータによって生じた空中イメージにおける形状について測定される。次に、シミュレータに入力されるプロセス・パラメータを、現実のパターンと等しい臨界距離を有する空中イメージをシミュレータが生じるまで、網羅的なサーチ・アルゴリズムを用いて変化させるのである。この方法の短所は、臨界次元は1つの次元についてだけしか1つの形状を測定しないという点である。ここで1つの次元というのは、その形状の中心部分を通る水平方向か垂直方向かのいずれかである。従って、このプロセスでは、ラインの端部や形状の間の空間など、ほとんどのステッパ誤差が生じる領域におけるパターンを解析することができない。
従って、本発明は、シミュレータの較正方法を改善するために、シミュレータによって生じた空中イメージとマスキング・プロセスによって生じた現実のパターンとの間の差を解析するプロセスを改善する。本発明によると、較正マスク・データとプロセス・パラメータとがプロセス・シミュレータに入力され、マスキング・プロセスによって生じるであろう較正パターンの概略を与える空中イメージが生じる。これと同じ較正マスク・データとプロセス・パラメータとがマスキング・プロセスの間に用いられ、ウエハ上の現実の較正パターンが生じる。ウエハ上の現実のパターンのデジタル・イメージを、好ましくは、走査式電子顕微鏡(SEM)を用いて取得する。パターンのエッジが、パターン認識を用いてSEMイメージから自動的に認識され、現実のパターンの認識されたエッジは、空中イメージにおけるパターンと重畳される。空中イメージにおけるパターンの輪郭とSEMエッジの輪郭との間の距離が測定され、これによって、1つではなく2つの次元に基づく距離値が得られる。そして、1又は複数の数学的アルゴリズムを用いて、空中イメージ輪郭とSEMエッジとの間の最小距離を与えるプロセス・パラメータ値の組が得られるまで、シミュレータに入力されるプロセス・パラメータの値を反復的に変化させる。このようにして得られたパラメータの新たな組は、プロセス・シミュレータを効果的に較正して、マスキング・プロセスのプロセス変動を補償する。
いったん較正が実行されオペレータが現実のマスク・データと修正されたプロセス・パラメータとをプロセス・シミュレータに入力すると、プロセス・シミュレータは、マスキング・プロセスによって生じた現実のパターンから最小限度で変動している空中イメージを生じさせる。このように較正されたプロセス・シミュレータは、マスク欠陥の予測を含む様々なタスクに用いること、OPC補正のモデルとしても用いること、位相シフト・マスク補正に用いることなどが可能である。
図2は、本発明の好適実施例に従ってマスキング・プロセスのプロセス変動を補償するプロセス・シミュレータの較正プロセスを図解する流れ図である。プロセスは、ステップ50において、本発明に従ってサーバ上で動作するプロセス・シミュレーション・プログラムを提供し、そのプログラムをインターネットなどのネットワーク上で利用可能にすることによって開始する。
図3は、本発明の好適実施例におけるウェブ・イネーブルされたプロセス・シミュレーション・システムのブロック図である。シミュレーション・システム140は、プロセス・シミュレータ142とプロセス・シミュレータ142を較正する自動較正プログラム143とを含む。プロセス・シミュレータ142と自動較正プログラム143とは、サーバ144上でアプリケーション・プログラムとして実行され、クライアント・コンピュータ150を用いている1又は複数のオペレータによってアクセスされる。自動較正プログラム143は、プロセス・シミュレータ142にその一部として含まれている場合と、プロセス・シミュレータ142とは別個に存在している場合とがある。
プロセス・シミュレータ142と較正プログラム143とは、1又は複数のマスク・レイアウト・データベース152にアクセスすることができる。ここで、1又は複数のマスク・レイアウト・データベース152とは、それぞれが、特定の半導体デバイスを製造するのに用いられるマスク・デザインの組を含んでいる。特に、較正プロセス143は、プロセス・シミュレータ142を較正するときに、較正マスク・デザイン(図示せず)にアクセスするのが一般的である。更に、プロセス・シミュレーション・システム140は、後述するように、入力プロセス・パラメータを定義するデータ・セット154を含む。図4は、マスク・レイアウト・データベース152からの例示的な較正マスク・パターンの図解である。好適実施例では、マスク・データは、GDSIIフォーマットで記憶される。
再び図2を参照すると、較正パターンが、ステップ52において、マスキング・プロセスによりウエハ上に作成され、よって、物理較正マスクとステッパ・マシンとが用いられてデータ・セット154により特定される条件の下で較正パターンが生成される。データ・セット154は、マスキング・プロセスと関連付けられる大局的(グローバル)なプロセス・パラメータ(この明細書では、「プロセス・パラメータ」とも称する)を含む。好適実施例では、これらの大局的なプロセス・パラメータは、フォトレジストをシミュレートするレジスト・パラメータとステッパ・マシンの光学装置及び特性をシミュレートする光学パラメータとの両方を含む。
フォトリソグラフィ技術の分野における当業者に広く知られているように、レジスト・パラメータの例には、レジスト・コントラスト(ガンマ)、レジスト厚、レジスト感度、レジスト固体コンテンツ及びレジスト粘性が含まれる。レジスト・イメージに影響を与えうる光学パラメータの例には、ステッパ・ランプの輝度、露光の継続時間、光エネルギのコヒーレンシ、レンズのアパーチャ及びランプ源の波長が含まれる。更に当業者には明らかなことであるが、現像プロセスとエッチング・プロセスとは、共に、プロセス・シミュレータ142に入力されうる多数のパラメータを含む。このパラメータとしては、現像時間、現像液の濃度、現像温度、現像液の攪拌(アジテーション)方法並びに任意のベーク後時間及び温度が含まれる。上述したプロセス・パラメータは、網羅的ではなく例示的であることが意図されているので、追加的なパラメータをシミュレータ142に組み入れることも可能である。
物理較正パターンがマスキング・プロセスによって作られた後で、走査式電子顕微鏡(SEM)を用いて、ステップ54でSEMイメージと称されているパターンのデジタル表現が作成される。図5は、図4に示されたマスク・デザインを用いたマスキング・プロセスによって生じた例示的なSEMイメージの図解である。
再び図2を参照すると、本発明の1つの特徴に従い、ステップ56において、SEMイメージにおけるマスク・パターンのエッジがパターン認識を用いて自動的に検出される。検出されたエッジは、GDSII(グラフィック・デザイン・データへの転送/検索のための標準ファイル・フォーマット)などの標準フォーマットでエッジ・データベースに記憶されうる。ある好適実施例では、スネーク(Snake)アルゴリズムと称されるアルゴリズムが用いて、SEMイメージからのマスク・エッジが自動的に検出される。これに関しては、この出願の出願人に譲渡されている"Mask Defect Analysis for Both Horizontal and Vertical Processing Effects"(2513P)と称する米国特許出願に開示されている。この米国特許出願の内容は、この出願において援用する。別の実施例では、「適応型SEMエッジ認識アルゴリズム」を用いてエッジの検出がなされる。これに関しては、米国特許出願"Adaptive SEM Edge Recognition Algorithm"に開示されている。
ステップ58では、SEMイメージが、SEMイメージの中のいくつのピクセルがマスク・デザインの1測定単位と等しいのかを判断するために、GDSマスク・デザイン・データ・レイアウト・データベース152と相関される。この1測定単位は、通常はナノメータである。
ステップ60では、クライアント・コンピュータ150のオペレータが、較正プログラム143を呼び出す。ステップ62では、オペレータは、較正マスク・デザインと較正パターンを作るのに用いられるマスキング・プロセスの大局的プロセス・パラメータを表すデータ・セット154とを選択する。
ステップ64では、較正マスク・データとプロセス・パラメータとがプロセス・シミュレータ142に入力され、マスキング・プロセスによって生じる較正パターンの概略を与えるイメージが生じる。この技術分野では周知であるように、空中(aerial)又は潜在(latent)イメージがシミュレータによって生じうる。この出願では、これらのイメージを集合的に「アリム」(Aerial/Latent IMage)イメージと称することにする。プロセス・シミュレータ142によって生成されるアリム・イメージは、サーバ上かクライアント・コンピュータ150かいずれかに記憶されうる。
ステップ66では、アリム・イメージと較正マスク・デザインと検出されたSEMエッジとがオーバレイされる。ステップ68では、アリム・イメージと較正マスクと検出されたSEMエッジとの間のアライメントが精密化される。好適実施例では、SEMにおけるアリム・イメージとパターンとは、後に続くアライメントと比較とを容易にするための対応するアライメント・マークを含みうる。オーバレイされた複数のイメージは、オプションであるが、オペレータに対して表示されることもある。図6は、白いラインで示されている例示的なアリム・イメージ164と、黒いラインで示され重畳されている検出されたSEMエッジとを示す図である。
再び図2を参照すると、ステップ70では、アリム・イメージの輪郭と検出されたSEMエッジとの間の距離が決定される。好適実施例では、この距離は、2乗平均平方根(RMS)アルゴリズムを用いて決定される。RMSアルゴリズムは、アリム・イメージ164とSEMイメージ166とにおける対応するエッジ(又はエッジの部分集合)のそれぞれの対の間の距離を測定し、重み付けされた平均を測定された距離に与え、1つの距離値を生じさせる。別の実施例では、重み付けされた平均は、SEMエッジとアリム・エッジとの間の距離のN乗の平均のN乗根に等しい。ただしここで、Nは2であることは必ずしも必要ではない。このようにして輪郭の間の距離を計算することにより、2次元の測定に基づく距離の値が効率的に得られる。
ステップ72では、1又は複数の数学的アルゴリズムが用いられ、シミュレータに入力されアリム・イメージの輪郭とSEMエッジとの間の最小距離を生じさせるプロセス・パラメータ値の組がサーチされる。オペレータは、サーチを終了させるのに用いられる最小距離スレショルドと、プロセス・パラメータに対する可能性がある最大値及び最小値とを定義することができる。
好適実施例では、マスキング・プロセスによって用いられるプロセス・パラメータの部分集合が数学的アルゴリズムに入力される。本発明によると、次の11個のプロセス・パラメータを用いて最小距離が決定される。すなわち、焦点、拡散、シグマイン、シグマアウト、極位置の角度、数値アパーチャ、極のシグマ、スフェリカル(spherical)、coma_x、coma_y及び輝度(intensity)輪郭である。
ステップ74では、アリム・イメージ輪郭とSEMイメージとの間の計算された距離がオペレータによって設定された最小距離スレショルドを満足するかどうかが判断される。この最小距離のスレショルドは、用いられている特定のプロセス技術に依存する。例えば130nmのプロセス技術の場合には、最小距離スレショルドは8から10nmに設定することができるが、これは、プロセス・シミュレータはSEMイメージ166の10%の範囲にあるアリム・イメージ164を生じさせなければならないことを意味する。重要な応用例では、5%未満のエラー・スレショルドが必要となりうる。
計算された距離が最小距離スレショルドを満たさない場合には、アルゴリズムは、ステップ76においてプロセス・パラメータのための新たな値を計算する。この新たなプロセス・パラメータ値は、11変数(x)の関数であるf(x1,x2,…x11)/R11−Rが与えられ、アリム・イメージ輪郭とSEMエッジ輪郭との間の距離を最小化するプロセスの間に計算される。
好適実施例では、2つのアルゴリズムが用いられて、この方程式が最小化される。第1に、周知の確率アルゴリズムが用いられ、この関数の大局的な最小値が得られるまで処理値が反復的に変化させられる。大局的な最小値を生じさせるこの第1の計算されたパラメータ値の組は、次に、シンプレクス又はパウウェル・アルゴリズムと称される第2の周知のアルゴリズムに入力される。このアルゴリズムは、このパラメータ値の組によって定義される関数と共に始動し、この関数内部の局所的な最小値が得られるまで、パラメータ値を反復的に変化させ、パラメータ値の第2の組を生じさせる。
ステップ78では、この第2の組の計算されたパラメータ値がプロセス・シミュレータ142に入力されて新たなアリム・イメージ164を生成し、プロセスはステップ66−72と共に進行する。アリム・イメージ164はSEMエッジとオーバレイされ、これら2つの間の距離が計算される等である。アリム・イメージ輪郭とSEMエッジ輪郭との間の計算された距離がステップ74において最小距離スレショルドを満たさない場合には、このプロセスは継続される。アリム・イメージ輪郭とSEMエッジ輪郭との間の計算された距離がステップ74において最小距離スレショルドを満たす場合には、ステップ80において、パラメータ値の現在の組がパラメータの最適に組であり較正プログラム143によってプロセス・シミュレータ142の較正のために出力される。
図7は、本発明の好適実施例において較正プログラムによって生じるユーザ・インターフェース・スクリーンの図解である。本発明の別の特徴によると、較正プログラムのユーザ・インターフェース・スクリーン170は、それぞれのプロセス・パラメータに対して個別的なグラフ172を表示する。これらのグラフでは、それぞれの反復(イテレーション)に対するパラメータ値をx軸に、結果的なRMS距離値をy軸に取っている。個別的なパラメータのグラフ172に加えて、ユーザ・インターフェース・スクリーンは、それぞれの反復の結果である大局的なRMS距離をプロットした大局的グラフ174も表示する。
以上で、プロセス・シミュレータを較正する方法及びシステムを開示した。本発明は、示されている実施例に従って説明され、この技術分野の当業者であれば、これらの実施例に対する変更がありうるし、そのような変更はすべて本発明の精神及び範囲の中に含まれることを容易に理解するはずである。従って、当業者であれば、特許請求の範囲の精神及び範囲から逸脱することなく多くの修正をなすことができる。
所望の半導体パターンの一部とマスキング・プロセスの結果として生じるパターニングされた層とを示す図である。 本発明の好適実施例に従いプロセス・シミュレータを校正してマスキング・プロセスのプロセス変動を補償するプロセスを図解している流れ図である。 本発明の好適実施例におけるウェブ・イネーブルされたプロセス・シミュレーションのブロック図である。 例示的な校正マスク・パターンの図解である。 図4に示されたマスク・デザインを用いたマスキング・プロセスによって生じる例示的なSEMイメージの図解である。 検出されたSEMエッジに重畳されたアリム・イメージを示す図である。 本発明の好適実施例における校正プログラムによって生じるユーザ・インターフェース画面を図解する図である。

Claims (30)

  1. マスキング・プロセス・シミュレータを自動的に較正するコンピュータ実装された方法であって、
    (a)較正マスクとプロセス・パラメータとを用いてマスキング・プロセスを実行し、ウエハ上に較正パターンを作成するステップと、
    (b)前記較正パターンのデジタル・イメージを作成するステップと、
    (c)パターン認識を用いて前記デジタル・イメージから前記パターンのエッジを検出するステップと、
    (d)前記較正マスクと前記プロセス・パラメータとを定義するデータをプロセス・シミュレータに入力し、前記マスキング・プロセスによって生じうる較正パターンの概略を与えるアリム・イメージを生じさせるステップと、
    (e)前記アリム・イメージと前記デジタル・イメージの検出されたエッジとをオーバレイするステップと、
    (f)前記アリム・イメージにおけるパターンの輪郭と前記検出されたエッジとの間の距離を測定するステップと、
    (g)前記アリム・イメージにおけるパターンの輪郭と前記検出されたエッジとの間の最小距離を生じさせるプロセス・パラメータの組が見つかるまで、1又は複数の数学的アルゴリズムを用いて前記シミュレーションに入力されたプロセス・パラメータの値を反復的に変化させ、よって、前記プロセス・シミュレータを効果的に較正し前記マスキング・プロセスのプロセス変動を補償するステップと、
    を含むことを特徴とする方法。
  2. 請求項1記載の方法において、ステップ(b)は、走査式電子顕微鏡(SEM)を用いて前記較正パターンのSEMイメージを作成するステップを更に含むことを特徴とする方法。
  3. 請求項1記載の方法において、ステップ(g)は、前記プロセス・パラメータの部分集合の値を変化させるステップを更に含むことを特徴とする方法。
  4. 請求項3記載の方法において、前記プロセス・パラメータの部分集合は、焦点、拡散、シグマイン、シグマアウト、極位置の角度、数値アパーチャ、極のシグマ、スフェリカル、coma_x、coma_y及び強度輪郭を含むことを特徴とする方法。
  5. 請求項3記載の方法において、ステップ(g)は、サーチを終了させるのに用いられる最小距離スレショルドと前記プロセス・パラメータに対する可能性のある最小値及び最大値とをオペレータから受け取るステップを更に含むことを特徴とする方法。
  6. 請求項5記載の方法において、ステップ(g)は、
    (i)第1のアルゴリズムを用いて、前記プロセス・パラメータの関数に対する大局的な最小値が見つかるまで前記パラメータの値を反復的に変化させるステップと、
    (ii)前記大局的な最小値を生じさせたパラメータの計算値の第1の組を第2のアルゴリズムに入力するステップであって、前記第2のアルゴリズムは、前記第1の組のパラメータ値によって定義される関数から開始し、パラメータ値の第2の組を生じさせる局所的な最小値が前記関数の中で見つかるまで前記パラメータの値を反復的に変化させる、ステップと、
    を更に含むことを特徴とする方法。
  7. 請求項6記載の方法において、前記第1のアルゴリズムは確率的アルゴリズムであることを特徴とする方法。
  8. 請求項6記載の方法において、ステップ(g)は、パラメータの計算値の前記第2の組を前記プロセス・シミュレータに反復的に入力して距離測定のための新たなアリム・イメージを生成するステップを更に含むことを特徴とする方法。
  9. 請求項3記載の方法において、ステップ(c)は、前記SEMイメージの中のいくつのピクセルが前記マスク・デザインの測度の1単位と等しいのかを判断するために前記SEMイメージを前記マスク・デザイン・データと相関させるステップを様々なに含むことを特徴とする方法。
  10. 請求項3記載の方法において、ステップ(f)は、二乗平均平方根(RMS)アルゴリズムを含む距離計量を用いて距離を決定するステップを更に含むことを特徴とする方法。
  11. 請求項10記載の方法において、前記距離計量は、前記アリム・イメージにおける対応するエッジのそれぞれの対の少なくとも部分集合とSEMイメージとの間の距離を測定し、測定された距離に重み付けされた平均を適用して1つの距離値を生じさせることを特徴とする方法。
  12. 請求項11記載の方法において、前記重み付けされた平均はSEMエッジとアリム・イメージとの間の距離のN乗の平均のN乗根と等しいことを特徴とする方法。
  13. 請求項3記載の方法において、前記アリム・イメージは空中イメージ又は潜在イメージを含むことを特徴とする方法。
  14. 請求項1記載の方法において、それぞれの反復に対するパラメータ値を結果的に得られる距離値と共にプロットするそれぞれのプロセス・パラメータに対する個別的なグラフと、それぞれの反復の大局的な距離結果をプロットする大局的なグラフとを表示するユーザ・インターフェースを表示するステップを更に含むことを特徴とする方法。
  15. 請求項1記載の方法において、ステップ(a)は、フォトレジストをシミュレートするレジスト・パラメータとステッパ・マシンの光学装置及び特性をシミュレートする光学パラメータとの両方を含む大局的プロセス・パラメータを入力するステップを更に含むことを特徴とする方法。
  16. プロセス・シミュレータ・システムであって、
    ネットワークに結合されたサーバと、
    前記サーバ上で動作する較正プログラムと、
    前記サーバ上で動作するプロセス・シミュレータと、
    前記ネットワークを介して前記サーバに結合された少なくとも1つのクライアント・コンピュータであって、オペレータが前記較正プログラムにアクセスすることができ、いったん呼び出されると、前記較正プログラムは、
    (a)較正マスクとプロセス・パラメータとを用いたマスキング・プロセスの間に生じたウエハ上の較正パターンのデジタル・イメージを受け取り、
    (b)パターン認識を用いて前記デジタル・イメージから前記パターンのエッジを検出し、
    (c)前記較正マスクと前記プロセス・パラメータとを定義するデータをこのプロセス・シミュレータに入力し、前記マスキング・プロセスによって生じうる較正パターンの概略を与えるアリム・イメージを生じさせ、
    (d)前記アリム・イメージと前記デジタル・イメージの検出されたエッジとをオーバレイし、
    (e)前記アリム・イメージにおけるパターンの輪郭と前記検出されたエッジとの間の距離を測定し、
    (f)前記アリム・イメージにおけるパターンの輪郭と前記検出されたエッジとの間の最小距離を生じさせるプロセス・パラメータの組が見つかるまで、1又は複数の数学的アルゴリズムを用いて前記シミュレータに入力されたプロセス・パラメータの値を反復的に変化させ、よって、前記プロセス・シミュレータを効果的に較正し前記マスキング・プロセスのプロセス変動を補償することを特徴とするシステム。
  17. 請求項16記載のシステムにおいて、走査式電子顕微鏡(SEM)を用いて前記較正パターンのSEMイメージを作成することを特徴とするシステム。
  18. 請求項17記載のシステムにおいて、前記数学的アルゴリズムは、前記プロセス・パラメータの部分集合の値を反復的に変化させることを特徴とするシステム。
  19. 請求項18記載のシステムにおいて、前記プロセス・パラメータの部分集合は、焦点、拡散、シグマイン、シグマアウト、極位置の角度、数値アパーチャ、極のシグマ、スフェリカル、coma_x、coma_y及び強度輪郭を含むことを特徴とするシステム。
  20. 請求項18記載のシステムにおいて、前記較正プログラムは、前記数学的アルゴリズムによるサーチを終了させるのに用いられる最小距離スレショルドと前記プロセス・パラメータに対する可能性のある最小値及び最大値とをオペレータから受け取ることを特徴とするシステム。
  21. 請求項20記載のシステムにおいて、前記数学的アルゴリズムは、
    (i)第1のアルゴリズムを用いて、前記プロセス・パラメータの関数に対する大局的な最小値が見つかるまで前記パラメータ値を反復的に変化させる第1のアルゴリズムと、
    (ii)前記大局的な最小値を生じさせたパラメータの計算値の第1の組を受け取り、前記第1の組のパラメータ値によって定義される関数から開始し、パラメータ値の第2の組を生じさせる局所的な最小値が前記関数の中で見つかるまで前記パラメータの値を反復的に変化させる第2のアルゴリズムと、
    を含むことを特徴とするシステム。
  22. 請求項21記載のシステムにおいて、前記第1のアルゴリズムは確率的アルゴリズムであることを特徴とするシステム。
  23. 請求項21記載のシステムにおいて、前記較正プログラムは、パラメータの計算値の前記第2の組を前記プロセス・シミュレータに反復的に入力して距離測定のための新たなアリム・イメージを生成することを特徴とするシステム。
  24. 請求項17記載のシステムにおいて、前記SEMイメージの中のいくつのピクセルが前記マスク・デザインの測度の1単位と等しいのかを判断するために、前記SEMイメージは、前記マスク・デザイン・データと相関されることを特徴とするシステム。
  25. 請求項17記載のシステムにおいて、二乗平均平方根(RMS)アルゴリズムを含む距離計量を用いて前記距離が決定されることを特徴とするシステム。
  26. 請求項25記載のシステムにおいて、前記距離計量は、前記アリム・イメージにおける対応するエッジのそれぞれの対の少なくとも部分集合とSEMイメージとの間の距離を測定し、測定された距離に重み付けされた平均を適用して1つの距離値を生じさせることを特徴とするシステム。
  27. 請求項26記載のシステムにおいて、前記重み付けされた平均はSEMエッジとアリム・イメージとの間の距離のN乗の平均のN乗根と等しいことを特徴とするシステム。
  28. 請求項17記載のシステムにおいて、前記アリム・イメージは空中イメージ又は潜在イメージを含むことを特徴とするシステム。
  29. 請求項16記載のシステムにおいて、前記較正プログラムは、それぞれの反復に対するパラメータ値を結果的に得られる距離値と共にプロットするそれぞれのプロセス・パラメータに対する個別的なグラフと、それぞれの反復の大局的な距離結果をプロットする大局的なグラフとを表示するユーザ・インターフェースを表示することを特徴とするシステム。
  30. 請求項16記載のシステムにおいて、前記プロセス・パラメータは、前記プロセス・シミュレータに、フォトレジストをシミュレートするレジスト・パラメータとステッパ・マシンの光学装置及び特性をシミュレートする光学パラメータとの両方を含む大局的プロセス・パラメータを入力することを特徴とするシステム。
JP2003395886A 2002-11-26 2003-11-26 マスキング・プロセス・シミュレータの自動較正方法及びシステム Pending JP2004177961A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/305,673 US6768958B2 (en) 2002-11-26 2002-11-26 Automatic calibration of a masking process simulator

Publications (1)

Publication Number Publication Date
JP2004177961A true JP2004177961A (ja) 2004-06-24

Family

ID=32298061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003395886A Pending JP2004177961A (ja) 2002-11-26 2003-11-26 マスキング・プロセス・シミュレータの自動較正方法及びシステム

Country Status (4)

Country Link
US (2) US6768958B2 (ja)
EP (1) EP1424595B1 (ja)
JP (1) JP2004177961A (ja)
DE (1) DE60326421D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018532139A (ja) * 2015-08-10 2018-11-01 ケーエルエー−テンカー コーポレイション ウエハレベル欠陥の転写性を予測する装置および方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10147880B4 (de) * 2001-09-28 2004-05-06 Infineon Technologies Ag Verfahren zur Messung einer charakteristischen Dimension wenigstens einer Struktur auf einem scheibenförmigen Objekt in einem Meßgerät
US6763514B2 (en) * 2001-12-12 2004-07-13 Numerical Technologies, Inc. Method and apparatus for controlling rippling during optical proximity correction
US20040121069A1 (en) * 2002-08-08 2004-06-24 Ferranti David C. Repairing defects on photomasks using a charged particle beam and topographical data from a scanning probe microscope
US6990743B2 (en) * 2002-08-29 2006-01-31 Micron Technology, Inc. Process for monitoring measuring device performance
US6768958B2 (en) * 2002-11-26 2004-07-27 Lsi Logic Corporation Automatic calibration of a masking process simulator
JP4276140B2 (ja) * 2004-06-25 2009-06-10 株式会社日立ハイテクノロジーズ 走査電子顕微鏡及び寸法校正用試料
CN101111845A (zh) * 2005-02-02 2008-01-23 皇家飞利浦电子股份有限公司 用于校准的方法、装置、设备、系统和程序
DE102005009536A1 (de) * 2005-02-25 2006-08-31 Carl Zeiss Sms Gmbh Verfahren zur Maskeninspektion im Rahmen des Maskendesigns und der Maskenherstellung
US7536670B2 (en) 2005-05-31 2009-05-19 Cadence Design Systems, Inc. Method for verifying and choosing lithography model
US7224437B2 (en) 2005-05-31 2007-05-29 Invarium, Inc Method for measuring and verifying stepper illumination
US7353472B2 (en) * 2005-08-12 2008-04-01 International Business Machines Corporation System and method for testing pattern sensitive algorithms for semiconductor design
US7848561B2 (en) * 2005-12-30 2010-12-07 Honeywell International Inc. Determining capability of an on-line sensor
US7506285B2 (en) 2006-02-17 2009-03-17 Mohamed Al-Imam Multi-dimensional analysis for predicting RET model accuracy
JP2007294739A (ja) * 2006-04-26 2007-11-08 Toshiba Corp パターン形状評価方法、プログラムおよび半導体装置の製造方法
WO2008010017A1 (en) * 2006-07-19 2008-01-24 Freescale Semiconductor, Inc. Method and apparatus for designing an integrated circuit
KR100819094B1 (ko) * 2006-10-26 2008-04-02 삼성전자주식회사 반도체 메모리 디바이스 제조를 위한 글로벌 매칭 방법
JP5408852B2 (ja) * 2007-08-09 2014-02-05 株式会社日立ハイテクノロジーズ パターン測定装置
NL1036189A1 (nl) * 2007-12-05 2009-06-08 Brion Tech Inc Methods and System for Lithography Process Window Simulation.
DE102008015631A1 (de) * 2008-03-20 2009-09-24 Carl Zeiss Sms Gmbh Verfahren und Vorrichtung zur Vermessung von Masken für die Photolithographie
DE102008015806B4 (de) * 2008-03-27 2015-07-16 Infineon Technologies Ag Verfahren zum Kalibrieren eines Simulations- oder Entwurfsverfahrens, zum Entwerfen oder Herstellen einer Maske oder zum Herstellen eines Bauelements
US8676818B2 (en) * 2010-05-03 2014-03-18 International Business Machines Corporation Dynamic storage and retrieval of process graphs representative of business processes and extraction of formal process models therefrom
DE102010045135B4 (de) * 2010-09-10 2021-03-18 Carl Zeiss Meditec Ag Verfahren zur Ermittlung eines Platzierungsfehlers eines Strukturelements auf einer Maske, Verfahren zur Simulation eines Luftbildes aus Struktur-Vorgaben einer Maske und Positionsmessvorrichtung
CN102122111B (zh) * 2011-03-20 2012-11-14 北京理工大学 一种基于像素的光学邻近效应校正的优化方法
US8810785B2 (en) * 2011-08-26 2014-08-19 United Microelectronics Corp. Mask inspecting method
US8885917B2 (en) * 2011-12-27 2014-11-11 United Microelectronics Corp. Mask pattern and correcting method thereof
JP5758423B2 (ja) 2013-02-26 2015-08-05 株式会社東芝 マスクレイアウトの作成方法
CN104281008B (zh) * 2013-07-02 2016-08-31 欣兴电子股份有限公司 曝光图像补偿方法
JP6663672B2 (ja) * 2015-09-25 2020-03-13 株式会社Screenホールディングス データ補正装置、描画装置、配線パターン形成システム、検査装置、データ補正方法および配線基板の製造方法
KR102440202B1 (ko) 2016-12-28 2022-09-05 에이에스엠엘 네델란즈 비.브이. 메트롤로지 이미지와 디자인 사이의 시뮬레이션-지원 정렬

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078738A (en) * 1997-05-08 2000-06-20 Lsi Logic Corporation Comparing aerial image to SEM of photoresist or substrate pattern for masking process characterization
JP2002006475A (ja) * 2000-06-22 2002-01-09 Toshiba Corp マスクパターン設計方法及びその方法により形成されるマスク
JP2002174890A (ja) * 2000-12-07 2002-06-21 Hitachi Ltd 半導体集積回路の製造方法
JP2002175969A (ja) * 2000-12-07 2002-06-21 Hitachi Ltd パターン検証方法及びデータ処理システム
JP2002311561A (ja) * 2001-04-11 2002-10-23 Sony Corp パターン形成方法、パターン処理装置および露光マスク

Family Cites Families (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3121328A (en) * 1960-12-02 1964-02-18 Eugene M Todd Recording tensiometer
US3336525A (en) * 1963-01-08 1967-08-15 Kaman Aircraft Corp Variable impedance displacement transducer
DK134455C (da) * 1969-04-21 1978-04-24 Nils Aage Juul Eilersen Kapacitetsmålekredsløb.
US3698249A (en) * 1970-08-03 1972-10-17 Umc Electronics Co Fluid pressure monitoring system
US3668698A (en) * 1970-12-17 1972-06-06 Northern Electric Co Capacitive transducer
US3880008A (en) * 1973-04-02 1975-04-29 Nils Aage Juul Eilersen Arrangement for occasionally determining the pressure in a hydraulic or pneumatic system
US3859575A (en) * 1974-02-11 1975-01-07 Lee Shih Ying Variable capacitance sensor
US4093915A (en) * 1976-01-12 1978-06-06 Setra Systems, Inc. Capacitance measuring system
US4084438A (en) * 1976-03-29 1978-04-18 Setra Systems, Inc. Capacitive pressure sensing device
US4042876A (en) * 1976-04-29 1977-08-16 The United States Of America As Represented By The United States Energy Research And Development Administration Eddy current gauge for monitoring displacement using printed circuit coil
US4054833A (en) * 1976-06-11 1977-10-18 Setra Systems, Inc. Capacitance measuring system
DK139644B (da) * 1976-12-30 1979-03-19 Nils Aage Juul Eilersen Kapacitiv kraftmåler.
US4229776A (en) * 1978-11-21 1980-10-21 Vaisala Oy Capacitive capsule for aneroid pressure gauge
US4227418A (en) * 1979-09-24 1980-10-14 Fischer & Porter Company Capacitive pressure transducer
US4434451A (en) * 1979-10-29 1984-02-28 Delatorre Leroy C Pressure sensors
US4434203A (en) * 1980-10-27 1984-02-28 Setra Systems, Inc. Diaphragm
US4358814A (en) * 1980-10-27 1982-11-09 Setra Systems, Inc. Capacitive pressure sensor
US4386312A (en) * 1981-04-24 1983-05-31 Setra Systems, Inc. Linear capacitive sensor system
US4463614A (en) * 1981-05-19 1984-08-07 Setra Systems, Inc. Force transducer
US4513831A (en) * 1981-05-19 1985-04-30 Setra Systems, Inc. Weighing system
US4383586A (en) * 1981-05-19 1983-05-17 Setra Systems, Inc. Adjustable linkage
US4464725A (en) * 1981-05-19 1984-08-07 Setra Systems, Inc. Temperature compensated measuring system
US4433742A (en) * 1981-05-19 1984-02-28 Setra Systems, Inc. Linear motion linkage
US4382479A (en) * 1981-05-19 1983-05-10 Setra Systems, Inc. Weighing system
US4899600A (en) * 1981-05-19 1990-02-13 Setra Systems, Inc. Compact force transducer with mechanical motion amplification
US4448085A (en) * 1981-05-19 1984-05-15 Setra Systems, Inc. Force transducer
US4649759A (en) * 1981-05-19 1987-03-17 Setra Systems, Inc. Force transducer
US4558600A (en) * 1982-03-18 1985-12-17 Setra Systems, Inc. Force transducer
US4458293A (en) * 1981-11-05 1984-07-03 Cherry Electrical Products Corporation Capacitive keyboard
US4926489A (en) 1983-03-11 1990-05-15 Kla Instruments Corporation Reticle inspection system
US4603308A (en) * 1985-06-24 1986-07-29 Setra Systems, Inc. Temperature stable oscillator
US4949054A (en) * 1988-08-24 1990-08-14 Setra Systems, Inc. Temperature stable oscillator
US4846293A (en) * 1988-10-12 1989-07-11 Setra Systems, Inc. Humidity control system for a scale
DE3910297A1 (de) * 1989-03-30 1990-10-04 Micro Epsilon Messtechnik Beruehrungslos arbeitendes wegmesssystem
DK162015C (da) * 1989-08-10 1992-02-17 Jens Juul Eilersen Moebel
US5024099A (en) * 1989-11-20 1991-06-18 Setra Systems, Inc. Pressure transducer with flow-through measurement capability
US5115676A (en) * 1990-01-10 1992-05-26 Setra Systems, Inc. Flush-mounted pressure sensor
US5194819A (en) * 1990-08-10 1993-03-16 Setra Systems, Inc. Linearized capacitance sensor system
US5078220A (en) * 1990-08-10 1992-01-07 Setra Systems, Inc. Multiple sensor capacitive measurement system
US5150275A (en) * 1991-07-01 1992-09-22 Setra Systems, Inc. Capacitive pressure sensor
US5880411A (en) * 1992-06-08 1999-03-09 Synaptics, Incorporated Object position detector with edge motion feature and gesture recognition
US5442962A (en) * 1993-08-20 1995-08-22 Setra Systems, Inc. Capacitive pressure sensor having a pedestal supported electrode
US5553486A (en) * 1993-10-01 1996-09-10 Hysitron Incorporated Apparatus for microindentation hardness testing and surface imaging incorporating a multi-plate capacitor system
US6026677A (en) * 1993-10-01 2000-02-22 Hysitron, Incorporated Apparatus for microindentation hardness testing and surface imaging incorporating a multi-plate capacitor system
US5542300A (en) * 1994-01-24 1996-08-06 Setra Systems, Inc. Low cost, center-mounted capacitive pressure sensor
US20030062889A1 (en) * 1996-12-12 2003-04-03 Synaptics (Uk) Limited Position detector
US5604315A (en) * 1995-01-12 1997-02-18 Setra Systems, Inc. Apparatus using a feedback network to measure fluid pressures
US5705751A (en) * 1995-06-07 1998-01-06 Setra Systems, Inc. Magnetic diaphragm pressure transducer with magnetic field shield
US5705301A (en) 1996-02-27 1998-01-06 Lsi Logic Corporation Performing optical proximity correction with the aid of design rule checkers
US6757645B2 (en) 1997-09-17 2004-06-29 Numerical Technologies, Inc. Visual inspection and verification system
US6019002A (en) * 1997-12-02 2000-02-01 Setra Systems, Inc. Pressure transducer having a tensioned diaphragm
US5939639A (en) * 1997-12-04 1999-08-17 Setra Systems, Inc. Pressure transducer housing with barometric pressure isolation
US6026694A (en) * 1998-03-30 2000-02-22 Serena Industries Incorporated Linear force sensing device
EP0967468A1 (en) * 1998-06-26 1999-12-29 Bossard AG Capacitive force sensor
US6316948B1 (en) * 1998-07-01 2001-11-13 Setra Systems, Inc. Charge balance network with floating ground capacitive sensing
US6191722B1 (en) * 1999-01-14 2001-02-20 Setra Systems, Inc. Pulse width modulation digital to analog converter
US6205861B1 (en) * 1999-01-22 2001-03-27 Setra Systems, Inc. Transducer having temperature compensation
US6180892B1 (en) * 1999-06-22 2001-01-30 Setra Systems, Inc. Mixing scale
US6789429B2 (en) * 1999-08-06 2004-09-14 Setra System, Inc. Capacitive pressure sensor having encapsulated resonating components
US6532834B1 (en) * 1999-08-06 2003-03-18 Setra Systems, Inc. Capacitive pressure sensor having encapsulated resonating components
US6587093B1 (en) * 1999-11-04 2003-07-01 Synaptics Incorporated Capacitive mouse
US6275068B1 (en) * 1999-12-22 2001-08-14 Lucent Technologies Inc. Programmable clock delay
WO2001051993A1 (en) * 2000-01-14 2001-07-19 Advanced Micro Devices, Inc. System, method and photomask for compensating aberrations in a photolithography patterning system
US6496019B1 (en) * 2000-08-18 2002-12-17 Setra Systems, Inc. Temperature compensated pressure sensor network
EP1381837A1 (en) * 2001-03-27 2004-01-21 EILERSEN, Nils Aage Juul Capacitive dynamometer
US7730401B2 (en) * 2001-05-16 2010-06-01 Synaptics Incorporated Touch screen with user interface enhancement
US20050024341A1 (en) * 2001-05-16 2005-02-03 Synaptics, Inc. Touch screen with user interface enhancement
US6904570B2 (en) * 2001-06-07 2005-06-07 Synaptics, Inc. Method and apparatus for controlling a display of data on a display screen
US7175940B2 (en) * 2001-10-09 2007-02-13 Asml Masktools B.V. Method of two dimensional feature model calibration and optimization
ATE301279T1 (de) * 2001-12-07 2005-08-15 Nils Aage Juul Eilersen Versiegelte lastzelle
GB2403017A (en) * 2002-03-05 2004-12-22 Synaptics Position sensor
US7466307B2 (en) * 2002-04-11 2008-12-16 Synaptics Incorporated Closed-loop sensor on a solid-state object position detector
US7149340B2 (en) * 2002-09-20 2006-12-12 Lsi Logic Corporation Mask defect analysis for both horizontal and vertical processing effects
US6718827B1 (en) * 2002-11-15 2004-04-13 Setray Systems, Inc. Center-mount capacitive sensor with overload protection
US6768958B2 (en) * 2002-11-26 2004-07-27 Lsi Logic Corporation Automatic calibration of a masking process simulator
US7171047B2 (en) * 2002-12-20 2007-01-30 Lsi Logic Corporation Adaptive Sem edge recognition algorithm
GB0317370D0 (en) * 2003-07-24 2003-08-27 Synaptics Uk Ltd Magnetic calibration array
CN101390034B (zh) * 2004-01-29 2012-03-14 辛纳普蒂克斯有限公司 采用二维定位设备产生一维信号的方法及装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078738A (en) * 1997-05-08 2000-06-20 Lsi Logic Corporation Comparing aerial image to SEM of photoresist or substrate pattern for masking process characterization
US6081659A (en) * 1997-05-08 2000-06-27 Lsi Logic Corporation Comparing aerial image to actual photoresist pattern for masking process characterization
JP2002006475A (ja) * 2000-06-22 2002-01-09 Toshiba Corp マスクパターン設計方法及びその方法により形成されるマスク
JP2002174890A (ja) * 2000-12-07 2002-06-21 Hitachi Ltd 半導体集積回路の製造方法
JP2002175969A (ja) * 2000-12-07 2002-06-21 Hitachi Ltd パターン検証方法及びデータ処理システム
JP2002311561A (ja) * 2001-04-11 2002-10-23 Sony Corp パターン形成方法、パターン処理装置および露光マスク

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018532139A (ja) * 2015-08-10 2018-11-01 ケーエルエー−テンカー コーポレイション ウエハレベル欠陥の転写性を予測する装置および方法

Also Published As

Publication number Publication date
EP1424595A3 (en) 2004-12-29
EP1424595A2 (en) 2004-06-02
DE60326421D1 (de) 2009-04-16
EP1424595B1 (en) 2009-03-04
US6768958B2 (en) 2004-07-27
US20040199349A1 (en) 2004-10-07
US20040102912A1 (en) 2004-05-27
US6868355B2 (en) 2005-03-15

Similar Documents

Publication Publication Date Title
US6768958B2 (en) Automatic calibration of a masking process simulator
KR100596760B1 (ko) 시각 검사 및 검증 시스템
JP5334956B2 (ja) 個別マスクエラーモデルを使用するマスク検証を行うシステムおよび方法
KR100850189B1 (ko) 리소그래피에서 복수의 노출 프로세스의 효과를 평가하기 위한 방법 및 이를 기록한 컴퓨터 기록 매체
JP5008681B2 (ja) リソグラフィシミュレーションのための装置
JP4758358B2 (ja) レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法
JP5204753B2 (ja) レチクル・レイアウトに関する計測学的ターゲット構造設計を生成するためのコンピュータ実施方法、キャリア・メディア及びシステム
TW538450B (en) Method and apparatus for the determination of mask rules using scatterometry
US6794096B2 (en) Phase shifting mask topography effect correction based on near-field image properties
JP2004514938A (ja) 集積回路の特性を測定するプロセスと装置
US20070111112A1 (en) Systems and methods for fabricating photo masks
KR100674964B1 (ko) 포토마스크 교정 방법 및 시스템 장치
US6782525B2 (en) Wafer process critical dimension, alignment, and registration analysis simulation tool
US7207030B2 (en) Method for improving a simulation model of photolithographic projection
US20040172611A1 (en) Method and apparatus of wafer print simulation using hybrid model with mask optical images
TWI780470B (zh) 用於微影製程效能判定之方法及設備
JP2009042275A (ja) プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法
US20090210838A1 (en) Interpolation distance for layout desing data correction model
JP2004163472A (ja) フォトマスクの設計方法、フォトマスク、及び半導体装置
KR20210046459A (ko) 멀티-opc 모델을 이용한 opc 방법, 및 그 opc 방법을 이용한 마스크 제조방법
US10429746B2 (en) Estimation of data in metrology
Neureuther If it moves, simulate it!
US20020123866A1 (en) Optical proximity correction algorithm for pattern transfer
US20120033194A1 (en) Decision method and storage medium
CN116157736A (zh) 用于制造光掩模的系统、方法和程序产品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100514

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110426

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110727

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120305