CN105989209B - 版图数据的处理方法 - Google Patents
版图数据的处理方法 Download PDFInfo
- Publication number
- CN105989209B CN105989209B CN201510088656.8A CN201510088656A CN105989209B CN 105989209 B CN105989209 B CN 105989209B CN 201510088656 A CN201510088656 A CN 201510088656A CN 105989209 B CN105989209 B CN 105989209B
- Authority
- CN
- China
- Prior art keywords
- data
- pattern
- redundant
- chip
- graph
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请公开了一种版图数据的处理方法及光掩膜数据。该处理方法包括以下步骤:将冗余图形数据并入到芯片数据的同时,对芯片数据中的图形进行光学邻近校正,以形成中间数据;将中间数据转换形成光掩膜数据。该处理方法通过将冗余图形数据并入到芯片数据的同时,对芯片数据中的图形进行光学邻近校正,从而减少版图数据的处理方法所花费的时间,而且由于将冗余图形数据并入到芯片数据的过程不会修改客户提供的芯片数据,进而保证了客户提供的芯片数据的安全。
Description
技术领域
本申请涉及半导体集成电路的技术领域,具体而言,涉及一种版图数据的处理方法及光掩膜数据。
背景技术
在半导体产品的制造流程中,其中一部分就是生产厂家对客户提供的版图数据进行处理以获得光掩膜数据,然后采用光掩膜数据制造光掩膜的过程。这一部分是流程衔接的关键部分,是流程中造价最高的一部分,也是限制最小线宽的瓶颈之一。
现有版图数据的处理方法通常包括以下步骤:首先,采用冗余图形插入工具修改客户提供的芯片数据,以在芯片数据中的图形的四周插入冗余图形(dummy);然后,采用设计规则检查(DRC)工具进行图形校正,以验证冗余图形和芯片数据中的图形是否交叠;接下来,采用OPC工具对芯片数据中的图形进行光学邻近校正;最后,采用图形转换软件将数据转换形成光掩膜数据。
然而,上述处理方法中,冗余图形的插入需要花费较长时间,从而增加了整个处理过程的时间;而且,直接在芯片数据中插入冗余图形需要修改客户提供的芯片数据,会增加破坏客户提供的芯片数据。针对上述问题,目前还没有有效的解决方法。
发明内容
本申请旨在提供一种版图数据的处理方法及光掩膜数据,以减少版图数据的处理方法所花费的时间,并保证客户提供的芯片数据的安全。
为了实现上述目的,本申请提供了一种版图数据的处理方法,其特征在于,处理方法包括以下步骤:将冗余图形数据并入到芯片数据的同时,对芯片数据中的图形进行光学邻近校正,以形成中间数据;将中间数据转换形成光掩膜数据。
进一步地,将冗余图形数据并入到芯片数据的步骤包括:采用冗余图形插入工具将冗余图形数据和芯片数据合并,以使冗余图形数据中的图形插入到芯片数据中的图形的四周;采用冗余图形校正工具对合并后的图形进行图形校正,以验证冗余图形数据中的图形和芯片数据中的图形是否交叠。
进一步地,图形校正的步骤包括:对芯片数据中的图形和冗余图形数据中的图形进行逻辑与运算。
进一步地,逻辑与运算的步骤中,当逻辑与运算的结果为0时,冗余图形数据中的图形和芯片数据中的图形没有交叠。
进一步地,采用L-EDIT软件进行逻辑与运算。
进一步地,采用OPC工具对芯片数据中的图形进行光学邻近校正。
进一步地,通过图形转换软件将中间数据转换形成光掩膜数据。
进一步地,图形转换软件为CATS。
进一步地,芯片数据的格式为GDS文件,光掩膜数据的格式MEBES文件。
本申请还提供了一种光掩膜数据,该光掩膜数据通过采用上述版图数据的处理方法对版图数据进行处理后得到。
应用本申请的技术方案,本申请通过将冗余图形数据并入到芯片数据的同时,对芯片数据中的图形进行光学邻近校正,从而减少版图数据的处理方法所花费的时间,而且由于将冗余图形数据并入到芯片数据的过程不会修改客户提供的芯片数据,进而保证了客户提供的芯片数据的安全。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了本申请实施方式所提供的版图数据的处理方法的流程示意图。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
正如背景技术中所介绍的,现有版图数据的处理方法中,冗余图形的插入需要花费较长时间,从而增加了整个处理过程的时间;而且,直接在芯片数据中插入冗余图形需要修改客户提供的芯片数据,会增加破坏客户提供的芯片数据。
本申请的发明人针对上述问题进行研究,提供了一种版图数据的处理方法。如图1所示,该处理方法包括以下步骤:将冗余图形数据并入到芯片数据的同时,对芯片数据中的图形进行光学邻近校正,以形成中间数据;将中间数据转换形成光掩膜数据。
上述处理方法通过将冗余图形数据并入到芯片数据的同时,对芯片数据中的图形进行光学邻近校正,从而减少版图数据的处理方法所花费的时间,而且由于将冗余图形数据并入到芯片数据的过程不会修改客户提供的芯片数据,进而保证了客户提供的芯片数据的安全。
下面将更详细地描述本申请提供的版图数据的处理方法的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
首先,将冗余图形数据并入到芯片数据的同时,对芯片数据中的图形进行光学邻近校正,以形成中间数据。该步骤减少版图数据的处理方法所花费的时间,而且由于将冗余图形数据并入到芯片数据的过程不会修改客户提供的芯片数据,进而保证了客户提供的芯片数据的安全。
其中,将冗余图形数据并入到芯片数据的步骤可以包括:采用冗余图形插入工具将冗余图形数据和芯片数据合并,以使冗余图形数据中的图形插入到芯片数据中的图形的四周;采用冗余图形校正工具对合并后的图形进行图形校正,以验证冗余图形数据中的图形和芯片数据中的图形是否交叠。该步骤中,冗余图形插入工具和冗余图形校正工具并不相同,且上述合并和图形校正的过程会相互调整。
优选地,图形校正的步骤包括:对芯片数据中的图形和冗余图形数据中的图形进行逻辑与运算。其中,对芯片数据中的图形的尺寸进行放大的倍数可以根据实际需求进行设定;在逻辑与运算的步骤中,当逻辑与运算的结果为0时,冗余图形数据中的图形和芯片数据中的图形没有交叠。
上述逻辑与运算由版图设计软件来完成。版图设计软件可以采用本领域中常见的设计软件,例如L-EDIT软件。L-EDIT软件是由Tanner Research,Inc.开发的一种很优秀的集成电路设计工具软件,其最大的特点是可用于任何个人计算机(PC机)、它不仅具有强大的集成电路设计、模拟验证、版图编辑和自动布局布线等功能,而且图形处理速度快、编辑功能强、通俗易学、使用方便,很实用于任何个人进行集成电路设计或其它微细图形加工的版图设计工作。
该步骤中,可以采用OPC工具对芯片数据中的图形进行光学邻近校正(OPC)。OPC主要在半导体器件的生产过程中使用,目的是为了保证生产过程中设计的图形的边缘得到完整的刻蚀。这些投影图像出现违规行为,如线宽度比设计窄或宽,这些都可以改变掩膜版来补偿成像。其他的失真,如圆角,受光学工具分辨率的制约,更加难以弥补。这些失真如果不纠正,可能大大改变生产出来的电路的电气性能。光学邻近校正通过移动掩膜板上图形的边缘或添加额外的多边形来纠正这些错误。根据宽度和间距约束(即基于规则的OPC),或者通过使用紧凑的模型动态仿真(即基于模型的OPC)的结果预先计算出一个查找表,根据这个查找表来决定怎样移动图案的边缘,找到最好的解决方案。
通过采用上述优选实施方式,该步骤通过将冗余图形数据并入到芯片数据的同时,对芯片数据中的图形进行光学邻近校正,从而减少版图数据的处理方法所花费的时间,而且由于将冗余图形数据并入到芯片数据的过程不会修改客户提供的芯片数据,进而保证了客户提供的芯片数据的安全。
完成将冗余图形数据并入到芯片数据的同时,对芯片数据中的图形进行光学邻近校正,以形成中间数据的步骤之后,将中间数据转换形成光掩膜数据。该步骤中,通过数据转换形成能够识别的实际需要的光掩膜数据。
优选地,通过图形转换软件将中间数据转换形成光掩膜数据。其中,图形转换软件可以为CATS等。当采用CATS进行数据转换时,CATS自动将中间数据生成能够识别的实际需要的光掩膜数据。
其中,客户提供的芯片数据的格式可以采用本领域常见的格式。一般情况下,芯片数据的格式GDS文件。当然,芯片数据的格式并不限于上述实例。能够识别的实际需要的光掩膜数据的格式一般为MEBES文件。当然,光掩膜数据的格式并不限于上述实施例。
本申请还提供了一种光掩膜数据,该光掩膜数据通过采用上述版图数据的处理方法对版图数据进行处理后得到。
上述光掩膜数据通过将冗余图形数据并入到芯片数据的同时,对芯片数据中的图形进行光学邻近校正以形成中间数据,以及将中间数据转换形成光掩膜数据后形成。由于将冗余图形数据并入到芯片数据的过程不会修改客户提供的芯片数据,进而保证了客户提供的芯片数据的安全。
其中,将冗余图形数据并入到芯片数据的步骤可以包括:采用冗余图形插入工具将冗余图形数据和芯片数据合并,以使冗余图形数据中的图形插入到芯片数据中的图形的四周;采用冗余图形校正工具对合并后的图形进行图形校正,以验证冗余图形数据中的图形和芯片数据中的图形是否交叠。
图形校正的步骤可以包括:对芯片数据中的图形的尺寸进行放大以形成放大图形;对放大图形和冗余图形数据中的图形进行逻辑与运算。其中,对芯片数据中的图形的尺寸进行放大的倍数可以根据实际需求进行设定;在逻辑与运算的步骤中,当逻辑与运算的结果为0时,冗余图形数据中的图形和芯片数据中的图形没有交叠。
通过图形转换软件将中间数据转换形成光掩膜数据。其中,图形转换软件可以为CATS等。当采用CATS进行数据转换时,CATS自动将中间数据生成能够识别的实际需要的光掩膜数据。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:本申请通过将冗余图形数据并入到芯片数据的同时,对芯片数据中的图形进行光学邻近校正,从而减少版图数据的处理方法所花费的时间,而且由于将冗余图形数据并入到芯片数据的过程不会修改客户提供的芯片数据,进而保证了客户提供的芯片数据的安全。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (7)
1.一种版图数据的处理方法,其特征在于,所述处理方法包括以下步骤:
将冗余图形数据并入到芯片数据的同时,采用OPC工具对所述芯片数据中的图形进行光学邻近校正,以形成中间数据;
将所述中间数据转换形成光掩膜数据,
将所述冗余图形数据并入到所述芯片数据的步骤包括:
采用冗余图形插入工具将所述冗余图形数据和所述芯片数据合并,以使所述冗余图形数据中的图形插入到所述芯片数据中的图形的四周;
采用冗余图形校正工具对所述合并后的图形进行图形校正,以验证所述冗余图形数据中的图形和所述芯片数据中的图形是否交叠。
2.根据权利要求1所述的处理方法,其特征在于,所述图形校正的步骤包括:对所述芯片数据中的图形和所述冗余图形数据中的图形进行逻辑与运算。
3.根据权利要求2所述的处理方法,其特征在于,所述逻辑与运算的步骤中,当所述逻辑与运算的结果为0时,所述冗余图形数据中的图形和所述芯片数据中的图形没有交叠。
4.根据权利要求3所述的处理方法,其特征在于,采用L-EDIT软件进行所述逻辑与运算。
5.根据权利要求1所述的处理方法,其特征在于,通过图形转换软件将所述中间数据转换形成所述光掩膜数据。
6.根据权利要求5所述的处理方法,其特征在于,所述图形转换软件为CATS。
7.根据权利要求1至6中任一项所述的处理方法,其特征在于,所述芯片数据的格式为GDS文件,所述光掩膜数据的格式MEBES文件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510088656.8A CN105989209B (zh) | 2015-02-26 | 2015-02-26 | 版图数据的处理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510088656.8A CN105989209B (zh) | 2015-02-26 | 2015-02-26 | 版图数据的处理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105989209A CN105989209A (zh) | 2016-10-05 |
CN105989209B true CN105989209B (zh) | 2020-02-14 |
Family
ID=57037777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510088656.8A Active CN105989209B (zh) | 2015-02-26 | 2015-02-26 | 版图数据的处理方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105989209B (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010033975A1 (en) * | 1999-05-19 | 2001-10-25 | Wen-Jye Chung | Yield of dies by adding dummy pattern on open area of multi-project mask |
CN101893819B (zh) * | 2009-05-20 | 2011-12-14 | 上海华虹Nec电子有限公司 | 提高掩膜板图形关键尺寸均匀性的方法 |
CN103365071B (zh) * | 2012-04-09 | 2016-03-09 | 中芯国际集成电路制造(上海)有限公司 | 掩膜板的光学邻近校正方法 |
-
2015
- 2015-02-26 CN CN201510088656.8A patent/CN105989209B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN105989209A (zh) | 2016-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20140189614A1 (en) | Method and system of mask data preparation for curvilinear mask patterns for a device | |
CN108828896B (zh) | 添加亚分辨率辅助图形的方法及该方法的应用 | |
US20030023939A1 (en) | Method and apparatus for analyzing a layout using an instance-based representation | |
US8863045B1 (en) | Optical proximity correction method based on hybrid simulation model | |
US8775978B2 (en) | Selective shielding for multiple exposure masks | |
US11250199B1 (en) | Methods and systems for generating shape data for electronic designs | |
CN105045946B (zh) | 用于集成电路制造的方法 | |
US20190354655A1 (en) | Methods, systems, and computer program products for generating semiconductor circuit layouts | |
US20150302129A1 (en) | Mask assignment technique for m1 metal layer in triple-patterning lithography | |
CN102117010B (zh) | 一种光学邻近修正方法 | |
US8782572B1 (en) | Method of optical proximity correction | |
CN103777457A (zh) | 一种用于接触孔图形设计的光学邻近修正的方法 | |
US20150192866A1 (en) | Efficient optical proximity correction repair flow method and apparatus | |
JP2004302263A (ja) | マスクパターン補正方法およびフォトマスク | |
US8910090B2 (en) | Methods involving pattern matching to identify and resolve potential non-double-patterning-compliant patterns in double patterning applications | |
CN105989209B (zh) | 版图数据的处理方法 | |
US7975246B2 (en) | MEEF reduction by elongation of square shapes | |
US7914958B2 (en) | Semiconductor device manufacturing method | |
JP2008020734A (ja) | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 | |
US10254642B2 (en) | Modifying design layer of integrated circuit (IC) using nested and non-nested fill objects | |
US8627242B1 (en) | Method for making photomask layout | |
CN105892223B (zh) | 一种优化opc验证的方法 | |
US9165095B2 (en) | Target point generation for optical proximity correction | |
JP2000250960A (ja) | 描画装置用データの検証方法およびフォトマスクの製造方法 | |
CN116360206B (zh) | 光学邻近修正方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |