CN103777457A - 一种用于接触孔图形设计的光学邻近修正的方法 - Google Patents

一种用于接触孔图形设计的光学邻近修正的方法 Download PDF

Info

Publication number
CN103777457A
CN103777457A CN201210398044.5A CN201210398044A CN103777457A CN 103777457 A CN103777457 A CN 103777457A CN 201210398044 A CN201210398044 A CN 201210398044A CN 103777457 A CN103777457 A CN 103777457A
Authority
CN
China
Prior art keywords
contact hole
optical proximity
hole graph
proximity correction
size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210398044.5A
Other languages
English (en)
Other versions
CN103777457B (zh
Inventor
王辉
王伟斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210398044.5A priority Critical patent/CN103777457B/zh
Publication of CN103777457A publication Critical patent/CN103777457A/zh
Application granted granted Critical
Publication of CN103777457B publication Critical patent/CN103777457B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明提供一种用于接触孔图形设计的光学邻近修正的方法,包括:提供具有接触孔图形的设计版图;对所述设计版图中的接触孔图形实施第一光学邻近修正;判断经过所述第一光学邻近修正后的接触孔图形是否满足掩膜规则检验的要求,如果不满足掩膜规则检验的要求,则对经过所述第一光学邻近修正后的接触孔图形实施第二光学邻近修正时,在经过所述第一光学邻近修正后的接触孔图形之间添加另一图形使两个邻近的接触孔图形相连接成为一图形单元;对所述图形单元进行光刻投影模拟。根据本发明,对接触孔图形进行的光学邻近修正不会受到掩膜规则检验的限制,从而使修正后的接触孔图形能够完全补偿光刻模拟时光的干涉和衍射所引起的接触孔图形的变形。

Description

一种用于接触孔图形设计的光学邻近修正的方法
技术领域
本发明涉及半导体制造工艺,具体而言涉及一种用于接触孔图形设计的光学邻近修正(OPC)的方法。
背景技术
集成电路已经由大规模、超大规模向甚大规模发展。与此相对应,半导体制造工艺取得了长足的进步,电路的特征尺寸越来越小,已经接近或者小于光刻工艺中的光波长。根据光的干涉和衍射原理,当光把掩膜版图形照射到硅片上时,图形将由于相互之间的光学邻近效应(Optical Proximity Effects,OPE)发生变形,从而导致电路性能的降低甚至逻辑错误。因此,必须采用一些修正方法来弥补由光学邻近效应导致的图形变形,本领域设计人员经常采用的是实用性强且成本较低的OPC方法。
光学邻近修正的主要过程是:根据光的干涉和衍射原理以及掩膜版图形的设计形状,预先在原有的掩膜版图形上作出修改,从而使曝光后的图形尽量精确地保证设计形状和尺寸的重现。一些修正方法是通过预先移动原有图形的边来改变原有图形的形状和大小以进行光学补偿,例如接触孔图形。经过上述修正的接触孔图形还需通过掩膜规则检验(Mask Rule Check,MRC),以保证所述图形可以在掩膜版上实现。但是,由于掩膜规则检验的限定,对于接触孔图形的上述光学邻近修正产生影响,导致经过修正的接触孔图形在掩膜版上实现之后再转移到测试硅片上时达不到设计所定的尺寸,从而最终影响整个电路的性能。
因此,需要提出一种方法,以解决上述问题。
发明内容
针对现有技术的不足,本发明提供一种用于接触孔图形设计的光学邻近修正的方法,包括:提供具有接触孔图形的设计版图;对所述设计版图中的接触孔图形实施第一光学邻近修正;判断经过所述第一光学邻近修正后的接触孔图形是否满足掩膜规则检验的要求,如果经过所述第一光学邻近修正后的接触孔图形不满足掩膜规则检验的要求,则对经过所述第一光学邻近修正后的接触孔图形实施第二光学邻近修正时,在经过所述第一光学邻近修正后的接触孔图形之间添加另一图形使两个邻近的接触孔图形相连接成为一图形单元;对所述图形单元进行光刻投影模拟;判断所述光刻投影模拟得到的接触孔图形的尺寸是否与所述设计版图中的接触孔图形的尺寸相一致,如果二者的尺寸不一致,则对所述第二光学邻近修正进行迭代优化处理,直至二者的尺寸相一致为止。
进一步,如果经过所述第一光学邻近修正后的接触孔图形满足掩膜规则检验的要求,则不实施所述第二光学邻近修正而直接对经过所述第一光学邻近修正后的接触孔图形进行光刻投影模拟。
进一步,在所述光刻投影模拟之后,还包括判断所述光刻投影模拟得到的接触孔图形的尺寸是否与所述设计版图中的接触孔图形的尺寸相一致的步骤,如果二者的尺寸不一致,则对所述第一光学邻近修正进行迭代优化处理,直至二者的尺寸相一致为止。
进一步,如果所述光刻投影模拟得到的接触孔图形的尺寸与所述设计版图中的接触孔图形的尺寸相一致,则将符合所述光刻投影模拟要求的接触孔图形制成测试模板,并将所述测试模板中的接触孔图形转移到测试硅片上加以检验。
进一步,所述添加的另一图形在所述光刻投影模拟时不会显现出来。
根据本发明,对所述接触孔图形进行的光学邻近修正不会受到掩膜规则检验的限制,从而使修正后的接触孔图形能够完全补偿光刻模拟时光的干涉和衍射所引起的接触孔图形的变形。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1A为本发明的实施例例举的版图设计所选定的接触孔图形的尺寸示意图;
图1B为在对图1A中示出的接触孔图形实施光学邻近修正后不进行掩膜规则检验的情况下进行光刻投影模拟得到的尺寸示意图;
图1C为在对图1A中示出的接触孔图形实施光学邻近修正后进行掩膜规则检验的情况下进行光刻投影模拟得到的尺寸示意图;
图1D为在对图1A中示出的接触孔图形实施本发明提出的光学邻近修正方法后进行掩膜规则检验的情况下进行光刻投影模拟得到的尺寸示意图;
图2为应用本发明提出的用于接触孔图形设计的光学邻近修正方法对设计版图中的接触孔图形进行修正的示意性流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明,将在下列的描述中提出详细的步骤,以便阐释本发明提出的用于接触孔图形设计的光学邻近修正方法。显然,本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
如图1A所示,本发明的实施例所例举的版图设计所选定的接触孔图形的尺寸包括:两个邻近的接触孔图形之间的间距为30nm,两个邻近的接触孔图形的长和宽均为30nm。
如图1B所示,对图1A中示出的接触孔图形实施光学邻近修正后不进行掩膜规则检验得到的接触孔图形的尺寸包括:两个邻近的接触孔图形之间的间距为5nm,两个邻近的接触孔图形的长均为42.5nm、宽均为46nm;随后,对上述修正后的接触孔图形进行光刻投影模拟,得到的接触孔图形的尺寸与图1A中示出的接触孔图形的尺寸相吻合。
如图1C所示,对图1A中示出的接触孔图形实施光学邻近修正后进行掩膜规则检验得到的接触孔图形的尺寸包括:两个邻近的接触孔图形之间的间距为15nm,两个邻近的接触孔图形的长和宽均为37.5nm;随后,对上述修正后的接触孔图形进行光刻投影模拟,得到的接触孔图形的尺寸与图1A中示出的接触孔图形的尺寸不相吻合:两个邻近的接触孔图形之间的间距为45nm,增大了15nm,两个邻近的接触孔图形自身的尺寸均缩短了7.5nm。造成上述差异的原因是,掩膜规则检验限制了光学邻近修正对图1A中示出的接触孔图形的尺寸的调整,使修正后的接触孔图形不能完全补偿光刻模拟时光的干涉和衍射所引起的接触孔图形的变形(接触孔图形尺寸的缩减)。
为了解决上述问题,本发明提出一种用于接触孔图形设计的光学邻近修正方法,其基本原理是:如果对版图设计所选定的接触孔图形实施光学邻近修正后达不到掩膜规则检验的要求,则对经过所述光学邻近修正后的接触孔图形实施另一光学邻近修正时,在所述接触孔图形之间添加另一图形,使两个邻近的接触孔图形相连接成为一图形单元,对所述另一图形的形状和大小没有具体的要求,只要在后续进行的光刻投影模拟时其不会显现出来即可。采用上述方法修正后的接触孔图形不会受到掩膜规则检验的限制,从而使经过一次或多次光学邻近修正后的接触孔图形能够完全补偿光刻模拟时光的干涉和衍射所引起的上述接触孔图形的变形。
如图1D所示,对图1A中示出的接触孔图形实施本发明提出的光学邻近修正方法后进行掩膜规则检验;随后,对上述修正后的接触孔图形进行光刻投影模拟,得到的接触孔图形的尺寸与图1A中示出的接触孔图形的尺寸基本吻合。
下面,参照图2来描述应用本发明提出的用于接触孔图形设计的光学邻近修正方法对设计版图中的接触孔图形进行修正的详细过程。
首先,执行步骤201,提供具有接触孔图形的设计版图;
接着,执行步骤202,对所述设计版图中的接触孔图形实施第一光学邻近修正;
接着,执行步骤203,判断经过所述第一光学邻近修正后的接触孔图形是否满足掩膜规则检验的要求,如果经过所述第一光学邻近修正后的接触孔图形不满足掩膜规则检验的要求,则执行步骤204,对经过所述第一光学邻近修正后的接触孔图形实施第二光学邻近修正时,在经过所述第一光学邻近修正后的接触孔图形之间添加另一图形使两个邻近的接触孔图形相连接成为一图形单元;
接着,执行步骤205,对所述图形单元进行光刻投影模拟,如果经过所述第一光学邻近修正后的接触孔图形满足掩膜规则检验的要求,则直接执行步骤205,对经过所述第一光学邻近修正后的接触孔图形进行光刻投影模拟;
接着,执行步骤206,判断所述光刻投影模拟得到的接触孔图形的尺寸是否与所述设计版图中的接触孔图形的尺寸相一致,如果二者的尺寸不一致,则执行步骤207,对所述第一光学邻近修正或者第二光学邻近修正进行迭代优化处理,直至二者的尺寸相一致为止;
最后,执行步骤208,将符合所述光刻投影模拟要求的接触孔图形制成测试模板,并将所述测试模板中的接触孔图形转移到测试硅片上加以检验。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (5)

1.一种用于接触孔图形设计的光学邻近修正的方法,包括:
提供具有接触孔图形的设计版图;
对所述设计版图中的接触孔图形实施第一光学邻近修正;
判断经过所述第一光学邻近修正后的接触孔图形是否满足掩膜规则检验的要求,如果经过所述第一光学邻近修正后的接触孔图形不满足掩膜规则检验的要求,则对经过所述第一光学邻近修正后的接触孔图形实施第二光学邻近修正时,在经过所述第一光学邻近修正后的接触孔图形之间添加另一图形使两个邻近的接触孔图形相连接成为一图形单元;
对所述图形单元进行光刻投影模拟;
判断所述光刻投影模拟得到的接触孔图形的尺寸是否与所述设计版图中的接触孔图形的尺寸相一致,如果二者的尺寸不一致,则对所述第二光学邻近修正进行迭代优化处理,直至二者的尺寸相一致为止。
2.根据权利要求1所述的方法,其特征在于,如果经过所述第一光学邻近修正后的接触孔图形满足掩膜规则检验的要求,则不实施所述第二光学邻近修正而直接对经过所述第一光学邻近修正后的接触孔图形进行光刻投影模拟。
3.根据权利要求2所述的方法,其特征在于,在所述光刻投影模拟之后,还包括判断所述光刻投影模拟得到的接触孔图形的尺寸是否与所述设计版图中的接触孔图形的尺寸相一致的步骤,如果二者的尺寸不一致,则对所述第一光学邻近修正进行迭代优化处理,直至二者的尺寸相一致为止。
4.根据权利要求1或3所述的方法,其特征在于,如果所述光刻投影模拟得到的接触孔图形的尺寸与所述设计版图中的接触孔图形的尺寸相一致,则将符合所述光刻投影模拟要求的接触孔图形制成测试模板,并将所述测试模板中的接触孔图形转移到测试硅片上加以检验。
5.根据权利要求1所述的方法,其特征在于,所述添加的另一图形在所述光刻投影模拟时不会显现出来。
CN201210398044.5A 2012-10-18 2012-10-18 一种用于接触孔图形设计的光学邻近修正的方法 Active CN103777457B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210398044.5A CN103777457B (zh) 2012-10-18 2012-10-18 一种用于接触孔图形设计的光学邻近修正的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210398044.5A CN103777457B (zh) 2012-10-18 2012-10-18 一种用于接触孔图形设计的光学邻近修正的方法

Publications (2)

Publication Number Publication Date
CN103777457A true CN103777457A (zh) 2014-05-07
CN103777457B CN103777457B (zh) 2017-03-08

Family

ID=50569868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210398044.5A Active CN103777457B (zh) 2012-10-18 2012-10-18 一种用于接触孔图形设计的光学邻近修正的方法

Country Status (1)

Country Link
CN (1) CN103777457B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105353586A (zh) * 2014-08-18 2016-02-24 中芯国际集成电路制造(上海)有限公司 降低光学邻近修正的边缘定位误差的方法
CN106338883A (zh) * 2015-07-16 2017-01-18 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法
CN107490932A (zh) * 2016-06-12 2017-12-19 中芯国际集成电路制造(上海)有限公司 掩膜版图形的修正方法
CN108828899A (zh) * 2018-06-01 2018-11-16 上海华力集成电路制造有限公司 连接孔层的光学临近修正方法
CN109143775A (zh) * 2018-08-29 2019-01-04 上海华力集成电路制造有限公司 降低光罩静电放电风险的方法及其得到的光罩图形
CN110120366A (zh) * 2018-02-06 2019-08-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105353586A (zh) * 2014-08-18 2016-02-24 中芯国际集成电路制造(上海)有限公司 降低光学邻近修正的边缘定位误差的方法
CN106338883A (zh) * 2015-07-16 2017-01-18 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法
CN106338883B (zh) * 2015-07-16 2020-05-08 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法
CN107490932A (zh) * 2016-06-12 2017-12-19 中芯国际集成电路制造(上海)有限公司 掩膜版图形的修正方法
CN107490932B (zh) * 2016-06-12 2020-11-27 中芯国际集成电路制造(上海)有限公司 掩膜版图形的修正方法
CN110120366A (zh) * 2018-02-06 2019-08-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110120366B (zh) * 2018-02-06 2021-03-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN108828899A (zh) * 2018-06-01 2018-11-16 上海华力集成电路制造有限公司 连接孔层的光学临近修正方法
CN109143775A (zh) * 2018-08-29 2019-01-04 上海华力集成电路制造有限公司 降低光罩静电放电风险的方法及其得到的光罩图形

Also Published As

Publication number Publication date
CN103777457B (zh) 2017-03-08

Similar Documents

Publication Publication Date Title
US10990744B2 (en) Method and apparatus for integrated circuit mask patterning
US8762900B2 (en) Method for proximity correction
CN103777457A (zh) 一种用于接触孔图形设计的光学邻近修正的方法
US20210296303A1 (en) Layout modification method for exposure manufacturing process
KR20100053430A (ko) 비광학 효과를 보상하기 위한 전기 구동식 광학 근접 보정
CN103186030B (zh) 光学邻近修正方法
JP2010506336A (ja) 電子設計自動化における特性
CN106094421B (zh) 用于执行版图opc处理的方法
TW201708938A (zh) 模型化規則表的產生方法
US9679086B2 (en) Method and apparatus for process window modeling
CN109840342A (zh) 由计算系统执行的方法
US8458631B2 (en) Cycle time reduction in data preparation
CN103365071B (zh) 掩膜板的光学邻近校正方法
CN102117010B (zh) 一种光学邻近修正方法
US20210358901A1 (en) Power switch for backside power distribution
US8782572B1 (en) Method of optical proximity correction
JP2004302263A (ja) マスクパターン補正方法およびフォトマスク
TWI773900B (zh) 積體電路佈圖調整及處理方法以及積體電路佈圖處理系統
US11658158B2 (en) Die to die interface circuit
CN116314198A (zh) 半导体器件、集成电路及其制造方法
CN103777458A (zh) 一种opc方法以及制备掩膜版的方法
KR20090110553A (ko) 반도체 소자의 마스크 제조 방법 및 반도체 소자의 제조방법
US8141005B2 (en) Apparatus for OPC automation and method for fabricating semiconductor device using the same
US20240046020A1 (en) Method and non-transitory computer-readable medium for arranging components within a semiconductor device
US20230222278A1 (en) Method for generating routing structure of semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant