JP2008527712A - 自動生成されたダミー形状にもかかわらず整合する回路素子機能 - Google Patents
自動生成されたダミー形状にもかかわらず整合する回路素子機能 Download PDFInfo
- Publication number
- JP2008527712A JP2008527712A JP2007550384A JP2007550384A JP2008527712A JP 2008527712 A JP2008527712 A JP 2008527712A JP 2007550384 A JP2007550384 A JP 2007550384A JP 2007550384 A JP2007550384 A JP 2007550384A JP 2008527712 A JP2008527712 A JP 2008527712A
- Authority
- JP
- Japan
- Prior art keywords
- pitch
- pattern
- circuit elements
- dummy
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Abstract
Description
添付の図面を参照すると、図1は本発明による設計環境90のブロック図である。設計環境90は、設計者が集積回路(IC)を設計する顧客設計システム92と、この設計を受け取り、この設計を修正して、ICを作成する製造設計システム100とを含む。典型的には、製造設計システム100の顧客は、顧客設計システム92上で集積回路を設計し、それに関するデータをシステム100による製造のために提供する。しかし、この環境は例示的なものにすぎず、本発明は他の環境においても使用できることが認識されるべきである。
次に図2を見ると、本発明の第1の実施形態による動作方法のフロー図が示される。本発明は特定のフローにおいて説明されるが、本発明を特許請求の範囲において定められるように種々のステップのみを含むように区分できることが認識されるべきである。図3はこの方法の説明するのに用いられる例示的な回路素子172を示す。
上述の方法のステップを示される以外の位置で行うことができることが認識されるべきである。例えば、ステップの全てを製造設計システム100で行うことができる。
Claims (21)
- 集積回路の一部を形成する方法であって、
ダミー形状パターン内のダミー形状間にXピッチ及びYピッチを有するダミー形状パターンを提供するステップと、
複数の実質的に同一の回路素子を基板上に配置することを可能にするステップであって、前記回路素子は、前記Xピッチ及び前記Yピッチの少なくとも一方の整数倍だけ離される、ステップと、
前記回路素子の各々に隣接する実質的に類似なダミー形状を提供するように、前記回路素子と、前記回路素子間の前記ダミー形状パターンとを生成するステップと、
を含む前記方法。 - 前記生成するステップは、前記Xピッチ及び前記Yピッチの両方の整数倍だけ離れた前記回路素子を生成するステップを含む、請求項1に記載の方法。
- 前記ダミー形状パターンはパターンXピッチ及びパターンYピッチを有し、前記可能にするステップは、前記パターンXピッチ及び前記パターンYピッチのうちの一方の整数倍だけ離して前記回路素子を配置するステップを含む、請求項1に記載の方法。
- 前記生成するステップは、前記回路素子の各々に隣接する実質的に同一のダミー形状を提供するように、前記パターンXピッチ及び前記パターンYピッチの両方の整数倍だけ離れた前記回路素子を生成するステップを含む、請求項3に記載の方法。
- 基板上のダミー形状パターンであって、前記ダミー形状パターン内のダミー形状間にXピッチ及びYピッチを有する、ダミー形状パターンと、
前記基板上の複数の実質的に同一の回路素子であって、実質的に類似なダミー形状が前記回路素子の各々に隣接するように前記Xピッチ及び前記Yピッチの少なくとも一方の整数倍だけ離された、前記複数の実質的に同一の回路素子と、
を含む集積回路。 - 前記回路素子は前記Xピッチ及び前記Yピッチの両方の整数倍だけ離れた、請求項5に記載の集積回路。
- 前記ダミー形状パターンはパターンXピッチ及びパターンYピッチを有し、前記回路素子は前記パターンXピッチ及び前記パターンYピッチのうちの一方の整数倍だけ離れた、請求項5に記載の集積回路。
- 前記回路素子は、前記回路素子の各々に隣接する実質的に同一のダミー形状を提供するように、前記パターンXピッチ及び前記パターンYピッチの両方の整数倍だけ離れた、請求項7に記載の集積回路。
- 複数の同一の回路素子を用いる集積回路(IC)を設計するための、コンピュータ可読プログラム・コードが組み入れられたコンピュータ使用可能媒体を含むコンピュータ・プログラム製品であって、
IC設計のためのダミー形状パターン内のダミー形状のXピッチ及びYピッチを取得するように構成されたプログラム・コードと、
前記回路素子の各々に隣接する実質的に類似なダミー形状を提供するように、前記ダミー形状の前記Xピッチ及び前記Yピッチの少なくとも一方の整数倍だけ離される複数の実質的に同一の回路素子を配置するように構成されたプログラム・コードと、
を含むプログラム製品。 - 前記回路素子間に前記Xピッチ及び前記Yピッチを有する前記ダミー形状パターンを自動的に生成するように構成されたプログラム・コードをさらに含む、請求項9に記載のプログラム製品。
- 前記配置するコードは、前記Xピッチ及び前記Yピッチの両方の整数倍だけ離して前記回路素子を配置する、請求項9に記載のプログラム製品。
- 前記ダミー形状パターンがパターンXピッチ及びパターンYピッチを有し、前記配置するコードは、前記パターンXピッチ及び前記パターンYピッチのうちの一方の整数倍だけ離して前記回路素子を配置する、請求項9に記載のプログラム製品。
- 前記配置するコードは、前記回路素子の各々に隣接する実質的に同一のダミー形状を提供するように、前記パターンXピッチ及び前記パターンYピッチの両方の整数倍だけ離して前記回路素子を配置する、請求項12に記載のプログラム製品。
- 集積回路(IC)の設計の際に回路素子について実質的に同一のダミー形状を保証するための、コンピュータ可読プログラム・コードが組み入れられたコンピュータ使用可能媒体を含むコンピュータ・プログラム製品であって、
IC設計内で複数回使用される回路素子を取得するように構成されたプログラム・コードと、
前記回路素子の周りのダミー形状が実質的に同一になるような領域を示すために、前記回路素子の周りに選択的にマーカを形成するように構成されたプログラム・コードと、
前記IC設計において前記回路素子のコピーの配置を識別するためにマーカを使用するように構成されたプログラム・コードと、
を含むプログラム製品。 - 前記マーカによって識別される各々の回路素子の周りに同一のダミー形状を含むダミー形状を生成するように構成されたプログラム・コードをさらに含む、請求項14に記載のプログラム製品。
- 前記使用するコードは、マーカがオーバーラップするように配置されることを防止する、請求項14に記載のプログラム製品。
- 集積回路(IC)の設計の際に回路素子について実質的に同一のダミー形状を保証する方法であって、
前記回路素子の周りのダミー形状が実質的に同一になるような前記回路素子の周りの領域を示すマーカを含むIC設計を受け取るステップと、
前記IC設計内で前記回路素子を複数回形成するステップと、
前記マーカのそれぞれによって示される前記領域内の各々の回路素子の周りに実質的に同一のダミー形状を含むダミー形状を生成するステップと、
を含む方法。 - 前記マーカによって示される各々の回路素子の周りに実質的に同一のダミー形状を含むダミー形状を生成するステップをさらに含む、請求項17に記載の方法。
- 前記IC設計は、オーバーラップしない複数のマーカを含む、請求項17に記載の方法。
- 基板上の複数の実質的に同一の回路素子であって、前記回路素子の各々は、ダミー形状が各々の他の回路素子の周りのダミー形状と実質的に同一である前記回路素子の周りの領域を有する、前記複数の実質的に同一の回路素子、
を含む集積回路。 - 前記回路素子がオーバーラップしない、請求項20に記載の集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/905,474 US7269818B2 (en) | 2005-01-06 | 2005-01-06 | Circuit element function matching despite auto-generated dummy shapes |
PCT/US2005/045787 WO2006073758A2 (en) | 2005-01-06 | 2005-12-16 | Circuit element function matching despite auto-generated dummy shapes |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008527712A true JP2008527712A (ja) | 2008-07-24 |
JP2008527712A5 JP2008527712A5 (ja) | 2008-10-09 |
JP4317576B2 JP4317576B2 (ja) | 2009-08-19 |
Family
ID=36642156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007550384A Expired - Fee Related JP4317576B2 (ja) | 2005-01-06 | 2005-12-16 | 自動生成されたダミー形状にもかかわらず整合する回路素子機能 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7269818B2 (ja) |
EP (1) | EP1846851A4 (ja) |
JP (1) | JP4317576B2 (ja) |
CN (1) | CN101099154B (ja) |
WO (1) | WO2006073758A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014029675A (ja) * | 2012-07-04 | 2014-02-13 | Fujitsu Semiconductor Ltd | マスクパターン生成方法、マスクパターン生成装置、及び、マスクパターン生成プログラム |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7269818B2 (en) * | 2005-01-06 | 2007-09-11 | International Business Machines Corporation | Circuit element function matching despite auto-generated dummy shapes |
JP2009053763A (ja) * | 2007-08-23 | 2009-03-12 | Nec Electronics Corp | ダミーパターン配置装置、ダミーパターン配置方法 |
CN102445864A (zh) * | 2011-10-21 | 2012-05-09 | 上海华力微电子有限公司 | 一种降低光刻对准失效率的方法 |
US8739078B2 (en) | 2012-01-18 | 2014-05-27 | International Business Machines Corporation | Near-neighbor trimming of dummy fill shapes with built-in optical proximity corrections for semiconductor applications |
Family Cites Families (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4377849A (en) * | 1980-12-29 | 1983-03-22 | International Business Machines Corporation | Macro assembler process for automated circuit design |
US4701860A (en) * | 1985-03-07 | 1987-10-20 | Harris Corporation | Integrated circuit architecture formed of parametric macro-cells |
EP0271596B1 (en) * | 1986-12-17 | 1995-05-17 | International Business Machines Corporation | VLSI-chip design and manufacturing process |
US5309371A (en) | 1989-06-28 | 1994-05-03 | Kawasaki Steel Corporation | Method of and apparatus for designing circuit block layout in integrated circuit |
US5668057A (en) * | 1991-03-13 | 1997-09-16 | Matsushita Electric Industrial Co., Ltd. | Methods of manufacture for electronic components having high-frequency elements |
US5309354A (en) * | 1991-10-30 | 1994-05-03 | International Business Machines Corporation | Electron beam exposure method |
US5671152A (en) * | 1995-05-19 | 1997-09-23 | International Business Machines Corporation | Efficient generation of negative fill shapes for chips and packages |
JP2959444B2 (ja) * | 1995-08-30 | 1999-10-06 | 日本電気株式会社 | フリップチップ型半導体装置の自動配置配線方法 |
US5757656A (en) * | 1995-12-20 | 1998-05-26 | Mentor Graphics | Method for routing breakouts |
US5838583A (en) * | 1996-04-12 | 1998-11-17 | Cadence Design Systems, Inc. | Optimized placement and routing of datapaths |
US5923563A (en) * | 1996-12-20 | 1999-07-13 | International Business Machines Corporation | Variable density fill shape generation |
US6477687B1 (en) * | 1998-06-01 | 2002-11-05 | Nvidia U.S. Investment Company | Method of embedding RAMS and other macrocells in the core of an integrated circuit chip |
JPH11355643A (ja) | 1998-06-04 | 1999-12-24 | Mitsubishi Electric Corp | 画像処理装置 |
US6714903B1 (en) * | 1998-07-10 | 2004-03-30 | Lsi Logic Corporation | Placement and routing of circuits using a combined processing/buffer cell |
US6618847B1 (en) * | 1998-11-13 | 2003-09-09 | Stmicroelectronics, Inc. | Power stabilizer using under-utilized standard cells |
US6359254B1 (en) * | 1999-09-30 | 2002-03-19 | United Technologies Corporation | Method for producing shaped hole in a structure |
US6561236B1 (en) * | 2000-03-08 | 2003-05-13 | Sealed Air Corporation (Us) | Inflatable packing and inflation apparatus |
US6563148B2 (en) * | 2000-04-19 | 2003-05-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with dummy patterns |
JP4756746B2 (ja) | 2000-04-19 | 2011-08-24 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US6651236B2 (en) * | 2000-09-13 | 2003-11-18 | Ricoh Company, Ltd. | Semiconductor integrated circuit device, and method of placement and routing for such device |
JP2002203905A (ja) * | 2000-12-28 | 2002-07-19 | Mitsubishi Electric Corp | レイアウト設計装置、レイアウト設計方法および半導体装置 |
KR100378195B1 (ko) * | 2001-02-21 | 2003-03-29 | 삼성전자주식회사 | 패턴의 밀도에 연속적으로 조절되는 밀도를 갖는 더미패턴군들을 포함하는 마스크용 데이터 생성 방법 및그러한 생성 방법이 저장된 기록매체 |
US6777813B2 (en) * | 2001-10-24 | 2004-08-17 | Micron Technology, Inc. | Fill pattern generation for spin-on-glass and related self-planarization deposition |
US7117469B1 (en) * | 2001-11-28 | 2006-10-03 | Magma Design Automation, Inc. | Method of optimizing placement and routing of edge logic in padring layout design |
US6668362B1 (en) * | 2002-01-09 | 2003-12-23 | Synopsys, Inc. | Hierarchical verification for equivalence checking of designs |
JP3754378B2 (ja) * | 2002-02-14 | 2006-03-08 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
US6751785B1 (en) * | 2002-03-12 | 2004-06-15 | Ubitech, Inc. | System and method for limiting increase in capacitance due to dummy metal fills utilized for improving planar profile uniformity |
US7386433B2 (en) * | 2002-03-15 | 2008-06-10 | Synopsys, Inc. | Using a suggested solution to speed up a process for simulating and correcting an integrated circuit layout |
US6795955B2 (en) * | 2002-03-15 | 2004-09-21 | Numerical Technologies | Method and apparatus for identifying an identical cell in an IC layout with an existing solution |
US7124386B2 (en) * | 2002-06-07 | 2006-10-17 | Praesagus, Inc. | Dummy fill for integrated circuits |
JP4307022B2 (ja) * | 2002-07-05 | 2009-08-05 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の設計方法、半導体装置の設計プログラム及び半導体装置の設計装置 |
US6718527B2 (en) * | 2002-07-23 | 2004-04-06 | Sun Microsystems, Inc. | Automated design rule violation correction when adding dummy geometries to a design layout |
US6948146B2 (en) * | 2003-01-09 | 2005-09-20 | International Business Machines Corporation | Simplified tiling pattern method |
US7222322B1 (en) * | 2003-01-14 | 2007-05-22 | Cadence Design Systems, Inc. | Method and mechanism for implementing tessellation-based routing |
US7015582B2 (en) * | 2003-04-01 | 2006-03-21 | International Business Machines Corporation | Dummy metal fill shapes for improved reliability of hybrid oxide/low-k dielectrics |
US7346878B1 (en) * | 2003-07-02 | 2008-03-18 | Kla-Tencor Technologies Corporation | Apparatus and methods for providing in-chip microtargets for metrology or inspection |
US7007259B2 (en) * | 2003-07-31 | 2006-02-28 | Lsi Logic Corporation | Method for providing clock-net aware dummy metal using dummy regions |
JP4620942B2 (ja) * | 2003-08-21 | 2011-01-26 | 川崎マイクロエレクトロニクス株式会社 | 半導体集積回路のレイアウト方法、そのレイアウト構造、およびフォトマスク |
JP3993545B2 (ja) * | 2003-09-04 | 2007-10-17 | 株式会社東芝 | パターンの作製方法、半導体装置の製造方法、パターンの作製システム、セルライブラリ、フォトマスクの製造方法 |
US7086020B2 (en) * | 2003-12-11 | 2006-08-01 | International Business Machines Corporation | Circuits and methods for matching device characteristics for analog and mixed-signal designs |
US7131094B2 (en) * | 2003-12-12 | 2006-10-31 | Hewlett-Packard Development Company, Lp. | Method and system for automatically extracting data from a textual bump map |
US7098054B2 (en) * | 2004-02-20 | 2006-08-29 | International Business Machines Corporation | Method and structure for determining thermal cycle reliability |
EP1747520B1 (en) * | 2004-05-07 | 2018-10-24 | Mentor Graphics Corporation | Integrated circuit layout design methodology with process variation bands |
US7269818B2 (en) * | 2005-01-06 | 2007-09-11 | International Business Machines Corporation | Circuit element function matching despite auto-generated dummy shapes |
US7250363B2 (en) * | 2005-05-09 | 2007-07-31 | International Business Machines Corporation | Aligned dummy metal fill and hole shapes |
US7305643B2 (en) * | 2005-05-12 | 2007-12-04 | Freescale Semiconductor, Inc. | Method of tiling analog circuits that include resistors and capacitors |
-
2005
- 2005-01-06 US US10/905,474 patent/US7269818B2/en not_active Expired - Fee Related
- 2005-12-16 CN CN2005800459863A patent/CN101099154B/zh not_active Expired - Fee Related
- 2005-12-16 WO PCT/US2005/045787 patent/WO2006073758A2/en active Application Filing
- 2005-12-16 JP JP2007550384A patent/JP4317576B2/ja not_active Expired - Fee Related
- 2005-12-16 EP EP05854489A patent/EP1846851A4/en not_active Withdrawn
-
2007
- 2007-05-23 US US11/752,534 patent/US7721248B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014029675A (ja) * | 2012-07-04 | 2014-02-13 | Fujitsu Semiconductor Ltd | マスクパターン生成方法、マスクパターン生成装置、及び、マスクパターン生成プログラム |
Also Published As
Publication number | Publication date |
---|---|
CN101099154A (zh) | 2008-01-02 |
JP4317576B2 (ja) | 2009-08-19 |
EP1846851A4 (en) | 2009-11-04 |
CN101099154B (zh) | 2012-12-12 |
US20080022248A1 (en) | 2008-01-24 |
US7721248B2 (en) | 2010-05-18 |
EP1846851A2 (en) | 2007-10-24 |
US7269818B2 (en) | 2007-09-11 |
US20060150139A1 (en) | 2006-07-06 |
WO2006073758A3 (en) | 2007-03-01 |
WO2006073758A2 (en) | 2006-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI775000B (zh) | 產生積體電路佈局圖的方法及用於處理積體電路佈局圖的系統 | |
CN101542488A (zh) | 电子设计自动化中的属性 | |
CN101669121A (zh) | 增量式布局分析 | |
JP2007027290A (ja) | 半導体集積回路のレイアウト設計方法 | |
Du et al. | DSA-aware detailed routing for via layer optimization | |
JP4317576B2 (ja) | 自動生成されたダミー形状にもかかわらず整合する回路素子機能 | |
TWI681520B (zh) | 積體電路結構、產生積體電路佈局圖的方法及積體電路佈局圖產生系統 | |
CN111128998A (zh) | 集成电路布局方法 | |
CN110852032A (zh) | 产生集成电路元件的布局图的方法 | |
US8296706B2 (en) | Handling two-dimensional constraints in integrated circuit layout | |
TW201945835A (zh) | 用以產生包含繞線配置的布局圖的方法 | |
US20220164514A1 (en) | Region based shrinking methodology for integrated circuit layout migration | |
JP2008268560A (ja) | ホットスポット絞り込み装置、ホットスポット絞り込み方法、ホットスポット絞り込みプログラム、ホットスポット検査装置、および、ホットスポット検査方法 | |
CN114781313A (zh) | 制造模拟集成电路的方法及系统、产生布局的方法 | |
JP5111659B2 (ja) | マスクromの製造に向けられたレイアウトパターンを作成するためのシステムおよびマスクパターンを作成するための方法 | |
US10908511B2 (en) | Systems and methods for patterning color assignment | |
CN111125984A (zh) | 集成电路设计方法 | |
US8875063B2 (en) | Mask layout formation | |
CN116151177A (zh) | 修改用于ic的布局的方法、系统和计算机程序产品 | |
JP2009026045A (ja) | 半導体集積回路のレイアウト作成装置および半導体集積回路の製造方法 | |
US7861208B2 (en) | Structure for partitioned dummy fill shapes for reduced mask bias with alternating phase shift masks | |
US20130145340A1 (en) | Determination Of Uniform Colorability Of Layout Data For A Double Patterning Manufacturing Process | |
JP5407450B2 (ja) | 半導体集積回路の設計支援方法及び製造方法 | |
CN109872990B (zh) | 半导体装置及其制造方法 | |
CN109426069A (zh) | 产生掩模图案的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080822 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090522 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130529 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |