CN111753485B - 基于fpga的掩膜可编程逻辑门阵列定制方法 - Google Patents
基于fpga的掩膜可编程逻辑门阵列定制方法 Download PDFInfo
- Publication number
- CN111753485B CN111753485B CN202010613226.4A CN202010613226A CN111753485B CN 111753485 B CN111753485 B CN 111753485B CN 202010613226 A CN202010613226 A CN 202010613226A CN 111753485 B CN111753485 B CN 111753485B
- Authority
- CN
- China
- Prior art keywords
- data
- file
- hole
- bit
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
- G06F30/343—Logical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种基于FPGA的掩膜可编程逻辑门阵列定制方法,涉及可编程器件领域,该方法基于FPGA母片的架构,通过自动化的解析位流文件、FPGA母片的芯片手册文件和FPGA母片的版图文件可以得到所需的打孔信息,按照文件格式可以自动化解析源版图数据文件并添加打孔信息得到目标版图数据文件,由此可以制作得到定制的与FPGA母片功能一致的掩膜可编程逻辑门阵列产品,实现方式简单、研制周期短、实现起来更灵活、可实现灵活优化和改进。
Description
技术领域
本发明涉及可编程器件领域,尤其是一种基于FPGA的掩膜可编程逻辑门阵列定制方法。
背景技术
MPGA(Mask Programmable Gate Array,掩膜可编程逻辑门阵列)是一种与FPGA(Field Programmable Gate Array,现场可编程逻辑门阵列)相对应的Hard Array芯片,FPGA配置位以SRAM Bit实现,而MPGA的配置位以物理金属孔在工厂用工艺实现,MPGA的金属孔在工艺实现时,只需用一层光罩掩模,该Hard Array的金属孔以一层或更多地特定金属线实现。
MPGA的金属孔一旦实现,其功能固定,该芯片不能再重新配置成不同功能,因此MPGA实际为一种专用芯片,随着电子设备中集成电路的广泛应用和微电子技术的发展,系统设计工程师们更愿意自己设计MPGA且对灵活性越来越高,因此如何快速定制形成MPGA成为目前的重点研究方向。
发明内容
本发明人针对上述问题及技术需求,提出了一种基于FPGA的掩膜可编程逻辑门阵列定制方法,本发明的技术方案如下:
一种基于FPGA的掩膜可编程逻辑门阵列定制方法,该方法包括:
获取并解析位流文件以及FPGA母片的芯片手册文件和版图文件;
根据位流文件、芯片手册文件和版图文件的解析结果生成打孔信息,打孔信息包括各个待添加的孔的孔坐标和孔类型;
解析FPGA母片的源版图数据文件得到对应的源顶层数据结构,源顶层数据结构中包括源版图数据文件中记载的各个类型的数据对象及其对应的数据内容;
在源顶层数据结构中添加打孔信息生成目标顶层数据结构,对于每个待添加的孔,在源顶层数据结构中以包含待添加的孔的孔类型的填充多边形为孔的模板添加模块插入属性,添加的模块插入属性包含待添加的孔的孔坐标;
根据目标顶层数据结构生成目标版图数据文件,根据目标版图数据文件制作得到掩膜可编程逻辑门阵列,得到的掩膜可编程逻辑门阵列的功能与FPGA母片配上位流文件的功能相同。
其进一步的技术方案为,对于每个待添加的孔,在源顶层数据结构中以包含待添加的孔的孔类型的填充多边形为孔的模板添加模块插入属性,包括:
检测源版图数据文件中是否包含待添加的孔的定义;
若不包含,则根据待添加的孔的孔类型新建一个填充多边形,新建的填充多边形包含待添加的孔的孔类型,在源顶层数据结构中以新建的填充多边形为孔的模板添加模块插入属性;
若包含,则直接以源顶层数据结构中包含待添加的孔的孔类型的填充多边形为孔的模板添加模块插入属性。
其进一步的技术方案为,根据位流文件、芯片手册文件和版图文件的解析结果生成打孔信息,包括:
根据解析芯片手册文件得到的FPGA母片中各个配置位的坐标信息,以及解析位流文件得到的每个配置位的期望配置值确定各个待添加的孔的孔坐标,每个配置位的坐标信息包括配置位的配置值为1时的坐标以及配置值为0时的坐标,每个配置位的期望配置值为1或0,孔坐标为配置位的配置值为期望配置值时的坐标;
根据各个待添加的孔的孔坐标以及解析版图文件得到的各个待添加的孔的孔类型得到打孔信息。
其进一步的技术方案为,解析芯片手册文件还得到位置映射转换规则,则解析位流文件得到每个配置位的期望配置值,包括:
按帧截取得到位流文件中的各个原始数据帧;
根据位置映射转换规则调整每个原始数据帧中各个数据位的位置生成第一数据帧,第一数据帧中每个位置处的数据位的值为对应位置处的配置位的期望配置值。
其进一步的技术方案为,解析芯片手册文件还得到FPGA母片的数据删减规则,则根据位置映射转换规则调整每个原始数据帧中各个数据位的位置生成第一数据帧,包括:
根据位置映射转换规则调整每个原始数据帧中各个数据位的位置得到第二数据帧,第二数据帧中的各个数据位的值为对应配置位或者测试校验位;
根据数据删减规则将第二数据帧中对应测试校验位的数据位进行删除生成第一数据帧。
其进一步的技术方案为,解析芯片手册文件还得到数据处理规则,则对于对应BRAM的原始数据帧,方法还包括:
按照数据处理规则对第一数据帧进行数据处理得到第三数据帧,第三数据帧中每个位置处的数据位的值为对应位置处的BRAM的配置位的期望配置值。
数据处理包括换位操作、高低位翻转操作、奇偶合并操作以及数据取反操作中的至少一种。
其进一步的技术方案为,解析芯片手册文件,包括:
检测芯片手册文件的格式是否符合预定格式;
若芯片手册文件的格式不符合预定格式则反馈错误提示信息并结束解析流程;
若芯片手册文件的格式符合预定格式,则根据芯片手册文件的文件格式进行解析得到芯片手册文件中包含的各部分信息。
其进一步的技术方案为,孔类型包含待添加的孔的属性信息,包括名称、大小以及层次属性。
其进一步的技术方案为,源版图数据文件中包括若干条记录信息,解析FPGA母片的源版图数据文件得到对应的源顶层数据结构,包括:
读取一条记录信息的第一预定字段确定记录信息占用的总字节数,读取第二预定字段确定记录信息记载的数据对象的类型,读取第三预定字段确定记录信息记载的数据内容的数据类型,读取第四预定字段确定记录信息记载的数据内容,将数据内容的数据类型及对应类型的数据对象对应存储,第一预定字段、第二预定字段、第三预定字段和第四预定字段占用的字节数之和等于记录信息占用的总字节数;
继续读取下一条记录信息直至读取完所有记录信息得到对应的源顶层数据结构。
其进一步的技术方案为,第一预定字段占用一条记录信息最开始的两个字节,第二预定字段占用记录信息的第三个字节,第三预定字段占用记录信息的第四个字节,第四预定字段为第五个字节开始直至记录信息的最后。
其进一步的技术方案为,根据目标顶层数据结构生成目标版图数据文件,包括:
遍历目标顶层数据结构中的所有类型的数据对象并按照预定的格式输出目标顶层数据结构中每个数据对象的数据内容生成目标版图数据文件。
本发明的有益技术效果是:
本申请公开了一种基于FPGA的掩膜可编程逻辑门阵列定制方法,该方法从FPGA母片出发,通过自动化的解析位流文件、FPGA母片的芯片手册文件和FPGA母片的版图文件可以得到打孔信息,通过自动化的解析源版图数据文件并添加打孔信息后可以得到目标版图数据文件,由此可以制作得到定制的与FPGA母片功能一致的MPGA产品,实现方式简单、研制周期短、实现起来更灵活、可实现灵活优化和改进。
附图说明
图1是本申请公开的基于FPGA的掩膜可编程逻辑门阵列定制方法的信息流向示意图。
图2是位流文件的解析过程的实例示意图。
图3是目标版图数据文件的文件流实例示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步说明。
本申请公开了一种基于FPGA的掩膜可编程逻辑门阵列定制方法,请参考图1所示的信息流向图,该方法包括如下步骤,主要分为三大部分:生成打孔信息、解析源版图数据文件以及生成目标版图数据文件:
一、生成打孔信息。
步骤S1,获取位流文件、FPGA母片的芯片手册文件(SPEC文件)和FPGA母片的版图文件。其中,位流文件包括与定制需求对应的配置码流。FPGA母片包含时钟架构、配置RAM和各个IP核等。FPGA母片的芯片手册文件和版图文件都是由FPGA母片的硬件设计人员编写提供,芯片手册文件记载了FPGA母片的硬件结构信息,比如模块的排布结构等等,版图文件记载了FPGA母片的版图层次。
步骤S2,解析位流文件、芯片手册文件和版图文件,对三个文件的解析方法如下:
(1)解析芯片手册文件。
首先读取芯片手册文件,通过检测该文件的格式是否符合预定格式来判断该文件是否合法,若格式错误则给予错误提示信息并结束解析流程,若格式正确则判断合法并继续解析。芯片手册文件具有预定的文件格式,根据芯片手册文件的格式进行解析可以得到芯片手册文件中各部分记载的信息。
在本申请中,解析芯片手册文件可以得到FPGA母片中各个配置位的坐标信息,每个配置位的坐标信息包括配置位的配置值为1时的坐标以及配置值为0时的坐标,每个配置位的期望配置值为1或0。解析芯片手册文件还可以得到与硬件结构信息相关的一些映射规则,本申请后续会介绍到。
(2)解析位流文件。
读取位流文件,位流文件为二进制的bit文件。首先对位流文件进行有效位流截取,也即按帧截取得到位流文件中的各个原始数据帧,然后逐帧对原始数据帧进行处理。请参考图2,从位流文件中通过有效位流截取得到一帧原始数据帧。一帧原始数据帧中包含形成阵列结构的多个数据位,比如在本申请中一帧原始数据帧形成32*39的阵列,图2未截取全部数据。
根据位置映射转换规则调整每个原始数据帧中各个数据位的位置生成第一数据帧,生成数据顺序与配置位阵列顺序相符的第一数据帧,也即生成的第一数据帧中每个位置处的数据位的值为对应位置处的配置位的期望配置值,该第一数据帧即为有效的位流信息数据。该位置映射转换规则与FPGA母片的硬件结构信息相关,且通过解析芯片手册文件得到。比如图2的示例中,每一行32位数据中最右侧为0位、最左侧为31位,对于如图2中虚线框对应的数据,将原始数据帧中的0位与32位互换、4位于15位互换、24位与28位互换、16位于29位互换得到第一数据帧中相应的数据。
在实际应用时,根据位置映射转换规则调整每个原始数据帧中各个数据位的位置首先得到第二数据帧,第二数据帧中的各个数据位的值为对应配置位或者测试校验位。本申请在第二数据帧的基础上,根据数据删减规则将第二数据帧中对应测试校验位的数据位进行删除生成第一数据帧保留配置位的数据,该数据删减规则也与FPGA母片的硬件结构信息相关,因此也通过解析芯片手册文件得到。
进一步的,对于一些特殊资源模块对应的原始数据帧来说,上述得到的第一数据帧还不是最终的有效的位流信息数据,还需要进行进一步的数据处理,特殊资源模块通常指示的BRAM。则在由原始数据帧得到第一数据帧之后,还按照数据处理规则对第一数据帧进行数据处理得到第三数据帧,数据处理包括换位操作、高低位翻转操作、奇偶合并操作以及数据取反操作中的至少一种,数据操作的数据操作方式都是由数据处理规则指示的,该数据处理规则也与FPGA母片的硬件结构信息相关,因此也通过解析芯片手册文件得到。得到的第三数据帧即为BRAM对应的最终的有效的位流信息数据,第三数据帧中每个位置处的数据位的值为对应位置处的BRAM的配置位的期望配置值。
(3)解析版图文件。
版图文件包括FPGA母片中的晶体管、布线、孔等相关信息,解析版图文件即可以得到每个配置位的配置值为1时对应的孔的孔类型以及配置值为0时对应的孔的孔类型。孔类型包含孔的属性信息,包括名称、大小以及层次属性。
步骤S3,在完成上述解析后,根据解析位流文件得到的配置位的期望配置值以及解析芯片手册文件得到的配置位的坐标信息可以得到各个待添加的孔的孔坐标。再结合解析版图文件得到的相应的孔类型就可以生成打孔信息,打孔信息包括各个待添加的孔的孔坐标和孔类型,打孔信息格式为(x y v2),其中x和y为孔的中心点坐标,v2表示孔类型,比如举例说明,打孔信息可以为(9263.085 9601.91 v2)或者(9270.645 9601.91 v2)。
待添加的孔的孔坐标即为每个配置位的配置值为其期望配置值时的坐标,比如一个配置位的坐标信息指示该配置位的配置值为1时为坐标A、配置值为0时为坐标B,而该配置位的期望配置值为1,则为该配置位待添加的孔的孔坐标为坐标A,由版图文件可以得到该孔的孔类型,由此得到一个孔的打孔信息。
二、解析源版图数据文件。
步骤S4,源版图数据文件描述了FPGA母片的结构信息,源版图数据文件具有预定的格式,根据源版图数据文件的格式对源版图数据文件进行解析可以得到对应的源顶层数据结构,源顶层数据结构中包括源版图数据文件中记载的各个类型的数据对象及其对应的数据内容,也即可以解析得到其中记载的信息。
比较常规的,源版图数据文件通常为GDSII格式,该文件为二进制格式数据,所有数据都是由一连串的数据块链接组成的,比如文件流部分数据描述示意图如图3所示。GDSII格式的源版图数据文件中数据主要是以模块结构(Structure)的形式组合而成的,每个模块包含若干个数据对象,常见的数据对象根据关键词包括填充多边形(Boundary)、线条(Path)、模块插入属性(Sref)、阵列(Aref)、文字(Text)、拓扑点(Node)、Box等等。GDSII格式的格式为通用固定的,本申请对其他数据对象不再详细介绍。
解析GDSII格式的源版图数据文件的具体方法为:读取一条记录信息的第一预定字段确定记录信息占用的总字节数,读取第二预定字段确定记录信息记载的数据对象的类型,读取第三预定字段确定记录信息记载的数据内容的数据类型,读取第四预定字段确定记录信息记载的数据内容,将数据内容的数据类型及对应类型的数据对象对应存储,第一预定字段、第二预定字段、第三预定字段占用的位数通常是固定的,且第一预定字段、第二预定字段、第三预定字段和第四预定字段占用的字节数之和等于记录信息占用的总字节数。比如对于GDSII格式来说,第一预定字段占用最开始的两个字节,第二预定字段占用第三个字节,第三预定字段占用第四个字节,第四预定字段为第五个字节开始直至该条记录信息的最后。继续读取下一条记录信息直至读取完所有记录信息得到对应的源顶层数据结构。
比如在图3中,先读取最初的两个字节为0006,由此确定第一条记录信息占用的总字节数为6,然后获取第三个字节00,从而确定记录信息记载的数据对象的类型为HEADER,然后获取第四个字节为02,从而确定数据类型为Two-byte 有符号的整数,前三个字段共占用4个字节,因此可以确定第四预定字段占用2个字节,所以确定第五字节和第六字节为数据内容,并确定该条记录信息读完。
继续读取第七字节和第八字节001C作为下一条记录信息的第一预定字段,则确定第二条记录信息占用的总字节数为28,读取第九个字节01从而确定记录信息记载的数据对象的类型为BGNLIB,读取第十个字节02从而确定数据类型为Two-byte 有符号的整数,前三个预定字段共占用4个字节,由此可以确定从第十一字节00开始的24个字节记录的信息为数据内容。
以此类推,由此可以得到每个类型的数据对象的数据内容,即解析到源顶层数据结构。
三、生成目标版图数据文件。
步骤S5,在源顶层数据结构中添加打孔信息生成目标顶层数据结构。在添加打孔信息时,对于每个待添加的孔,在源顶层数据结构中以包含待添加的孔的孔类型的填充多边形(Boundary对象)为孔的模板添加模块插入属性(Sref对象),添加的模块插入属性包含待添加的孔的孔坐标。具体的:
首先检测源版图数据文件中是否包含待添加的孔的定义,如果包含,则直接以源顶层数据结构中包含该待添加的孔的孔类型的Boundary对象为孔的模板添加Sref对象。如果不包含,则首先根据待添加的孔的孔类型新建一个Boundary对象,然后以新建的Boundary对象为孔的模板添加Sref对象。
步骤S6,根据目标顶层数据结构生成目标版图数据文件,也即按照预定的格式输出目标顶层数据结构中每个数据对象的内容生成目标版图数据文件,同样的,生成的目标版图数据文件通常为GDSII格式,该生成过程为解析过程的逆过程,本申请不再详细描述。
步骤S7,在生成目标版图数据文件后,即可以根据目标版图数据文件制作得到掩膜可编程逻辑门阵列MPGA,得到的掩膜可编程逻辑门阵列的功能与FPGA母片配上位流文件的功能相同。
以上所述的仅是本申请的优选实施方式,本发明不限于以上实施例。可以理解,本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化,均应认为包含在本发明的保护范围之内。
Claims (11)
1.一种基于FPGA的掩膜可编程逻辑门阵列定制方法,其特征在于,所述方法包括:
获取并解析位流文件以及FPGA母片的芯片手册文件和版图文件;
根据所述位流文件、芯片手册文件和版图文件的解析结果生成打孔信息,所述打孔信息包括各个待添加的孔的孔坐标和孔类型;
解析所述FPGA母片的源版图数据文件得到对应的源顶层数据结构,所述源顶层数据结构中包括所述源版图数据文件中记载的各个类型的数据对象及其对应的数据内容;
在所述源顶层数据结构中添加所述打孔信息生成目标顶层数据结构,对于每个待添加的孔,在所述源顶层数据结构中以包含所述待添加的孔的孔类型的填充多边形为孔的模板添加模块插入属性,添加的所述模块插入属性包含所述待添加的孔的孔坐标;
根据所述目标顶层数据结构生成目标版图数据文件,根据所述目标版图数据文件制作得到掩膜可编程逻辑门阵列,得到的所述掩膜可编程逻辑门阵列的功能与所述FPGA母片配上所述位流文件的功能相同。
2.根据权利要求1所述的方法,其特征在于,对于每个待添加的孔,所述在所述源顶层数据结构中以包含所述待添加的孔的孔类型的填充多边形为孔的模板添加模块插入属性,包括:
检测所述源版图数据文件中是否包含所述待添加的孔的定义;
若不包含,则根据所述待添加的孔的孔类型新建一个填充多边形,新建的填充多边形包含所述待添加的孔的孔类型,在所述源顶层数据结构中以新建的填充多边形为孔的模板添加模块插入属性;
若包含,则直接以所述源顶层数据结构中包含所述待添加的孔的孔类型的填充多边形为孔的模板添加模块插入属性。
3.根据权利要求1所述的方法,其特征在于,所述根据所述位流文件、芯片手册文件和版图文件的解析结果生成打孔信息,包括:
根据解析所述芯片手册文件得到的所述FPGA母片中各个配置位的坐标信息,以及解析所述位流文件得到的每个配置位的期望配置值确定各个待添加的孔的孔坐标,每个配置位的坐标信息包括所述配置位的配置值为1时的坐标以及配置值为0时的坐标,每个配置位的期望配置值为1或0,所述孔坐标为所述配置位的配置值为所述期望配置值时的坐标;
根据所述各个待添加的孔的孔坐标以及解析所述版图文件得到的各个待添加的孔的孔类型得到所述打孔信息。
4.根据权利要求3所述的方法,其特征在于,解析所述芯片手册文件还得到位置映射转换规则,则解析位流文件得到每个配置位的期望配置值,包括:
按帧截取得到所述位流文件中的各个原始数据帧;
根据所述位置映射转换规则调整每个原始数据帧中各个数据位的位置生成第一数据帧,所述第一数据帧中每个位置处的数据位的值为对应位置处的配置位的期望配置值。
5.根据权利要求4所述的方法,其特征在于,解析所述芯片手册文件还得到所述FPGA母片的数据删减规则,则所述根据所述位置映射转换规则调整每个原始数据帧中各个数据位的位置生成第一数据帧,包括:
根据所述位置映射转换规则调整每个原始数据帧中各个数据位的位置得到第二数据帧,所述第二数据帧中的各个数据位的值为对应配置位或者测试校验位的值;
根据所述数据删减规则将所述第二数据帧中对应测试校验位的数据位进行删除生成所述第一数据帧。
6.根据权利要求4或5所述的方法,其特征在于,解析所述芯片手册文件还得到数据处理规则,则对于对应BRAM的原始数据帧,所述方法还包括:
按照所述数据处理规则对所述第一数据帧进行数据处理得到第三数据帧,所述第三数据帧中每个位置处的数据位的值为对应位置处的BRAM的配置位的期望配置值;
所述数据处理包括换位操作、高低位翻转操作、奇偶合并操作以及数据取反操作中的至少一种。
7.根据权利要求1所述的方法,其特征在于,解析所述芯片手册文件,包括:
检测所述芯片手册文件的格式是否符合预定格式;
若所述芯片手册文件的格式不符合所述预定格式则反馈错误提示信息并结束解析流程;
若所述芯片手册文件的格式符合所述预定格式,则根据所述芯片手册文件的文件格式进行解析得到所述芯片手册文件中包含的各部分信息。
8.根据权利要求3所述的方法,其特征在于,所述孔类型包含待添加的孔的属性信息,包括名称、大小以及层次属性。
9.根据权利要求1所述的方法,其特征在于,所述源版图数据文件中包括若干条记录信息,所述解析所述FPGA母片的源版图数据文件得到对应的源顶层数据结构,包括:
读取一条记录信息的第一预定字段确定所述记录信息占用的总字节数,读取第二预定字段确定所述记录信息记载的数据对象的类型,读取第三预定字段确定所述记录信息记载的数据内容的数据类型,读取第四预定字段确定所述记录信息记载的数据内容,将所述数据内容的数据类型及对应类型的数据对象对应存储,所述第一预定字段、第二预定字段、第三预定字段和第四预定字段占用的字节数之和等于所述记录信息占用的总字节数;
继续读取下一条记录信息直至读取完所有记录信息得到对应的所述源顶层数据结构。
10.根据权利要求9所述的方法,其特征在于,所述第一预定字段占用一条记录信息最开始的两个字节,所述第二预定字段占用所述记录信息的第三个字节,所述第三预定字段占用所述记录信息的第四个字节,第四预定字段为第五个字节开始直至所述记录信息的最后。
11.根据权利要求1所述的方法,其特征在于,所述根据所述目标顶层数据结构生成目标版图数据文件,包括:
遍历所述目标顶层数据结构中的所有类型的数据对象并按照预定的格式输出所述目标顶层数据结构中每个数据对象的数据内容生成所述目标版图数据文件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010613226.4A CN111753485B (zh) | 2020-06-30 | 2020-06-30 | 基于fpga的掩膜可编程逻辑门阵列定制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010613226.4A CN111753485B (zh) | 2020-06-30 | 2020-06-30 | 基于fpga的掩膜可编程逻辑门阵列定制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111753485A CN111753485A (zh) | 2020-10-09 |
CN111753485B true CN111753485B (zh) | 2022-02-15 |
Family
ID=72678357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010613226.4A Active CN111753485B (zh) | 2020-06-30 | 2020-06-30 | 基于fpga的掩膜可编程逻辑门阵列定制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111753485B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112597721B (zh) * | 2020-12-29 | 2022-03-18 | 无锡中微亿芯有限公司 | 一种高效的fpga集成验证方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6938236B1 (en) * | 2002-03-29 | 2005-08-30 | Altera Corporation | Method of creating a mask-programmed logic device from a pre-existing circuit design |
US6992503B2 (en) * | 2002-07-08 | 2006-01-31 | Viciciv Technology | Programmable devices with convertibility to customizable devices |
CN102831268B (zh) * | 2012-08-16 | 2015-07-29 | 复旦大学 | 支持用户定制的可编程逻辑器件版图快速生成方法 |
CN108509725B (zh) * | 2018-04-02 | 2021-06-29 | 中国科学院电子学研究所 | 可定制逻辑器件版图和网表的自动生成方法 |
CN110070182B (zh) * | 2019-04-01 | 2021-08-24 | 京微齐力(北京)科技有限公司 | 适合人工智能的平台芯片及其制造和设计方法 |
-
2020
- 2020-06-30 CN CN202010613226.4A patent/CN111753485B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN111753485A (zh) | 2020-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100585604C (zh) | 使用虚拟层改变物理版图数据的方法 | |
US8225246B2 (en) | Logic injection | |
US20090293023A1 (en) | Generation of standard cell library components with increased signal routing resources | |
US11403448B1 (en) | Apparatus and method for mapping foundational components during design porting from one process technology to another process technology | |
US8762897B2 (en) | Semiconductor device design system and method of using the same | |
CN113255272B (zh) | 语句块封装方法、装置、电子设备及存储介质 | |
KR20090077692A (ko) | 반도체 장치의 제조 방법, 반도체 장치의 제조 프로그램 및반도체 장치의 제조 시스템 | |
CN111753485B (zh) | 基于fpga的掩膜可编程逻辑门阵列定制方法 | |
CN113051867A (zh) | 进行集成电路的自动化设计的方法 | |
US8281269B2 (en) | Method of semiconductor integrated circuit device and program | |
CN107945827B (zh) | 一种基于Virtex5器件的位流文件解析方法及定时刷新方法 | |
JP7097587B2 (ja) | 部品記号の極性記号検出方法、システム、コンピュータで読取可能な記憶媒体及びデバイス | |
CN108228953B (zh) | 一种保护集成电路版图的方法 | |
WO2023015595A1 (zh) | Drc测试图形生成方法、装置、电子设备及存储介质 | |
CN106897504B (zh) | 对ip模块进行开发形成参数化单元的方法 | |
US7979817B2 (en) | Net list producing device producing a net list with an interconnection parasitic element by hierarchical processing | |
US20030084410A1 (en) | SPICE to Verilog netlist translator | |
US5740071A (en) | Method and apparatus for selective shape adjustment of hierarchical designs | |
US8136064B2 (en) | Bijectively mapping character string to integer values in integrated circuit design data | |
US20090217223A1 (en) | Layout design method of semiconductor integrated circuit | |
Cibrario et al. | A high-level design rule library addressing CMOS and heterogeneous technologies | |
CN112861455A (zh) | Fpga建模验证系统及方法 | |
CN111753476B (zh) | 一种基于fpga的asic快速定制方法 | |
TW202016774A (zh) | 電子裝置及積體電路的佈局方法 | |
US20050050486A1 (en) | Systems and methods utilizing fast analysis information during detailed analysis of a circuit design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |