JP2006235184A - 設計パターン補正装置、設計パターン補正方法、サイズ設定用データ算出装置、サイズ設定用データ算出方法、及びプログラム - Google Patents

Abstract

【課題】 処理速度を従来と比べて速い設計パターン補正装置を提供する。
【解決手段】 本発明に係る設計パターン補正装置は、設計パターンに含まれる繰り返しパターンの、設計パターンに対する比率を、光近接効果の補正処理における一回あたりの処理エリアのサイズに変換するためのデータを保持する変換データ保持部２０と、処理対象の設計パターンである被処理設計パターンにおける、繰り返しパターンの比率を算出する比率算出部２２と、比率算出部２２が算出した繰り返しパターンの比率と、変換データ保持部２０が保持するデータとに基づいて、被処理設計パターンにおける処理エリアのサイズを設定するエリアサイズ設定部２４と、エリアサイズ設定部２４が設定した処理エリアのサイズで、被処理設計パターンの光近接効果の補正処理を行う補正処理部２６とを具備する。
【選択図】 図７

Description

本発明は、設計パターン補正装置、設計パターン補正方法、サイズ設定用データ算出装置、サイズ設定用データ算出方法、及びプログラムに関する。特に本発明は、従来と比べて処理速度が速い設計パターン補正装置、設計パターン補正方法、サイズ設定用データ算出装置、サイズ設定用データ算出方法、及びプログラムに関する。

近年、半導体装置内部のレイアウトパターン（例えば配線パターン）が、露光に用いられる光源の波長より細かくなってきている。このため、露光時の解像度が低下することを防ぐために、変形照明技術のような特殊な転写技術が必要となる。しかし、このような特殊な転写技術を用いると、転写されたパターンに寸法変動等が生じる。

寸法変動等を防ぐための技術として、光近接効果補正（Optical Proximity Correction：以下、ＯＰＣと記載）がある。ＯＰＣは、転写の際の寸法変動等を予め考慮して、設計パターンを予め変形させておくことにより、転写後に所望のレイアウトパターンが得られるようにするものである。

図８は、従来のＯＰＣ処理を説明する為の図であり、半導体チップ１００内部のレイアウトを示している。本図において、半導体チップ１００の周辺部には、ロジックセル１０２が配置されており、半導体チップ１００の中心部にはメモリセル１０４が配置されている。ロジックセル１０２における配線等の設計パターンはランダムパターン（図示せず）であり、メモリセル１０４における配線等の設計パターンは、同じパターンが繰り返し配置されている繰り返しパターン（図示せず）である。

ＯＰＣ処理を行う際、半導体チップ１００を複数の処理エリア１１０ａに分割する。そして、複数の処理エリア１１０ａそれぞれ毎に、ＯＰＣ処理を行う（例えば特許文献１参照）。
特開２００４−１０９４５３号公報（第６段落乃至第９段落）

設計パターンが繰り返しパターンである場合、一つの処理エリアのＯＰＣ処理結果を、他の処理エリアにも転用することができる。このように転用することで、ＯＰＣ処理時間を短縮することができるが、この短縮効果は、処理エリアのサイズが小さいほど顕著になる。

一方、設計パターンがランダムパターンである場合、処理エリアのサイズが小さくなりすぎると、ＯＰＣ処理時間が長くなる。これは、処理エリアのサイズが小さくなると、一回あたりの処理時間が短くなる一方、処理回数が増えるためである。
このため、半導体装置の設計パターン中に含まれる繰り返しパターンの比率によって、最もＯＰＣ処理に必要な時間が短くなる処理エリアのサイズが、変化する。

本発明は上記のような事情を考慮してなされたものであり、その目的は、繰り返しパターンの比率に基づいて、最適な処理エリアのサイズを設定することにより、処理速度を従来と比べて速くすることができる設計パターン補正装置、設計パターン補正方法、サイズ設定用データ算出装置、サイズ設定用データ算出方法、及びプログラムを提供することにある。

上記課題を解決するため、本発明に係る設計パターン補正装置は、半導体装置内部の設計パターンに含まれる繰り返しパターンの、前記設計パターンに対する比率を、光近接効果の補正処理における一回あたりの処理エリアのサイズに変換するためのデータを保持する変換データ保持部と、
処理対象の設計パターンである被処理設計パターンにおける、前記繰り返しパターンの比率を算出する比率算出部と、
前記比率算出部が算出した前記繰り返しパターンの比率と、前記変換データ保持部が保持するデータとに基づいて、前記被処理設計パターンにおける前記処理エリアのサイズを設定するエリアサイズ設定部と、
前記エリアサイズ設定部が設定した前記処理エリアのサイズで、前記被処理設計パターンの光近接効果の補正処理を行う補正処理部とを具備する。

この設計パターン補正装置によれば、変換データ保持部が、繰り返しパターンの設計パターンに対する比率を、最適な処理エリアのサイズに変換するためのデータを保持している。このデータを用いることで、設計パターン補正装置は、設計パターンごとに最適な処理エリアのサイズを設定することができる。

変換データ保持部は、例えば、繰り返しパターンの比率を、該比率において光近接効果の補正処理に必要な時間が最短又は略最短になる処理エリアのサイズに変換するデータを保持する。このようにすると、光近接効果の補正処理を略最短時間で行うことができる。

変換データ保持部は、繰り返しパターンの比率別に、処理エリアのサイズをテーブル形式で保持してもよいし、繰り返しパターンの比率を、処理エリアのサイズに変換する関係式を保持してもよい。
比率算出部は、例えば被処理設計パターンに対するメモリセルの比率を算出し、該比率を繰り返しパターンの比率と認識する。

変換データ保持部は、繰り返しパターンが存在する領域の面積別にデータを保持し、エリアサイズ設定部は、さらに、被処理設計パターンの繰り返しパターンが存在する領域の面積を用いて、処理エリアのサイズを設定してもよい。

本発明に係る他の設計パターン補正装置は、半導体装置内部の設計パターンに含まれる繰り返しパターンの、前記設計パターンに対する比率に基づいて、前記設計パターンの光近接効果の補正処理における一回あたりの処理エリアのサイズを設定するエリアサイズ設定部と、
前記エリアサイズ設定部が設定した前記処理エリアのサイズで、前記被処理設計パターンの光近接効果の補正処理を行う補正処理部とを具備する。

本発明に係る設計パターン補正方法は、半導体装置内部の設計パターンに含まれる繰り返しパターンの、前記設計パターンに対する比率を、光近接効果の補正処理における一回あたりの処理エリアのサイズに変換するためのデータを保持する変換データ保持部を準備するステップと、
処理対象の設計パターンである被処理設計パターンにおける、前記繰り返しパターンの比率を算出するステップと、
前記被処理設計パターンにおける前記繰り返しパターンの比率と、前記変換データ保持部が保持するデータとに基づいて、前記被処理設計パターンにおける前記処理エリアのサイズを設定するステップと、
設定した前記処理エリアのサイズで、前記被処理設計パターンの光近接効果の補正処理を行うステップとを具備する。

本発明に係る他の設計パターン補正方法は、半導体装置内部の設計パターンに含まれる繰り返しパターンの、前記設計パターンに対する比率に基づいて、前記設計パターンの光近接効果の補正処理における一回あたりの処理エリアのサイズを設定するステップと、
設定した前記処理エリアのサイズで、前記被処理設計パターンの光近接効果の補正処理を行うステップとを具備する。

本発明に係るプログラムは、コンピュータにより実行され、半導体装置内部の設計パターンに対して光近接効果の補正処理を行うプログラムであって、
設計パターンに含まれる繰り返しパターンの、前記設計パターンに対する比率を、前記補正処理における一回あたりの処理エリアのサイズに変換するための変換データと、
処理対象の設計パターンである被処理設計パターンの、前記繰り返しパターンの比率を算出する機能と、
前記被処理設計パターンの前記繰り返しパターンの比率と、前記変換データに基づいて、前記被処理設計パターンにおける前記処理エリアのサイズを設定する機能と、
設定した前記処理エリアのサイズで、前記被処理設計パターンに対して前記補正処理を行う機能とを具備する。

本発明に係る他のプログラムは、コンピュータにより実行され、半導体装置内部の設計パターンに対して光近接効果の補正処理を行うプログラムであって、
半導体装置内部の設計パターンに含まれる繰り返しパターンの、前記設計パターンに対する比率に基づいて、前記補正処理における一回あたりの処理エリアのサイズを設定する機能と、
設定した前記処理エリアのサイズで、前記被処理設計パターンの前記補正処理を行う機能とを具備する。

本発明に係るサイズ設定用データ算出装置は、半導体装置内部の設計パターンに含まれる繰り返しパターンの、前記設計パターンに対する比率を、複数の前記設計パターンそれぞれ毎に算出する比率算出部と、
前記複数の設計パターンそれぞれに対し、一回あたりの処理エリアのサイズを変更しつつ、光近接効果の補正処理を複数回行い、それぞれの処理時間を計測する処理時間計測部と、
前記処理時間計測部が計測した前記処理エリアのサイズ毎の前記処理時間を用いて、前記処理時間が略最短となる前記処理エリアのサイズを、前記複数の設計パターンそれぞれ毎に算出する最適エリアサイズ算出部と、
前記最適エリアサイズ算出部が算出した前記処理エリアのサイズを、前記複数の設計パターンそれぞれにおける、前記繰り返しパターンの比率に対応付けるエリアサイズ対応部とを具備する。

このサイズ設定用データ算出装置によれば、設計パターンに対する繰り返しパターンの比率ごとに、最適な処理エリアのサイズを対応付けることができる。従って、製品の設計パターンに対して光近接効果の補正を行うに際し、設計パターンごとに、最適な処理エリアのサイズを設定することができる。

前記比率算出部は、さらに、前記繰り返しパターンが存在する領域の面積を算出し、前記エリアサイズ対応部は、前記面積別に、前記繰り返しパターンの比率と前記処理エリアのサイズを対応付けてもよい。

本発明に係るサイズ設定用データ算出方法は、半導体装置内部の設計パターンに含まれる繰り返しパターンの、前記設計パターンに対する比率を、複数の前記設計パターンそれぞれ毎に算出し、
前記複数の設計パターンそれぞれに対し、一回あたりの処理エリアのサイズを変更しつつ、光近接効果の補正処理を複数回行い、それぞれの処理時間を計測し、
前記処理エリアのサイズ毎の前記処理時間を用いて、前記処理時間が略最短となる前記処理エリアのサイズを、前記複数の設計パターンそれぞれ毎に算出し、
算出した前記処理エリアのサイズを、前記複数の設計パターンそれぞれにおける、前記繰り返しパターンの比率に対応付けて保持する。

本発明に係るプログラムは、コンピュータにより実行され、半導体装置内部の設計パターンに対して光近接効果の補正処理を行うプログラムであって、
前記設計パターンに含まれる繰り返しパターンの、前記設計パターンに対する比率を、複数の前記設計パターンそれぞれ毎に算出する機能と、
前記複数の設計パターンそれぞれに対し、一回あたりの処理エリアのサイズを変更しつつ、前記補正処理を複数回行い、それぞれの処理時間を計測する機能と、
前記処理エリアのサイズ毎の前記処理時間を用いて、前記処理時間が略最短となる前記処理エリアのサイズを、前記複数の設計パターンそれぞれ毎に算出する機能と、
算出した前記処理エリアのサイズを、前記複数の設計パターンそれぞれにおける、前記繰り返しパターンの比率に対応付けて保持する機能とを具備する。

発明を実施するための形態

以下、図面を参照して本発明の実施形態について説明する。図１は、第１の実施形態に係るサイズ設定用データ算出装置の構成を説明するためのブロック図である。このサイズ設定用データ算出装置は、半導体装置内部の設計パターンに含まれる繰り返しパターンの含有比率と、繰り返しパターンが設けられたエリアの面積と、の組み合わせを、ＯＰＣ処理における一回あたりの処理エリアのサイズの最適値に変換するために必要なデータを、サンプル用の複数の設計パターンを用いて算出する装置である。ここで、処理エリアのサイズの最適値とは、処理時間が略最短となる値である。

図１において、サイズ設定用データ算出装置は、比率算出部１２、処理時間計測部１４、最適エリアサイズ算出部１６、エリアサイズ対応部１８、及び変換データベース２０を有する。それぞれの機能については、図３〜図６を用いて後述する。

図２は、繰り返しパターンの面積、及び繰り返しパターンの設計パターンに対する比率それぞれによって、ＯＰＣの処理時間が変化することを説明する為の図である。

ＯＰＣ処理においては、処理対象となる領域の中のパターンに加えて、周囲のパターンも参照する。このため、繰り返しパターンの領域１の周辺部（例えば符号１ａで示す部分）では、すべての領域に対してＯＰＣ処理を行う必要がある。このため、この周辺部においては、処理エリアのサイズが小さくなりすぎると、ＯＰＣ処理時間が長くなる。

これに対し、繰り返しパターンの周辺部以外の領域では、処理対象となる領域の設計パターン、及びその周囲の設計パターンそれぞれは、同一のパターンの繰り返しである。従って、ある領域（例えば符号１ｂで示す領域）に対するＯＰＣ処理結果を、他の領域（例えば符号１ｃで示す領域）に転用することができる。このため、繰り返しパターンの周辺部以外の領域では、処理エリアのサイズが小さいほうがＯＰＣ処理時間は短い。

一方、設計パターンがランダムである場合、処理エリアのサイズが小さくなりすぎると、ＯＰＣ処理時間が長くなる。
このため、繰り返しパターンの領域の大きさ、及び設計パターン全体に対する繰り返しパターンの比率によって、最適となる処理エリアのサイズが変化する。

図３は、サイズ設定用データ算出装置の動作を説明するためのフローチャートである。
まず、サンプル用の設計パターンを複数準備する。サンプル用の設計パターンは、繰り返しパターンが設けられたエリアの大きさ、及びこのエリアの半導体チップ全体に対する割合それぞれが、互いに異なる。

図４（Ａ）、（Ｂ）それぞれは、サンプル用の設計パターンのレイアウト例を示す平面図である。それぞれの図は、半導体チップ５０における設計パターンのレイアウトを示している。図４（Ａ）に示す半導体チップ５０は略正方形であり、図４（Ｂ）に示す半導体チップ５０は細長い長方形である。図４（Ａ）、（Ｂ）それぞれにおいて、半導体チップ５０の周辺部にはロジックセル５２が配置されており、半導体チップ５０の中央部にはメモリセル５４が配置されている。メモリセル５４において設計パターンは、同一のパターンを繰り返した繰り返しパターンであり、メモリセル５４以外の領域では、ロジックセル５２を含めて、設計パターンはランダムパターンである。

このため、メモリセル５４の大きさ、及びメモリセル５４の半導体チップ５０全体に対する割合が互いに異なる複数の設計パターンを、サンプルとして用いればよい。なお、メモリセル５４が設けられる領域の大きさは、半導体チップ５０の種類によってさまざまである。また、図４（Ａ）、（Ｂ）それぞれに示すように、半導体チップ５０の形状もさまざまである。従って、サンプル用の設計パターンを複数準備することは、容易に行える。

図３に戻る。まず、比率算出部１２は、第１のサンプル用の設計パターンにおける、メモリセルの大きさ、及びメモリセルの半導体チップ全体に対する比率それぞれを算出する（Ｓ２）。これらの値は、設計パターンに含まれるデータを用いることで、算出することができる。

次いで、処理時間計測部１４は、第１のサンプル用の設計パターンに対して、処理エリアのサイズを所定の範囲内で変更しつつ、ＯＰＣ処理を複数回行い、それぞれの処理エリアのサイズにおける処理時間を計測する（Ｓ４）。処理エリアの形状は、例えば正方形である。図２を用いて説明したように、処理エリアのサイズによってＯＰＣ処理時間が変化する。

なお、メモリセルの半導体チップ全体に対する比率が小さくなるにつれて、処理エリアのサイズの上限及び下限それぞれは、小さい方向にずれていく。例えば前記した比率が０．５超の場合、処理エリアのサイズの上限及び下限それぞれは１００００μｍ^２、４００μｍ^２であり、前記した比率が０．５以下の場合、処理エリアのサイズの上限及び下限それぞれは２５００μｍ^２、２５μｍ^２である。
また、Ｓ４において、処理エリアのサイズには、例えば変更可能な範囲の上限、中間、及び下限の３つのサイズが用いられる。

次いで、最適エリアサイズ算出部１６は、処理時間計測部１４が計測した処理時間を用いて、第１のサンプル用の設計パターンにおいて、最も処理時間が短いと推定される処理エリアのサイズを算出する（Ｓ６）。この処理の詳細については、図５を用いて後述する。

次いで、エリアサイズ対応部１８は、算出された処理エリアのサイズを、第１のサンプル用の設計パターンにおけるメモリセルの大きさと、メモリセルの半導体チップ全体に対する比率との組み合わせに対応付けて、変換データベース２０に格納する（Ｓ８）。

Ｓ２〜Ｓ８に示した動作を、すべてのサンプル用の設計パターンに対して行う（Ｓ１０）。これにより、変換データベース２０には、メモリセルの大きさ（すなわち繰り返しパターンの領域の大きさ）、及び半導体チップ全体に対するメモリセルの比率（すなわち設計パターン全体に対する繰り返しパターンの領域の比率）の組み合わせごとに、最適な処理エリアのサイズが格納される。

なお、エリアサイズ対応部１８は、変換データベース２０に格納したデータを用いて、メモリセルの大きさ及び半導体チップ全体に対するメモリセルの比率を、最適な処理エリアのサイズの変換する近似式を算出し、この近似式を変換データベース２０に格納してもよい。

このため、製品となる半導体装置の設計パターンを処理する際には、その設計パターンにおける繰り返しパターンの領域（例えばメモリセル）の大きさ、及び設計パターン全体に対する繰り返しパターンの領域の比率（例えば半導体チップ全体に対するメモリセルの比率）を算出し、その後変換データベース２０を参照することにより、最適な処理エリアのサイズを設定することができる。

図５は、図３のＳ６の詳細を説明する為のグラフである。最適エリアサイズ算出部１６は、処理時間の処理エリアのサイズ依存性を示す２次関数を算出する。そして、２次関数の変曲点を最適な処理エリアのサイズとする。このような処理をすると、最適エリアサイズ算出部１６は、少ない計算量で最適な処理エリアのサイズ、すなわち処理時間が最短と推定される処理エリアのサイズを算出することができる。

図６の各図は、変換データベース２０のデータ構成の例を示す図である。図６（Ａ）、（Ｂ）それぞれにおいて、変換データベース２０は、繰り返しパターンの領域の面積（Ｖｎ）毎にテーブル２０ａを有する。

図６（Ａ）において、テーブル２０ａは、設計パターン全体に対する繰り返しパターンの面積の比率（α）と、最適な処理エリアのサイズ（Ｓ）を、四捨五入した後、表形式で保持している。

図６（Ｂ）において、テーブル２０ａは、比率（α）と処理エリアのサイズ（Ｓ）の関係式を保持している。この関係式は、例えば図６（Ａ）に示すデータを用いて、近似式を算出することにより得られる。

なお、最適処理エリアのサイズ算出装置は、上記した機能を有するプログラムをコンピュータシステムにインストールすることにより、実現される。このプログラムは、例えば記録媒体を介してコンピュータシステムにインストールされる。プログラムを格納する記録媒体は、例えばフロッピーディスク（登録商標）、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、ＤＶＤ−ＲＡＭ、ＭＯ、及び半導体メモリー等のリムーバブルディスク、若しくはハードディスクであるが、これら以外であってもよい。また、このプログラムは、インターネット等の通信回線を介してダウンロードされることにより、コンピュータシステムにインストールされてもよい。

以上、第１の実施形態によれば、変換データベース２０には、繰り返しパターンの領域の大きさと、設計パターン全体に対する繰り返しパターンの領域の比率との組み合わせごとに、最適な処理エリアのサイズが格納される。このため、製品となる半導体装置の設計パターンをＯＰＣ処理する際には、変換データベース２０を参照することにより、最適な処理エリアのサイズを設定することができる。

図７は、本発明の第２の実施形態に係る設計パターン補正装置の構成を説明する為のブロック図である。本図に示す設計パターン補正装置は、製品となる半導体装置の設計パターンに対し、ＯＰＣ処理を行う装置である。この設計パターン補正装置は、比率算出部２２、エリアサイズ設定部２４、変換データベース２０、及び補正処理部２６を有する。変換データベース２０の構成は、第１の実施形態と同一である。以下、設計パターン補正装置の動作について説明する。

まず、比率算出部２２は、処理対象となる設計パターンにおいて、繰り返しパターンの領域の大きさ、及び設計パターン全体に対する繰り返しパターンの領域の比率それぞれを算出する。繰り返しパターンの領域の大きさは、例えばメモリセルの大きさであり、上記した比率は、例えば半導体チップ全体に対するメモリセルの比率である。

次いで、エリアサイズ設定部２４は、比率算出部２２が算出したデータを、変換データベース２０にマッチングさせることにより、最適な処理エリアのサイズを設定する。変換データベース２０が図６（Ａ）に示したデータ構成を有する場合、エリアサイズ設定部２４は、例えば、比率算出部２２が算出した繰り返しパターンの領域の大きさ及び比率それぞれを、切り上げ、切り捨て、又は四捨五入した後、変換データベース２０にマッチングさせる。

変換データベース２０が図６（Ｂ）に示したデータ構成を有する場合、エリアサイズ設定部２４は、繰り返しパターンの領域の大きさを切り上げ、切り捨て、又は四捨五入した後、この繰り返しパターンの領域の大きさを変換データベース２０にマッチングさせ、用いるべき関係式を読み出す。そして、読み出した関係式に、繰り返しパターンの領域の比率を入れることにより、処理時間が略最短となる処理エリアのサイズを算出する。

その後、補正処理部２６は、エリアサイズ設定部２４が設定した処理エリアのサイズを用いて、設計パターンに対してＯＰＣ処理を行う。これにより、光近接効果を補正した後の設計パターンが得られる。

なお、上記した設計パターン補正装置は、上記した機能を有するプログラムをコンピュータシステムにインストールすることにより、実現される。このプログラムは、例えば記録媒体を介してコンピュータシステムにインストールされる。プログラムを格納する記録媒体は、例えばフロッピーディスク（登録商標）、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、ＤＶＤ−ＲＡＭ、ＭＯ、及び半導体メモリー等のリムーバブルディスク、若しくはハードディスクであるが、これら以外であってもよい。また、このプログラムは、インターネット等の通信回線を介してダウンロードされることにより、コンピュータシステムにインストールされてもよい。

以上、第２の実施形態によれば、半導体装置の設計パターンごとに最適な処理エリアのサイズを設定することができる。従って、ＯＰＣ処理時間を従来と比べて短くすることができる。

尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。

第１の実施形態に係るサイズ設定用データ算出装置の構成を説明するための図。 繰り返しパターンの面積及び比率によってＯＰＣの処理時間が変化することを説明する為の図。 サイズ設定用データ算出装置の動作を説明するためのフローチャート。 （Ａ）、（Ｂ）それぞれは、サンプル用の設計パターンのレイアウト例を示す平面図。 図３のＳ６の詳細を説明する為のグラフ。 （Ａ）、（Ｂ）それぞれは変換データベース２０のデータ構成の例を示す図。 第２の実施形態に係る設計パターン補正装置の構成を説明する為のブロック図。 半導体チップ１００内部のレイアウトを示す図。

符号の説明

１２，２２…比率算出部、１４…処理時間計測部、１６…最適エリアサイズ算出部、１８…エリアサイズ対応部、２０…変換データベース、２０ａ…テーブル、２４…エリアサイズ設定部、２６…補正処理部、５０，１００…半導体チップ、５２，１０２…ロジックセル、５４，１０４…メモリセル、１１０ａ…処理エリア

Claims (15)

1. 半導体装置内部の設計パターンに含まれる繰り返しパターンの、前記設計パターンに対する比率を、光近接効果の補正処理における一回あたりの処理エリアのサイズに変換するためのデータを保持する変換データ保持部と、
   処理対象の設計パターンである被処理設計パターンにおける前記繰り返しパターンの比率を算出する比率算出部と、
   前記比率算出部が算出した前記繰り返しパターンの比率と、前記変換データ保持部が保持するデータとに基づいて、前記被処理設計パターンにおける前記処理エリアのサイズを設定するエリアサイズ設定部と、
   前記エリアサイズ設定部が設定した前記処理エリアのサイズで、前記被処理設計パターンの光近接効果の補正処理を行う補正処理部と、
   を具備する設計パターン補正装置。
2. 前記変換データ保持部は、前記繰り返しパターンの比率を、該比率において光近接効果の補正処理に必要な時間が最短になる前記処理エリアのサイズに変換するデータを保持する請求項１に記載の設計パターン補正装置。
3. 前記変換データ保持部は、前記繰り返しパターンの比率別に、前記処理エリアのサイズをテーブル形式で保持する請求項１又は２に記載の設計パターン補正装置。
4. 前記変換データ保持部は、前記繰り返しパターンの比率を、前記処理エリアのサイズに変換する関係式を保持する請求項１又は２に記載の設計パターン補正装置。
5. 前記比率算出部は、前記被処理設計パターンに対するメモリセルの比率を算出し、該比率を、前記繰り返しパターンの比率と認識する請求項１〜４のいずれか一項に記載の設計パターン補正装置。
6. 前記変換データ保持部は、前記繰り返しパターンが存在する領域の面積別に、前記データを保持し、
   前記エリアサイズ設定部は、さらに、前記被処理設計パターンの前記繰り返しパターンが存在する領域の面積を用いて、前記処理エリアのサイズを設定する請求項１〜５のいずれか一項に記載の設計パターン補正装置。
7. 半導体装置内部の設計パターンに含まれる繰り返しパターンの、前記設計パターンに対する比率に基づいて、前記設計パターンの光近接効果の補正処理における一回あたりの処理エリアのサイズを設定するエリアサイズ設定部と、
   前記エリアサイズ設定部が設定した前記処理エリアのサイズで、前記被処理設計パターンの光近接効果の補正処理を行う補正処理部と、
   を具備する設計パターン補正装置。
8. 半導体装置内部の設計パターンに含まれる繰り返しパターンの、前記設計パターンに対する比率を、光近接効果の補正処理における一回あたりの処理エリアのサイズに変換するためのデータを保持する変換データ保持部を準備するステップと、
   処理対象の設計パターンである被処理設計パターンにおける前記繰り返しパターンの比率を算出するステップと、
   前記被処理設計パターンにおける前記繰り返しパターンの比率と、前記変換データ保持部が保持するデータとに基づいて、前記被処理設計パターンにおける前記処理エリアのサイズを設定するステップと、
   設定した前記処理エリアのサイズで、前記被処理設計パターンの光近接効果の補正処理を行うステップと、
   を具備する設計パターン補正方法。
9. 半導体装置内部の設計パターンに含まれる繰り返しパターンの、前記設計パターンに対する比率に基づいて、前記設計パターンの光近接効果の補正処理における一回あたりの処理エリアのサイズを設定するステップと、
   設定した前記処理エリアのサイズで、前記被処理設計パターンの光近接効果の補正処理を行うステップと、
   を具備する設計パターン補正方法。
10. コンピュータにより実行され、半導体装置内部の設計パターンに対して光近接効果の補正処理を行うプログラムであって、
    設計パターンに含まれる繰り返しパターンの前記設計パターンに対する比率を、前記補正処理における一回あたりの処理エリアのサイズに変換するための変換データと、
    処理対象の設計パターンである被処理設計パターンの、前記繰り返しパターンの比率を算出する機能と、
    前記被処理設計パターンの前記繰り返しパターンの比率と、前記変換データに基づいて、前記被処理設計パターンにおける前記処理エリアのサイズを設定する機能と、
    設定した前記処理エリアのサイズで、前記被処理設計パターンに対して前記補正処理を行う機能と、
    を具備するプログラム。
11. コンピュータにより実行され、半導体装置内部の設計パターンに対して光近接効果の補正処理を行うプログラムであって、
    半導体装置内部の設計パターンに含まれる繰り返しパターンの、前記設計パターンに対する比率に基づいて、前記補正処理における一回あたりの処理エリアのサイズを設定する機能と、
    設定した前記処理エリアのサイズで、前記被処理設計パターンの前記補正処理を行う機能と、
    を具備するプログラム。
12. 半導体装置内部の設計パターンに含まれる繰り返しパターンの、前記設計パターンに対する比率を、複数の前記設計パターンそれぞれ毎に算出する比率算出部と、
    前記複数の設計パターンそれぞれに対し、一回あたりの処理エリアのサイズを変更しつつ、光近接効果の補正処理を複数回行い、それぞれの処理時間を計測する処理時間計測部と、
    前記処理時間計測部が計測した前記処理エリアのサイズ毎の前記処理時間を用いて、前記処理時間が略最短となる前記処理エリアのサイズを、前記複数の設計パターンそれぞれ毎に算出する最適エリアサイズ算出部と、
    前記最適エリアサイズ算出部が算出した前記処理エリアのサイズを、前記複数の設計パターンそれぞれにおける前記繰り返しパターンの比率に対応付けるエリアサイズ対応部と、
    を具備するサイズ設定用データ算出装置。
13. 前記比率算出部は、さらに、前記繰り返しパターンが存在する領域の面積を算出し、
    前記エリアサイズ対応部は、前記面積別に、前記繰り返しパターンの比率と前記処理エリアのサイズを対応付ける請求項１２に記載のサイズ設定用データ算出装置。
14. 半導体装置内部の設計パターンに含まれる繰り返しパターンの、前記設計パターンに対する比率を、複数の前記設計パターンそれぞれ毎に算出し、
    前記複数の設計パターンそれぞれに対し、一回あたりの処理エリアのサイズを変更しつつ、光近接効果の補正処理を複数回行い、それぞれの処理時間を計測し、
    前記処理エリアのサイズ毎の前記処理時間を用いて、前記処理時間が略最短となる前記処理エリアのサイズを、前記複数の設計パターンそれぞれ毎に算出し、
    算出した前記処理エリアのサイズを、前記複数の設計パターンそれぞれにおける、前記繰り返しパターンの比率に対応付けて保持する、サイズ設定用データ算出方法。
15. コンピュータにより実行され、半導体装置内部の設計パターンに対して光近接効果の補正処理を行うプログラムであって、
    前記設計パターンに含まれる繰り返しパターンの、前記設計パターンに対する比率を、複数の前記設計パターンそれぞれ毎に算出する機能と、
    前記複数の設計パターンそれぞれに対し、一回あたりの処理エリアのサイズを変更しつつ、前記補正処理を複数回行い、それぞれの処理時間を計測する機能と、
    前記処理エリアのサイズ毎の前記処理時間を用いて、前記処理時間が略最短となる前記処理エリアのサイズを、前記複数の設計パターンそれぞれ毎に算出する機能と、
    算出した前記処理エリアのサイズを、前記複数の設計パターンそれぞれにおける、前記繰り返しパターンの比率に対応付けて保持する機能と、
    を具備するプログラム。

Images