JP2007219208A - パターン補正装置、パターン補正プログラム、パターン補正方法および半導体装置の製造方法 - Google Patents

Abstract

【課題】単独のモデルベースＯＰＣによる二次元補正計算によって、光近接効果の補正とプロセス近接効果の補正とを、同時かつ高精度に行えるようにする。
【解決手段】設計パターンを構成するパターンエッジ上に設定される各サンプリング地点について二次元モデルベース光近接効果補正による補正計算を行う補正計算手段１ｂを備えて、前記サンプリング地点の周辺におけるパターンエッジの二次元分布を考慮した重み付けを導入した補正計算を行うとともに、その重み付けを、前記サンプリング地点に対して反応生成物が影響を及ぼし得る領域への重み付けを大きく、それ以外の領域への重み付けが小さくなるように行うことで、前記設計パターンに対し光近接効果補正とプロセス近接効果補正とを併せて行うようにする。
【選択図】図５

Description

本発明は、半導体装置の製造過程にて利用されるパターン補正装置、パターン補正プログラム、パターン補正方法および半導体装置の製造方法に関する。

近年、半導体回路の基本寸法の世代が６５ｎｍ以降に進展することで、光学露光転写工程で発生する光近接効果のみならず、レジストスリミング工程、ドライエッチング工程、ＣＭＰ（Chemical Mechanical Polishing）工程等のレジストパターン形成後の各種半導体リソグラフィプロセスにおいて発生するプロセス近接効果についても、その影響によって生じるパターン寸法ばらつきや形状歪み等が無視できない大きさになってきている。ところが、現状では、光近接効果に対してはＯＰＣ（Optical Proximity effect Correction）と呼ばれる高精度な寸法補正技術が確立されているものの、プロセス近接効果に対しては各々のプロセスに対応した高精度の寸法補正技術が確立されていない。

ＯＰＣの補正計算手法には、入力される設計パターンの線幅やスペース幅等といった一次元の寸法を引数として補正計算を実施するルールベースＯＰＣと、周辺パターンの二次元の面積分布に基づいて補正計算を実施するモデルベースＯＰＣとの二通りが存在している。前者に比べて後者の方が計算時間は長くなるが、精密な計算を実行することから寸法補正精度が高い。よって、例えばゲート層のように半導体回路のうち最も高い寸法精度が要求されるレイヤーに対しては、光近接効果を補正するためにモデルベースＯＰＣが選択される場合が多くなっている（例えば、特許文献１、２参照）。

その一方で、プロセス近接効果に対しては、その寸法ばらつきの傾向と周辺パターンの二次元面積分布との相関関係が十分に把握されていないことから、テストパターンの線幅やスペース幅等の水準振りとＣＤ（Critical Dimension）測長値との対応関係に基づいて、ルールベースの一次元ＯＰＣ補正が代替的に実施されることが多いのが現状である。

特開２００４−６１７２０号公報 特開２００５−５５５６３号公報

ところで、所望の半導体回路パターンを形成する基となる設計パターンに対しては、光近接効果についての補正とプロセス近接効果についての補正との両方を行うことが望ましい。これら両方についての補正を行う場合、上述した従来技術では、設計パターンに対して、プロセス近接効果を補正するためのルールベースＯＰＣと、光近接効果を補正するためのモデルベースＯＰＣとを、それぞれ連続して実行することになる。そのため、設計パターンが大規模集積回路パターンについてのものであると、計算時間が長大化するという問題が発生する可能性がある。

このことから、最近では、モデルベースＯＰＣの補正パラメータに対して、光近接効果のみならずプロセス近接効果をも補正できるように適当な変更を加えることで、単独のモデルベースＯＰＣのみによって設計パターンへの寸法補正を実施する試みがなされてきている。モデルベースＯＰＣは周辺パターンの二次元面積分布を調べて補正を掛けることから、補正パラメータの最適化が十分になされれば、プロセス近接効果に対しても十分な補正精度を得られるものと期待できるからである。

しかしながら、モデルベースＯＰＣ単独でプロセス近接効果を補正しようとすると、実際のところ、補正パラメータの最適化計算をいくら繰り返しても、当該補正パラメータが十分な補正精度を得るところに収束しないことが判明している。これは、モデルベースＯＰＣの補正関数は本来光近接効果を補正するために作成された関数であり、必ずしもプロセス近接効果を補正できるようには作られていないことが原因であると考えられる。特に、半導体回路の高集積化が進み、回路パターンの基本寸法が縮小すれば、両者の乖離が大きくなり、十分な補正精度を得ることがより一層困難になると予想される。したがって、モデルベースＯＰＣによって光近接効果とプロセス近接効果の双方を同時にかつ高精度に補正するためには、単に補正パラメータを最適化するだけでは足りず、現在の光近接効果に対する補正関数に変更を加えるか、またはプロセス近接効果を精度よく補正するための新しい補正関数をモデルベースＯＰＣに追加する必要があると考えられる。

これらのことを鑑み、本発明は、単独のモデルベースＯＰＣによる二次元補正計算によって、光近接効果とプロセス近接効果とのそれぞれに起因して発生する半導体回路パターンの寸法ばらつきや形状歪み等を、同時かつ高精度に補正することのできるパターン補正装置、パターン補正プログラム、パターン補正方法および半導体装置の製造方法を提供することを目的とする。

本発明は、上記目的を達成するために案出されたもので、設計パターンに対し光近接効果補正とプロセス近接効果補正とを併せて行うためのパターン補正装置であって、前記設計パターンを構成するパターンエッジ上に設定される各サンプリング地点について二次元モデルベース光近接効果補正による補正計算を行う補正計算手段を備えるとともに、前記補正計算手段は、前記サンプリング地点の周辺におけるパターンエッジの二次元分布を考慮した重み付けを導入した補正計算を行うものであり、前記重み付けは、前記サンプリング地点に対して反応生成物が影響を及ぼし得る領域への重み付けを大きく、それ以外の領域への重み付けが小さくなるように行うことを特徴とする。

上記構成のパターン補正装置によれば、二次元モデルベース光近接効果補正（ＯＰＣ）による補正計算を行う補正計算手段が、サンプリング地点の周辺におけるパターンエッジの二次元分布を考慮した重み付けを導入した補正計算を行う。すなわち、サンプリング地点に対して反応生成物が影響を及ぼし得る領域への重み付けを大きく、それ以外の領域への重み付けが小さくなるように、重み付けを行って補正計算をする。したがって、サンプリング地点から同一距離にあるパターンエッジであっても、そのパターンエッジの二次元分布の状況によっては、異なる重み付けがされることになる。つまり、二次元モデルベースＯＰＣによる補正計算を行う場合であっても、パターンエッジ分布を考慮した重み付けを導入することで、サンプリング地点から同一距離にあるパターンエッジまたは領域からの影響度に柔軟性を持たせることができるようになり、従来のモデルベースＯＰＣによる補正計算では困難であった、例えばエッチング加工変換差といったプロセス近接効果によるパターンの寸法ばらつきや形状歪み等を高精度に補正するための補正パラメータの最適化を実現し得るようになる。

本発明によれば、二次元モデルベースＯＰＣによって光近接効果とプロセス近接効果の双方についての補正を同時かつ高精度に行うことができるので、設計パターンが大規模集積回路パターンについてのものであっても、補正計算のための計算時間が長大化してしまうのを抑制することが可能となる。
さらに詳しくは、パターンエッジの二次元分布の状況を考慮した重み付けを導入しつつ二次元モデルベースＯＰＣによりプロセス近接効果についての補正を実施するので、従来の線幅やスペース幅等の一次元寸法を基にルールベースのプロセス近接効果補正を実施していた場合よりも補正計算の高精度化が期待できる。また、光近接効果についての補正とプロセス近接効果についての補正とを、単一のモデルベースＯＰＣ計算式により同時に実施することができるので、従来のようにルールベース光近接効果補正とモデルベース光近接効果補正を連続して実施していた場合に比べて、計算時間の短縮化も期待できる。
つまり、本発明によれば、パターン補正の実施により半導体回路パターンの形成寸法精度が高精度化し、これにより半導体製造の歩留まり向上が期待でき、またそのための補正処理を高速化できることにより製品納期の短縮化も期待できる。さらには、半導体回路パターンの最終形状や寸法等を二次元的に補正および管理するが容易に実現可能となり、これによりリーク電流の低減等の半導体回路の基本的な性能が向上することも期待できる。

以下、図面に基づき本発明に係るパターン補正装置、パターン補正プログラム、パターン補正方法および半導体装置の製造方法について説明する。

先ず、はじめに、本発明の概要について説明する。

本発明は、単独のモデルベースＯＰＣによる二次元補正計算によって、光近接効果とプロセス近接効果のそれぞれに起因して発生する半導体回路パターンの寸法ばらつきや形状歪み等を、同時かつ高精度に補正できるようにすることを目的としている。つまり、半導体回路パターンを形成するための設計パターンに対し、光近接効果の補正とプロセス近接効果の補正とを併せて行うためのものである。

この目的達成のために、本願の発明者らは、光学露光転写工程後の半導体リソグラフィプロセスのうち、ドライエッチング工程に着目し、当該工程前後における各種テストパターンの寸法変動（エッチング加工変換差）と、当該テストパターンの周辺パターン面積分布との相関関係について調査、実験を行った。その結果、一般の公知事実として、ドライエッチング工程では、エッチング粒子と被エッチング材料とのプラズマ電気化学反応によって生成される反応生成物が、パターンの側壁へ付着して側壁保護膜を形成する現象が見られ、その側壁保護膜の厚さに応じて各種パターンの寸法変動にばらつきが生じることがわかった（例えば、前口ら編著、「ロジックＬＳＩ技術の革新」、サイエンスフォーラム、1995、pp.185-186参照）。すなわち、側壁保護膜が厚ければ側壁水平方向へのエッチングが抑制されてエッチング加工変換差が小さくなり、反対に側壁保護膜が薄ければエッチング加工変換差が大きくなるのである。したがって、ドライエッチング工程に対応した高精度補正を実現するためには、側壁保護膜の厚さと周辺パターン面積分布との相関関係に基づいた補正関数を導入する必要がある。

このことを具体例で説明する。図１は、半導体回路を構成するメタル層等の抜きラインパターンの一具体例を示す説明図である。図例では、三本が並設されてなるライン・アンド・スペース（以下「ＬＳ」と略す）パターンにおいて、エッチング反応生成物がパターン側壁へ付着する様子を概略的に示している。図中において、中央抜きラインＬ２の側壁Ａ点に着目すると、同じラインＬ２におけるＢ点で発生した反応生成物は、既にエッチングされているラインＬ２内部の空間を拡散して移動することで、Ａ点に到達して付着する確率が高いと考えられる。これに対して、隣接する抜きラインＬ３のＣ点で発生した反応生成物がＡ点に付着するためには、一旦ラインＬ３から基板垂直上方のプラズマシース領域へ脱出した後に、入射エッチング粒子との再衝突等で拡散し、その移動方向が変化することでラインＬ２内部へ再度侵入することが必要となる。そのため、Ｃ点で発生した反応生成物については、Ａ点に到達して付着する確率は極めて低いと考えられる。つまり、Ａ点からの距離は、Ｂ点およびＣ点のいずれも略同等であるにも拘らず、Ａ点のエッチング加工変換差へ与える影響度はＣ点よりもＢ点のほうが高い。

ところが、従来のモデルベースＯＰＣでは、周辺パターン面積分布と積分カーネルを掛け合わせることで、各サンプリング地点の寸法補正関数値の引数を算出しているため、サンプリング地点からの距離が等しい箇所の影響度は同等として補正計算が実行される。よって、エッチング加工変換差を補正するために従来のモデルベースＯＰＣを利用しようとしても、補正パラメータの最適化計算が収束しないことになってしまう。

そこで、モデルベースＯＰＣにあたり、各サンプリング地点の寸法補正値を計算する際には、周辺パターンとの距離のみによって重み付けを行うのではなく、パターンエッジの二次元分布を考慮した上での重み付けを追加導入することが考えられる。すなわち、半導体回路パターンを形成するための設計パターンに対し、その設計パターンを構成するパターンエッジ上に設定される各サンプリング地点について二次元モデルベースＯＰＣによる補正計算を行う場合に、その補正計算をサンプリング地点の周辺におけるパターンエッジの二次元分布を考慮した重み付けを導入して行うようにするのである。このときの重み付けは、サンプリング地点に対して反応生成物が影響を及ぼし得る領域への重み付けを大きく、それ以外の領域への重み付けが小さくなるように行えばよい。

図２は、重み付けの概要の一具体例を示す説明図である。図例では、図１の三本ＬＳパターンに対応する重み付けの例を示している。三本ＬＳパターンの場合、Ａ点をサンプリング地点とすると、そのサンプリング地点Ａの寸法補正関数値を計算する際には、抜きラインＬ２の領域部分へ大きい重み付けを行い、隣接するラインＬ１およびラインＬ３の領域部分へは小さい重み付けとする。そして、ラインＬ１またはラインＬ３について補正をする場合には、それぞれのサンプリング地点について、同様に自パターン領域への重み付けを大きくして、他のパターン領域への重み付けを小さくすればよい。すなわち、サンプリング地点と同一矩形内の領域については、そのサンプリング地点に対して反応生成物が影響を及ぼし得る領域であるとして、重み付けを大きくするのである。

図３は、他のパターンの具体例を示す説明図である。図例では、パターン形状に屈曲部分がある場合を示している。パターン形状に屈曲部分がある場合には、図中において、ラインＬ３のＣ点は、ラインＬ２のＡ点と同一のパターン領域内に属している。ところが、Ｃ点で発生した反応生成物がＡ点に到達して付着するためには、図中矢印で示すように、ラインＬ３とラインＬ２とを接続する迂回路Ｌ４を通ってくる必要がある。そのため、Ｃ点で発生した反応生成物は、Ａ点に到達する前に途中の側壁に付着してしまう可能性が高く、ラインＬ２のＢ点で発生した反応生成物と同じ確率でＡ点に付着するとは考えられない。そこで、かかるパターン形状の場合には、上述したＬＳパターンの場合のように同一パターン領域（矩形領域）別に重み付けを行うのではなく、サンプリング地点の周辺の各方位について、当該サンプリング地点からの最近接パターンエッジで囲まれる領域を、そのサンプリング地点に対して反応生成物が影響を及ぼし得る領域とし、その領域を大きく、それ以外の領域の重み付けを小さくするように、重み付けを行えばよい。

図４は、重み付けの概要の他の具体例を示す説明図である。図例では、図３の屈曲部分があるパターン形状に対応する重み付けの例を示している。図中において、Ａ点をサンプリング地点とすると、そのサンプリング地点Ａの寸法補正関数値を計算する際には、Ａ点周辺のパターンエッジ分布を考慮して、Ａ点の周辺の各方位について、当該Ａ点からの最近接パターンエッジで囲まれる領域を抽出する。そして、その領域がＡ点に対し反応生成物が拡散してくる確率の大きい領域であると考え、その領域のみを周辺面積の積分対象領域として重み付けを大きくして、他のパターン領域への重み付けを小さくすればよい。すなわち、サンプリング地点からの最近接パターンエッジで囲まれる領域（最近接パターンエッジよりも内側の領域）については、そのサンプリング地点に対して反応生成物が影響を及ぼし得る領域であるとして、重み付けを大きくするのである。

なお、重み付けの具体例を示した図２または図４において、サンプリング地点Ａを中心とした円周は、そのＡ点に対する影響半径を表している。したがって、面積密度値は、影響半径内でのみ計算されればよい。

また、図２または図４に示した具体例では、設計パターンが抜きラインである場合、すなわち被エッチング領域がポリゴン領域であり、設計パターンのポリゴン領域を積分対象のパターン領域とする場合を例に挙げているが、ゲート層加工等でライン部分を残す場合についても、全く同様の考え方で重み付けを行えばよい。ライン部分を残す場合には、被エッチング領域が非ポリゴン領域になるので、その非ポリゴン領域に対して面積密度値の計算を行い、設計パターンの非ポリゴン領域を積分対象のパターン領域として用いることになる。つまり、ライン部分を残す場合においても、サンプリング地点に対して多数の反応生成物が飛んでくると考えられる領域への重み付けを大きく、そうでない領域の重み付けを小さくする。

以上のような重み付けを導入するのにあたり、その重み付けの変数の値は、各サンプリング地点の周辺パターンエッジ分布に応じて、テストパターンによる実験やシミュレーション等を通じて経験的に求めるものとする。各サンプリング地点から各方位のパターンエッジの内側を１、外側を０とすることも可能である。実験等から影響半径を決めることができれば、重み付けの変数は各サンプリング地点からの影響半径内で規定すればよい。

具体的には、以下に述べるようにして、モデルベースＯＰＣによる補正計算の算出結果に、重み付けの影響を反映させればよい。

一般的なモデルベースＯＰＣでは、補正計算を行うための関数に、エネルギー関数値または周辺パターン面積密度値（これらは同義なので、以下、単に「周辺パターン面積密度値」という）を引数として使用し、任意に作成された積分カーネルおよび周辺パターン分布を積分することで当該周辺パターン面積密度値を算出するようになっている。すなわち、サンプリング地点Ａにおける周辺パターン面積密度関数Ｅは、積分カーネルをＫ、パターン分布をＰとすると、以下の（１）式によって表される。

この算出結果に重み付けの影響を反映させるためには、サンプリング地点の周辺領域を複数領域に分割した上で、各領域別の重み付け影響度を表す変数を導入して、周辺パターン面積密度値を算出する際に掛け合わせることが考えられる。具体的には、領域毎に重み付けを変動させる周辺パターン面積密度関数Ｅ′は、サンプリング地点Ａの周辺領域をｍ個に分割した後に、領域ｉ（ｉ＝１...ｍ）からの影響度、すなわち各領域の重み付け影響度を表す変数をβ（ｒ_A,ｉ)とすると、以下の（２）式によって表される。

また、重み付けの影響は、サンプリング地点の周辺領域の重み付け影響度を表す連続関数を導入して、周辺パターン面積密度値を算出する際に掛け合わせることで、その周辺パターン面積密度値の算出結果に反映させることも考えられる。具体的には、領域毎に重み付けを変動させる周辺パターン面積密度関数Ｅ″は、周辺領域の重み付けを連続分布にした場合には、周辺領域の重み付け影響度を表す連続関数をβ（ｒ_A,ｒ)とすると、以下の（３）式によって表される。

なお、上述した（２）式または（３）式のいずれかによって算出された周辺パターン面積密度値を、設計パターンの寸法補正のためにどのように使用するかには任意性がある。例えば、従来どおり、パターンエッジを計算するために固定閾値法または可変閾値法等を行うこともできるし、また設計パターンに補正を掛ける際に繰り返し計算等を行うこともできる。

以上のようなサンプリング地点の周辺におけるパターンエッジの二次元分布を考慮した重み付けを導入した補正計算を行うことで、サンプリング地点から同一距離にあるパターンエッジであっても、そのパターンエッジの二次元分布の状況によっては、異なる重み付けがされることになる。すなわち、サンプリング地点から同一距離にあるパターンまたは領域からの影響度に柔軟性を持たせることができる。したがって、従来のモデルベースＯＰＣによる補正計算では困難であった、例えばエッチング加工変換差といったプロセス近接効果によるパターンの寸法ばらつきや形状歪み等を高精度に補正するための補正パラメータの最適化を実現し得るのである。

つまり、サンプリング地点の周辺パターンエッジ分布を考慮した重み付けを導入すれば、二次元モデルベースＯＰＣによって光近接効果とプロセス近接効果の双方についての補正を同時かつ高精度に行うことができるので、設計パターンが大規模集積回路パターンについてのものであっても、補正計算のための計算時間が長大化してしまうのを抑制することが可能となる。さらに詳しくは、パターンエッジの二次元分布の状況を考慮した重み付けを導入しつつ二次元モデルベースＯＰＣによりプロセス近接効果についての補正を実施するので、従来の線幅やスペース幅等の一次元寸法を基にルールベースのプロセス近接効果補正を実施していた場合よりも補正計算の高精度化が期待できる。また、光近接効果についての補正とプロセス近接効果についての補正とを、単一のモデルベースＯＰＣ計算式により同時に実施することができるので、従来のようにルールベース光近接効果補正とモデルベース光近接効果補正を連続して実施していた場合に比べて、計算時間の短縮化も期待できる。

したがって、上述したモデルベースＯＰＣによるパターン補正を実施すれば、半導体回路パターンの形成寸法精度が高精度化し、これにより半導体製造の歩留まり向上が期待でき、またそのための補正処理を高速化できることにより製品納期の短縮化も期待できる。さらには、半導体回路パターンの最終形状や寸法等を二次元的に補正および管理するが容易に実現可能となり、これによりリーク電流の低減等の半導体回路の基本的な性能が向上することも期待できる。

特に、モデルベースＯＰＣこの算出結果に重み付けの影響を反映させるべく、上述した（２）式を使用した場合には、重み付け影響度を表す変数を導入することから、後述の実施例で説明するように、重み付けの影響を容易に反映させることが可能となる一方、上述した（３）式を使用した場合には、周辺領域の重み付け影響度を表す連続関数を導入することから、（２）式を使用した場合に比べて計算負荷は増大するが、連続的な重み付け度合いの変化にも対応し得るようになるため、（２）式を使用した場合よりも補正精度を向上させることが可能である。

続いて、上述したモデルベースＯＰＣを実施するパターン補正装置、パターン補正プログラムおよびパターン補正方法、並びに当該モデルベースＯＰＣを用いた半導体装置の製造方法について、具体例を挙げて説明する。ここでは、半導体装置製造工程の一工程であるドライエッチング工程にて、メタル層加工プロセスで生じ得るエッチング加工変換差の補正について説明する。

図５は、本発明に係るパターン補正装置の概略構成例を示すブロック図である。図例のように、ここで説明するパターン補正装置は、ＣＰＵ（Central Processing Unit）やＲＡＭ（Random Access Memory）等の組み合わせにより実現されるコンピュータとしての機能を有した情報処理部１と、その情報処理部１に対する情報入力を行うためのキーボードやマウス等の入力装置または他装置（例えばＣＡＤ装置）との通信インタフェースからなる情報入力部２と、情報処理部１での情報処理結果をパターン補正装置の利用者（ユーザ）に対して出力するためのディスプレイ装置等からなる情報出力部３と、必要に応じて情報の記憶蓄積を行うための記憶装置等からなる情報記憶部４と、を備えて構成されている。そして、情報処理部１は、このパターン補正装置全体の動作制御を行うためのオペレーティングシステム１ａに加え、上述したモデルベースＯＰＣによる補正計算を行うための補正計算手段１ｂとしての機能を有している。

補正計算手段１ｂは、情報処理部１におけるコンピュータとしての機能が、所定プログラムを実行することによって実現されるものである。その場合に、当該所定プログラムは、パターン補正装置へのインストールに先立ち、コンピュータ読み取り可能な記憶媒体に格納されて提供されるものであっても、または有線若しくは無線による通信手段を介して配信されるものであってもよい。つまり、本実施形態で説明するパターン補正装置は、当該パターン補正装置にインストール可能なパターン補正プログラムによって実現することも可能である。

以上のような構成のパターン補正装置（パターン補正プログラムによって実現される場合を含む）を用いてモデルベースＯＰＣによるパターン補正を実施する場合には、当該パターン補正に先立ち、そのパターン補正を実施する際に必要となるパラメータや条件等の設定が必要である。ここで、パラメータや条件等の設定を含むパターン補正を実施するための一連の処理、すなわち本発明に係るパターン補正方法について説明する。

図６は、本発明に係るパターン補正方法の一具体例を示すフローチャートである。
パターン補正装置を用いてモデルベースＯＰＣによるパターン補正を実施するにあたっては、先ず、はじめに、エッチング加工変換差の実験データを得るために、ＬＳパターン、孤立ラインパターン、ホールパターン、突合せパターン等の多種多様なテストパターンとなる設計パターン（以下「設計テストパターン」という）を作成して用意する（ステップ１１、以下ステップを「Ｓ」と略す）。モデルベースＯＰＣの有効性を確認するためには、ＬＳパターンのピッチ振りといった一次元での水準振りがされている設計テストパターンだけでなく、二次元的に形状分布が水準振りされている設計テストパターンを含めることが好ましいからである。具体的には、設計テストパターンの数が、数十から数百になるのが通常であると考えられる。

設計テストパターンの作成後は、その設計テストパターンによるマスクパターンを有する評価用フォトマスクを作製する。ただし、このときに作製する評価用フォトマスクは、プロセス近接効果の評価を行うためのものである。したがって、予め光近接効果の補正関数は別途の評価により既知であるとして、設計テストパターンにリソモデルのモデルベースＯＰＣ（ＭＢ１）を行っておく（Ｓ１２）。そして、そのモデルベースＯＰＣ（ＭＢ１）の実施後に、評価用フォトマスクの作製を行う（Ｓ１３）。したがって、ここで作製された評価用フォトマスクを使用してテスト露光されたレジストテストパターンは、設計テストパターンに等しくできあがっているものと考えられる。

評価用フォトマスクの作製後は、その評価用フォトマスクを用いたテスト露光により、設計テストパターンに対応するレジストパターンが転写されたテストウエハを複数枚作製し（Ｓ１４）、さらにそのうちの何枚かのウエハに対してドライエッチングを行い（Ｓ１５）、そのレジストパターンに対応するシリコン加工がされたテストウエハを作製する。このときのドライエッチングの際のプロセスレシピ条件は、別途の実験により予め確定しているものとする。そして、ドライエッチングの前後における各テストウエハについて、それぞれの同一パターン部分の寸法を測長し、互いの差分を抽出する（Ｓ１６）。これにより、多種多様なテストパターンについてのエッチング加工変換差のデータを収集することができる。

その後は、収集した各種テストパターンについてのエッチング加工変換差のデータを用いて、モデルベースＯＰＣの補正パラメータを最適化する（Ｓ１７）。このときに、上述したようなパターンエッジの二次元分布を考慮した重み付けを導入するのである。

図７は、モデルベースＯＰＣの最適化された周辺パターン面積密度値とエッチング加工変換差との相関の具体例（実験データ）を示す説明図である。図７（ａ）には上述した重み付けを導入した結果を示しており、図７（ｂ）には比較のため重み付けを導入していない従来手法による結果を示している。さらに詳しくは、図７（ａ）および（ｂ）のいずれも、図中における縦軸は、エッチング加工変換差の同一データを規格化して示しているのに対し、図７（ａ）中の横軸は上述した（２）式によって周辺パターン面積密度値を算出した場合の結果を示しており、図７（ｂ）中の横軸は上述した（１）式によって周辺パターン面積密度値を算出した場合の結果を示している。

また、図７（ａ）に示した例では、設計テストパターンの全体を５ｎｍ平方のグリッド領域に分割した後に、最近接パターンエッジの外側からは反応生成物は飛んで来ないと仮定して、最近接パターンエッジ外側のグリッド領域は面積密度計算から除外している。すなわち、パターンエッジ内側の重み付けを「１」、外側の重み付けを「０」にしている。なお、積分カーネルについては、図７（ａ）および（ｂ）の場合のいずれも、半径６００ｎｍのガウス関数（指数関数的な形をした関数で、原点から遠ざかるにつれて振幅が減衰するように定義されたもの）を使っている。

図７（ａ）および（ｂ）の結果を参照すると、周辺パターン面積密度値が高いほど加工変換差が低減していることがわかる。これは、周辺パターン面積密度値が高いほど多くの反応生成物が発生して、パターン側壁に付着するからである。ただし、図７（ａ）および（ｂ）のそれぞれの場合におけるデータのばらつきを比較すると、図７（ａ）の場合のほうが、図７（ｂ）の場合よりもばらつきが低減していることがわかる。これは、パターンエッジ分布を考慮した重み付けを導入したほうが、加工変換差に対してより高い相関性を持っているからである。したがって、パターンエッジ分布を考慮した重み付けを導入して算出した周辺パターン面積密度値を引数としてモデルベースＯＰＣ補正関数（ＭＢ２）を構成すれば、従来よりも高精度にエッチング加工変換差を補正できることが期待できる。

そして、モデルベースＯＰＣの補正パラメータを最適化してモデルベースＯＰＣ補正関数（ＭＢ２）を構成した後は、図６に示すように、Ｓ１２で使用した光近接効果補正関数（ＭＢ１）と、Ｓ１７で最適化されたプロセス近接効果補正関数（ＭＢ２）とを合成して、光近接効果とプロセス近接効果の双方を同時かつ高精度に補正し得るモデルベースＯＰＣ関数（ＭＢ３）を作成する（Ｓ１８）。このときの関数（ＭＢ１）と関数（ＭＢ２）との合成の手法については、任意性があるものとする。すなわち、公知技術を適宜利用して行えばよく、特に限定されるものではない。

なお、以上のような一連の処理は、マスク作製、露光およびエッチングといった処理を除き、パターン補正装置の情報処理部１が行うものとする。また、評価用フォトマスクおよびテストウエハを現実に作製することなく、擬似的なシミュレーションを行う場合であれば、上述した一連の処理の全てを、パターン補正装置の情報処理部１が行うものとする。

次いで、以上のようなパターン補正方法を利用した半導体装置の製造方法について説明する。

図８は、本発明に係る半導体装置の製造方法の一具体例を示すフローチャートである。
図例のように、半導体装置の製造にあたっては、その半導体装置を構成する半導体回路パターンを形成するための設計パターン（以下「設計デバイスパターン」という）を、情報入力部２を利用してパターン補正装置に入力する（Ｓ２１）。このとき、パターン補正装置では、上述した一連の処理（特に図６におけるＳ１８）を経て、リソエッチングモデルベースＯＰＣ関数（ＭＢ３）が作成されているものとする。そして、設計デバイスパターンが入力されると、パターン補正装置では、情報処理部１が入力された設計デバイスパターンに対して、リソエッチングモデルベースＯＰＣ関数（ＭＢ３）を用いたＯＰＣを実施する（Ｓ２２）。これにより、設計デバイスパターンに対しては、光近接効果とプロセス近接効果の双方の補正が同時に実施されることになる。したがって、光近接効果の補正とプロセス近接効果の補正とが単一のモデルベースＯＰＣ関数を用いて同時に実施されることになり、従来のルールベースＯＰＣとモデルベースＯＰＣを連続して実施していた場合に比べて、処理時間が短縮化する。しかも、二次元パターン形状を入力データとしてモデルベースによるプロセス近接効果補正を実施するので、従来の線幅やスペース幅等の一次元寸法を基にルールベースのプロセス近接効果補正を実施していた場合に比べて、補正計算の高精度化も図れるようになる。

このようなＯＰＣの実施後は、そのＯＰＣ後の設計デバイスパターンに基づいて露光用マスクを作製し（Ｓ２３）、その露光用マスクを用いた露光により設計デバイスパターンに対応するレジストパターンをウエハ上に転写する。そして、レジストパターンが転写されたウエハに対してドライエッチングを行い（Ｓ２５）、そのレジストパターンに対応する回路パターン（以下「シリコンデバイスパターン」という）についてのシリコン加工がされたウエハを作製する（Ｓ２６）。これにより、設計デバイスパターンに対して高い忠実性を有したシリコンデバイスパターンの半導体装置が製造されることになる。つまり、シリコンデバイスパターンの寸法精度が上がることで歩留まりが向上し、またＯＰＣ補正処理の時間短縮化が製品納期の短縮化に繋がることになる。さらには、シリコンデバイスパターン（半導体回路パターン）の最終パターン形状や寸法等を二次元的に補正および管理し得るようになるので、リーク電流の低減等といった半導体装置の基本的な性能の向上も実現可能となる。

なお、ここでは、本発明の好適な実施具体例について説明したが、本発明はその内容に限定されるものではなく、その要旨を逸脱しない範囲で適宜変更することが可能である。例えば、本実施例では、半導体装置製造工程の一工程であるドライエッチング工程にて、メタル層加工プロセスで生じ得るエッチング加工変換差を補正する場合を例に挙げて説明したが、メタル層の絶縁膜加工以外のドライエッチング工程で生じるエッチング加工変換差を補正する場合あっても、またドライエッチング工程ではなく、レジストスリミング工程やＣＭＰ工程等で生じるパターン寸法ばらつきを補正する場合あっても、全く同様に本発明を適用することが可能である。

半導体回路を構成するメタル層等の抜きラインパターンの一具体例を示す説明図である。 本発明における重み付けの概要の一具体例を示す説明図である。 半導体回路を構成するメタル層等の他のパターンの具体例を示す説明図である。 本発明における重み付けの概要の他の具体例を示す説明図である。 本発明に係るパターン補正装置の概略構成例を示すブロック図である。 本発明に係るパターン補正方法の一具体例を示すフローチャートである。 モデルベースＯＰＣの最適化された周辺パターン面積密度値とエッチング加工変換差との相関の具体例（実験データ）を示す説明図である。 本発明に係る半導体装置の製造方法の一具体例を示すフローチャートである。

符号の説明

１…情報処理部、１ａ…オペレーティングシステム、１ｂ…補正計算手段、２…情報入力部、３…情報出力部、４…情報記憶部

Claims (9)

1. 設計パターンに対し光近接効果補正とプロセス近接効果補正とを併せて行うためのパターン補正装置であって、
   前記設計パターンを構成するパターンエッジ上に設定される各サンプリング地点について二次元モデルベース光近接効果補正による補正計算を行う補正計算手段を備えるとともに、
   前記補正計算手段は、前記サンプリング地点の周辺におけるパターンエッジの二次元分布を考慮した重み付けを導入した補正計算を行うものであり、
   前記重み付けは、前記サンプリング地点に対して反応生成物が影響を及ぼし得る領域への重み付けを大きく、それ以外の領域への重み付けが小さくなるように行う
   ことを特徴とするパターン補正装置。
2. 前記サンプリング地点に対して反応生成物が影響を及ぼし得る領域は、当該サンプリング地点と同一矩形内の領域であることを特徴とする請求項１記載のパターン補正装置。
3. 前記サンプリング地点に対して反応生成物が影響を及ぼし得る領域は、当該サンプリング地点の周辺の各方位について、当該サンプリング地点からの最近接パターンエッジで囲まれる領域であることを特徴とする請求項１記載のパターン補正装置。
4. 前記補正計算手段は、二次元モデルベース光近接効果補正による補正計算を行うための関数に、エネルギー関数値または周辺パターン面積密度値を引数として使用し、任意に作成された積分カーネルおよび周辺パターン分布を積分することで当該エネルギー関数値または周辺パターン面積密度値を算出するものであり、さらにはその算出結果に前記重み付けの影響を反映させるものであることを特徴とする請求項１記載のパターン補正装置。
5. 前記重み付けの影響は、前記サンプリング地点の周辺領域を複数領域に分割した上で、各領域別の重み付け影響度を表す変数を導入して、前記エネルギー関数値または周辺パターン面積密度値を算出する際に掛け合わせることで、当該エネルギー関数値または周辺パターン面積密度値の算出結果に反映させることを特徴とする請求項４記載のパターン補正装置。
6. 前記重み付けの影響は、前記サンプリング地点の周辺領域の重み付け影響度を表す連続関数を導入して、前記エネルギー関数値または周辺パターン面積密度値を算出する際に掛け合わせることで、当該エネルギー関数値または周辺パターン面積密度値の算出結果に反映させることを特徴とする請求項４記載のパターン補正装置。
7. 設計パターンに対し光近接効果補正とプロセス近接効果補正とを併せて行うためのパターン補正プログラムであって、
   コンピュータを、
   前記設計パターンを構成するパターンエッジ上に設定される各サンプリング地点について二次元モデルベース光近接効果補正による補正計算を行う補正計算手段として機能させるとともに、
   前記補正計算手段は、前記サンプリング地点の周辺におけるパターンエッジの二次元分布を考慮した重み付けを導入した補正計算を行うものであり、
   前記重み付けは、前記サンプリング地点に対して反応生成物が影響を及ぼし得る領域への重み付けを大きく、それ以外の領域への重み付けが小さくなるように行う
   ことを特徴とするパターン補正プログラム。
8. 設計パターンに対し光近接効果補正とプロセス近接効果補正とを併せて行うためのパターン補正方法であって、
   前記設計パターンを構成するパターンエッジ上に設定される各サンプリング地点について二次元モデルベース光近接効果補正による補正計算を行うとともに、
   前記補正計算は、前記サンプリング地点の周辺におけるパターンエッジの二次元分布を考慮した重み付けを導入して行い、
   前記重み付けは、前記サンプリング地点に対して反応生成物が影響を及ぼし得る領域への重み付けを大きく、それ以外の領域への重み付けが小さくなるように行う
   ことを特徴とするパターン補正方法。
9. 半導体回路パターンを形成するための設計パターンを構成するパターンエッジ上に設定される各サンプリング地点について二次元モデルベース光近接効果補正による補正計算を行うとともに、
   前記補正計算は、前記サンプリング地点の周辺におけるパターンエッジの二次元分布を考慮した重み付けを導入して行い、
   前記重み付けは、前記サンプリング地点に対して反応生成物が影響を及ぼし得る領域への重み付けを大きく、それ以外の領域への重み付けが小さくなるように行い、
   前記補正計算による前記設計パターンに対する光近接効果補正とプロセス近接効果補正とを併せて行った後に前記半導体回路パターンを形成する
   ことを特徴とする半導体装置の製造方法。
   

Images