JP4327767B2 - 試料検査装置 - Google Patents

Description

本発明は、物体の欠陥を検査する検査装置に関し、特に半導体素子を製作するときに使用されるフォトマスクあるいはウエハなどの極めて小さなパターンの欠陥を検査する装置、あるいは液晶基板の欠陥を検査する装置に用いる図形データ展開装置およびそれを用いたパターン検査装置に関する。

大規模集積回路（ＬＳＩ）の製造における歩留まりの低下の大きな原因の一つとして、デバイスをフォトリソグラフィ技術で製造する際に使用されるフォトマスクに生じている欠陥があげられる。最近では、ＬＳＩの進歩に従って形成されるパターンの形状も微細となり、それに伴ってパターンの欠陥として検出しなければならない寸法も極めて小さいものとなっており、その精度にもより精密さが要求されるようになってきている。このような欠陥を検査する装置の構成方法として、パターンを形成するときに用いられたパターン設計データと実際に測定された測定データとを比較してパターン欠陥を検出する装置がある。この装置においては、パターンを形成するときに用いられたパターン設計データを展開して、比較する回路にデータを送るデータ展開回路が必要になる。従来のデータ展開回路は、所定の階層構造に従って記述されている設計データを一つ一つの図形に展開し、所定の寸法を単位とするパターンのマス目に、図形の形状および寸法に従って、“１”，“０”といったビットの有無で図形パターンを表現する、いわば２値のビット展開を行うものである。

このような２値のビット展開では、検査装置により、例えば動作パラメータの一つとして決定するパターンの展開グリッドの寸法と、パターン設計者が設計データを作成する際に意図した設計グリッド寸法とを一致させておくのが望ましい。なぜならば、両者の寸法が異なると、例えば、図形パターンのエッジ部分が、装置のビットパターンの展開グリッドの寸法で最大±１画素の誤差が生じることになる。これにより、検査装置はエッジ位置ずれを誤検出しやすくなる。誤検出を避けるために欠陥判定しきい値を甘くすると、今度は本来検出すべき欠陥を見逃す恐れが生じる。

一方、最近では、設計パターンを微細化する需要が高まっている。すなわち、設計グリッド寸法をより小さくすることが必要になっている。本発明が対象とする検査装置は、測定データと、その被測定データを作成する際に用いた設計データとを比較するデータベース比較型であり、パターンデータを発生する速度は、検査装置の速度に大きく関与する。従来の２値のビット展開では、設計データのグリッド寸法に合わせて装置のビットパターンの展開グリッドの寸法を決めていたため、同じ寸法の図形をビット展開する際に、展開グリッド寸法が細かくなるほど、よりたくさんのビットで表現する必要が生じるため、図形単位での処理時間を変えないためには高速なデータ処理回路を装備する必要がある。

同様に、ビットパターンデータが大量になるにつれて、ビットパターンデータにフィルタ処理を施す部分の回路規模も大きくする必要がある。このフィルタ処理は、被検査パターンの光学像を取得する取得手段、特に光学系やセンサの特性などに起因するぼやけを模擬する手段であるが、従来の検査装置では、ほやけはビット展開された２次元ビットパターンデータの１０×１０画素程度に点分布関数を畳み込み演算して求めている。ここで、観測領域寸法が変わらないまま、設計データのビット展開寸法が小さくなると、１０×１０だったマトリックス構成を拡大する必要がある。

また、パターンの展開においては、その展開グリッドにパターンがあるかないかで、“１”，“０”の展開をするが、そのビットパターンのマス目は、Ｘ軸Ｙ軸に沿った線により、いわゆる碁盤目上に作られている。従って、Ｘ軸Ｙ軸方向のみの線分により図形が構成されていれば問題は起こらないが、斜め線がある場合には、マス目を丁度斜めに切ることになる。その場合には、そのマス目は、本来厳密には、“０．５”という値をとるべきであるが、２値の展開では、それは不可能であるので、切り捨てて“０”にするか、切り上げて“１”にするかのどちらかということになる。どちらにしても、斜め線を持つ設計データを展開した場合には、従来の“１”，“０”の数を数える方式では、展開自体に若干の誤差を含んでいる。この問題については、特開平１−３０５３４４号のように直角二等辺三角形を単位面積とすることが提案されているが、この場合には、より多くのビットで図形を展開することになるため、相当の処理時間を要することになり、あまり現実的ではない。そこで、パターンデータを展開する段階で、“１”，“０”ではなく、多値の階調に展開することができれば、より精密さを持つ展開結果を高速に後段の比較回路に送ることが可能となる。

先に説明したように、設計グリッド寸法が微細化するにつれて、設計データを処理するビット展開回路およびフィルタ回路では高速で大量のデータ処理が必要となる。しかし、従来の２値ビットパターンデータにフィルタ処理を施す方式では、既に改善の限界に達している。

従って、本発明は、ビット展開回路を多値化することで、見かけ上の回路の動作速度を向上させ、かつ従来の回路が持っていた、斜め線処理における誤差を改善するという意味での精度を向上させる図形データ展開装置を提供することを目的とする。

本発明は、図形設計データを読み込み、図形形状、図形位置、図形寸法を解読し、解読出力データを適当な寸法を単位とするマス目に割り付けるに当たり、処理している図形が存在するマス目ごとにそのマス目を占める割合を求め、占有率データを出力する図形展開回路と、図形展開回路が発生する占有率データをある一定の範囲分保持するパターンメモリ手段と、各マス目の占有率データを読み出すパターンメモリ読み出し手段とを具備したことを特徴とする図形データ展開装置を提供する。

前記図形展開手段は、読み込んだ図形の図形形状が予め定義した基本図形の場合にはそのまま出力し、基本図形を組み合わせた図形形状の場合には２つ以上の基本図形に分割して出力する。

前記パターンメモリ読み出し手段は、マス目の占有率データを読み出した後、当該マス目に図形が存在しないことを示すヌルデータを書き込む処理を同時に行う。

前記パターンメモリ手段は、前記パターンメモリ手段に書き込む前に、同一座標のマス目に既に存在する占有率データを読み戻し、読み戻したデータと、新たに書き込むデータとの和を書き込む累積書き込み方式を行う累積書き込み手段を有する。

前記累積書き込み手段は、加算を行った結果が所定のしきい値を越える場合には、そのしきい値を書き込む上限クランプ機能を有する。

前記図形展開手段は多値レベルのビットパターンデータを発生する複数のパターン発生回路を有し、前記パターンメモリ手段は前記パターン発生回路とそれぞれ対をなす複数のパターンメモリを有し、前記複数のパターン発生回路に効率よく並列動作させるよう入力データを配分するデータ配分調停手段と、複数個のパターンメモリを読み出す際に、同一座標のマス目の値同土を加算して前記パターンメモリ読み出し手段に出力するパターン合成加算手段とを有する。

前記パターン合成加算手段は、加算を行った結果が所定のしきい値を越える場合には、そのしきい値を前記パターンメモリ読み出し手段に出力する上限クランプ機能を有する。

上記構成において、データ展開手段で展開する量子化のマス目の寸法（展開グリッド寸法）を、設計グリッド寸法と整数倍の関係に設定する。例えば設計グリッド４×４画素を１つの展開グリッドと定義する。そして、１展開グリッドのとる値（占有率データ）を０〜１６と、発生すべきビットの数に対応させる。こうすることにより、従来は展開グリッドを１６ビット（４×４ビット）の２次元平面ビットパターンとして取り扱っていたものを、１展開グリッド内に存在するビットの数に相当する数値として取り扱うようにする。

本発明は、入力された図形形状、図形位置、図形寸法をもとに、それを適当な寸法を単位とする画素にｎ×ｎ階調に濃度表現する多値階調パターン発生方法において、図形位置、図形寸法を単位画素のｎ分の１以上の精度で入力することによって、その図形が、注目する画素においてｎ×ｎの内のいくつ分を占有するのかを算出して濃度表現する多値階調パターン発生方法を提供する。

多値階調の濃度値を算出する際に、その濃度値を０．５刻みに表現する。

本発明は、パターンが形成された試料に適当な波長の光を照射し、受光素子により受光されたパターン像に対応する測定データを取得する画像取得手段と、前記試料にパターンを形成するときに用いられたパターン設計データを格納している記憶手段と、この記憶手段から読み出されたパターン設計データをピクセルごとに展開するデー夕展開手段と、この手段で展開されたデータにフィルタ処理を施して得たデータと前記測定パターンデータとを比較して前記試料に形成されているパターンの欠陥有無を判定する判定手段とを備えたパターン検査装置において、前記記憶手段は前記試料に遮光パターンを形成するときに用いられた遮光パターン設計データと位相シフトパターンとを形成するときに用いられた位相シフトパターン設計データとを座標定義同一に、かつ識別可能に格納している場合に、データ展開手段で遮光パターン設計データを展開したデータと位相シフトパターン設計データを展開したデータを、その出力部分で演算を加えることによって、前記遮光パターン設計データを展開して得たデータと前記位相シフトパターン設計データを展開して得たデータとを座標定義同一で出力することを可能にした。

前記演算手段は、データ同士の演算をクロムデータをｄ１、位相シフトデータをｄ２、係数を０＜ｋ１＜１，−１＜ｋ２≦１として、ｋ１ｄ１＋ｋ２ｄ２に従って行う。

前記データ展開手段で得た展開データに対して、位相シフトデータとして展開されたデータに所定の加工を加えることによって、位相シフトマスクのパターン観測時に生じる特有の光学特性を模擬した展開結果を得て後段の回路に送る。

パターンメモリにクロムパターンを展開後に、位相シフトパターンを続いて展開する際に、パターンメモリからいったん読み出したクロムパターンデータと新たに展開した位相シフトパターンデータの演算結果をパターンメモリに新たに書き込む。

前記データ展開手段のビットパターン発生手段およびパターンメモリは、ビット列をパターンメモリに書き込む前に、同一座標に存在するビット列を読み戻し、読み戻したビット列と、新たに書き込むビット列との和を書き込む累積書き込み方式を行う。

前記データ展開手段の累積書き込み手段は、加算を行った結果が所定のしきい値を越える場合には、そのしきい値を書き込む上限クランプ機能を有する。

前記データ展開手段のビットパターン発生手段およびパターンメモリを複数組設け、その複数個のビットパターン発生手段に効率よく並列動作させるよう入力データを配分するデータ配分調停手段と、複数個のパターンメモリを読み出す際に、同一座標のビット列同士を加算してパターンメモリ読み出し手段に出力するビットパターン合成加算手段とを設ける。

前記ビットパターン合成加算手段は、加算を行った結果が所定のしきい値を越える場合には、そのしきい値をパターンメモリ読み出し手段に出力する上限クランプ機能を有する。

上述した本発明の図形データ展開装置によると、設計パターンデータを展開する段階で、“１”，“０”ではなく、多値の階調に展開することにより、より高速にかつ精度の高い展開結果を後段の回路に送ることが可能となり、検査装置全体としての性能を高めることができる。

また、本発明の試料検査装置によれば、フォトマスクにパターンを形成する際に用いられたクロムパターンの設計データと位相シフ卜パターンの設計データとを用いることによってクロムパターンと位相シフトパターンの欠陥検査を同時に行うことができる。位相シフトマスクは全面が位相シフトパターンを持った構造ではなく、パターン線幅が非常に細かい部分あるいは、繰り返しパターンの多く含まれる部分に形成される。すなわち、クロムパターンのみの部分とクロムパターンと位相シフトパターンが混在している部分との領域に分かれて１枚のフォトマスクが製作されている。従つて、読み出された設計データ中に位相シフトパターンデータが存在しているか否かによって検査方法の変更が検査実行中随時可能である。また、クロムパターンのみのフォトマスクあるいは位相シフトパターンのみのフォトマスクでも独立に検査が可能である。さらに位相シフトの構造にあった必要な検査アルゴリズムを選択することも可能であり、様々な検査の要求に合わせたより実用度の高い試料検査装置を最小限度の回路の追加で実現できる。

設計パターンデータを展開する段階で、“１”，“０”ではなく、多値の階調に展開することにより、より高速にかつ精度の高い展開結果を後段の回路に送ることが可能となる。

クロムパターン設計データと位相シフトパターン設計データの両方のパターンの欠陥検出を同時に実行できる。また、記憶手段に格納されている位相シフトパターンの設計データには、識別可能な情報、すなわち位相シフトパターンの有無、位相シフトパターンの構造や種類等を示す情報が付与されているので、この情報をもとに検査方法やアルゴリズム等の変更が検査実行中において随時実行可能となる。

本発明の一実施の形態である図形データ展開装置のについて説明する。

この実施の形態によると、入力される図形データは、適当な階層構造で記述された最下層データに当たり、通常は、装置を制御する計算機のハードディスクなどに格納されており、装置の動作に応じて、本図形データ展開装置の処理装置により読み込まれる。

即ち、本発明の図形データ展開装置で取り扱う図形の種類としては、図１に示すような、Ｘ軸方向、Ｙ軸方向、及び斜め４５度の線分よりなる図形を考える。尚、４５度以外の斜線を含むような図形が存在する場合には、そのような図形を適当なアルゴリズムによって、前もって上述の図形に分割しておけばよい。

図１において、図形ごとに付与した数は、図形コードを示すものとする。また、各図形の原点は、左下、すなわちＸ，Ｙ両座標について、当該図形が存在するもっとも小さい値をもって原点としている。例えば、図形コード３の三角形の場合、位置２１がここでいう原点である。

本発明のプリプロセッサが読み込む図形データのフォーマットは、図２に示されている。この図からわかるように、図形データとして図形の種類、図形原点の位置、縦横の長さが与えられる。

第１の実施形態では、１つのマス目の占有率を０／１６，１／１６，２／１６，…，１５／１６，１６／１６の１７通り、すなわち０，１，…，１５，１６の１７階調で表現することとする。ここでは、展開グリッド寸法は設計グリッド寸法の４倍とする。当然、さらに多階調にすることも可能であるし、より少ない階調に展開する場合にも同様の手順で実現できる。

展開グリッド寸法は、設計グリッド寸法の４倍に設定したため、読み込んだ図形の原点、辺の長さは、展開グリッド寸法の４分の１単位で正確に記述されている。例えば、展開グリッド寸法（１マスの寸法）が０．２μｍ刻み、設計グリッド寸法はその４分の１の０．０５μｍであるとする。この時、図形の種類が、図１の図形コード５の縦型の平行四辺形であり、図形原点（ｘ，ｙ）、図形長ｌ1 ，ｌ2 （それぞれ、図形がＸ軸方向にまたがる長さ、Ｙ軸方向にまたがる長さで定義するとする）とし、ｘ＝０．７μｍ，ｙ＝０．１５μｍ，ｌ1 ＝０．５５μｍ，ｌ2 ＝１．１５μｍであったとする。その時、展開グリッド寸法で考えると、図形原点（Ｘ、Ｙ）、図形長Ｌ1 ，Ｌ2 （それぞれ、ｘ，ｙ，ｌ1 ，ｌ2 を０．２μｍで除算する）は、以下のようなる。

即ち、この図形は図３のような図形である。展開結果は、図４のようになる。要するに、図形が各展開グリッドを占有している率が、展開結果に反映される。

以下に、具体的な多値デーダ発生方式について述べる。１つの展開グリッドの値を１７値の階調にするに当たって、ある図形を描いたときに、各展開グリッドを占有することが期待される値がいくらかを計算して、その結果をその展開グリッドの値としたいとする。このとき、多値化するに当たっては、まず、図形の各頂点が、展開グリッド内においてどの位置にあるのかを展開グリッドの４分の１の精度で求める。これは、四角形：図形原点（Ｘ，Ｙ）、横の長さＬ1 、縦の長さＬ2 および三角形：図形原点（Ｘ，Ｙ）、横の長さＬ1 が、その展開グリッド寸法の４分の１の精度でわかれば、求めることができる。設計グリッド寸法は、展開グリッド寸法の４分の１の精度であるとしているので、図形の各頂点の算出は可能である。基本的に、四角形の場合はＸ，Ｙ，Ｌ１，Ｌ２、三角形の場合はＸ，Ｙ，Ｌ１が決まれば、図形の各頂点の展開グリッドにおける位置が求まり、図形周囲の展開グリッドの値がいくつになるかは、一意に決定される。当然図形外周に当たらない内部のマス目の値は１６である。本発明の図形データ展開装置で用いる多値データ発生回路は、このような特性を利用したアルゴリズムで実現される。

例えば図５のようになるように、図形コードが１の三角形で、図形原点（Ｘ，Ｙ）、図形長Ｌ1 が、それぞれ展開グリッド寸法で次のように与えられたとする。

このときの展開結果は図６のようになるが、この場合、図形の原点は、それが存在する展開クリッドの中において（２／４，１／４）という座標にある。図形種類とこの情報だけで、この図形原点が存在する展開グリット（１，１）の値は“２”であることが一意に決定される（１６マスのうち２マス分を占有している）。また、その１つ右の隣接展開グリッド（２，１）の値が“１２”で、右上（２，２）が、“５”となることも一意に決まる。また、図形の右端での数値は、図形原点の展開グリッドにおける位置及び図形長が、展開グリッド寸法の４分の１の精度で分かるので、やはり−意に決定される。

上述のように、例えば図５の形状の三角形では、図形原点（Ｘ，Ｙ）、図形長Ｌ1 が１展開グリッドの中においてどの位置に存在するかというと、Ｘ，Ｙ，Ｌ1のそれぞれについて、展開グリッド寸法以下である（０／４，１／４，２／４，３／４）の４通りの可能性があるので、４３＝６４通りのパターンしかない。同様に四角形においては４４＝２５６通りの処理がある。実際には、以下に示すように、１展開グリッドに満たない図形の処理等もあるので、より複雑である。

即ち、図形が小さい場合、例えば、先述の例題のように、図形コードが１の三角形で、図形原点（Ｘ，Ｙ）、図形長Ｌ1 が、それぞれ以下のような展開グリッド寸法で、図形データが与えられた場合には、図７のようになる。

この場合には、前述の図５の時とは違い、図形原点が存在する図形左下の展開グリッド（１，１）の値が、“２”というところまではよいが、その隣（２，１）が、“１２”で、その上（２，２）が、“５”であるという論理が成り立たなくなる。これは、本来展開グリッドにおいて、図形の存在する左から２列目の展開グリッド群の値は、図形原点の存在する展開グリッドにおいて、図形原点がその展開グリッド内のどこに存在するかということにのみ依存するはずであるが、図形が小さいために、同時に右端の線分の影響も受けて値が決まるために起こる。従って、このように小さい図形は、別に処理しなければならないわけである。

また、本発明の多値化方式では、図８の図形のように、ある展開グリッド内を斜めに切る図形があった場合にも、展開グリッド座標（３，２），（４、３）（図８で位置２２，２３に示す展開グリッド）の値を理論値“８”として発生することができる。この展開グリッドには、図形が完全に占有しているマス目が６つあり、斜めに切っているため半分占有しているマス目が４つある。従つて、理論値は６＋４＊０．５＝８となる。しかし、従来のように“１”，“０”の展開を行うとすれば、“０．５”という記述はできないので、この展開グリッドに関しては、以下のようになる。

０．５を切り上げた場合：６＋４＊１＝１０
０．５を切り捨てた場合：６＋４＊０＝６
どちらにしても理論値“８”からずれた値が発生してしまっていたわけである。つまり、従来の“１”，“０”展開では、回避できなかった問題が本多値化方式では解決できる。

尚、特開平１−３０５３４４号で示されているように、展開グリッドを斜め線を含むように二等辺三角形で設定すれば、この問題を解決することはできるが、処理速度を考えると現実的ではない。

次に、第２の実施形態を説明する。この実施形態では、図１のような図形を処理するに当たり、まず図１０のような基本図形を用意し、それ以外の図形はその基本図形に分割してから処理することとする。実際の図形展開処理は、Ｙ軸方向（縦方向）にｍ展開グリッドを１ワードとしてｎワード分の処理を行うような一括処理をしながらＸ軸方向（横方向）に描いていくこととするため、便宜上、ここでは基本図形を図１０に示すように選んでいる（ｍ，ｎは適当な整数）。この基本図形の処理シーケンスを用意することにより、すべての図形を展開処理することができる。例えば、図１１のような平行四辺形の場合、この平行四辺形を図１２のように直角二等辺三角形、長方形、直角二等辺三角形に分割して処理する。また、Ｙ軸に関して対称な図形は、展開していく方向をＸ軸に関して、逆方向にすればよい。もちろん、考えられるすべての図形に対して、処理シーケンスを別々に用意しても実現可能であることはいうまでもないが、このように基本図形というものを用意した方が、ハード装置の効率がよい。

上述した本発明の図形処理は、限られたパターンをＲＯＭ等に予め書き込んでおく、テーブル参照方式により実現される。このテーブル参照方式を実現するハード構成が図９に示されている。

即ち、図９に示す図形データ展開回路によると、図形コード、図形原点Ｘ，Ｙおよび図形長Ｌ1，Ｌ2が複合図形分割部１１０に入力される。この複合図形分割部１１０は、入力された図形コードに対応する図形を基本図形に分割する。複合図形分割部１１０を介した図形原点Ｘ，Ｙおよび図形長Ｌ1，Ｌ2は初期パラメータ計算部１１１およびパラメータアドレス制御部１１２に入力される。パラメータアドレス制御部１１２は図形原点Ｘ，Ｙおよび図形長Ｌ1，Ｌ2と共に図形コードを受けることにより、図形のパラメータアドレスを行う。

図形処理シーケンサ１１３は複合図形分割部１１０からの図形コードと初期パラメータ計算部１１１の初期パラメータを受けて図形処理シーケンスを実行する。ＲＯＭ１１４には所定のパターンが予め書き込まれ、初期パラメータ計算部１１１およびパラメータアドレス制御部１１２からの信号によりアドレス指定され、所望のパターンが読み出され、パターンメモリ１１５に記憶される。

上述のようにして発生した図形の多値データは、パターンメモリに書き込まれ、必要に応じて、読み出される。

次の第３の実施形態では、第１及び第２の実施形態で発生したパターンをメモリに書き込むことについて説明する。

本発明の図形処理においては、多値のデー夕を発生させているので、パターンは、同一の展開グリッドに複数のパターンが存在する場合もあるので、図１３のように、書き込んであるデータを一度読み出して、それと新たに発生したデータを加算器１１６において加算して、再び、パターンメモリ１１５に書き込む必要がある。

ここまでは、多値化する際に、０から１６の１７階調でのみ考えてきたが、これでは、例えば、８つの三角形が組み合わさってできた、正方形（図１４）などの場合に、その中心部の座標が、その展開グリッドにおいて、どの位置に存在するかによって、中心展開グリッド（図１４では（４，３））の値は、１６から２０の値をとり得る。図１４の場合には、“２０”になる。この問題は、１６以上の値は、すべて１６として扱えば問題はないが、同様の例題で、できあがった正方形の４隅において、その展開グリッドにおける位置によっては、本来期待される値より、１大きくなってしまう。図１４の図形の展開グリッド座標（２，０）では、本来“３”となるべきとこるが、丸数字１の図形で“３”、丸数字２の図形で“１”が発生して、２つの図形の合計として表すと“４”になってしまうことが分かる。これは、本当は、０．５という値をとるベきところを四捨五入して、１としたためこの状況が、２つ以上の図形で重なると、こういう現象が起きるわけである。この本来期待される値よりも大きくなってしまう現象を回避するためには、内部精度を上げて、内部的に、０．５を取り扱えるようにすれば良い。そのようにすれば、図１４の（２，０）の展開グリッドにおいても丸数字１の図形で“２．５”、丸数字２の図形で“０．５”が発生して、合計“３”という理論値が得ることができる。

第４の実施形態では、第１及び２の実施形態で発生し、パターンメモリ１１５に書き込まれたパターンデータを読み出すことについて説明する。

パターンは、パターンメモリ１１５に書き込まれ、読み出された後、また次のデータを書き込まれるというように使い回される。そこで、パターンを読み出した後は、パターンメモリ１１５をクリアしなければならない。そのため、パターンを読み出した後は、そこにパターンが存在しないことを示すヌルデー夕が書き込まれる。

第５の実施形態では、図形が重なっていた場合についての処理を説明する。展開グリッドの値が上限値を越える場合には、図１５のように、この上限値を越えた分については振幅を制限する回路、即ちリミッタ回路１１７が付随され、これにより図形の重なりによる問題を解決している。

第６の実施形態では、パターンの発生速度を上げるために、図１６のようにパターン発生回路１１８及びパターンメモリ１１５を複数組み用意し、それらを並列動作させる。この場合には、階層構造展開回路１１９で、図形ごとのデータにまで展開したものを複数のパターン発生回路１１８に効率よく並列動作させるように入力データを配分させるデータ配分調停回路１２０が設けられる。なお、パターンメモリ１１５に記憶されたデータはパターン読出し回路１２１によって読み出される。

第７の実施形態では、パターン発生回路１１８を複数系統用意した場合のパターンの読み出しについて説明する。パターンを読み出す際には、同一座標のパターンデータ同士を加算して、読み出すことになるが、その時に前述のように一定のしきい値を越えた場合には、加算回路１２２の後段に図１７のようにしきい値を越えた分について振幅を制限するリミッタ回路１１７が設けられる。これによって、第５の実施形態と同様の図形の重なりによる問題が解決できる。

上述した実施例によると、設計パターンデータを展開する段階で、“１”，“０”ではなく、多値の階調に展開することにより、より高速にかつ精度の高い展開結果を後段の回路に送ることが可能となり、検査装置全体としての性能を高めることができる。

次に、第８の実施形態として、上述した実施例において多値を発生させる方法について説明する。

例えば、図１８のように、図形コードが２の三角形で、図形原点（Ｘ，Ｙ）、図形長Ｌｌ（＝Ｌ２）が、それぞれ展開グリッド寸法で次のように与えられたとする。

Ｘ＝１．５０，Ｙ＝１．２５，Ｌ１＝３．７５
この場合、展開結果は図１９に示すようになるが、図形の原点は、それが存在する展開グリッドの中において（２／４，１／４）という座標にある。図形種類とこの情報だけで、この図形原点が存在する展開グリッド（１，ｌ）の値は“６”であることが一意に決定される（１６マスのうち６マス分を占有している）。また、その１つ上の隣接展開グリッド（１，２）の値が“８”で、右（２，１）が、“１２”となることも一意に決まる。また、図形の右端での数値は、図形原点の展開グリッドにおける位置及び図形長が、展開グリッド寸法の４分の１の精度で分かるので、やはり一意に決定される。つまり、展開グリッド単位で考えて、図形原点，図形寸法の値の小数点以下の数値のみにより、その図形を形成する線分上のグリッドの値が決まる。しかし、実際には、１展開グリッドに満たない図形の処理等もあるので、より複雑である。

即ち、図形が小さい場合には、例えば、先の実施形態のように、図形コードが２の三角形であり、図形原点（Ｘ，Ｙ）および図形長Ｌ１が、それぞれ展開グリッド寸法で次のように与えられると、結果は図２０のようになる。

Ｘ＝１．５０，Ｙ＝１．２５，Ｌ１＝１．２５
この場合には、図１９とは違い、図形原点が存在する図形左下の展開グリッド（１，１）の値が、１６１というところまではよいが、その上（１，２）が、“８”で、その右（１，２）が、“１２”であるという論理が成り立たない。従って、このように小さい図形は、別に処理しなければならないわけである。

ここまでは、多値化する際に、０から１６の１７階調でのみを考察してきたが、これでは、例えば、８つの三角形が組み合わさってできた、正方形（図１４）などの揚合に、その中心部の座標が、その展開グリッドにおいて、どの位置に存在するかによって、中心展開グリッド（図１４では（４，３））の値は、１６から２０の値をとりうる。図１４の場合には、“２０”になる。この問題は、１６以上の値は、すべて１６として扱えば問題はないが、同様の例題で、できあがった正方形の４隅において、その展開グリッドにおける位置によっては、本来期待される値より、１つ大きくなってしまう。図１４の図形の展開グリッド座標（２，０）では、本来“３”となるべきところが、丸数字１の図形で“３”、丸数字２の図形で“１”が発生して、２つの図形の合計として表すと“４”になってしまうことが分かる。これは、本当は、０．５という値をとるベきところを四捨五入して、１としたためこの状況が、２つ以上の図形で重なると、こういう現象が起きるわけである。この本来期待される値よりも大きくなってしまう現象を回避するためには、内部精度を上げて、内部的に、０．５を取り扱えるようにすれば良い。そのようにすれば、図１４の（２，０）の展開グリッドにおいても丸数字１の図形で“２．５”、丸数字２の図形で“０．５”が発生して、合計“３”という理論値が得ることができる。

次に、第９の実施形態として、パターンを形成するときに用いられたパターン設計データと実際に測定された測定データとを比較してパターン欠陥を検出する試料検査装置を説明する。

図２１に示される試料検査装置では、顕微鏡等を用いてフォトマスク２０１に形成されているパターンが拡大され、この拡大パターンが図２２に示すように細長い短冊状に分割され、この分割部分が、例えばテーブル２０２が動かされることによって連続的に走査され、この走査によって得られるデータによって検査される。

具体的には、ＸＹθテーブル２０２上にフォトマスク２０１が載置され、適切な光源２０３によってフォトマスク１に形成されているパターンが照射される。フォトマスク２０１を透過した光は拡大光学系２０４を介して、フォトダイオードアレイ２０５に入射する。従って、フォトダイオードアレイ２０５上にパターンの光学像が結像される。フォトダイオードアレイ２０５上に結像されたパターンの像は、フォトダイオードアレイ５によって光電変換され、さらにセンサ回路２０６によってＡ／Ｄ変換される。このセンサ回路２０６から出力された測定パターンデータは、位置回路７から出力されたＸＹθテーブル２上におけるフォトマスク２０１の位置を示すデータとともに比較回路２０８に送られる。

一方、磁気ディスク２０９には、後述するようにフォトマスク２０１へのパターン形成時に用いたパターン設計データが格納されており、この磁気ディスク２０９から制御計算機２１０を通してデータ展開回路２１１に読み出される。この場合、展開回路２１１は、後述する手法に従ってデータを展開し、このデータを比較回路２０８に送る。比較回路２０８は、送られてきた図形のデータに適切なフィルタ処理を施して多値化データにする。これはセンサ回路２０６から得られた測定パターンデータは、拡大光学系２０４の解像特性やフォトダイオードアレイ２０５のアパーチャ効果等によってフィルタが作用した状態にあるため、設計側のデータにもフィルタ処理を施して、測定パターンデータに合わせるためである。比較回路２０８は、測定パターンデータと適切なフィルタ処理の施された設計データとを適切なアルゴリズムに従って比較し、一致しない場合には、欠陥有りと判定している。

上記のような試料検査装置において、集積度の高いＬＳＩの出現に伴って光転写装置の解像度をさらに向上させるために、フォトマスクに光の干渉を利用する位相シフトパターンが設けられる。すなわち、フォトマスク２０１に形成されるパターンは、図２３に示すように周辺パターン２２１と回路パターン２２２とに分けられる。回路パターン２２２は、さらにロジックコントローラ部２２３とメモリ部２２４とに分けられる。メモリ部２２４には、特に微細パターンの形成が要求され、この部分に位相シフトパターンを形成することが必要となっている。通常のフォトマスクは、ガラス基板の表面に遮光機能のあるクロム層を所定のパターン（以後クロムパターンと呼ぶ）に設けたものとなつている。位相シフトパターンは、通常、ＳｉＯ2などの遮光性材料で形成される。位相シフトの構造には種々の方式が考えられており、図２４（ａ）に示すレベソン方式、図２４（ｂ）に示す補助パターン方式、図２４（ｃ）に示すエッジ強調方式、図２４（ｄ）に示すクロムレス方式、図２４（ｅ）に示すハーフトーン方式などがある。尚、これらの図において２２５はガラス基板を示し、２２６はクロムパターンを示し、２２７は位相シフトパターンを示している。このようにクロムパターンと位相シフトパターンとを混在したフォトマスクのような試料について、両方のパターンの欠陥を同時に検出できるように本発明の実施例においては、磁気ディスク２０９に格納されるパターンデータおよびデータ展開回路２１１に改良がなされている。

すなわち、磁気ディスク２０９には、フォトマスク２０１に図２４に示したようにクロムパターン２２６および位相シフ卜パターン２２７を形成するときに用いたパターン設計データが、座標定義同一に格納されている。このパターン設計データは、図２５に示すように図形原点、図形の辺の長さなどのほか、位相シフトパターン２２７を表す図形デー夕には、位相シフトパターンの有無や種類などを定義する識別データおよび展開回路２１１の動作モードを指定する属性データ等が付与されている。この情報によって、クロムパターン２２６だけの揚合、位相シフトパターン２２７だけの場合、両者が混在してじる場合の検査アルゴリズム、各種検査に必要な設定値の変更を自動的に行なわせる。この変更の方法は、データ展開回路２１１自身が上記属性データを読み取って自動で行うことや、このデータ展開回路２１１を制御する制御計算機、あるいは上記磁気ディスク２０９を装備している計算機が読み取ってデータ展開回路２１１にコマンドとして設定するなどの方式が可能である。

磁気デイスク２０９からデータ展開回路２１１へのデータ転送は、ストライプと呼ぶ短冊状ごと、あるいは、セルと呼ぶ適切な領域ごとに行われる。データ展開回路２１１は、転送されたデータをデータの階層構造に従って展開し、後述するパターンメモリに格納し、検査の進行に伴ってパターンメモリから読み出して後続回路に出力する。

一般的に、本発明が対象とする、この種の半導体の設計データは、くり返しパターンや共通に配置するパターンを効率良く記述するために適当な階層構造を採用することが多い。この場合、クロムパターンのデータと位相シフトパターンのデータの混在の仕方には、様々な形態が考えられる。一つの例は、磁気ディスク２０９に格納されている段階から、完全に別ファイルとして取り扱われる場合が容易に考えられる。

本発明においては、試料検査装置の検査方式について種々の方式を説明する。まず、第１の方式では、図２６に示すように、クロムパターン用のデータ展開回路２４１と位相シフトパターン用のデータ展開回路２４２が設けられ、計算機がファイルを取り扱う際に上述の識別を行い、それぞれの回路に転送し処理を行う。

即ち、図２６において、クロムパターン用データ展開回路２４１に対応するデータメモリ２７０は、計算機２１０からの転送データを一時的に格納するためのバッファとして機能する。階層展開回路２７１はデータメモリ２７０からデータを読み取り、データの階層構造を展開し、多値レベルのビットパターンを発生するビットパターン発生回路２７２に出力する。ビットパターン発生回路２７２が発生した、多値のビットパターンデータはパターンメモリ２５４に格納される。パターンメモリ２５４はリングバッファ構造になっており、パターン読み出し回路２５５の読み出しに応じて順次展開を進めるように構成されている。バッファのサイズは、展開パターンの図形密度による展開速度の変動を吸収する程度の一定のパターン範囲を保持する程度確保すれば良い。

位相シフトパターン用データ展開回路２４２は、多値レベルのビットパターンを発生するビットパターン発生回路２７３が、クロムパターン用データ展開回路２４１と異なる振幅特性を持たせている点に特徴がある。すなわち、クロム図形は０〜１００、ハーフトーン膜は７０などとする。

さらに具体的には、クロムパターン用データ展開回路２４１では、図２７に示すようなクロム膜２２６にガラス基板部分２２５が露出している部分が記述されたデータの展開処理を行い、ガラスパターン部分は“１００”という値になり、クロムパターン部分は“０”という値がパターンメモリ２５４に展開される。また、位相シフトパターン用データ展開回路２４２は、図２７のクロム膜２２６に位相シフトパターン膜部分２２７が記述されたデータの展開処理を行い、ハーフトーン膜がある部分は“−３０”、そしてガラスパターン部分は“０”という値がパターンメモリ２５４に展開される。そしてどちらの展開回路のビットパターン発生回路２７２，２７３とも、パターンエッジの量子化誤差を抑えるために、パターンエッジやパターンコーナの位置に応じた適切な中間階調の値を発生させる機能を持っている。

パターン読み出し回路２５５は、クロムパターン用のパターンメモリ２５４と位相シフトパターン用パターンメモリを、座標が同期するよう読み出し、その際に演算回路２５７で次の演算を行わせている。ここでは、堀込み型ク位相シフトデータを取り扱う場合を図２８を参照して説明する。

この堀込み型の揚合、クロムの上にシフタを張り付けた後、クロムもシフタも乗っていないガラス部分を削った後、シフタをはがすことによって処理が終了している。

図２８において、元のガラス部分とガラスを彫り込んだ部分は、どちらもガラスであることにかわりはない。従って、このフォトマスクに光を当てた場合、位相が変わるだけで、その透過光量は、元のガラス部分とガラスを彫り込んだ部分とで、基本的には、同じになるはずであると考えられていた。しかし、本来の露光波長と異なる波長の光で検査した場合、パターンの間隔が非常に狭い場合には、その限りではなく、ガラスを彫り込んだ部分の方が、若干その振幅が小さくなることが分かった。そこで、そのような、位相シフトデータに対応するため、次のような処理を施す。すなわち、演算回路２５７ではクロムパターンデータから位相シフトパターンデータを減じる処理を施す。この際に、適当な振幅結果となるようにクロムデータをｄ1 、位相シフトデータをｄ2 、適当な係数：ｋ1 ，ｋ2 とした場合に
ｋ１ｄ１ − ｋ２ｄ２ （２）
なる演算を行う。また、結果がマイナスの値になる場合には零にクランプする機能も用意されている。従つて、上述の演算によって、所望の特性を得ることができるわけである。

また、パターンメモリへの書き込みは以前に説明した図１３に示すような構成を採ることでより実用的になる。すなわち、新たに書き込もうとする座標領域のパターンメモリのデータを一回読み出して、この読出しデータと書き込むデータとを加算してから、メモリに書き込む。これは、実際のパターンメモリは複数画素を一括して、並列に取り扱うと構成が容易になることによる。

ここで、もし図形が重なって記述されていたとすると図１３の構成のままではガラスパターン部分は“１００”という値を超過してしまう。そこで図１５に示すように、それを越えた分については振幅を制限する回路を付随させることによって、図形の重なりによる問題を解決できる。

ビットパターン発生回路２７２，２７３によるパターンメモリ２５４への書き込みは、検査装置の所定の検査速度に対して充分に高速に動作するよう設計されている。すなわち、パターン読み出し回路２５５は、常に後続の比較回路２０８からのデータ要求を待機するよう動作し、パターンメモリ２５４にはパターンが展開され、リングバッファがフルの状態になるよう動作する。また、このパターンメモリ２５４は読み出された後はデータが不要となるため、読み出しと同時にゼロクリアする機能が設けられている。

以上の過程で合成され読み出されたデータは、比較回路２０８に送られる。比較回路２０８は送られてきたデータに適切なフィルタ処理を施して、さらに詳細な多値データにしたうえで、センサ回路２０６から送られる観測データと比較判定アルゴリズムを適用して欠陥判定を行う。なお、センサ回路２０６と比較回路２０８の間でセンサ特性を補正したり、上述の設計データを処理したことに対応するオフセット処理や、クランプ処理を実施できるようにしておくことも実用性に富む構成である。

以上の説明では、クロムパターンのデータと位相シフトパターンのデータの混在の仕方の一例として、磁気ディスク２０９に格納されている段階から、完全に別ファイルとして取り扱われる場合を説明した。しかし、上述のような、くり返しや共通配置を記述するためには、階層構造の適当な階層において、クロムパターンと位相シフトパターンの混在を許容する取り扱いも合理的な方法といえる。

また、本発明のデータ展開回路２１１では、データ記述の階層毎に入出力インターフエースを備えた概略展開、詳細展開といったパイプライン状の回路構成を基本とし、階層の段数が複雑な場合には、回路の構成段数もこれに応じた複数の段数の階層構成を採用するようにする。

この場合に、クロムパターンデータと位相シフトパターンデータが、第ｎ番目の階層以下は別々に記述されて、この階層以上はクロムパターンと位相シフトパターンを一体の構造として取り扱うよう記述されていることが考えられる。

そこで本発明の第２の検査方式として、上記第ｎ番目の階層まで混在したデータが流れて、ｎ番目の階層で識別を行い、当該階層以下の処理を行う部分をクロムパターンデータ専用の回路と位相シフトパターンデータ専用の回路を設け、それを並列化することによって、クロムパターンデータと位相シフトパターンデータが磁気ディスク２０９に格納されている単一のファイル内に混在している場合にも処理することが可能とする方式を図２９を参照して説明する。

本発明の検査装置に読み込ませるデータは、図２５に示すようなフォーマットにより、クロム部分の図形には“Ｃ”、ハーフトーン部分の図形には“Ｈ”なる符号が付加されていることで識別を行えるところが、図２のデータフォーマットと異なる。これは、図２７の断面形状のクロム−ハーフトーン混在パターン部分を想定したものである。

図２９のデータ識別回路２５１は上記ｎ番目の階層を展開する部分に具備されるもので、識別された階層データは、第１の実施例で説明したクロムパターン発生回路２４１および位相シフトパターン２４２にそれぞれ導かれる。これ以降のパターンメモリへの書き込み動作、パターンメモリ読み出し回路２５５、演算回路２５７の動作などは第１の検査方式と同様である。

上述の第２の検査方式では、クロムパターンデータと位相シフトパターンデータが混在している場合の両者の頻度が極端に異なる場合、頻度が少ないデータ用の回路が休んでいるにも関らず頻度が高いほうの回路の処理能力で全体の展開速度を律速することになる。このため、全体の回路を効率的に運用するにはクロムパターンデータ用回路と位相シフトパターンデータ用回路の区別をやめて、どちらのデータでも処理できる構成を採ることもできる。

この構成が第３の検査方式として図３０に示されている。これによると、データメモリ２７０には、クロムパターンと位相シフトパターのデータが識別可能なように格納されており、データメモリを読み出したデータは、識別回路２５１が図２５に示フようなフォーマットにより、クロム部分の図形には“Ｃ”、ハーフトーン部分の図形にば“Ｈ”なる符号が付加されていることで識別し、図形毎に振幅調整回路２５２が振幅（明るさ）を決定する。例えばクロム図形は０〜１００で、クロムの遮光膜は０、ガラス部分は１００と定義する。一方、位相シフトパターンの場合は−３０〜０として、ハーフトーン膜部分は−３０、ガラス部分は０と定義する。

ビットパターン発生回路２５３は、ビット展開した結果が前記振幅調整回路２５２で決定された振幅のデータを発生し、ビットパターンメモリ２５４に書き込む。本方式の場合、図２８に示すようにクロムーガラス図形のガラス部分は“１００”という値になり、位相シフトマスクのハーフトーン膜がある部分は“−３０”といつた値がパターンメモリに書き込まれる。

なお、パターンメモリへ書き込む際には、図１３のように、書き込もうとする領域のメモリ内のデータを一回読み出して、それと書き込むデータとを加算してから、メモリに書き込む構成は上記第１、第２の方式と同様である。

この構成を採ることで、クロムパターンの図形（ガラス部分）に位相シフトパターンの遮光膜が重なる部分は、まず“１００”という値が書き込まれて、次に“−３０”といった値がパターンメモリに書き込まれる。この“−３０”が書き込まれる際に読み出して加算するため、結局“７０”がパターンメモリに記録される。書き込まれる順序が逆で一時的にマイナスの値が書き込まれることも許容する。

本方式の場合では、ハーフトーン、クロム双方についてパターンを発生させてメモリに書き込むので、最終的な累積値が上限値（この場合には１００）を越えたり、下限値（この場合は０）を下回る場合にも、図１５のように、それを越えた分については振幅を制限する回路を付随させることによって、図形の重なりによる問題を解決できる。

本発明の試料検査装置のビットパターン発生回路では、階層構造に応じてデータを展開するデータ展開回路に比べて、個々の図形パターンを発生する部分の処理時間が掛るため、第６の実施形態で説明した図１６に示すようなパターン発生回路１１８およびパターンメモリ１１５を並列化してスループットを向上することが可能である。

この場合には、階層構造展開回路で、図形ごとのデータにまで展開したものを複数のパターン発生手段に効率よく並列動作させるように入力データを配分させるデータ配分調停回路１２０を設ける。

ここで用いる複数のバターン発生回路１１８、および、それぞれのパターン発生回路１１８に対応するパターンメモリ１１５は、クロムパターンと位相シフトバターンを混在して展開できるもので構成することもできる。また、上記第２の方式で説明した図２９のように、クロムパターン用のパターン発生回路２４１と、位相シフトパターン用のパターン発生回路２４２の両方を適当な数ずつ用意して、図１６の調停回路１２０には図２９のデータ識別回路２５１の機能を兼ね備えるようにすることも可能である。

本方式のパターン読み出し回路１２１は、複数系統のパターンメモリ１１５を読み出す際に、同一座標のパターンデータ同士を加算して、読み出すようにする。具体的には図１７に示すように演算回路１２２とリミッタ回路１１７とから成る合成機能を用意する。演算回路１１７は同一座標のパターンデータ同士を加算するものであり、リミッタ回路１１７は、上記第１の方式で説明した通り、所定の振幅を越えた分について振幅を制限する回路である。これによって、図形の重なりによる問題が解決できる。

次に、第５の検査方式として、図３１の、第１の位相シフト膜と第２の位相シフト膜のように、位相シフト膜２種とクロム膜が混在し、ガラスの明るさが“１００”、Ａ種位相シフト膜部分の明るさが“７０”、Ｂ種位相シフト膜部分の明るさが“３０”、クロム膜の明るさが“０”とする場合の対応構成を説明する。

図３０の回路構成において、識別回路２５１はクロム膜と位相シフト膜の２種の膜を識別することになる。データ識別回路２５１は、ガラス−クロム図形の場合には０〜１００の振幅とするよう振幅調整回路２５２に指示し、Ａ種位相シフト膜の図形の場合には−３０〜０の振幅とするよう、さらにＢ種位相シフト膜の図形の場合には−７０〜０の振幅とするよう振幅調整回路２５２に指示する。

これ以降のパターン発生回路２５３とパターンメモリ２５４の動作構成は上記第３の方式で説明したことと同様である。

尚、パターンの発生回路を３系統用意して、第１及び第２の方式のように実現することも可能である。また、本方式の場合でもスループット向上のために、上記第４の方式で説明した、複数のバターン発生回路、および、それぞれのパターン発生回路に対応するパターンメモリを並列に装備してパターンメモリを読み出し時に合成処理する方法を併用することも可能である。

以上説明した各検査方式は、本発明の趣旨を逸脱しない範囲で更に変形可能である。たとえば、計算機からデータを受信する部分に大容量のバッファメモリを具備し、さらにバッファを複数用意してダブルバッファの原理で交互に運用したりする。または、以上説明した各構成回路間の随所にバッファメモリを設ける。パターンを読み出した結果にオフセットを重畳して、光振幅特性をより良く模擬しようとすることなどは、いずれも本発明の応用として、実用的な変形例である。

また、以上の説明では、試料検査装置は、光源から発射された光を試料に透過させて観測した場合を説明したが、本発明のデータ展開回路は、試料からの反射光を観測する方式であっても、振幅のダイナミックレンジや明暗を定義し直すことで適用可能である。

本発明の図形データ展開装置に適用される種々の図形を示す図。 図形データ展開装置に与えられる図形データのフォーマットを示す図。 図形展開に使用される図形の一例を示す図。 図３の図形を展開した結果を示す図。 図形展開に使用される図形の他の例を示す図。 図５の図形を展開した結果を示す図。 図形展開に使用される図形の他の例を示す図。 図形展開に使用される図形の他の例を示す図。 本発明の図形データ展開装置のハード構成を示す図。 基本図形を示す図。 図形展開のために与えられた図形の一例を示す図。 図１１の図形をプリプロセッサに与えるときの図形データの一例を示す図。 パターンデータをパターンメモリに書き込む回路の一例を示す図。 複数の図形が組合わさった図形の一例を示す図。 パターンデータをパターンメモリに書き込む回路の他の例を示す図。 並列処理によりパターンを発生する回路の説明図。 パターンデータをパターンメモリから読み出す回路の一例を示す図。 本発明において多値を発生させる方法を説明するための図形展開のために与えられた図形の一例を示す図。 図１８の図形を展開した結果を示す図。 本発明において多値を発生させる方法を説明するための図形展開のために与えられた図形の他の例を示す図。 本発明の一実施形態に関わるパターン検査装置の構成を示す図。 パターン検査装置の検査方法の説明図。 フォトマスク上のバターン形成領域の説明図。 位相シフトマスクの種々の構造の説明図。 磁気ディスクに格納されている図形データの一例を示す図。 クロムパターンおよび位相シフトパターンを合成する方式を用いたパターン検査装置の構成を示す図。 クロムパターンおよび位相シフトパターンが混合しているフォトマスクを示す図。 堀込み型の位相シフトマスクの場合の展開方法についての説明図。 並列処理によりパターンを発生する回路の説明図。 クロムパターンと位相シフトパターンを同一の回路でパターンを発生する回路の説明図。 ３種類以上のデータが存在するときの明るさ信号を説明する図。

符号の説明

１１５…パターンメモリ、１１６…加算回路、１１７…リミッタ回路、１１８…可変振幅パターン発生回路、１１９…階層構造展開回路、１２０…調停回路、１２２…加算回路、２０５…フォトダイオードアレイ、２０６…センサ回路、２０７…位置回路、２０８…比較回路、２１０…制御計算機、２１１…データ展開回路、２２１…周辺パターン、２２２…回路パターン、２２３…コントローラパターン、２２４…メモリパターン、２２５…ガラス基板、２２６…クロムパターン、２２７…位相シフトパターン、２４１…クロムパターン発生回路、２４２…位相シフトパターン発生回路、２５１…データ識別回路、２５２…振幅調整回路、２５３…パターン発生回路、２５４…パターンメモリ、２５５…バターン読み出し回路、２５６…振幅調整パターン発生回路、２５７…演算回路、２７０…データメモリ、２７１…階層データ展開回路、２７２…クロムパターン発生回路、２７３…位相シフトバターン発生回路

Claims (2)

1. パターンが形成された試料に適当な波長の光を照射し、受光素子により受光されたパターン像に対応する測定データを取得する画像取得手段と、
   前記試料に遮光パターンを形成するときに用いられた遮光パターン設計データを透過パターン部分を示すプラス値と遮光パターン部分を示す０値とを含む多値レベルビットパターンデータに変換し、位相シフトパターンを形成するときに用いられた位相シフトパターン設計データを透過パターン部分を示す０値とハーフトーン部分を示すマイナス値を含む多値レベルビットパターンデータに変換するパターンデータ展開手段と、
   前記遮光パターン設計データ及び前記位相シフトパターン設計データに対応する前記ビットパターンデータを格納する記憶手段と、
   前記記憶手段から前記遮光パターン設計データ及び前記位相シフトパターン設計データの座標が同期するよう前記ビットパターンデータを読み出し、演算処理し、合成データを生成する演算手段と、
   前記合成データと前記測定データとを比較して前記試料に形成されているパターンの欠陥の有無を決定する欠陥判定手段と、
   を具備する試料検査装置。
2. 前記演算手段は、前記遮光パターン設計データと前記位相シフトパターン設計データを次式によって計算し、
   ｋｌｄ１＋ｋ２ｄ２
   但し、０＜ｋ１＜１と−１＜ｋ２＜１、ｄ１は遮光パターン設計データ、ｄ２は位相シフトパターン設計データ、ｋ１とｋ２は係数、
   前記合成データを出力するパターン計算装置により構成される、請求項１記載の試料検査装置。

Images