JP2002296753A - 図形データ展開方法 - Google Patents

図形データ展開方法

Info

Publication number
JP2002296753A
JP2002296753A JP2001095304A JP2001095304A JP2002296753A JP 2002296753 A JP2002296753 A JP 2002296753A JP 2001095304 A JP2001095304 A JP 2001095304A JP 2001095304 A JP2001095304 A JP 2001095304A JP 2002296753 A JP2002296753 A JP 2002296753A
Authority
JP
Japan
Prior art keywords
data
area
rectangular
chip
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001095304A
Other languages
English (en)
Other versions
JP3762244B2 (ja
Inventor
Kazuhiro Nakajima
和弘 中島
Hideo Tsuchiya
英雄 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001095304A priority Critical patent/JP3762244B2/ja
Priority to US10/106,344 priority patent/US7020321B2/en
Publication of JP2002296753A publication Critical patent/JP2002296753A/ja
Application granted granted Critical
Publication of JP3762244B2 publication Critical patent/JP3762244B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Image Analysis (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Image Processing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 設計時のデータを作り直す必要なしに、検査
装置内部でデータを再構築してステージの折り返し時間
を省くことができる。 【解決手段】 設計データが矩形領域(チップ領域)の
データ(チップデータ)とチップを配置するデータ(レ
イアウトデータ)とを定義して、レイアウトデータはそ
れぞれのチップの配置位置とチップ寸法から成り、チッ
プデータは複数の設計ストライプの集合、設計ストライ
プデータはセルの集合、セルは図形の集合とする概念に
基づくものであり、設計データを取り込み、設計データ
内の隣接するチップ領域をカラム領域に再構成するカラ
ム領域作成手段61と、カラム領域を1回のステージ移
動で走査可能な装置ストライプ領域に分割するストライ
プ領域作成手段62と、設計データを構成する階層記述
の適当な単位情報を装置ストライプ毎に抽出するストラ
イプデータ作成手段63とから構成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、数値データを取り
扱う各種の製造装置及び検査装置などに使用されるデー
タ展開装置に係わり、特に半導体素子や液晶ディスプレ
イパネルを製作するときに使用されるフォトマスク或い
はウェハや液晶基板などに形成されるパターンを描画或
いは検査する技術に関する。
【0002】
【従来の技術】大規模集積回路(LSI)のパターンの
高精細化が進むなか、パターンの描画に使用する設計デ
ータの記述方法に様々な工夫がなされている。例えば、
図20(a)(b)に示すように、一つのパターンを形
成するにもより多数で微細な図形を組み合わせて微妙な
パターン形状を表現する需要が高まっている。このた
め、図形数が膨大になり設計データのデータサイズが増
大している。
【0003】また、もう一つの事例として、データ記述
を階層化して、適切な矩形領域(チップ領域)のデータ
(チップデータ)とチップを配置するデータ(レイアウ
トデータ)とを定義し、レイアウトデータはチップの配
置位置とチップ寸法から成り、チップデータは複数の設
計ストライプの集合、設計ストライプデータはセルの集
合、セルは図形の集合とする概念を用いて、操り返しパ
ターンを効率良く表現する工夫がなされている。
【0004】一般に、パターン描画装置やパターン検査
装置では、マスクはXYステージに載置され、電子ビー
ムを照射したり検査露光しながらステージを駆動してマ
スク全面を走査する。描画や検査の際に装置に読み込ま
れる設計データは上述したチップデータを複数の装置ス
トライプ領域に分割された状態で用いられる。即ち、従
来の描画装置又は検査装置で用いるデータ展開方法は、
設計のチップデータは計算機の磁気ディスク等に格納さ
れていて、装置用のストライプデータに切り出す処理ま
では計算機上のソフトウェアで行い、ハードウェアの受
け口のハード入力メモリに出力して,パターン発生,シ
ョット図形発生といったハードウェア処理に引き継いで
いた。
【0005】ハードウェアの受け口のハード入力メモリ
の容量は装置用のストライプデータを1本分格納できる
よう、1バンク当り数十〜数百Mbyte程度で装置設
計していた。装置ストライプデータは、描画装置の電子
ビームの偏向幅程度の幅とその幅と直交方向のチップサ
イズの長さを持った細長い短冊状の領域であり、チップ
データを隙間や重なりなく短冊状に分割したものであ
る。従って、装置ストライプと設計ストライプとは異な
る切り方をする場合もあるが、描画装置に合わせて設計
ストライプを定義すれば、同一のストライプ形状を指す
ことになる。マスクを走査する方法は、装置ストライプ
データを読み込み描画や検査を行いながらストライプ長
さ方向に連続移動させて、ストライプ終端でストライプ
幅分ステップ移動して、折り返し反対方向に連続移動す
る行程を繰り返していく。
【0006】上述の通り、最近のLSIのパターンの設
計データの記述方法はより複雑になり、チップデータ及
び設計ストライプ(装置ストライプ)のデータサイズが
爆発的に増大してきたが、従来の描画装置や検査装置で
は,ハードウェアの受け口のハード入力メモリの容量を
拡充することは困難になっている。このため、所望のマ
スク全面のデータを1つのチップとしてまとめて記述す
ることがデータサイズの点で困難になってきて、1枚の
マスクの描画や検査を行うために複数のチップデータを
配置,結合する方法が必要になってきた。
【0007】従来の描画装置や検査装置は、チップデー
タの単位で処理するよう構成されているので、設計デー
タが複数チップで生成されている場合には、チップ毎に
装置ストライプを定義してチップ毎にステージを折り返
し走査を行っている。即ち、チップAの処理後改めてチ
ップBかチップCに処理を進める工程となり、ステージ
の折り返し回数が2倍に増大してしまう。ステージをス
トライプ終端で折り返す行為は、連続移動方向のステー
ジを減速,停止し、ステップ移動のうえ反対方向に加
速,走行する必要があり、装置のスループットを向上さ
せるためのネックとなっている。
【0008】また、描画装置でこのように折り返しを行
った場合には、描画時刻の時間差とステージなど機械的
な精度や再現性の誤差,経時変化により、いわゆる描画
つなぎ精度に悪影響を受けやすくなる。
【0009】検査装置でこのように折り返しを行った場
合には、チップAとチップBの境目でそれぞれのチップ
データの検査不能領域が発生する。これは、検査基準の
参照データを発生する過程でぼかし処理には実際に検査
判定する画素の周囲の画素のパターンデータから演算す
る部分があり、チップの境目では互いに他方のチップに
属した画素データが得られずに正確な検査基準データが
発生できないためである。このため、この数画素に及ぶ
検査不能領域帯では、擬似欠陥を生じないよう欠陥判定
を避けるよう、意図的に、欠陥があっても検出しないよ
うに動作させている。
【0010】設計データが複数チップで生成されている
場合には、チップAとチップBを貫通して処理すること
が望ましいが、上述した装置側のハードウェアの受け口
のハード入力メモリの容量が限界となり、従来の描画装
置や検査装置では複数のチップを貫通した装置ストライ
プデータを作成してもハードウェアに引き渡すことがで
きないという制約があった。
【0011】ハードウェアの受け口のハード入力メモリ
の容量の限界が取り除かれた場合、チップを合成する前
処理、即ち、例えば装置稼動前にチップAとチップBを
計算機上の予備処理で合成して、貫通した装置ストライ
プデータを作成できるようにする方法も考えられるが、
複雑で大規模なデータ構造を取り扱う必要があり、デー
タを一時的に記憶するための主記憶領域確保が不足して
いわゆるスワップなど計算機のリソース不足に伴う副作
用が生じるために、実用的な処理時間では終えられない
という改善すべき課題もあった。具体的には、チップを
合成するには上述した階層化したデータ記述のレイアウ
トデータのみでなくチップデータ内の図形データまでア
クセスして図形位置や辺の長さまで整合をとる必要があ
るためである。
【0012】従来の描画装置や検査装置では、装置稼働
中の特定の装置ストライプデータが装置側のハードウェ
アの受け口のハード入力メモリの容量を超えてしまうこ
とが判った時点で、装置ストライプの幅を狭くする、或
いは装置ストライプの長さを短くするなどの方法で、装
置ストライプデータ容量をハード入力メモリ容量に収め
ることは可能であった。この場合であっても、チップ毎
に装置ストライプを定義してチップ毎にステージを折り
返し走査を行っていることには変わりなく、ステージの
折り返し回数を滅らして装置のスループット改善には至
らなかった。
【0013】これらの設計データの記述に伴う、装置ス
トライプデータ及びチップデータの増大,複雑化の問題
は検査装置と描画装置に共通した問題で、設計データが
複数チップに分割された場合でも効率の良いストライプ
データ発生方法が必要になってきた。
【0014】一方、LSI製造における歩留まり低下の
大きな原因の一つにフォトマスクのパターン欠陥が挙げ
られている。フォトマスクの欠陥は、これを元にして露
光,現像を経て基板上に形成する全てのパターンに欠陥
が連鎖してしまうため、マスク製造プロセス上の問題は
大きい。そのため、フォトマスクの検査は必須であり、
より高速な検査技術が求められている。
【0015】以下は、具体的な従来例としてマスク検査
装置を中心に説明する。一般に、マスクの製造は図21
に示すように、CAD200から出力された設計データ
201を用いて電子ビーム描画装置202でパターンを
描画し、適切なプロセスを経て製造されたマスク205
をマスク欠陥検査装置203で検査して不良な箇所は修
整装置204で修正して出荷する工程が採られている。
なお、図中の206は欠陥マスク、207は修正済みマ
スク、208は出荷マスクを示している。
【0016】この工程でマスク欠陥検査装置203に
は、図22(a)に示すように、マスク205内で同じ
パターンが描画された別々のチップや繰り返しパターン
の別々の領域の観測像同士を比較器212により比較す
るダイ対ダイ検査方式と、図22(b)に示すように、
パターン描画時に使用した設計データ201を展開して
基準データを得て、比較器212により観測像を基準デ
ータと比較するデータベース比較方式の二通りがある。
【0017】ダイ対ダイ検査方式は基準データを発生す
る機構が不要なため、比較的高速化しやすく装置の構造
もシンプルになるが、二つのダイに共通して存在する欠
陥を指摘できないという問題がある。データベース比較
方式では、設計パターン通りにマスクパターンが形成さ
れているかを厳密に検査できるが、検査速度を高速化す
るには検査基準パターンを発生する機構が装置全体を律
速しないように、充分な余裕率を見込んだデータ処理速
度で装置設計する必要がある。
【0018】データベース比較方式の場合には、図21
に示すように、描画装置202で描画する際に使用する
設計データ201と、マスク欠陥検査装置203で検査
する際に使用するデータとを同じデータにすることで効
率の良いシステムを構築できる。
【0019】図23において、ハード入力メモリ120
に格納されたストライプデータは、ビットパターン発生
回路12でビットパターンに展開され、図形イメージデ
ータとして参照データ発生回路13に送られる。参照デ
ータ発生回路13では、測定パターンデータに含まれ
る、検出光学系の解像特性やフォトダイオードアレイの
隣接画素間の電荷結合効果などの影響を考慮し、設計デ
ータに適切なぼかし処理を加え、参照データである検査
基準パターンデータを生成する。
【0020】比較回路14は、測定パターンデータと適
切なフィルタ処理が施された設計側のデータとを適切な
アルゴリズムに従って比較し、一致しない場合には、パ
ターン欠陥ありと判断する。欠陥があった部分はその部
分の座標データ、補足したセンサ観測像と対応する参照
パターンデータなどを付加して計算機のハードディスク
などに保存する。
【0021】展開回路(ビットパターン発生回路)12
から比較回路14までのハードウェアが動作中にも、装
置用のストライプデータを補充できるように、ハード入
力メモリは120の複数バンクを装備してバンク切り換
えをしながら動作させる。ハード入力メモリ120のサ
イズは装置用のストライプデータを1本分格納できるよ
う、1バンク当り数十〜数百Mbyte程度の容量が必
要になる。
【0022】以上の具体的な説明は検査装置の例だか、
チップデータを装置ストライプデータに分割して、スト
ライプ終端でストライプ福分ステップ移動を行う行為は
描画装置でも検査装置と同様に必要である。
【0023】データベース比較方式の検査装置において
パターン展開回路の動作速度は、パターン密度が最も高
くなる事態を予想し、その場合でも装置速度を律速しな
いように充分な安全率を見込んで設計している。しか
し、装置ストライプ全長に渡ってその最も厳しいパター
ン密度が連続することは無く、平均的にはオーバースペ
ックな装置設計を強いていることになる。従来ビットパ
ターン発生回路は、図23に示すように現在検査中の装
置ストライプのパターンイメージを発生していた。測定
パターンデータはステージの進行により一定の速度で得
られるため、ビットパターン発生回路は予想される最も
パターン密度の濃いところでも間に合うように設計され
ている。逆にパターン密度の若いところでは休んでい
る。
【0024】さらに、検査装置ではマスクの一部のみの
検査、或いは一部分を除外して短時間で効率の良い検査
をしたい場合でも、検査基準データ発生は上述のチップ
データ及びそのチップデータから求まる装置ストライプ
データを実施単位としているため、不要な部分まで検査
することが必要になり、検査時間を短縮するには所望の
領域のみを抽出した設計データを作り直す必要があっ
た。
【0025】
【発明が解決しようとする課題】このように、従来のパ
ターン描画装置又はパターン検査装置で用いるデータ展
開方法においては、設計データは計算機の磁気ディスク
等に格納されていて、装置用のストライプデータに切り
出す処理までは計算機上のソフトウェアで行い、ハード
ウェアの受け口のハード入力メモリに出力して、パター
ン発生,ショット図形発生といったハードウェア処理に
引き継いでいた。
【0026】LSIパターンの設計データの記述方法は
益々複雑になり、所望のマスク全面のデータを1つのチ
ップとしてまとめて記述することは困難になっている。
このため、1枚のマスクの描画や検査のために複数のチ
ップデータを配置,結合する方法が必要となり、このよ
うなデータを単に展開したのでは、描画や検査の際のス
テージの折り返し回数が多くなる問題があった。また、
ステージの折り返し回数を少なくして描画時間や検査時
間を短縮するためには、設計データを作り直す必要があ
るが、設計データを作り直すことは多大な時間と手間を
要することになり実質的に困難であった。
【0027】本発明は、上記事情を考慮して成されたも
ので、その目的とするところは、設計時のデータを作り
直さなくても描画装置や検査装置の内部でデータを再構
築してステージの折り返し時間を省くことができるデー
タ展開方法を提供することにある。
【0028】また、本発明の他の目的は、上記のデータ
展開方法を搭載したパターン描画装置又はパターン検査
装置を提供することにある。
【0029】
【課題を解決するための手段】(構成)上記課題を解決
するために本発明は次のような構成を採用している。
【0030】即ち本発明は、設計データが複数の矩形領
域毎のデータで構成されている場合に、設計データを取
り込んで所望ストライプ幅の図形データを作成する図形
データ展開方法であって、領域演算を行って、隣接する
矩形領域を一定方向に貫通したカラム領域に再構成する
ステップと、前記カラム領域を予め定められた幅の短冊
状の領域である装置ストライプに切り分けるステップ
と、設計データを構成する階層記述の単位情報を装置ス
トライプ毎に抽出するステップとを含み、前記矩形領域
を一定方向に貫通したカラム領域に再構成するステップ
として、カラム貫通方向をX、その直交方向をYとし、
各矩形領域の第1から第4の頂点座標を(X1,Y
1),(X2,Y1),(X2,Y2),(X1,Y
2)とした場合の第1及び第4の頂点座標情報(X1,
Y1),(X1,Y2)を持った矩形領域開始符号と、
第2及び第3の頂点座標情報(X2,Y1),(X2,
Y2)を持った矩形領域終了符号を、全ての矩形領域に
定義して、各々の矩形領域開始符号と矩形領域終了符号
を他の矩形領域の第1から第4の頂点のY座標に照らし
合わせ、他の矩形領域のいずれかのY座標にて分割可能
であれば分割し、二つのY座標が共に等しい矩形領域開
始符号と矩形領域終了符号同士を演算することを特徴と
する。
【0031】また本発明は、設計データが複数の矩形領
域毎のデータで構成されている場合に、設計データを取
り込んで所望ストライプ幅の図形データを作成する図形
データ展開方法であって、領域演算を行って、隣接する
矩形領域を一定方向に貫通したカラム領域に再構成する
ステップと、前記カラム領域を予め定められた幅の短冊
状の領域である装置ストライプに切り分けるステップ
と、設計データを構成する階層記述の単位情報を装置ス
トライプ毎に抽出するステップとを含み、前記矩形領域
を一定方向に貫通したカラム領域に再構成するステップ
として、カラム貫通方向をX、その直交方向をYとし、
各矩形領域の第1から第4の頂点座標を(X1,Y
1),(X2,Y1),(X2,Y2),(X1,Y
2)とした場合の第1又は第4の頂点座標(X1,Y
1),(X1,Y2)及び第1と第4の頂点座標間のY
寸法から成る矩形領域開始符号と、第2又は第3の頂点
座標(X2,Y1),(X2,Y2)及び第2と第3の
頂点座標間のY寸法から成る矩形領域終了符号を、全て
の矩形領域に定義して、各々の矩形領域開始符号と矩形
領域終了符号を他の矩形領域の第1から第4の頂点のY
座標に照らし合わせ、他の矩形領域のいずれかのY座標
にて分割可能であれば分割し、Y寸法が共に等しく且つ
Y方向位置が実質的に等しい矩形領域開始符号と矩形領
域終了符号同士を演算することを特徴とする。
【0032】ここで、本発明の望ましい実施態様として
は次のものがあげられる。 (1) 矩形領域はチップ領域であり、矩形領域毎のデータ
はチップデータであること。 (2) データ生成条件が異なるために合成不能なチップ
(異種チップ)が設計データ内に含まれている場合に、
これらを別カラムとして領域演算を行うこと。 (3) 設計データのチップが配置された領域又はカラム領
域に対して、実際に展開したい領域を指定しカラム領域
を再構成すること。 (4) 設計データのチップが配置された領域又はカラム領
域に対して、展開しない領域と展開しないチップを指定
し、カラム領域を再構成すること。 (5) 設計データのチップ周辺部まで含む領域を、チップ
本体と周辺部分との領域演算によりカラム領域を拡大す
ることで再構成すること。
【0033】また本発明は、被検査試料のパターン検査
を行うためのパターン検査装置において、上記構成のデ
ータ展開方法を用いて検査基準データを作成し、この検
査記述データと実際に被検査試料のパターンを測定して
得られる測定データとを比較することによりパターン検
査を行うことを特徴とする。
【0034】また本発明は、試料上に半導体マスクのパ
ターンを描画するためのパターン描画装置において、上
記構成のデータ展開方法を用いて図形データを作成し、
作成した図形データから描画図形を抽出してパターン描
画を行うことを特徴とする。
【0035】(作用)本発明のデータ展開方法は、設計
データが矩形領域(チップ領域)のデータ(チップデー
タ)とチップを配置するデータ(レイアウトデータ)と
を定義して、レイアウトデータはそれぞれのチップの配
置位置とチップ寸法から成り、チップデータは複数の設
計ストライプの集合、設計ストライプデータはセルの集
合,セルは図形の集合とする概念に基づくものであり、
複数の矩形領域(チップ領域)毎のデータ(チップデー
タ)で構成されている設計データを取り込み、設計デー
タ内の隣接するチップ領域をカラム領域に再構成するカ
ラム領域作成手段と、カラム領域を1回のステージ移動
で操作可能な領域(装置ストライプ領域)に分割するス
トライプ領域作成手段と、設計データを構成する階層記
述の適当な単位(セル)情撮を装置ストライプ毎に抽出
するストライプデータ作成手段とから構成される。
【0036】より具体的には、カラム領域作成手段とし
て、カラム貫通方向をX、その直交方向をYとし、各矩
形領域の第1から第4の頂点座標を(X1,Y1),
(X2,Y1),(X2,Y2),(X1,Y2)とし
た場合に、次のようにすることを特徴とする。
【0037】(a)第1及び第4の頂点座標情報(X
1,Y1),(X1,Y2)を持った矩形領域開始符号
と、第2及び第3の頂点座標情報(X2,Y1),(X
2,Y2)を持った矩形領域終了符号を、全ての矩形領
域に定義して、各々の矩形領域開始符号と矩形領域終了
符号を他の矩形領域の第1から第4の頂点のY座標に照
らし合わせ、他の矩形領域のいずれかのY座標にて分割
可能であれば分割し、二つのY座標が共に等しい矩形領
域開始符号と矩形領域終了符号同士を演算すること。
【0038】(b)第1又は第4の頂点座標(X1,Y
1),(X1,Y2)及び第1と第4の頂点座標間のY
寸法から成る矩形領域開始符号と、第2又は第3の頂点
座標(X2,Y1),(X2,Y2)及び第2と第3の
頂点座標間のY寸法から成る矩形領域終了符号を、全て
の矩形領域に定義して、各々の矩形領域開始符号と矩形
領域終了符号を他の矩形領域の第1から第4の頂点のY
座標に照らし合わせ、他の矩形領域のいずれかのY座標
にて分割可能であれば分割し、Y寸法が共に等しく且つ
Y方向位置が実質的に等しい矩形領域開始符号と矩形領
域終了符号同士を演算すること。
【0039】これらの処理は、通常は設計データを格納
している計算機上のソフトウェアで実施することができ
る。カラム領域作成手段は、図7(a)に示すように、
設計データからステージ進行方向に境目のない領域(カ
ラム領域)を求める。データ内の隣接するチップ領域を
カラム領域に再構成カラム領域情報は、図7(b)に示
すデータ構造とする。
【0040】装置ストライプ領域作成手段は、図7
(c)に示すように、カラム領域情報により、装置が1
回のステージ移動で処理可能な短冊状の領域(装置スト
ライプ領域)に分割する。装置ストライプデータ作成手
段は、装置ストライプ領域内に配畳されるセルを設計ス
トライプデータから抽出して装置ストライプデータを作
成する。作成された装置ストライプデータは、装置のハ
ードウェア入力メモリに書き込まれる。データを転送す
る方法は、例えばPCIバスやVMEバスなど、計算機
に備わっている汎用の規格のバスから適切なインターフ
ェースを用いて行えばよい。
【0041】ハードウェア入力メモリに転送されること
で装置に格納されたデータは、装置の回路ハードウェア
或いは所定のソフトウェア・プログラムを組み込んだボ
ードコンピュータが読み込んで、描画装置或いは検査装
置など、それぞれに適した処理に引き継がれる。これら
のカラム領域作成手段,ストライプ領域作成手段,スト
ライプデータ作成手段は、独立した計算機上で動作する
ソフトウェアで実現できるほか、装置の一部に組み込ま
れた例えばボードコンピュータなどの計算機でも実現可
能である。
【0042】
【発明の実施の形態】以下、本発明の詳細を図示の実施
形態によって説明する。
【0043】図1は、本発明の各実施形態に使用したフ
ォトマスクのパターン検査装置の全体構成を示すブロッ
ク図である。
【0044】被検査試料(フォトマスク)1は、試料台
(XYθテーブル)2上に載置されている。試料台2
は、CPU10から指令を受けたテーブル制御回路11
によりX,Y方向の移動及びθ回転が可能である。試料
台2の位置座標は、例えばレーザ波長システム16によ
り測定され、その出力が位置回路15に送られる。位置
回路15から出力された位置座標は、テーブル制御回路
11にフィードバックされる。
【0045】試料台2の上方には光源3が設けられ、こ
の光源3からの光は集光レンズ7を介してフォトマスク
1に照射される。フォトマスク1及び試料台2を通過し
た光は、拡大光学系4及び光電変換部(フォトダイオー
ドアレイ)5の受光面に結像照射される。光電変換部と
してのフォトダイオードアレイ5は、フォトマスク1の
被検査パターンに対応した測定信号を検出する。
【0046】被検査パターンに対応した測定信号は、数
十MHz程度のクロック周波数に同期してフォトダイオ
ードアレイ5から読み出され、センサ回路6でデジタル
データに変換され、さらにラインバッファで整列された
後、測定パターンデータとして比較回路14に送られ
る。測定パターンデータは、例えば8ビットの符号なし
データであり、各画素の明るさを表現しているものとす
る。なお、比較回路14には、位置回路15を経て測定
箇所の位置情報も送られる。
【0047】比較回路14では、測定パターンデータと
検査基準パターンデータをレベル比較や微分値を比較す
るなどの適切なアルゴリズムにより比較して、欠陥判定
が行われる。検出した欠陥の情報はCPU10に取り込
まれる。取り込む情報は欠陥の発生した座標やその際の
測定パターンデータと検査基準パターンデータ、比較回
路14で判定した欠陥種別などがある。これらの情報
は、検査進行中或いは検査終了後にディスプレイ装置な
どの出力装置24に表示したり、ハードディスクなどの
記憶メディアに保存したりする。
【0048】なお、本実施形態に係わるパターン検査装
置は、操作者からデータや命令などの入力を受け付ける
入力装置23、検査結果を出力する出力装置24、設計
パターンデータなどを格納したハードディスク21、及
びパターン検査プログラムなどを格納したハードディス
ク22等を有している。
【0049】測定パターンデータに関する処理は、適当
なストライプ幅とその幅と直交方向のチップサイズの長
さを持った細長い短冊状の装置ストライプを処理単位と
している。即ち、図2(a)に示すように、被測定試料
上のパターンは細長い短冊T1,T2,T3,…,Tn
の装置ストライプに分割され,各短冊に対応するマスク
パターンを撮像するようにステージをX方向矢印に示す
ように連続的に移動させることと、Y方向にフォトダイ
オードアレイの画素方向のスキャン取り込みをすること
によって観測像を取り込む。さらに具体的には、図2
(b)に示すように、1画素分の幅Pの区間をステージ
がX方向に試料台を駆動して連続移動する間に、フォト
ダイオードアレイのW画素をスキャンし、これをX方向
のストライプ長さ分を逐次移動して、短冊T1をスキャ
ンする。同様に図2(a)に示すように、短冊T2,T
3,…,Tnを折り返し走査する。
【0050】図2(b)はマスク1のある程度の範囲に
光を照射してマスクの透過,反射像をフォトダイオード
アレイ5上に結像させる方法を説明しているが、代わり
に、検出したい欠陥寸法に応じた細さのビームを照射し
て透過,反射する光を検出する方法もある。この場合
は、ほぼ1画素分の領域をカバーする大きさのビームを
照射して、連続移動方向(X)にpの区間移動する間に
装置ストライプ幅Wをスキャンして透過,反射する光を
検出する。
【0051】このように、検査動作中はステージのX方
向への連続移動とフォトダイオードアレイのスキャンは
途切れずに同期している必要がある。データベース方式
の検査装置では、比較回路での比較タイミングエラーを
起こさないよう、検出パターンの取得速度に対して充分
なタイミングマージンを持った検査基準データ発生を行
う必要がある。
【0052】充分な処理速度を得るため、設計データか
ら参照パターンを発生する処理は専用回路のハードウェ
アで行っている。但し、設計のチップデータは計算機の
磁気ディスク21等に格納されているので、装置用のス
トライプデータに切り出す処理までは計算機上のソフト
ウェアで行い、ハードウェアの受け口のハード入力メモ
リに出力している。
【0053】図3は、本実施形態に係わるパターン検査
装置の要部回路構成を示すブロック図である。ハード入
力メモリ120に格納されたストライプデータは、ビッ
トパターン発生回路12でビットパターンに展開され、
図形イメージデータとしてストライプメモリ121に送
られる。
【0054】本装置では図3に示すように、ビットパタ
ーン発生回路12と参照データ発生回路13の間に装置
ストライプ1本分のパターンイメージデータを保持でき
るストライプメモリ121を複数個設けた。これによ
り、本装置のビットパターン発生回路12は、検査中の
バックグラウンド処理で、次の装置ストライプ領域のパ
ターンイメージを展開可能となった。これは、ビットパ
ターン発生回路12の性能を最大限に生かすことに繋が
り、バックグラウンド処理のため、展開途中でのハード
入力メモリ120のバンク切り替え制御も容易となっ
た。つまり、1本の装置ストライプデータをハード入力
メモリ120の複数のバンクに分けて格納可能とした。
【0055】ビットパターン発生回路12は、ハード入
力メモリ120内の装置ストライプデータを展開して、
検査基準データとなるビットパターンデータをストライ
プメモリ121に生成する。このビットパターンデータ
は、イメージデータとして参照データ発生回路13に送
られ、データ全体にパターン検査装置での測定誤差など
を考慮したぼかし処理等が加えられ、最終的な検査基準
パターンデータとして比較回路14に送られる。
【0056】なお、参考のために、図4に本実施形態に
おけるデータ展開方法の流れを示し、図5及び図6に装
置ストライプ作成のためのフローチャートを示してお
く。従来装置と本装置との違いは、図4に示すカラム領
域作成手段61、装置ストライプ領域作成手段62、及
び装置ストライプデータ作成手段63を備えていること
である。これらは、ホスト計算機(CPU)10にて処
理可能なため、本実施形態に係わるパターン検査装置の
基本構成は、従来のパターン検査装置とほぼ共通する。
【0057】次に、本発明の特徴である設計データの構
成、データ展開方法の流れ、カラム領域作成手段、装置
ストライプ領域作成手段、装置ストライプデータ作成手
段について説明する。
【0058】[設計データの構成]まず、本発明のデー
タ展開方法が使用する設計データ(ハードディスク21
に格納されている)について説明する。
【0059】設計データは図8(a)に示すように矩形
領域(チップ)毎のデータ(チップデータ)とチップを
配置するデータ(レイアウトデータ)とで構成される。
レイアウトデータは図8(b)に示す通り、それぞれの
チップの配置位置とチップ寸法から成る。チップデータ
は図8(c)に示す短冊状の領域(ストライプ)毎の独
立したデータ(ストライプデータ)の集まりである。後
述するカラム内のストライプデータ(装置ストライプデ
ータ)と区別するため、これを設計ストライプデータと
呼ぶ。
【0060】設計ストライプデータは、図8(d)に示
すように図形情報の集合であるセルを配置する構造で、
図8(e)に示す通りセルの配置情報の集合であるセル
配置データ部とセル図形情報の集合であるセル図形デー
タ部から成る。セル配置情報は、設計ストライプ内のセ
ルの配置位置とセル図形情報へのポインタから成る。セ
ル図形情報は、セル内に配置される図形情報の集合であ
る。図形情報は、セル内の図形位置と形状とサイズとか
ら成る。
【0061】[データ展開方法の流れ]前記図4に示し
たデータ展開方法の流れのように、設計データからカラ
ム領域作成手段61、装置ストライプ領域作成手段6
2、装置ストライプデータ作成手段63を介してデータ
展開を行う。
【0062】カラム領域作成手段61は、設計データ内
のレイアウトデータより、カラム領域情報を作成する。
カラム領域情報は、図7(b)に示すデータ構造とす
る。装置ストライプ領域作成手段62は、各カラム領域
を装置が1回のステージ移動により処理可能な短冊状の
領域(装置ストライプ領域)に分割する(図7
(c))。装置ストライプデータ作成手段63は、各装
置ストライプ領域内に配置されるセルを設計ストライプ
データから抽出して装置ストライプデータを作成する。
【0063】[カラム領域作成手段]カラム領域作成手
段61は、設計データに含まれるレイアウトデータ(図
8(b))を領域演算することで、ステージ進行方向に
境目のない領域(カラム領域)を求めるプログラムであ
る。カラム領域作成手段61には、領域のOR演算,減
算,AND演算の機能を持つ。これらの組み合わせ実行
及び繰り返し実行可能である。具体的な使用法は後述の
各実施形態で説明する。
【0064】以下に、領域演算手法を記す。
【0065】〈領域OR演算〉図9に示す例に従い説明
する。横方向をX軸、縦方向をY軸とする。
【0066】手順1)各領域の開始位置(X座標の小さ
い方)をXY座標とY長さの上向きベクトルで表し、終
了位置(X座標の大きい方)をXY座標とY長さの下向
きベクトルで表す。
【0067】手順2)各ベクトルを全てのベクトルの頂
点種類(ベクトルの始点終点のY座標)で分割する。即
ち、ベクトルの長さが揃ったスリット領域に分ける。
【0068】手順3)スリット毎に上向きベクトルを+
1、下向きベクトルを−1として、X座標の小さい方
(同じ座標の場合上向きベクトルが先)から累積加算す
る。そして、累積加算結果が1となる上向きベクトル
と、0となる下向きベクトルのみを残す。
【0069】手順4)ベクトル表現を配置位置と辺の長
さ(XY座標とX長さ、Y長さ)で表す領域情報に戻
す。このとき、隣のスリットでX座標とX長さが同じも
のを合成する。
【0070】〈領域減算〉図10に示す例に従い説明す
る。横方向をX軸、縦方向をY軸とする。
【0071】手順1)被減領域の開始位置(X座標の小
さい方)をXY座標とY長さの上向きベクトルで表し、
終了位置(X座標の大きい方)をXY座標とY長さの下
向きベクトルで表す。そして、減領域の開始位置をXY
座標とY長さの下向きベクトルで表し、終了位置をXY
座標とY長さの上向きベクトルで表す。
【0072】手順2)〜手順4)は、上述した領域OR
演算と同じ処理を行う。
【0073】〈領域AND演算〉図11に示す例に従い
説明する。横方向をX軸、繊方向をY軸とする。
【0074】手順1)〜手順2)は、上述した領域OR
演算と同じ処理を行う。
【0075】手順3)スリット毎に上向きベクトルを+
1、下向きベクトルを−1として、X座標の小さい方
(同じ座標の場合下向きベクトルが先)から累積加算す
る。そして、累積加算結果が2となる上向きベクトル
と、1となる下向きベクトルのみを残す。
【0076】手順4)は、上述した領域OR演算と同じ
処理を行う。
【0077】〈装置ストライプ領域作成手段〉図7
(c)に示すように、各カラム領域を1回のステージ移
動で装置が処理できる短冊状の領域(装置ストライプ領
域)に分割する。装置ストライプ領域情報は、装置スト
ライプデータ作成時のほか、装置のステージ(試料台
2)の制御などに利用する。
【0078】(装置ストライプデータの作成手段)図1
2に手順の概念図を示す。
【0079】手順1)装置ストライプ領域内に含まれる
設計ストライプを求め、それぞれ装置ストライプ原点か
らの相対座標を求める。
【0080】手順2)装置ストライプ内に含まれる各設
計ストライプのセル情報を順次読み出し、装置ストライ
プ領域内に存在するセル情報に対し、装置ストライプデ
ータに登緑処理を行う。セル図形データの内容には修正
を加えず登録し、セル配置データの配置座標は、装置ス
トライプ原点からの相対座標に変換する。この座標変換
は手順1で求めた設計ストライプの座標を加算するだけ
でよい。また、セル配置データのセル図形情報へのポイ
ンタは、装置ストライプデータ内の登録先とする。
【0081】装置ストライプデータは、図7(d)に示
すように図形情報の集合であるセルを配置する構造で、
図7(e)に示すようにセルの配置情報の集合であるセ
ルの配置データ部と各セルの図形情報の集合であるセル
図形データ部から成る。要するに設計ストライプデータ
図8(e)と同じ構造とする。
【0082】以下、本発明の各実施形態について説明す
る。
【0083】(第1の実施形態)まず、本発明の展開方
法を使用した検査装置の例を説明する。
【0084】前記図1に示すように、本実施形態に係わ
るパターン検査装置は、ホスト計算機(CPU)10
と、設計データより検査基準パターンデータを生成する
検査データ生成部と、被測定試料1であるフォトマスク
に対応した測定パターンデータを生成する測定データ生
成部と、測定パターンデータと検査基準パターンデータ
とを比較する比較回路14とを少なくとも備えている。
【0085】図1に示す装置において、ハードディスク
21に格納されている設計データは、従来の電子ビーム
描画装置202及びパターン検査装置203でも使用し
ているデータである。設計データの構成は、図8に示し
た通りである。この設計データより前述したカラム領域
作成手段61がカラム領域を作成する。
【0086】図13(a)に示すように設計データが複
数のチップデータで構成されている場合、カラム領域作
成手段61は、領域OR演算の機能を使用してカラム領
域(図13(b))を作成する。装置ストライプ領域作
成手段62は、カラム領域を1回のステージ移動で検査
できる短冊状の領域(装置ストライプ領域)に分割す
る。装置ストライプデータ作成手段63は、装置ストラ
イプ領域に含まれるセルを抽出して、ビットパターン発
生回路12のハード入力メモリ120(図3)に装置ス
トライプデータを順次作成する。
【0087】図13(c)は、従来のパターン検査装置
と本実施形態によるパターン検査装置との検査時間の比
較である。本装置では、従来装置では必要なかったカラ
ム領域作成、装置ストライプ領域作成、装置ストライプ
データ作成の処理時間が余分に必要であるが、2本目以
降の装置ストライプデータ作成処理は、検査実行中に並
列動作可能なため、余分にかかる処理時間は図13
(c)のC:S:Ts1の部分である。この時間は、装
置ストライプ1本分の検査時間より短くできる。図13
の例の場合、本装置は従来装置よりステージの折り返し
回数が半分で済む。
【0088】具体的に数値を示すと、チップサイズがそ
れぞれ100mm角で、装置ストライプの幅は約200
μm(フォトダイオードアレイの有効画素数は約200
0画素で画素サイズが0.1μmの場合)だった場合、
従来装置での装置ストライプ数は1000本であるが、
本装置では500本で済む。ステージの折り返し時間
は、1〜2秒かかるため、500秒〜1000秒の時間
短縮となる。また、ステージ進行方向により多くのチッ
プが並んでいる設計データの場合や、より高精度の検査
をするために画素サイズを小さくした場合、この時間短
縮の効果は更に大きくなる。
【0089】(第2の実施形態)次に、図14を参照し
ながら、第2の実施形態におけるカラム領域作成方法に
ついて説明する。
【0090】上述した第1の実施形態は、全てのチップ
領域の領域OR演算してカラム領域を求めている。その
ため、データ生成条件(アドレスユニットやミラーな
ど)が異なるチップ(異種チップ)も同じカラムとな
る。この場合、装置ストライプ領域にデータ生成条件の
異なる設計ストライプが配置されるため、装置ストライ
プデータ作成手段63にデータ生成条件を揃える処理が
必要になる。つまり、装置ストライプデータ作成手段6
3が、セル図形データ内の個々の図形データ対して変換
を行う必要がある。この処理を行うと、装置ストライプ
データ作成時間が大幅に伸びるため処理時間の短縮には
繋がらない。このような場合には、同じデータ生成条件
のチップ(同種チップ)毎に、カラム領域を作成する。
【0091】図14(a)に示すように、チップA,チ
ップB,チップCの3種類のチップが配置されている場
合でチップCのデータ生成条件が異なる場合は、図14
(b)に示すように、チップA,チップBの領域で作成
したカラム領域(カラム1,カラム2)と、チップCの
領域で作成したカラム領域(カラム3)とする。ここ
で、カラム1はチップA,チップBを貫通して処理する
ため、従来装置のチップ毎の処理より折り返し回数を減
らすことができる。
【0092】(第3の実施形態)次に、図15を参照し
ながら、第3の実施形態のおけるカラム領域作成方法に
ついて説明する。
【0093】本実施形態は、設計データの一部のみを処
理したい場合に設計データを作り直すことなく、カラム
の領域演算でこれを実現する方法である。
【0094】図15(a)に示す設計データを、図15
(b)で指定した領域のみ処理したい場合、図15
(c)に示すように、上述した実施形態と同様にチップ
領域からカラム領域を作成する。このカラム領域に対し
て、図15(b)で示す指定領域と領域AND演算を行
って得られる領域を実際のカラム領域(1〜3)とする
(図15(d))。
【0095】(第4の実施形態)次に、図16を参照し
ながら、第4の実施形態におけるカラム領域作成方法に
ついて説明する。
【0096】本実施形態は、設計データの一部のみを処
理から除外したい場合に設計データを作り直すことな
く、カラム領域演算でこれを実現する方法である。
【0097】図16(a)に示す設計データを、図16
(b)で指定した領域のみを処理から除外したい場合、
図16(c)に示すように、上述した実施形態と同様に
チップ領域からカラム領域を作成する。このカラム領域
に対して、図16(b)で示す領域を領域減算して求ま
る領域を実際のカラム領域(1〜4)とする(図16
(d))。
【0098】(第5の実施形態)次に、図17を参照し
ながら、第5の実施形態におけるカラム領域作成方法に
ついて説明する。
【0099】本実施形態は、設計データに配置されたチ
ップの周辺部分も同時に処理したい場台に設計データを
作り直すことなく、カラム領域演算でこれを実現する方
法である。
【0100】例えば、図17(a)に示す設計データで
作成されたフォトマスクのチップ周辺領域も一緒に検査
したい場合などに使用する。図17(b)に示すよう
に、設計データに配置されているチップの領域を処理し
たい周辺サイズ分拡大してから、上述した実施形態と同
様にカラム領域を作成する(図17(c))。
【0101】(第6の実施形態)次に、図18を参照し
ながら、第6の実施形態におけるカラム領域作成方法に
ついて説明する。
【0102】本実施形態は、設計データに配置されたチ
ップの周辺部分も同時に処理したい場合で、設計データ
に異種チップが含まれるときに、設計データを作り直す
ことなくカラム領域演算でこれを実現する方法である。
【0103】図18(a)で示す設計データで作成され
たフォトマスクのチップ周辺領域を検査したい場合、配
置されているチップの領域を検査したい周辺サイズ分拡
大してカラム領域を作成するが、異種チップを含むため
図18(b)に示すように、第2の実施形態と同様に同
種チップ毎にカラム領域を作成する。このとき、チップ
領域を拡大しているために、カラム領域が異種チップと
重なっている。これを除くために、図18(c)に示す
ように、カラム領域から異種チップ領域を領域減算す
る。この状態では、カラム領域内に異種チップが含まれ
ないため処理可能であるが、チップ周辺部分でカラムが
重なっているため2重に処理する部分が生じる。
【0104】これを避けるには、図18(d)に示すよ
うに、チップA側のカラム領域からチップB側のカラム
領域を領域減算した結果をチップA側のカラム領域とす
ればよい。その逆でも可能である。そして、図18
(e)に示すチップA側のカラム領域(カラム1,カラ
ム3,カラム5)とチップB側のカラム領域(カラム
2,カラム4)を実際のカラム領域とする。
【0105】(第7の実施形態)図19は、この発明の
更に別の実施形態であるパターン描画装置の全体構成を
示す図である。
【0106】描画すべき設計データは、磁気ディスク2
20に格納されている。設計データは、上述したパター
ン検査装置の実施形態と同様に1枚のマスクを複数のチ
ップに分割してあるとする。本発明のデータ展開方法に
よる一連の処理は、装置全体を制御する計算機(CPU
1)223とは別に、描画データを取り扱うための専用
計算機(CPU2)221上のソフトウェア(プログラ
ム)232で実施される。
【0107】パターンの描画は、電子線源226から発
射された荷電粒子ビームをアパーチャ227で成形し、
比較的大きな偏向ができる主偏向器228及び比較的小
さな偏向幅を高速で行うことができる副偏向器229を
経てマスク230に照射することにより行われる。マス
ク230は、XY方向に駆動可能なステージ231上に
載置され、このステージ231により片方向(図ではX
方向)に連続移動し、連続移動終端でその直交方向(図
ではY方向)にステップ移動する。これにより、マスク
全面のビーム照射が可能になっている。
【0108】描画データ用計算機221は、磁気ディス
ク220に格納された設計データを読み出し、ソフトウ
ェア232に基づいて第1〜第6の実施形態で説明した
ようにしてこれを処理する。そして、カラム領域作成,
ストライプ領域作成,ストライプデータ作成のステップ
を経て作成した装置ストライプデータを、描画装置制御
計算機223に接続された磁気ディスク224に転送す
る。描画装置制御計算機223は、描画進行中に磁気デ
ィスク224を読み出して図形展開処理235を行い、
照射する図形の形状,位置,辺の長さなどの図形情報を
読み出して偏向制御器225に送り、成形偏向器234
や主偏向器228及び副偏向器229を制御している。
【0109】描画データ用計算機221が描画装置制御
計算機223に接続された磁気ディスク224に書き込
むインターフェース236は、イーサネット(登録商
標)などの汎用ネットワークを想定して図示したが、専
用のインターフェースやディスクの共有,クロスコール
などの手段でも可能である。
【0110】このようなパターン描画装置においても、
領域演算を行って隣接する矩形領域を一定方向に貫通し
たカラム領域に再構成するステップと、カラム領域を予
め定められた幅の短冊状の領域である装置ストライプに
切り分けるステップと、設計データを構成する階層記述
の単位情報を装置ストライプ毎に抽出するステップとを
順次行うことにより、装置に適した描画データを作成す
ることができる。このため、設計時のデータを作り直す
必要もなく、ステージの折り返し時間を極力少なくする
ことができ、描画スループットの向上に寄与することが
可能となる。
【0111】なお、本発明は上述した各実施形態に限定
されるものではなく、その要旨を逸脱しない範囲で、種
々変形して実施することができる。
【0112】
【発明の効果】以上詳述したように本発明のデータ展開
方法は、複数のチップデータで構成される設計データを
展開する場合において、領域演算手法によりカラム領域
を作成するステップと、カラム領域を装置ストライプ領
域に分割するステップと、装置ストライプ毎にセル情報
を抽出するステップを介して図形を処理する。
【0113】特に、カラム領域を作成するステップとし
て、(a)第1及び第4の頂点座標情報(X1,Y
1),(X1,Y2)を持った矩形領域開始符号と、第
2及び第3の頂点座標情報(X2,Y1),(X2,Y
2)を持った矩形領域終了符号を全ての矩形領域に定義
し、各々の矩形領域開始符号と矩形領域終了符号を他の
矩形領域の第1から第4の頂点のY座標に照らし合わ
せ、他の矩形領域のいずれかのY座標にて分割可能であ
れば分割し、二つのY座標が共に等しい矩形領域開始符
号と矩形領域終了符号同士を演算する、(b)第1又は
第4の頂点座標(X1,Y1),(X1,Y2)及び第
1と第4の頂点座標間のY寸法から成る矩形領域開始符
号と、第2又は第3の頂点座標(X2,Y1),(X
2,Y2)及び第2と第3の頂点座標間のY寸法から成
る矩形領域終了符号を全ての矩形領域に定義し、各々の
矩形領域開始符号と矩形領域終了符号を他の矩形領域の
第1から第4の頂点のY座標に照らし合わせ、他の矩形
領域のいずれかのY座標にて分割可能であれば分割し、
Y寸法が共に等しく且つY方向位置が実質的に等しい矩
形領域開始符号と矩形領域終了符号同士を演算する、こ
とを特徴とする。
【0114】そして、上記3つのスチップを介してデー
タ展開を行うことで、ステージの折り返し回数減らし、
処理時間を短縮できる。また、カラム領域の領域演算処
理でデータ展開領域を変更できるため、領域を限定した
処理や領域を除外した処理及び領域を拡大した処理など
を行う場合に設計データを作成し直す必要がない。
【図面の簡単な説明】
【図1】本発明の各実施形態に使用したパターン検査装
置の全体構成を示す図。
【図2】被測定試料の検査方法を説明するための図。
【図3】図1のパターン検査装置の要部構成を示すブロ
ック図。
【図4】本発明におけるデータ展開方法の流れを説明す
るための図。
【図5】本発明における装置ストライプデータ作成方法
を説明するためのフローチャート。
【図6】本発明における装置ストライプデータ作成方法
を説明するためのフローチャート。
【図7】本発明におけるデータ展開方法の概略を示す
図。
【図8】本発明における設計データの構成を示す図。
【図9】カラム領域作成手段における領域OR演算の手
法を説明するための図。
【図10】カラム領域作成手段における領域減算の手法
を説明するための図。
【図11】カラム領域作成手段における領域AND演算
の手法を説明するための図。
【図12】本発明における装置ストライプデータ作成手
段を説明するための図。
【図13】第1の実施形態におけるカラム領域作成手段
と検査処理時間を説明するための図。
【図14】第2の実施形態におけるカラム領域作成手段
を説明するための図。
【図15】第3の実施形態におけるカラム領域作成手段
を説明するための図。
【図16】第4の実施形態におけるカラム領域作成手段
を説明するための図。
【図17】第5の実施形態におけるカラム領域作成手段
を説明するための図。
【図18】第6の実施形態におけるカラム領域作成手段
を説明するための図。
【図19】第7の実施形態に係わるパターン描画装置の
全体構成を示す図。
【図20】図形微細化の例を示す図。
【図21】フォトマスク製造の流れを説明するための
図。
【図22】ダイ対ダイ検査方式及びデータベース比較方
式のパターン検査装置を説明するための図。
【図23】従来のパターン検査装置の回路構成を説明す
るための図。
【符号の説明】
1,230…被測定試料(フォトマスク) 2,231…試料台 3…光源 4…拡大光学系 5…フォトダイオードアレイ 6…センサ回路 7…集光レンズ 10…ホスト計算機(CPU) 11…テーブル制御回路 12…ビットパターン発生回路 13…参照データ発生回路 14…比較回路 15…位置回路 16…レーザ測長システム 21,220…磁気ディスク(設計データ) 22,233…磁気ディスク(制御プログラム) 23…入力装置 24…出力装置 61…カラム領域作成手段 62…装置ストライプ領域作成手段 63…装置ストライプデータ作成手段 120…ハード入力メモリ 121…ストライプメモリ 221…描画データ用計算機 222…メモリ 223…描画装置制御計算機 224…磁気ディスク 225…偏向制御器 226…電子線源 227…アパーチャ 228…主偏向器 229…副偏向器 232…磁気ディスク(データ関連ソフトウェア) 234…成形偏向器 235…図形展開処理 236…インターフェース
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G06F 17/50 666 G06F 17/50 666C 5F046 G06T 1/00 305 G06T 1/00 305A H01L 21/027 H01L 21/30 502Z 502P Fターム(参考) 2G051 AA56 AB02 AC21 CA03 DA07 EA08 EA12 EB09 FA01 2H095 BB01 BB07 2H097 AA03 AA20 BA10 BB10 CA16 LA10 5B046 AA08 BA05 FA02 FA06 GA06 JA02 KA08 5B057 AA03 CA12 CB12 CC04 CE08 DA03 DA07 DC33 5F046 AA28 CB17

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】設計データが複数の矩形領域毎のデータで
    構成されている場合に、設計データを取り込んで所望ス
    トライプ幅の図形データを作成する図形データ展開方法
    であって、 領域演算を行って、隣接する矩形領域を一定方向に貫通
    したカラム領域に再構成するステップと、前記カラム領
    域を予め定められた幅の短冊状の領域である装置ストラ
    イプに切り分けるステップと、設計データを構成する階
    層記述の単位情報を装置ストライプ毎に抽出するステッ
    プとを含み、 前記矩形領域を一定方向に貫通したカラム領域に再構成
    するステップとして、 カラム貫通方向をX、その直交方向をYとし、各矩形領
    域の第1から第4の頂点座標を(X1,Y1),(X
    2,Y1),(X2,Y2),(X1,Y2)とした場
    合の第1及び第4の頂点座標情報(X1,Y1),(X
    1,Y2)を持った矩形領域開始符号と、第2及び第3
    の頂点座標情報(X2,Y1),(X2,Y2)を持っ
    た矩形領域終了符号を、全ての矩形領域に定義して、各
    々の矩形領域開始符号と矩形領域終了符号を他の矩形領
    域の第1から第4の頂点のY座標に照らし合わせ、他の
    矩形領域のいずれかのY座標にて分割可能であれば分割
    し、二つのY座標が共に等しい矩形領域開始符号と矩形
    領域終了符号同士を演算することを特徴とするデータ展
    開方法。
  2. 【請求項2】設計データが複数の矩形領域毎のデータで
    構成されている場合に、設計データを取り込んで所望ス
    トライプ幅の図形データを作成する図形データ展開方法
    であって、 領域演算を行って、隣接する矩形領域を一定方向に貫通
    したカラム領域に再構成するステップと、前記カラム領
    域を予め定められた幅の短冊状の領域である装置ストラ
    イプに切り分けるステップと、設計データを構成する階
    層記述の単位情報を装置ストライプ毎に抽出するステッ
    プとを含み、 前記矩形領域を一定方向に貫通したカラム領域に再構成
    するステップとして、 カラム貫通方向をX、その直交方向をYとし、各矩形領
    域の第1から第4の頂点座標を(X1,Y1),(X
    2,Y1),(X2,Y2),(X1,Y2)とした場
    合の第1又は第4の頂点座標(X1,Y1),(X1,
    Y2)及び第1と第4の頂点座標間のY寸法から成る矩
    形領域開始符号と、第2又は第3の頂点座標(X2,Y
    1),(X2,Y2)及び第2と第3の頂点座標間のY
    寸法から成る矩形領域終了符号を、全ての矩形領域に定
    義して、各々の矩形領域開始符号と矩形領域終了符号を
    他の矩形領域の第1から第4の頂点のY座標に照らし合
    わせ、他の矩形領域のいずれかのY座標にて分割可能で
    あれば分割し、Y寸法が共に等しく且つY方向位置が実
    質的に等しい矩形領域開始符号と矩形領域終了符号同士
    を演算することを特徴とするデータ展開方法。
  3. 【請求項3】前記矩形領域はチップ領域であり、前記矩
    形領域毎のデータはチップデータであることを特徴とす
    る請求項1又は2記載のデータ展開方法。
  4. 【請求項4】データ生成条件が異なるために合成不能な
    チップ(異種チップ)が設計データ内に含まれている場
    合に、これらを別カラムとして領域演算を行うことを特
    徴とする請求項3記載のデータ展開方法。
  5. 【請求項5】設計データのチップが配置された領域又は
    カラム領域に対して、実際に展開したい領域を指定しカ
    ラム領域を再構成することを特徴とする請求項3記載の
    データ展開方法。
  6. 【請求項6】設計データのチップが配置された領域又は
    カラム領域に対して、展開しない領域と展開しないチッ
    プを指定し、カラム領域を再構成することを特徴とする
    請求項3記載のデータ展開方法。
  7. 【請求項7】設計データのチップ周辺部まで含む領域
    を、チップ本体と周辺部分との領域演算によりカラム領
    域を拡大することで再構成することを特徴とする請求項
    3記載のデータ展開方法。
  8. 【請求項8】請求項1〜7の何れかに記載のデータ展開
    方法を用いて検査基準データを作成し、被検査試料のパ
    ターン検査を行うことを特徴とするパターン検査装置。
  9. 【請求項9】請求項1〜7の何れかに記載のデータ展開
    方法を用い、得られた図形データから描画図形を抽出し
    て半導体マスクのパターンを描画することを特徴とする
    パターン描画装置。
JP2001095304A 2001-03-29 2001-03-29 図形データ展開方法 Expired - Fee Related JP3762244B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001095304A JP3762244B2 (ja) 2001-03-29 2001-03-29 図形データ展開方法
US10/106,344 US7020321B2 (en) 2001-03-29 2002-03-27 Pattern data converting method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001095304A JP3762244B2 (ja) 2001-03-29 2001-03-29 図形データ展開方法

Publications (2)

Publication Number Publication Date
JP2002296753A true JP2002296753A (ja) 2002-10-09
JP3762244B2 JP3762244B2 (ja) 2006-04-05

Family

ID=18949373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001095304A Expired - Fee Related JP3762244B2 (ja) 2001-03-29 2001-03-29 図形データ展開方法

Country Status (2)

Country Link
US (1) US7020321B2 (ja)
JP (1) JP3762244B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7099733B2 (en) 2003-07-14 2006-08-29 Hitachi High-Technologies Corporation Semiconductor production system
JP2007103923A (ja) * 2005-09-07 2007-04-19 Nuflare Technology Inc 荷電粒子線描画データの作成方法、荷電粒子線描画データの変換方法及び荷電粒子線描画方法
WO2009153858A1 (ja) * 2008-06-17 2009-12-23 株式会社島津製作所 液晶アレイ検査装置
WO2015093228A1 (ja) * 2013-12-20 2015-06-25 Ntn株式会社 パターン加工方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3668215B2 (ja) * 2002-08-21 2005-07-06 株式会社東芝 パターン検査装置
JP2006318977A (ja) * 2005-05-10 2006-11-24 Toshiba Corp 電子ビーム描画装置、描画方法、及び描画プログラム
US11176651B2 (en) * 2017-10-18 2021-11-16 Anthony C. Liberatori, Jr. Computer-controlled 3D analysis of collectible objects

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57150075A (en) * 1981-03-12 1982-09-16 Fuji Xerox Co Ltd Square figure recognizing device
JPH07114180B2 (ja) * 1985-11-25 1995-12-06 富士通株式会社 半導体露光パタンデータ検査方法及び検査装置
JP2856846B2 (ja) * 1990-05-31 1999-02-10 株式会社東芝 パターン欠陥検査方法とその装置
US5886943A (en) * 1996-09-18 1999-03-23 Hitachi, Ltd. Semiconductor memory having a hierarchical data line structure
JPH10104168A (ja) * 1996-09-26 1998-04-24 Toshiba Corp 設計データに基づく図形データ展開装置
JPH11194480A (ja) 1998-01-07 1999-07-21 Sony Corp 描画用マスクパタンデータ生成方法とその装置
JP2000267254A (ja) * 1999-03-17 2000-09-29 Fujitsu Ltd パターンデータ検証方法及び記憶媒体
JP2001005166A (ja) * 1999-06-17 2001-01-12 Nec Corp パターン検査方法及びパターン検査装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7099733B2 (en) 2003-07-14 2006-08-29 Hitachi High-Technologies Corporation Semiconductor production system
US7177718B2 (en) 2003-07-14 2007-02-13 Hitachi High-Technologies Corporation Semiconductor production system
JP2007103923A (ja) * 2005-09-07 2007-04-19 Nuflare Technology Inc 荷電粒子線描画データの作成方法、荷電粒子線描画データの変換方法及び荷電粒子線描画方法
WO2009153858A1 (ja) * 2008-06-17 2009-12-23 株式会社島津製作所 液晶アレイ検査装置
JP5177224B2 (ja) * 2008-06-17 2013-04-03 株式会社島津製作所 液晶アレイ検査装置
WO2015093228A1 (ja) * 2013-12-20 2015-06-25 Ntn株式会社 パターン加工方法

Also Published As

Publication number Publication date
US7020321B2 (en) 2006-03-28
JP3762244B2 (ja) 2006-04-05
US20020141633A1 (en) 2002-10-03

Similar Documents

Publication Publication Date Title
JP3668215B2 (ja) パターン検査装置
US7209584B2 (en) Pattern inspection apparatus
JP3566470B2 (ja) パターン検査方法及びその装置
US9031313B2 (en) Inspection system
US7630535B2 (en) Die-to-die photomask defect detection using region data to modify inspection thresholds
US7796803B2 (en) Image correction method and apparatus for use in pattern inspection system
JP2001175857A (ja) 参照画像作成方法、パターン検査装置及び参照画像作成プログラムを記録した記録媒体
JP6472447B2 (ja) フォトマスク欠陥性における変化の監視
US7275006B2 (en) Workpiece inspection apparatus assisting device, workpiece inspection method and computer-readable recording media storing program therefor
JPH0434434A (ja) パターン欠陥検査方法とその装置
US7764825B2 (en) Pattern inspection apparatus and method with enhanced test image correctability using frequency division scheme
JP4686566B2 (ja) 電子線描画システムおよびその制御方法
JP2000105832A (ja) パターン検査装置、パターン検査方法およびパターン検査プログラムを格納した記録媒体
JP2003303868A (ja) 検査条件設定プログラムと検査装置と検査システム
JP3762244B2 (ja) 図形データ展開方法
CN117751382A (zh) 基于异常的缺陷检查方法和系统
US20150125067A1 (en) Measuring apparatus
JP3413110B2 (ja) パターン検査装置、パターン検査方法およびパターン検査プログラムを格納した記録媒体
JP2013148380A (ja) 外観検査装置
JP2000047369A (ja) 欠陥検査方法及びその装置
JP4199759B2 (ja) インデックス情報作成装置、試料検査装置、レビュー装置、インデックス情報作成方法及びプログラム
JP2014032100A (ja) パターン検査装置およびパターン検査方法
US11798138B2 (en) Reconstruction of a distorted image of an array of structural elements of a specimen
JP2007033902A (ja) パターン検査装置、パターン検査方法、及び被検査物
JP5887145B2 (ja) 外観検査装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100120

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110120

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120120

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130120

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130120

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140120

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees