JPH05198641A - パターン検査装置 - Google Patents

Abstract

(57)【要約】 【目的】 コーナの丸まりに起因する疑似欠陥の発生を
防止することができ、且つコーナ付近に存在する本来の
欠陥を確実に検出することができ、パターン検査精度の
向上をはかり得るパターン検査装置を提供すること。 【構成】 設計データを展開して得た基準データに対し
コーナ丸め処理を行い、基準データと検査データを比較
して検査パターンの欠陥を検出するパターン検査装置に
おいて、丸め処理する機構として、基準データＣのコー
ナ部を検出するコーナ検出回路３１と、検出したコーナ
形状に応じたマスキングデータＪを発生するデータ発生
回路３２と、検出したコーナ部を含む図形データとこれ
に対応するマスキングデータＪを排他的論理和処理によ
り合成する図形合成回路３７と、不適当な過剰丸めを検
出する過剰丸め検出回路３４〜３６と、この回路３４〜
３６の検出結果に応じてマスキングデータＪを変更する
データ変更回路３３とから構成した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路や液晶
表示装置の製造に使用するレチクル，マスクなどのパタ
ーン欠陥を検査するパターン検査装置に係わり、特に基
準パターンデータの丸め処理機能を備えたパターン検査
装置に関する。

【０００２】

【従来の技術】半導体集積回路の製造において、パター
ン転写に供されるフォトマスクにパターン断線などの欠
陥が存在すると、所望する半導体素子を得られずに歩留
りの低下を招く。そこで従来、電子ビーム描画装置で製
作されたフォトマスクのパターン欠陥などを検査するパ
ターン検査装置が用いられている。この装置は、フォト
マスクに光を照射してマスク上に形成されているパター
ンに応じた光信号を検出し、該マスクにパターンを形成
する際に用いられた設計データから得られる基準信号
と、上記検出信号とを比較照合して、マスク上のパター
ン欠陥の有無及びパターンの正否を検査するというもの
である。

【０００３】図１９は、従来のパターン検査装置の概略
構成を示すブロック図である。この装置では、まずフォ
トマスク１を載置したテーブル２をＸ方向或いはＹ方向
に連続的に移動してストライプ３単位の検査を行う。さ
らに、テーブル２の連続移動方向と直交する方向にスト
ライプ幅だけテーブル２を移動して上記ストライプ単位
の検査を繰り返し、フォトマスク１のパターン形成領域
全面を網羅した検査を行う。

【０００４】このストライプ検査では、フォトマスク１
上に形成されているパターンに応じた光信号を光センサ
４で検出して観測値Ａを得ると共に、フォトマスク１に
パターンを形成する際に用いられた設計パターンデータ
Ｂを計算機５から読み込み、ビット展開回路６で図２０
のビットパターンデータＣ′を作成し、観測データＡの
画素毎に対応する基準信号Ｃを生成して、双方の信号を
テーブル２の測定位置毎に比較判定回路９で比較照合を
行うという処理を、テーブル２を一定速度で連続的に移
動しながら行う工程となっていた。

【０００５】従来の検査装置では、設計パターンデータ
Ｂから作成する基準データＣが、観測データＡに比べて
あまりに正確な像を形成するため、実際のパターンと比
較判定する場合に、特にパターンのコーナの部分で差異
が大きくなり欠陥と判定することがあった。つまり、図
２１に示すように、設計パターンデータをビットパター
ン展開した元図形（ａ）は、パターンの白黒のエッジや
コーナ形状がはっきり現れるのに対して、光センサ４で
撮像した観測データ（ｂ）は白黒エッジ・コーナ形状共
にぼやけたり、丸まったりしている。このため、単純に
比較した場合には比較結果（ｃ）のように、コーナやエ
ッジに相当する部分で誤差が大として欠陥と指摘するこ
とになる。

【０００６】しかし、現実にマスクの製造の際にはパタ
ーンの角が丸まるのが普通であり、ある程度の丸まりで
あれば半導体集積回路の電気的特性にも影響しない。こ
のため、マスクパターンの角が丸まっていることは、欠
陥とはせずに検査を進めることが望ましい。

【０００７】そこで、図１９の装置では、分布関数演算
回路７において、観測光学系で発生するぼやけ（レンズ
の開口特性，センサにおける隣接画素の干渉等に起因す
る）を補償するために点広がり分布関数を用いて、基準
データＣを重み付け加算，多値化して、観測データＡ全
体の丸まり（ぼやけ）を近似して基準データＥとしてい
る。さらに、観測領域にある、検査中の図形がコーナな
のか或いはコーナ以外の全面白パターン，全面黒パター
ン，パターンのエッジ部分に相当するものなのかを特徴
抽出回路８で特徴抽出して、比較検査時の誤差のしきい
値Ｆを特徴毎に変更して、パターン形状による微妙な差
異があっても欠陥としないようにしていた。このしきい
値Ｆを変更する手段は、特にパターンのコーナ部分にお
いて疑似欠陥を発生しないために有効であった。

【０００８】しかしながら、この種の装置にあっては次
のような問題があった。即ち、コーナに丸まりがあるマ
スクパターンでは、疑似欠陥を発生させないためにコー
ナにおけるしきい値を甘くする必要があるが、しきい値
の設定を必要以上に甘くした場合には、コーナ付近に隣
接して存在する本来指摘すべき欠陥でも、検出できなく
なるという改善すべき点があった。

【０００９】

【発明が解決しようとする課題】このように、従来のパ
ターン検査装置においては、実際に製造されるマスクパ
ターンのコーナが一般に丸まっているため、コーナにお
ける基準パターンデータと検査パターンデータとの比較
で本来欠陥でない部分（疑似欠陥）も欠陥と判定されて
しまう。また、コーナにおける比較のしきい値を甘くす
ると、コーナ付近に存在する欠陥を検出できないという
問題があった。

【００１０】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、コーナの丸まりに起因
する疑似欠陥の発生を防止することができ、且つコーナ
付近に存在する本来の欠陥を確実に検出することがで
き、パターン検査精度の向上をはかり得るパターン検査
装置を提供することにある。

【００１１】

【課題を解決するための手段】本発明の骨子は、基準パ
ターンデータのコーナ部分に丸め処理を施して検査パタ
ーンデータと比較することにある。

【００１２】即ち本発明は、検査対象パターンに対応す
る設計パターンのデータをビットに展開するビット展開
手段と、このビット展開手段によりビット展開して得ら
れた基準パターンデータに対しコーナの丸め処理を行う
コーナ丸め手段と、基準パターンデータに基づきパター
ンの特徴を抽出する特徴抽出手段と、抽出された特徴に
基づき丸め処理された基準パターンデータと検査対象パ
ターンから得られた検査パターンデータとを比較する比
較手段とを具備し、被検査対象パターンの欠陥の有無を
検出するパターン検査装置において、コーナ丸め手段
を、基準パターンデータに対してコーナパターン検出ウ
インドを走査してコーナパターンを検出するコーナパタ
ーン検出回路と、この回路により検出されたコーナパタ
ーンに応じたマスキングパターンデータを発生するマス
キングパターンデータ発生回路と、基準パターンデータ
の中でコーナ部を含む図形パターンデータとこれに対応
するそれぞれのマスキングパターンデータとを排他的論
理和処理によって合成処理して、基準パターンデータに
おけるコーナ部を丸める図形合成回路と、複数の近接し
たコーナに対してコーナ丸めを行った場合に発生する不
適当な過剰丸めを、基準パターンデータとこれに対応す
るマスキングパターンデータとを走査することで検出す
る過剰丸め検出回路と、この回路の検出結果に応じてマ
スキングパターンを変更するマスキングパターン変更回
路とから構成するようにしたものである。

【００１３】

【作用】本発明によれば、設計パターンデータをビット
展開して得られる基準パターンデータに対しコーナの丸
め処理を施すことにより、基準パターンを実際に形成さ
れたコーナに丸みを有する検査対象パターンに近付ける
ことができる。従って、コーナの丸まりに起因する疑似
欠陥を欠陥と判定する不都合はなくなる。しかもこのと
き、コーナで単に比較のしきい値を甘くした従来装置と
は異なり、コーナにおける比較判定のしきい値を従来よ
りも厳しくできるので、コーナ付近における欠陥を確実
に検出することができる。これにより、パターン検査精
度の向上をはかることが可能となる。

【００１４】これに加えて本発明では、過剰丸め検出回
路及びマスキングパターン変更回路を設けているので、
マスキングパターンの大きさに比べ丸められる各コーナ
間の距離が小さい時に生じる、実際のレチクル製作プロ
セスでは有り得ない基準パターンデータが発生しないよ
うにすることができる。従って、より複雑なパターンで
あっても、その欠陥検査を高精度に行うことが可能とな
る。

【００１５】

【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は、本発明の第１の実施例に係わるパターン
検査装置の概略構成を示すブロック図である。

【００１６】Ｘ−Ｙテーブル１２に置かれた被検レチク
ル１１上のパターンは、照明光源１３及び照明光学系１
４ａにより照明され、検査光学系１４ｂによって一次元
センサアレイ１５上に投影される。一次元センサアレイ
１５からの出力は、センサ信号処理回路１６によりデジ
タル信号に変換され、観測データ（検査パターンデー
タ）Ａとなって比較判定回路１７に供給される。一次元
センサアレイ１５の幅は被検レチクル１１を一度にスキ
ャンするのに足らないので、Ｘ−Ｙテーブル１２は、例
えばＹ方向に連続定速移動してストライプ単位の検査を
行い、さらに直交するＸ方向に間欠駆動をすることで、
被検レチクル１１のパターン形成領域全面を走査する。

【００１７】一方、計算機１８からの設計パターンデー
タＢは、基準信号発生部２０のビット展開回路２１によ
りビットパターンデータに展開され、この基準パターン
データＣはコーナ丸め回路２２及び特徴抽出回路１９に
それぞれ供給される。コーナ丸め回路２２は、基準パタ
ーンデータＣに基づき後述するコーナの丸め処理を行
い、分布関数演算回路２３に結果を出力する。分布関数
演算回路２３の出力Ｅは比較判定回路１７に供給され、
検査パターンから得られるパターンデータＡと比較され
る。

【００１８】ここで、コーナ丸め回路２２は、描画後の
プロセスでパターンのコーナ部が丸まることをシミュレ
ートし、基準パターンデータＣのコーナを丸めること
で、観測データＡの丸まりを近似し、コーナ部の丸まり
を誤って欠陥と判定することを防止する。コーナ丸め回
路２２に接続されたストライプメモリ２４は、コーナ丸
め回路２２及び分布関数演算回路２３で必要な、ストラ
イプの接続部分のデータを記憶する。分布関数演算回路
２３は、検出光学系１４ｂの解像度を表す点広がり分布
関数を用いて、設計データを重み付け加算し、多値化し
て、最終的な基準データを作り出す。なお、コーナ丸め
回路２２及び分布関数演算回路２３の作用は、厳密に
は、上記のように分離しているものではなく、互いに補
い合って、観測データの丸まりを近似している。

【００１９】また、特徴抽出回路１９は、検査している
領域の図形が、コーナなのか或いはコーナ以外の全面黒
パターン，全面白パターン，パターンのエッジ部分に相
当するものかのかを特徴抽出し、比較検査時の誤差判定
に用いるしきい値Ｆを特徴毎に変化させる。比較判定回
路１７は、基準パターンデータＥと観測データＡを比較
照合して差異を検出し、これが検査している領域の図形
の特徴毎に変化するしきい値Ｆを越える場合に欠陥が存
在すると判定する。

【００２０】コーナ丸め回路２２は、図２に示すよう
に、コーナパターン検出ウインド回路３１，マスキング
パターンデータ発生回路３２，マスキングパターン変更
回路３３，マスキングパターン隣接検出ウインド回路３
４，エッジ検出ウインド回路３５，マスキングパターン
抑止ビットパターン発生回路３６及び図形合成回路３７
から構成されている。ここで、３３〜３６からコーナ丸
めパターン補正回路４０が構成されている。

【００２１】以下に、コーナ丸め回路２２の各部につい
て説明するが、まずコーナ丸めパターン補正回路４０を
除いた部分について説明する。コーナパターン検出ウイ
ンド回路３１は、ストライプデータである基準パターン
データＣが順次入力される毎に、所定のビット構成のコ
ーナパターン検出テンプレートを作用させ、コーナを丸
めるべきパターンが含まれているか否かを検出する。コ
ーナを丸めるべきパターンを検出した場合、コーナパタ
ーン検出ウインド回路３１は一致検出した図形を示す図
形コードＨと共に、特徴に一致する旨のフラグＩを立て
る。

【００２２】マスキングパターンデータ発生回路３２
は、コーナパターン検出ウインド回路３１が出力した図
形コードＨに応じたマスキングパターンデータＪを出力
する。マスキングパターンデータは、コーナ丸め処理を
する前の元図形パターンのうち、白黒反転をすべきビッ
トの位置がデータ“１”、それ以外の部分が“０”とな
るよう構成されている。図３は、コーナパターン検出ウ
インド回路３１で検出したコーナパターンと、マスキン
グパターンデータ発生回路３２が発生する、元図形パタ
ーンに対応するマスキングパターンを例示したものであ
る。

【００２３】図形合成回路３７は、図３のコーナパター
ン（元図形パターン）とマスキングパターンを、ビット
毎に排他的論理和（ＥＸ−ＯＲ）演算する。即ち、元図
形パターンは、マスキングパターンのビットが“１”で
あるビットだけ白黒反転（データの“１”、“０”を反
転）されることになる。元図形パターンが凸コーナパタ
ーンであればコーナを削り取ることに相当し、凹コーナ
パターンであればコーナを膨らませることになる。この
図形合成回路３７の出力をもって、図４に示すような、
図３のコーナパターン（元図形パターン）がコーナ丸め
された図形パターンが得られる。

【００２４】なお、図３の例は４ビット丸め処理のため
の６×６ビットのウインドを示している。丸め処理する
ビットは４ビットに限るものではない。１〜４ビット丸
めに相当するコーナパターン検出を行う状態を、図５に
示しておく。

【００２５】ところで、図３のコーナパターン（元図形
パターン）においては、丸めに用いるマスキングパター
ンの大きさに比べて、丸められる各コーナ間の距離ｄが
大きい。しかし、図６（ａ）のコーナパターン（元図形
パターン）に、図３の下部に示されているのと同様なマ
スクパターンを作用させる場合のように、丸めに用いる
マスクパターンの大きさに比べて丸められる各コーナ間
の距離ｄが小さい時には、図６（ｃ）に示すような、実
際のレチクル製作プロセスでは有り得ない結果が得られ
る。これは、コーナ丸め回路２２が、それぞれのコーナ
を互いに独立に認識してしまい、図６（ｂ）に示すよう
な、互いに隣接したマスキングパターンを発生するため
である。

【００２６】このようなパターンが生じると、比較判定
回路１７に実際と即していない基準データが入力される
ことになり、実際には欠陥がないにもかかわらず、欠陥
を検出したと判断してしまう結果となる。本実施例で
は、この問題を解決するために前記したコーナ丸めパタ
ーン補正回路４０を設けている。

【００２７】丸めに用いるマスクパターンの大きさに比
べ丸められる各コーナ間の距離が小さい時に生じる、実
際のレチクル製作プロセスでは有り得ない基準データが
発生しないようにするための一つの方法として、コーナ
パターン検出ウインド回路３１の元図形を参照する範囲
を広げ、コーナの隣接をも考慮してコーナを検出し、マ
スキングパターンデータ発生回路３２がコーナの隣接を
も考慮したマスキングパターンを出力するようにするこ
とも考えられる。しかし、この方法は参照する範囲が二
次元であるため、わずかのウインドの拡大でもコーナパ
ターン検出ウインド回路３１の参照すべき画素数が急激
に多くなり、従ってこの処理を実現する回路の規模も急
激に大きくなるので実現的ではない。

【００２８】また、マスキングパターンから互いに隣接
したマスキングパターンを検知する方法も考えられる
が、マスキングパターンをスキャンしなければならない
範囲は前記のコーナパターン検出ウインド回路３１の元
図形を参照する範囲を広げる例とさほど変りがなく、か
つ、マスキングパターンの隣接状態の発見は、マスキン
グパターンが不規則な形状を取るため、大変困難であ
る。

【００２９】そこで、本実施例のコーナ丸めパターン補
正回路４０は、丸めに用いるマスクパターンの大きさに
比べ、丸められる各コーナ間の距離が小さい時に生じる
マスキングパターンの隣接を、排他的論理和処理をする
前の処理前基準パターンと、その処理前基準パターンに
対応するマスキングパターンから、処理前基準パターン
のエッジと、マスキングパターンがそのエッジの両側に
存在にしていることを検知することで検出し、その走査
検出した隣接するマスキングパターン形状に応じたマス
キングパターン抑止ビットパターンを発生し、マスキン
グパターン抑止ビットパターンが存在する部分のマスキ
ングパターンデータを除去することで、上記目的を達成
している。

【００３０】以後、簡単のために、図７に示す記号を用
いてコーナ丸め回路２２のコーナパターン検出ウインド
回路３１が検出するストライプデータのパターン、マス
キングパターンデータ発生回路３２が出力するマスキン
グパターン、及びコーナ丸めパターン補正回路４０によ
るマスキングパターンの変更を表示し、説明する。ま
た、ある一つのパターンを考えると、回転４方向，鏡像
２種，白黒の反転２種、計１６通りのバリエーションが
考えられるが、以後、その代表例一種類のみを図示する
ことにする。

【００３１】まず、過修正パターンの発生する場合につ
いて検討する。図８に、コーナ丸め回路２２により検出
される元図形パターンと、丸めのパターンの代表例を示
す。ここで、タイプＡはコーナ部の丸まりを円弧近似す
る場合、タイプＢは４５度斜線で切り落とす場合であ
る。レチクル製作のプロセスにおいて、白が突出した部
分と黒が突出した部分の丸まり方はそれぞれ異なるの
で、丸め量を白が突出した部分と黒が突出した部分それ
ぞれ独立に設定する必要がある。最大丸め量は、プロセ
スにおける丸まり量が大きくてもかまわない場合には検
査の精度を下げてよいと考えられるので、最大３ビット
丸め、白が突出した部分と黒が突出した部分の丸め量に
差をつける場合を考えても、白又は黒のいずれかが４ビ
ット丸めまで考えればよい。

【００３２】図６に示すようなステップ状のストライプ
データに適用した時に発生する修正すべき過修正パター
ンの例を、図９に示す。この図において、１ビットに相
当する升目の間を通る実線は、丸め後の白／黒の境界を
示す。これらの例では、縦の白／黒の境界を挟んでマス
キングパターンが並んだ時に過修正パターンが生じるこ
とが分かる。また、図１０に示すように、同一サイズの
ステップが連続するストライプデータに丸め処理を施す
と、元の図形の凹んでいる部分が突出し凸部が凹むと言
う、いわゆる位相の反転が生じる場合がある。これらの
例では、縦の白／黒の境界を挟んでマスキングパターン
が斜めに並んだ時に位相の反転したパターンが生じるこ
とが分かる。

【００３３】これらの事実から、白／黒の境界を挟んで
マスキングパターンが隣接した場合を検知し、これを修
正すれば、過修正パターンの発生を無くすことができる
ことが分かる。図８に示すようなマスキングパターン
の、過修正パターンを発生する可能性のある並び方を検
討した結果、図１１に示すようなマスキングパターンと
ストライプパターンを検知してマスキングパターンを変
更すれば、過修正パターンの発生を無くすことができる
ことが分かった。この手続きを図９と図１０に作用させ
た例を、図１２と図１３に示す。

【００３４】図１４は、この実施例におけるコーナ丸め
パターン補正回路４０の構成と、そのコーナ丸め回路２
２への組み込まれ方を示すもので、破線で囲んだ部分が
コーナ丸めパターン補正回路４０である。

【００３５】マスキングパターン隣接検出ウインド回路
３４は、マスキングパターンデータＪが順次入力される
毎に、図１１（ａ）〜（ｆ）の右側に示すようなマスキ
ングパターン隣接検出テンプレートを作用させ、テンプ
レートと入力のパターンが一致した場合に、一致したマ
スキングパターンを示すマスキングパターンコードＭと
共に、特徴に一致する旨のフラグＮを立てる。

【００３６】また、エッジ検出ウインドウ回路３５は、
ストライプパターンＣが順次入力される毎に、図１１
（ａ）〜（ｆ）の左側に示すようなエッジパターン検出
テンプレートを作用させ、テンプレートと入力のパター
ンが一致した場合に、一致したエッジパターンを示すエ
ッジパターンコードＯと共に、特徴に一致する旨のフラ
グＰを立てる。

【００３７】マスキングパターン抑止ビットパターン発
生回路３６は、マスキングパターン隣接検出ウインド回
路３４のフラグＮ及びエッジ検出ウインド回路３５のフ
ラグＰが立った場合に、マスキングパターンコードＭ及
びエッジパターンコードＯを調べて、両者が正しい組み
合わせであった場合、両入力に応じ、マスキングパター
ンのうち、抑止すべきビットの位置をデータ“０”と
し、それ以外をデータ“１”としたマスキングパターン
抑止ビットパターンＱを発生する。

【００３８】ここで、マスキングパターン隣接検出ウイ
ンド回路３４，エッジ検出ウインドウ回路３５及びマス
キングパターン抑止ビットパターン発生回路３６から過
剰丸め検出回路が構成されている。

【００３９】マスキングパターン変更回路３３は、コー
ナ丸め処理する前の、ストライプデータのうち、白黒反
転すべきビットの位置がデータ“１”、それ以外がデー
タ“０”で表されたマスキングパターンデータＪと、マ
スキングパターン抑止ビットパターンＱとを、ビット毎
の論理積（ＡＮＤ）演算をする。即ち、マスキングパタ
ーン抑止ビットパターンＱがデータ“０”である部分の
マスキングパターンが取り除かれることになる。マスキ
ングパターンデータＪの代わりに、このマスキングパタ
ーン変更回路３３の出力である補正されたマスキングパ
ターンデータＫを図形合成回路３７に与えることによっ
て、図１２と図１３に示すような、この発明による過修
正パターンのないコーナ丸め処理結果が得られる。

【００４０】図１４の概念に沿ってコーナ丸めパターン
の補正を行うコーナ丸め補正回路４０の具体的回路構成
例を、図１５に示す。図１５において、５０はシフトク
ロック発生器、５１（５１ａ〜５１ｃ）はマスキングラ
ッチ群、５２（５２ａ〜５２ｄ）はストライプデータラ
ッチ群、５３はＲＯＭ（読み出し専用メモリ：Read Onl
y Memory）、５４（５４ａ，５４ｂ）はマスキングパタ
ーン抑止ビットパターンラッチ群、５５（５５ａ，５５
ｂ）はＯＲゲート、５６（５６ａ，５６ｂ）はＡＮＤゲ
ートを示している。

【００４１】マスキングパターン隣接検出ウインド回路
３４及びエッジ検出ウインド回路３５は、二次元のパタ
ーンマッチングを行う必要がある。この機能を実現する
のには各種の方法を用いることができるが、ここでは、
テーブル化したＲＯＭを用いた例を説明する。マスキン
グパターン隣接検出ウインド回路３４，エッジ検出ウイ
ンド回路３５，マスキングパターン抑止ビットパターン
発生回路３６は、いずれも単に特定の入力パターンに対
して特定のパターンを出力をするという、いわゆるテー
ブル変換を行っているだけであるので、十分な容量のＲ
ＯＭがあればこれらの回路を一つのＲＯＭにまとめるこ
とができる。

【００４２】マスキングパターン隣接検出ウインド回路
３４の参照するマスキングパターンは１２ビット、エッ
ジ検出ウインド回路３５の参照するストライプデータは
４ビットであるので、合計１６ビットのアドレス入力が
あればよい。また、マスキングパターン変更回路３３
は、対象とする４つのマスキングパターン画素のうちの
任意の画素を抑止する必要があるので、４ビットの出力
があればよい。従ってこれは、容量６４ｋバイトのＲＯ
Ｍで実現することができる。

【００４３】図１５の構成で使用するＲＯＭに書き込む
データの様子を、図１６に示す。図１６（ａ）はマスキ
ングパターン隣接検出ウインド回路３４とエッジ検出ウ
インド回路３５の、入力パターンのＲＯＭアドレスビッ
トへの割り付けと、マスキングパターン抑止ビットパタ
ーン発生回路３６の出力パターンのＲＯＭデータビット
への割り付けの例を示すものである。ストライプデータ
の白を“０”、黒を“１”、マスキングパターンの無し
を“０”、有りを“１”で現わしている。変更抑止ビッ
トパターンについては、表と図では表し方が異なってお
り、表では、抑止する場合を“０”で（ビットパターン
図では“１”で）現わしている。

【００４４】図１５において、シフトクロック発生器５
０で駆動されるラッチ群５１ａ〜５１ｃから成るストラ
イプパターンシフトレジスタと、ラッチ群５２ａ〜５２
ｄから成るマスキングパターンシフトレジスタに、スト
ライプパターンデータＣとマスキングパターンデータＪ
が順次送り込まれると、各々のラッチの出力は、ＲＯＭ
５３のアドレス入力Ａ₀₁〜Ａ₁₅に図１６の定義に従って
接続されているので、データがシフトされるに従い、マ
スキングパターン隣接検出ウインド及びエッジ検出ウイ
ンドが、各々の入力パターンの上をスキャンすることに
なる。即ち、ＲＯＭ５３の入力に両ウインドのビットパ
ターンが順次供給されるので、ＲＯＭ５３の出力Ｄ₀ 〜
Ｄ₃ には、マスキングパターン抑止ビットパターンＱが
順次現われる。

【００４５】Ｄ₀ 〜Ｄ₃ には、４ビットのマスキングパ
ターン抑止ビットが一度に現われるが、パイプライン処
理で、元のマスキングパターンとタイミングを合わせる
ために、ラッチ群５４ａ，５４ｂから成るマスキングパ
ターン抑止ビットパターンシフトレジスタに一時的に保
持されて、マスキングパターン変更回路３３の機能を受
け持つＡＮＤゲート５６ａ，５６ｂに入力される。即
ち、マスキングパターン抑止ビットの右２ビットに相当
するＤ₁ ，Ｄ₃ の出力は、ラッチ５２ｃの出力の位置
に、左２ビットに相当するＤ₀ ，Ｄ₂ の出力は、ラッチ
５２ｂの出力の位置に、それぞれ相当するので、Ｄ₁ ，
Ｄ₃ の出力はラッチ５４ｂで、Ｄ₀ ，Ｄ₂ の出力はラッ
チ５４ａと５４ｂで、１クロックと２クロック遅延され
た後、ＡＮＤゲート５６ａ，５６ｂに入力される。ＯＲ
ゲート５５ａ，５５ｂは、スキャン中に別個に検出し
た、互いに隣接するコーナ丸めパターン補正を要する入
力パターンに補正を施すために必要になる。

【００４６】次に、本実施例におけるコーナ丸めパター
ン補正回路４０と、コーナ丸め回路２２との関係につい
て説明する。コーナ丸めパターン補正回路４０はコーナ
丸め回路２２の一部を成しているわけであるが、コーナ
丸め処理すべきコーナパターンはストライプデータのど
の位置に出現するか不定である。また、ｎビットのコー
ナ丸めを施すとき、コーナパターン検出ウインドは、検
出／変更すべきコーナパターンにもよるが、ストライプ
幅からｎビット外側までのビットパターンデータがない
と、ストライプ間にまたがるコーナを正確に処理できな
い。さらに、コーナ丸めパターン補正回路４０は、同様
の理由によりコーナ丸めパターン補正を行う際、ストラ
イプ幅から２ビット外側までのマスキングパターンデー
タと、１ビット外側までのビットパターンデータを必要
とする。従って、ある幅を持ったストライプの並びに対
してコーナ丸めパターン補正機能を持ったコーナ丸めを
正しく行うには、ストライプ幅よりも広い幅にコーナ丸
めパターン補正機能を持ったコーナ丸め回路を１ビット
ずつずらして並べ、今回処理するストライプと共に、前
回処理したストライプの一部を再度入力する必要があ
る。

【００４７】これらの機能を組み込んだ実施例が、前述
した図２である。ストライプデータ（基準パターンデー
タ）Ｃは、後続するストライプと隣接する所定の幅分が
ストライプメモリ２４に入力され、ストライプメモリ２
４に蓄えられている前回分の所定幅のデータが今回のデ
ータに付加されてコーナパターン検出ウインド回路３１
に入力される。コーナパターン検出ウインド回路３１，
マスキングパターンデータ発生回路３２，マスキングパ
ターン隣接検出ウインド回路３４，エッジ検出ウインド
回路３５，マスキングパターン抑止ビットパターン発生
回路３６，マスキングパターン変更回路３３，及び図形
合成回路３７はストライプ幅に所定幅を加えた幅にアレ
イ化されており、コーナ丸めとその補正を、ストライプ
データＣのデータ幅以上の範囲に渡って行う。この際、
各部では、データ幅方向の検出／変更が不正確な部分を
切り捨てながら処理を行う。

【００４８】図１７は、ストライプデータＣの幅方向及
びシフト方向に割り当てたアドレスを基準にして、各ウ
インドの重なり具合を示している。コーナパターン検出
ウインド回路３１は、幅方向に互いに１ビットずらして
重ね合わされている。その各ウインドの出力は、重なり
あった出力の論理和がさらにシフト方向に重ね合わされ
てマスキングパターンデータＪとなる。このマスキング
パターンデータＪにマスキングパターン隣接検出ウイン
ド回路３４が、対応するストライプデータＣにエッジ検
出ウインド回路３５が、それぞれ同様の方法で作用し、
マスキングパターン抑止ビットパターンＱを作り出す。
このマスキングパターン抑止ビットパターンＱとマスキ
ングパターンデータＪが論理積されて補正されたマスキ
ングパターンデータＫとなり、これがストライプデータ
Ｃと排他的論理和演算をされて最終的なコーナ丸め回路
の出力となる。

【００４９】このように本実施例によれば、コーナ丸め
回路２２により、ビット展開回路２１でビット展開され
た基準パターンデータＣに対しコーナの丸め処理を施し
ているので、コーナに丸みを有する現実の検査対象パタ
ーンに基準パターンを近付けることができる。従って、
従来の検査に比べて比較誤差のしきい値を厳しくするこ
とができ、従来検出できなかったコーナ付近に存在する
欠陥をも発見できるようになる。つまり、疑似欠陥の発
生を招くことなく、コーナ付近における欠陥を確実に検
出することができ、これによりパターン検査精度の大幅
な向上をはかることが可能となる。

【００５０】また、本実施例では、コーナ丸め回路２２
内に、過剰丸め検出回路（３４，３５，３６）及びマス
キングパターン変更回路３３からなるコーナ丸めパター
ン補正回路４０を設けているので、マスキングパターン
の大きさに比べ丸められる各コーナ間の距離が小さい時
に生じる、実際のレチクル製作プロセスでは有り得ない
基準パターンデータの発生を未然に防止することができ
る。このため、より複雑なパターンであっても、その欠
陥検査を高精度に行うことが可能となる。

【００５１】図１８は本発明の第２の実施例に係わるパ
ターン検査装置の要部構成を示すブロック図である。な
お、図２と同一部分には同一符号を付して、その詳しい
説明は省略する。

【００５２】この実施例が先の第１の実施例と異なる点
は、マスキングパターンメモリ３９を新たに付加したこ
とにある。第１の実施例では、コーナ丸めパターン補正
回路４０が必要とするストライプ幅から２ビット外側ま
でのマスキングパターンデータを得るために、コーナパ
ターン検出ウインド回路３１，マスキングパターンデー
タ発生回路３２をストライプデータを処理するのに必要
な幅以上に用意し、前回のストライプのデータを再度余
分に処理していた。これに対し本実施例では、図１８に
示すように、前回ストライプの所定幅のデータを蓄え、
今回のデータに付加するマスキングパターンメモリ３９
を用意することで、コーナパターン検出ウインド回路３
１，マスキングパターンデータ発生回路３２に要求され
るデータ処理幅（パラレルデータ処理量）を減らすこと
ができる。なお、本発明は上述した各実施例に限定され
るものではなく、その要旨を逸脱しない範囲で、種々変
形して実施することができる。

【００５３】

【発明の効果】以上詳述したように本発明によれば、設
計パターンデータから得られる基準パターンデータに丸
め処理を施して検査パターンデータと比較することによ
り、コーナの丸まりに起因する疑似欠陥の発生を防止す
ることができ、且つコーナ付近に存在する本来の欠陥を
確実に検出することができ、パターン検査精度の向上を
はかることが可能となる。

【図面の簡単な説明】

【図１】第１の実施例に係わるパターン検査装置の概略
構成を示すブロック図、

【図２】第１の実施例に用いたコーナ丸め回路の概略構
成を示すブロック図、

【図３】コーナ丸めのデータの流れを説明するための模
式図、

【図４】ビットパターンをコーナ丸め処理した結果を示
す模式図、

【図５】各種ビット数のコーナパターン検出テンプレー
トを示す模式図、

【図６】丸められるコーナの間隔が狭い時のコーナ丸め
結果の例を示す模式図、

【図７】表示に使用する記号を説明するための模式図、

【図８】コーナ丸め回路による丸めの代表例を示す模式
図、

【図９】修正すべき過修正パターンの例を示す模式図、

【図１０】位相の反転が生じる場合の例を示す模式図、

【図１１】マスキングパターンとストライプパターンを
示す模式図、

【図１２】図９に示すパターンの修正例を示す説明図、

【図１３】図１０に示すパターンの修正例を示す説明
図、

【図１４】コーナ丸めパターン補正回路の構成を示すブ
ロック図、

【図１５】コーナ丸めパターン補正回路を具体的に示す
回路構成図、

【図１６】ＲＯＭのアドレスとデータの割り付けと書き
込むデータの例を示す模式図、

【図１７】回路の並列化の様子を示す模式図、

【図１８】第２の実施例の要部構成を示すブロック図。

【図１９】従来のパターン検査装置の概略構成を示すブ
ロック図、

【図２０】設計データをビットパターンに展開した様子
を示す模式図、

【図２１】設計データと観測データとの比較を示す模式
図。

【符号の説明】

１１…被検レチクル、 １２…Ｘ−Ｙテーブル、 １３…照明光源、 １４ａ…照明光学系、 １４ｂ…検査光学系、 １５…一次元センサアレイ、 １６…センサ信号処理回路、 １７…比較判定回路、 １８…計算機、 １９…特徴抽出回路、 ２０…基準信号発生部、 ２１…ビット展開回路、 ２２…コーナ丸め回路、 ２３…分布関数演算回路、 ２４…ストライプメモリ、 ３１…コーナパターン検出ウィンドウ回路、 ３２…マスキングパターンデータ発生回路、 ３３…マスキングパターン変更回路、 ３４…マスキングパターン隣接検出ウィンドウ回路、 ３５…エッヂ検出ウィンドウ回路、 ３６…マスキングパターン抑止ビットパターン発生回
路、 ３７…図形合成回路、 ３９…マスキングパターンメモリ、 ４０…コーナ丸めパターン補正回路。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/027 21/82 9169−4Ｍ Ｈ０１Ｌ 21/82 Ｃ (72)発明者 渡辺 利之 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝総合研究所内 (72)発明者 高梨 正雄 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝総合研究所内

Claims (4)

【特許請求の範囲】
1. 【請求項１】検査対象パターンに対応する設計パターン
   のデータをビットに展開するビット展開手段と、このビ
   ット展開手段によりビット展開して得られた基準パター
   ンデータのコーナ部分を選択してコーナの丸め処理を行
   うコーナ丸め手段と、前記基準パターンデータに基づき
   パターンの特徴を抽出する特徴抽出手段と、前記抽出さ
   れた特徴に基づき丸め処理された基準パターンデータと
   検査対象パターンから得られた検査パターンデータとを
   比較する比較手段とを具備し、 前記コーナ丸め手段は、前記基準パターンデータに対し
   てコーナパターン検出ウインドを走査してコーナパター
   ンを検出するコーナパターン検出回路と、このコーナパ
   ターン検出回路により検出されたコーナパターンに応じ
   たマスキングパターンデータを発生するマスキングパタ
   ーンデータ発生回路と、前記基準パターンデータの中で
   前記検出されたコーナパターンを含む図形パターンデー
   タとこれに対応するそれぞれのマスキングパターンデー
   タとを排他的論理和処理によって合成処理して、基準パ
   ターンデータにおけるコーナ部を丸める図形合成回路
   と、複数の近接したコーナに対してコーナ丸めを行った
   場合に発生する不適当な過剰丸めを、前記基準パターン
   データとこれに対応するマスキングパターンデータとを
   走査することで検出する過剰丸め検出回路と、この過剰
   丸め検出回路の検出結果に応じてマスキングパターンを
   変更するマスキングパターン変更回路と、から構成され
   てなることを特徴とするパターン検査装置。
2. 【請求項２】前記過剰丸め検出回路は、前記排他的論理
   和処理をする前の基準パターンデータに対しエッジ検出
   ウインドを走査することでエッジを検出するエッジ検出
   回路と、前記基準パターンデータに対応するマスキング
   パターンに対しマスキングパターン隣接検出ウインドを
   走査することでマスキングパターンの隣接とその隣接の
   仕方を検知するマスキングパターン隣接検出回路と、か
   らなることを特徴とする請求項１記載のパターン検査装
   置。
3. 【請求項３】前記過剰丸め検出回路の検出結果に応じた
   マスキングパターン抑止ビットパターンを発生するマス
   キングパターン抑止ビットパターン発生回路を設け、こ
   の回路から発生されたマスキングパターン抑止ビットパ
   ターンが存在する部分のマスキングパターンデータを、
   前記マスキングパターン変更回路により除去することを
   特徴とする請求項１又は２記載のパターン検査装置。
4. 【請求項４】前記過剰丸め検出回路に入力するマスキン
   グパターンデータのうち、後続するストライプに接する
   部分の所定の幅のマスキングパターンデータを記憶する
   マスキングパターンメモリ回路を設け、このメモリ回路
   に蓄えられた所定幅のマスキングパターンデータを次回
   のマスキングパターンデータに付帯して過剰丸め検出回
   路に再度入力することを特徴とする請求項１乃至３のい
   ずれかに記載のパターン検査装置。