JPH0410565B2 - - Google Patents
Info
- Publication number
- JPH0410565B2 JPH0410565B2 JP22063483A JP22063483A JPH0410565B2 JP H0410565 B2 JPH0410565 B2 JP H0410565B2 JP 22063483 A JP22063483 A JP 22063483A JP 22063483 A JP22063483 A JP 22063483A JP H0410565 B2 JPH0410565 B2 JP H0410565B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- signal
- inspected
- pixel
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000007689 inspection Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 238000003384 imaging method Methods 0.000 claims description 7
- 230000008719 thickening Effects 0.000 claims description 5
- 230000007547 defect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 12
- 238000001514 detection method Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical group [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
- G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
- G01B11/024—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness by means of diode-array scanning
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electron Beam Exposure (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ウエハやマスクやプリント板等の微
細回路パターンを走査撮像して得られる画像信号
と設計データに基いて発生された基準画像信号と
を比較して、微細パターンの良否を判定する微細
パターン検査方法に関するものである。
細回路パターンを走査撮像して得られる画像信号
と設計データに基いて発生された基準画像信号と
を比較して、微細パターンの良否を判定する微細
パターン検査方法に関するものである。
従来技術では、第１図に示す様に、設計データ
パターン１に基づいて回路パターン等の微細パタ
ーン２を製造した場合、カド部３に設計データパ
ターン１と異なつて丸みが生じることがある。こ
れは、微細パターン２の形成時における露光・エ
ツチングプロセスにより生じるもので、この他に
線が太くなつたり、逆に細くなつたりすることも
ある。この様なカド部３の丸みや線の太りや細り
が生じると、従来のパターン検査では欠陥有りと
誤判定する欠点があつた。
パターン１に基づいて回路パターン等の微細パタ
ーン２を製造した場合、カド部３に設計データパ
ターン１と異なつて丸みが生じることがある。こ
れは、微細パターン２の形成時における露光・エ
ツチングプロセスにより生じるもので、この他に
線が太くなつたり、逆に細くなつたりすることも
ある。この様なカド部３の丸みや線の太りや細り
が生じると、従来のパターン検査では欠陥有りと
誤判定する欠点があつた。
これに対して、特開昭58−32147号に開示され
ている様に、カド部３の設計データを意識的にく
ずして丸みをつけ、誤判定を防止する発明も提案
されている。しかし、当該発明は、設計データの
うちのカド部３に相当する部分の発生を禁止する
ことによつて、設計データに変更を加え、カド部
３に丸みをつけるものであり、このためあらかじ
め微細パターンのカド部３の位置情報を必要とす
る。従つて、装置が複雑化ししかも線の太り．細
りには対応できないという欠点がある。
ている様に、カド部３の設計データを意識的にく
ずして丸みをつけ、誤判定を防止する発明も提案
されている。しかし、当該発明は、設計データの
うちのカド部３に相当する部分の発生を禁止する
ことによつて、設計データに変更を加え、カド部
３に丸みをつけるものであり、このためあらかじ
め微細パターンのカド部３の位置情報を必要とす
る。従つて、装置が複雑化ししかも線の太り．細
りには対応できないという欠点がある。
本発明の目的は、上記した従来技術の欠点を除
去し、カド部の丸みや線の太り．細りが存在して
も誤判定することのない微細パターン検査方法を
提供することにある。
去し、カド部の丸みや線の太り．細りが存在して
も誤判定することのない微細パターン検査方法を
提供することにある。
本発明は、上記目的を達成するために、被検査
微細回路パターンを走査して撮像して画像信号を
検出し、この検出された画像信号を被検査２値化
画素信号に変換し、この変換された被検査２値化
画素信号と、設計データに基づいて、パターン発
生回路から被検査パターンを走査して撮像するの
に同期させて出力され、更に丸み処理と太め又は
細め処理とを施した基準微細回路パターン２値化
画素信号とを比較して不一致により欠陥を検出す
る微細パターン検出方法であつて、上記被検査パ
ターンを走査して撮像するのに同期させて、上記
基準微細回路パターン２値化画素信号を、シフト
レジスタを用いて２次元にＮ×Ｎ画素を配列して
形成した画像メモリ（但しＮは奇数である。）に、
順次２次元の２値化画素信号として切り出し、順
次切り出されたＮ×Ｎ画素からなる画像におい
て、中心の画素の２値化信号が“０”又は“１”
であるとき、正方形の４辺をなす線分上の画素の
２値化信号の“１”又は“０”の総和をとり、該
総和が予め定められた値より小さいとき上記中心
の画素にカド部が存在すると認識して上記中心の
画素の２値化信号を“０”又は“１”から“１”
又は“０”に変換して丸み処理を施し、更に上記
被検査パターンを走査して撮像するのに同期させ
て、上記基準微細回路パターン２値化画素信号
を、シフトレジスタを用いて２次元にＭ×Ｍ画素
を配列して形成した画像メモリ（但しＭは奇数で
あり、Ｍ＜Ｎである。）に、順次２次元の２値化
画素信号として切り出し、順次切り出されたＭ×
Ｍ画素からなる画像において、中心の画素の２値
化信号が“０”又は“１”であるとき、周囲の画
素の２値化信号の“１”又は“０”の総和をと
り、該総和が予め定められた範囲内である場合に
は、上記中心の画素に境界部が存在すると認識し
て上記中心の画素の２値化信号を“０”又は
“１”から“１”又は“０”に変換して太め又は
細め処理を施すことを特徴とする微細パターン検
査方法である。
微細回路パターンを走査して撮像して画像信号を
検出し、この検出された画像信号を被検査２値化
画素信号に変換し、この変換された被検査２値化
画素信号と、設計データに基づいて、パターン発
生回路から被検査パターンを走査して撮像するの
に同期させて出力され、更に丸み処理と太め又は
細め処理とを施した基準微細回路パターン２値化
画素信号とを比較して不一致により欠陥を検出す
る微細パターン検出方法であつて、上記被検査パ
ターンを走査して撮像するのに同期させて、上記
基準微細回路パターン２値化画素信号を、シフト
レジスタを用いて２次元にＮ×Ｎ画素を配列して
形成した画像メモリ（但しＮは奇数である。）に、
順次２次元の２値化画素信号として切り出し、順
次切り出されたＮ×Ｎ画素からなる画像におい
て、中心の画素の２値化信号が“０”又は“１”
であるとき、正方形の４辺をなす線分上の画素の
２値化信号の“１”又は“０”の総和をとり、該
総和が予め定められた値より小さいとき上記中心
の画素にカド部が存在すると認識して上記中心の
画素の２値化信号を“０”又は“１”から“１”
又は“０”に変換して丸み処理を施し、更に上記
被検査パターンを走査して撮像するのに同期させ
て、上記基準微細回路パターン２値化画素信号
を、シフトレジスタを用いて２次元にＭ×Ｍ画素
を配列して形成した画像メモリ（但しＭは奇数で
あり、Ｍ＜Ｎである。）に、順次２次元の２値化
画素信号として切り出し、順次切り出されたＭ×
Ｍ画素からなる画像において、中心の画素の２値
化信号が“０”又は“１”であるとき、周囲の画
素の２値化信号の“１”又は“０”の総和をと
り、該総和が予め定められた範囲内である場合に
は、上記中心の画素に境界部が存在すると認識し
て上記中心の画素の２値化信号を“０”又は
“１”から“１”又は“０”に変換して太め又は
細め処理を施すことを特徴とする微細パターン検
査方法である。
以下添付の図面に示す実施例により、更に詳細
に本発明について説明する。
に本発明について説明する。
第２図は本発明の一実施例を示すブロツク図で
ある。図示する様に、磁気テープ等のメモリ装置
４から読み出される設計データはパターン発生回
路５に入力され、パターン発生回路５において設
計データパターン信号に加工される。パターン発
生回路５としては、例えば特公昭56−008492号に
開示されているものを用いることができる。パタ
ーン発生回路５から出力される設計データパター
ン信号は、次に空間フイルタ６に入力され、ここ
でパターン形状に修正が加えられ、その後出力さ
れる。
ある。図示する様に、磁気テープ等のメモリ装置
４から読み出される設計データはパターン発生回
路５に入力され、パターン発生回路５において設
計データパターン信号に加工される。パターン発
生回路５としては、例えば特公昭56−008492号に
開示されているものを用いることができる。パタ
ーン発生回路５から出力される設計データパター
ン信号は、次に空間フイルタ６に入力され、ここ
でパターン形状に修正が加えられ、その後出力さ
れる。
第３図から第５図は、空間フイルタ６で実行さ
れるカド部の設計データパターンの修正状態を示
す図である。第３図に示す様に、Ｎ×Ｎ個の画素
の配置７のうち、中央部の画素をa0とし、周辺
部の画素をa1〜a16とする（但し、Ｎ＝５）。そ
して、各画素a0〜a16の内容（１又は０）を
（a0）、（a1）、（a3）……、（a16）と示す。空間フ
イルタ６において、（a0）＝１の場合、Σ（ai）が
計算され、その計算値が所定値より小さい値であ
るとき（例えば、Σ（ai）＜６の場合）、設計デー
タパターン１が第４図ａに示す様なカド部である
と判定される。このとき、（a0）の内容を１から
０に直すことによつて、第５図ａに示す様にカド
部に丸みを付与することができる。上記の処理を
くり返し実行することにより、付与する丸みを自
由に設定することができる。
れるカド部の設計データパターンの修正状態を示
す図である。第３図に示す様に、Ｎ×Ｎ個の画素
の配置７のうち、中央部の画素をa0とし、周辺
部の画素をa1〜a16とする（但し、Ｎ＝５）。そ
して、各画素a0〜a16の内容（１又は０）を
（a0）、（a1）、（a3）……、（a16）と示す。空間フ
イルタ６において、（a0）＝１の場合、Σ（ai）が
計算され、その計算値が所定値より小さい値であ
るとき（例えば、Σ（ai）＜６の場合）、設計デー
タパターン１が第４図ａに示す様なカド部である
と判定される。このとき、（a0）の内容を１から
０に直すことによつて、第５図ａに示す様にカド
部に丸みを付与することができる。上記の処理を
くり返し実行することにより、付与する丸みを自
由に設定することができる。
設計データパターン１のタド部が、第４図ｂに
示す様に第４図ａの場合と、１，０逆の場合に
は、（a0）＝０で、Σ（）を計算することによ
り、同様にカド部の存在を確認して、丸みを付与
することができる。このときは、（a0）を０から
１に変更する。
示す様に第４図ａの場合と、１，０逆の場合に
は、（a0）＝０で、Σ（）を計算することによ
り、同様にカド部の存在を確認して、丸みを付与
することができる。このときは、（a0）を０から
１に変更する。
反、第５図ｂに示す様に、設計データパターン
１が複数のカド部を有する場合、上記と同様の処
理を複数回実行することにより、カド部に丸みを
付与することができる。
１が複数のカド部を有する場合、上記と同様の処
理を複数回実行することにより、カド部に丸みを
付与することができる。
線太りの場合は、第６図に示す様に、（b0）＝
０の場合に、３≦Σ（bi）≦５（中心画素b0と周辺
画素b1−６との間設計データパターン１の境界
線が存在するという条件）の条件が成立したとき
（b0）を０から１に変更することにより、設計デ
ータパターン１を１画素分太らせることができ
る。従つて、上記の処理をくり返し実行すること
により第７図に示す様に線を太らせることができ
る。逆に、線を細める場合には、（b0）＝１の場
合に、３≦Σ（）≦５（中心画素b0と周辺画素b1
−６との間設計データパターン１の境界線が存在
するという条件）の条件が成立したとき（b0）
を１から０に変更することによつて実現できる。
０の場合に、３≦Σ（bi）≦５（中心画素b0と周辺
画素b1−６との間設計データパターン１の境界
線が存在するという条件）の条件が成立したとき
（b0）を０から１に変更することにより、設計デ
ータパターン１を１画素分太らせることができ
る。従つて、上記の処理をくり返し実行すること
により第７図に示す様に線を太らせることができ
る。逆に、線を細める場合には、（b0）＝１の場
合に、３≦Σ（）≦５（中心画素b0と周辺画素b1
−６との間設計データパターン１の境界線が存在
するという条件）の条件が成立したとき（b0）
を１から０に変更することによつて実現できる。
第８図は、第４図ａに示す様にカド部を丸める
ための空間フイルタ６の一例を示す図である。設
計データパターン信号Ｓは、（Ｎ−１）本のシフ
トレジスタ群１１に入力され（但し、Ｎ＝５の場
合を図示している）、続いて部分画像切出し回路
１２に並列に入力される。部分画像切出し回路１
２からは第３図に示す画素a0〜a16の内容（a0）
〜（a16）が並列に取り出され、カウンタ１３に
入力してΣ（ai）が計算される。この計算値は、
比較器１４で所定の数値があらかじめセツトされ
ている数値設定器１５の出力と比較される。比較
結果が前記した条件を満足し、かつ（a0）＝１で
ある場合に限つて、ゲート１６によつて内容書き
換え回路１７が駆動され、（a0）が１から０に書
き換えられる。設計データパターン１が第４図ｂ
に示す様な場合にも、ほぼ同様な原理の回路によ
つて、カド部に丸みを付与することができる。
ための空間フイルタ６の一例を示す図である。設
計データパターン信号Ｓは、（Ｎ−１）本のシフ
トレジスタ群１１に入力され（但し、Ｎ＝５の場
合を図示している）、続いて部分画像切出し回路
１２に並列に入力される。部分画像切出し回路１
２からは第３図に示す画素a0〜a16の内容（a0）
〜（a16）が並列に取り出され、カウンタ１３に
入力してΣ（ai）が計算される。この計算値は、
比較器１４で所定の数値があらかじめセツトされ
ている数値設定器１５の出力と比較される。比較
結果が前記した条件を満足し、かつ（a0）＝１で
ある場合に限つて、ゲート１６によつて内容書き
換え回路１７が駆動され、（a0）が１から０に書
き換えられる。設計データパターン１が第４図ｂ
に示す様な場合にも、ほぼ同様な原理の回路によ
つて、カド部に丸みを付与することができる。
第９図は本発明を用いた微細パターン検査装置
の一例を示す図である。設計データパターン信号
は空間フイルタ６でカド部に丸みを付与したり、
線太りや線細りの処理を施された後、比較回路１
９に入力される。一方、検査対象である微細パタ
ーン２６はXYステージ２５に載置され、レンズ
２２を介してパターン検出器２１によつて検出さ
れる。XYステージ２５の移動量は測長器２４に
よりモニタされ、同期信号発生器２３から微細パ
ターン２６の走査に対応する同期信号が出力され
る。パターン検出器２１とパターン発生回路５は
上記同期信号により互いに同期して動作する。パ
ターン検出器２１から出力される検出信号は２値
化回路２０によつて２値化され、比較回路１９に
入力される。従つて、比較回路１９によつて修正
された設計データパターン信号と２値化された検
出信号が比較され、一致しない部分が欠陥として
判定される。
の一例を示す図である。設計データパターン信号
は空間フイルタ６でカド部に丸みを付与したり、
線太りや線細りの処理を施された後、比較回路１
９に入力される。一方、検査対象である微細パタ
ーン２６はXYステージ２５に載置され、レンズ
２２を介してパターン検出器２１によつて検出さ
れる。XYステージ２５の移動量は測長器２４に
よりモニタされ、同期信号発生器２３から微細パ
ターン２６の走査に対応する同期信号が出力され
る。パターン検出器２１とパターン発生回路５は
上記同期信号により互いに同期して動作する。パ
ターン検出器２１から出力される検出信号は２値
化回路２０によつて２値化され、比較回路１９に
入力される。従つて、比較回路１９によつて修正
された設計データパターン信号と２値化された検
出信号が比較され、一致しない部分が欠陥として
判定される。
本発明によれば、パターン形成時に生じるカド
部の丸みや線太りや線細りが存在しても、設計デ
ータパターンを修正して比較検査するため従来の
様に誤判定することがなく、高精度のパターン検
査を行なうことができる。
部の丸みや線太りや線細りが存在しても、設計デ
ータパターンを修正して比較検査するため従来の
様に誤判定することがなく、高精度のパターン検
査を行なうことができる。
第１図は設計データパターンと形成された微細
パターンを示す平面図、第２図は本発明の要部を
示すブロツク図、第３図は設計データパターンの
画素配置を示す図、第４図ａ，ｂは設計データパ
ターンのカド部を示す図、第５図ａ，ｂは設計デ
ータパターンの修正状態を示す図、第６図は設計
データパターンの画素配置を示す図、第７図は設
計データパターンの修正状態を示す図、第８図は
第２図に示す空間フイルタの一例を示す図、第９
図は本発明を用いたパターン検査装置の一例を示
すブロツク図である。 １…設計データパターン、２…微細パターン、
３…ヨード部、５…パターン発生回路、６…空間
フイルタ、７…画素配置、１１…シフトレジス
タ、１２…部分画像切出し回路、１３…カウン
タ、１４…比較器、１５…数値設定器、１６…ゲ
ート、１７…内容書き換え回路、１９…比較回
路、２１…パターン検出器、２３…同期信号発生
器、２４…測長器、２５…XYステージ。
パターンを示す平面図、第２図は本発明の要部を
示すブロツク図、第３図は設計データパターンの
画素配置を示す図、第４図ａ，ｂは設計データパ
ターンのカド部を示す図、第５図ａ，ｂは設計デ
ータパターンの修正状態を示す図、第６図は設計
データパターンの画素配置を示す図、第７図は設
計データパターンの修正状態を示す図、第８図は
第２図に示す空間フイルタの一例を示す図、第９
図は本発明を用いたパターン検査装置の一例を示
すブロツク図である。 １…設計データパターン、２…微細パターン、
３…ヨード部、５…パターン発生回路、６…空間
フイルタ、７…画素配置、１１…シフトレジス
タ、１２…部分画像切出し回路、１３…カウン
タ、１４…比較器、１５…数値設定器、１６…ゲ
ート、１７…内容書き換え回路、１９…比較回
路、２１…パターン検出器、２３…同期信号発生
器、２４…測長器、２５…XYステージ。
Claims (1)
- １ 被検査微細回路パターンを走査して撮像して
画像信号を検出し、この検出された画像信号を被
検査２値化画素信号に変換し、この変換された被
検査２値化画素信号と、設計データに基づいて、
パターン発生回路から被検査パターンを走査して
撮像するのに同期させて出力され、更に丸み処理
と太め又は細め処理とを施した基準微細回路パタ
ーン２値化画素信号とを比較して不一致により欠
陥を検出する微細パターン検査方法であつて、上
記被検査パターンを走査して撮像するのに同期さ
せて、上記基準微細回路パターン２値化画素信号
を、シフトレジスタを用いて２次元にＮ×Ｎ画素
を配列して形成した画像メモリ（但しＮは奇数で
ある。）に、順次２次元の２値化画素信号として
切り出し、順次切り出されたＮ×Ｎ画素からなる
画像において、中心の画素の２値化信号が“０”
又は“１”であるとき、正方形の４辺をなす線分
上の画素の２値化信号の“１”又は“０”の総和
をとり、該総和が予め定められた値より小さいと
き上記中心の画素にカド部が存在すると認識して
上記中心の画素の２値化信号を“０”又は“１”
から“１”又は“０”に変換して丸み処理を施
し、更に上記被検査パターンを走査して撮像する
のに同期させて、上記基準微細回路パターン２値
化画素信号を、シフトレジスタを用いて２次元に
Ｍ×Ｍ画素を配列して形成した画像メモリ（但し
Ｍは奇数であり、Ｍ＜Ｎである。）に、順次２次
元の２値化画素信号として切り出し、順次切り出
されたＭ×Ｍ画素からなる画像において、中心の
画素の２値化信号が“０”又は“１”であると
き、周囲の画素の２値化信号の“１”又は“０”
の総和をとり、該総和が予め定められた範囲内で
ある場合には、上記中心の画素に境界部が存在す
ると認識して上記中心の画素の２値化信号を
“０”又は“１”から“１”又は“０”に変換し
て太め又は細め処理を施すことを特徴とする微細
パターン検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58220634A JPS60113102A (ja) | 1983-11-25 | 1983-11-25 | 微細パタ−ン検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58220634A JPS60113102A (ja) | 1983-11-25 | 1983-11-25 | 微細パタ−ン検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60113102A JPS60113102A (ja) | 1985-06-19 |
| JPH0410565B2 true JPH0410565B2 (ja) | 1992-02-25 |
Family
ID=16754041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58220634A Granted JPS60113102A (ja) | 1983-11-25 | 1983-11-25 | 微細パタ−ン検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60113102A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7411594B2 (ja) * | 2021-02-15 | 2024-01-11 | 株式会社ニューフレアテクノロジー | 欠陥検査装置及び欠陥検査方法 |
-
1983
- 1983-11-25 JP JP58220634A patent/JPS60113102A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60113102A (ja) | 1985-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4532650A (en) | Photomask inspection apparatus and method using corner comparator defect detection algorithm | |
| JP2742240B2 (ja) | 構造物表面の検査における欠陥の検出方法 | |
| JPH0160767B2 (ja) | ||
| US4547895A (en) | Pattern inspection system | |
| JPH0623999B2 (ja) | パタ−ン欠陥検出方法 | |
| JPH05281154A (ja) | パターン欠陥検査装置 | |
| JPS58134372A (ja) | パタ−ン検査装置 | |
| JP2001266126A (ja) | 欠陥検出方法及びその装置並びにマスクの製造方法 | |
| JPH0410565B2 (ja) | ||
| EP0066466B1 (en) | Photomask and method of testing it | |
| JP2635758B2 (ja) | 欠陥判別装置 | |
| JPS6186639A (ja) | パターン検査装置 | |
| JP3919505B2 (ja) | パターン検査装置および方法 | |
| JP2003203218A (ja) | 外観検査装置および方法 | |
| JP2827756B2 (ja) | 欠陥検査装置 | |
| JPH063541B2 (ja) | パターン検査装置 | |
| JP2765339B2 (ja) | スルーホール検査装置 | |
| JPS61140804A (ja) | パタ−ン検査装置 | |
| JP2841373B2 (ja) | パターン検査装置 | |
| JPS6057929A (ja) | パターン欠陥検出装置 | |
| JPH058762B2 (ja) | ||
| JPS6135303A (ja) | パタ−ン欠陥検査装置 | |
| JPS642992B2 (ja) | ||
| JP2000294139A (ja) | 周期性パターンの欠陥検査方法及び装置 | |
| JPH0145735B2 (ja) |