JPH05197132A

JPH05197132A - パターン検査装置

Info

Publication number: JPH05197132A
Application number: JP1005192A
Authority: JP
Inventors: Hideo Tsuchiya; 英雄土屋; Toshiyuki Watanabe; 利之渡辺; Masao Takanashi; 正雄高梨; Masayuki Hideshima; 昌行秀島
Original assignee: Toshiba Corp; Topcon Corp
Current assignee: Toshiba Corp; Topcon Corp
Priority date: 1992-01-23
Filing date: 1992-01-23
Publication date: 1993-08-06

Abstract

(57)【要約】【目的】コーナの丸まりに起因する疑似欠陥を欠陥と
判定することなく、且つコーナ付近に存在する本来の欠
陥を確実に検出することができ、検査精度の向上をはか
り得るパターン検査装置を提供すること。【構成】設計データをビット展開して得た基準データ
Ｃに対しコーナ丸め処理を行い、丸め処理した基準デー
タＤと検査データを比較し、検査対象パターンの欠陥を
検出するパターン検査装置において、コーナ丸め処理す
る回路を、基準データＣに対しコーナ検出ウインドを走
査して輪郭部パターンを抽出し、抽出した輪郭パターン
に基いて丸め処理すべきコーナを検出するコーナ検出回
路２１と、検出したコーナ形状に応じたマスキングデー
タＪを発生するマスキングデータ発生回路２２と、基準
データＣの中でコーナ部を含む図形データとこれに対応
するデータＪとを排他的論理和処理により合成処理する
図形合成回路２３とから構成した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路や液晶
表示装置の製造に使用するレチクル，マスクなどのパタ
ーン欠陥を検出するパターン検査装置に係わり、特に基
準パターンデータの丸め処理機能を備えたパターン検査
装置に関する。

【０００２】

【従来の技術】半導体集積回路の製造において、パター
ン転写に供されるフォトマスクにパターン断線などの欠
陥が存在すると、所望する半導体素子を得られずに歩留
りの低下を招く。そこで従来、電子ビーム描画装置で製
作されたフォトマスクのパターン欠陥などを検査するパ
ターン検査装置が用いられている。この装置は、フォト
マスクに光を照射してマスク上に形成されているパター
ンに応じた光信号を検出し、該マスクにパターンを形成
する際に用いられた設計データから得られる基準信号
と、上記検出信号とを比較照合して、マスク上のパター
ン欠陥の有無及びパターンの正否を検査するというもの
である。

【０００３】図１１は、従来のパターン検査装置の概略
構成を示すブロック図である。この装置では、まずフォ
トマスク１を載置したテーブル２をＸ方向或いはＹ方向
に連続的に移動してストライプ３単位の検査を行う。さ
らに、テーブル２の連続移動方向と直交する方向にスト
ライプ幅だけテーブル２を移動して上記ストライプ単位
の検査を繰り返し、フォトマスク１のパターン形成領域
全面を網羅した検査を行う。

【０００４】このストライプ検査では、フォトマスク１
上に形成されているパターンに応じた光信号を光センサ
４で検出して観測値Ａを得ると共に、フォトマスク１に
パターンを形成する際に用いられた設計データＢを計算
機５から読み込み、基準信号発生部７のビット展開回路
１１で図１２のビットパターンデータＣ′を作成し、観
測データＡの画素毎に対応する基準データＣを生成し
て、双方の信号をテーブル２の測定位置毎に比較照合を
行うという処理を、テーブル２を一定速度で連続的に移
動しながら行う工程となっていた。

【０００５】従来の検査装置では、設計データＢから作
成する基準データＣが、観測データＡに比べてあまりに
正確な像を形成するため、実際のパターンと比較判定す
る場合に、特にパターンのコーナの部分で差異が大きく
なり欠陥と判定することがあった。つまり、図１３に示
すように、設計パターンデータをビットパターン展開し
た元図形（ａ）は、パターンの白黒のエッジやコーナ形
状がはっきり現われるのに対して、光センサ４で撮像し
た観測データ（ｂ）は白黒エッジ・コーナ形状共にぼや
けたり、丸まったりしている。このため、単純に比較し
た場合には比較結果（ｃ）のように、コーナやエッジに
相当する部分で誤差が大として欠陥と指摘することにな
る。

【０００６】しかし、現実にマスクの製造の際にはパタ
ーンの角が丸まるのが普通であり、ある程度の丸まりで
あれば半導体集積回路の電気的特性にも影響しない。こ
のため、マスクパターンの角が丸まっていることは、欠
陥とはせずに検査を進めることが望ましい。

【０００７】そこで図１１の装置では、分布関数演算回
路１３において、観測光学系で発生するぼやけ（レンズ
の開口特性，センサにおける隣接画素の干渉等に起因す
る）を補償するために点広がり分布関数を用いて、基準
データＣを重み付け加算，多値化して、観測データＡ全
体の丸まり（ぼやけ）を近似して基準データＥとしてい
る。さらに、観測領域にある、検査中の図形がコーナな
のか或いはコーナ以外の全面白パターン，全面黒パター
ン，パターンのエッジ部分に相当するものなのかを特徴
抽出回路１４で特徴抽出して、比較検査時の誤差のしき
い値Ｆを特徴毎に変更して、パターン形状による微妙な
差異があっても欠陥としないようにしていた。このしき
い値Ｆを変更する手段は、特にパターンのコーナ部分に
おいて疑似欠陥を発生しないために有効であった。

【０００８】しかしながら、この種の装置にあっては次
のような問題があった。即ち、コーナに丸まりがあるマ
スクパターンでは、疑似欠陥を発生させないためにコー
ナにおけるしきい値を甘くする必要があるが、しきい値
の設定を必要以上に甘くした場合には、コーナ付近に隣
接して存在する本来指摘すべき欠陥でも、検出できなく
なるという改善すべき点があった。

【０００９】

【発明が解決しようとする課題】このように、従来のパ
ターン検査装置においては、実際に製造されるマスクパ
ターンのコーナが一般に丸まっているため、コーナにお
ける基準パターンデータと検査パターンデータとの比較
で本来欠陥でない部分（疑似欠陥）も欠陥と判定されて
しまう。また、コーナにおける比較のしきい値を甘くす
ると、コーナ付近に存在する欠陥を検出できないという
問題があった。

【００１０】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、コーナの丸まりに起因
する疑似欠陥の発生を防止することができ、且つコーナ
付近に存在する本来の欠陥を確実に検出することがで
き、パターン検査精度の向上をはかり得るパターン検査
装置を提供することにある。

【００１１】

【課題を解決するための手段】本発明の骨子は、基準パ
ターンデータのコーナ部分に丸め処理を施して検査パタ
ーンデータと比較することにある。

【００１２】即ち本発明は、検査対象パターンから得ら
れた検査パターンデータと、当該パターンの設計パター
ンデータとを比較照合して、検査対象パターンに存在す
る欠陥の有無を検出するパターン検査装置において、設
計パターンデータをビットに展開するビット展開回路
と、このビット展開して得られた基準パターンデータに
対して、コーナパターン検出ウインドを走査して該ウイ
ンドの輪郭部パターンを抽出し、該抽出された輪郭部パ
ターンに基づいてコーナ丸め処理すべきコーナパターン
を検出するコーナパターン検出回路と、検出されたコー
ナパターンに応じたマスキングパターンデータを発生す
るマスキングパターンデータ発生回路と、検出されたコ
ーナパターンを含む図形パターンデータ（基準パターン
データの一部）と該図形パターンデータに対応するそれ
ぞれのマスキングパターンデータとを合成処理し、基準
パターンデータにおけるコーナ部を丸める図形合成回路
と、合成された基準パターンデータと検査パターンデー
タとを比較する比較回路とを具備してなることを特徴と
している。

【００１３】

【作用】本発明によれば、設計パターンデータをビット
展開して得られる基準パターンデータに対しコーナの丸
め処理を施すことにより、基準パターンを実際に形成さ
れたコーナに丸みを有する検査対象パターンに近付ける
ことができる。従って、コーナの丸まりに起因する疑似
欠陥を欠陥と判定する不都合はなくなる。しかもこのと
き、コーナで単に比較のしきい値を甘くした従来装置と
は異なり、コーナにおける比較判定のしきい値を従来よ
りも厳しくできるので、コーナ付近における欠陥を確実
に検出することができる。これにより、パターン検査精
度の向上をはかることが可能となる。

【００１４】また本発明では、コーナパターン検出回路
として、コーナパターン検出ウインドの輪郭部に基づい
てコーナ検出を行うので、ウインド内の全てのビットを
検定する必要がなく、コーナパターン検出に要する処理
の簡略化及び時間の短縮化をはかることができる。ま
た、輪郭部パターンのみではなく、内部のパターンも検
定し、それぞれの検定結果の論理演算を行うことによ
り、丸め処理すべきコーナをより正確に検出することが
可能となる。

【００１５】

【実施例】以下、本発明の実施例を図面を参照して説明
する。

【００１６】図１は、本発明の第１の実施例に係わるパ
ターン検査装置の概略構成を示すブロック図である。基
本的な構成は図１１に示した従来装置と類似している
が、本装置では基準信号発生部１０に新たにコーナ丸め
回路１２を付加している。

【００１７】計算機５からの設計パターンデータＢは、
ビット展開回路１１によりビットパターンデータに展開
され、この基準パターンデータＣはコーナ丸め回路１２
及び特徴抽出回路１４に供給される。コーナ丸め回路１
２は、基準パターンデータＣに基づき後述するコーナの
丸め処理を行い、分布関数演算回路１３に結果を出力す
る。

【００１８】ここで、ビット展開回路１１の出力は、図
８に示すように、２次元ビットパターンデータＣ′を複
数本のストライプデータＣに分割されたものとなってい
る。コーナ丸め回路１２は、このストライプデータＣを
受け取り、予め設定されている構成ビット数のコーナに
該当するパターンがあれば、そのコーナパターンを角に
丸まりを持ったパターンデータに置き換えて出力する。

【００１９】分布関数演算回路１３の出力Ｅは比較判定
回路６に供給され、検査パターンから得られる検査パタ
ーンデータＡと比較される。ここで、特徴抽出回路１４
においては、観測領域にある検査中の図形がコーナなの
か或いはコーナ以外の全面白パターン，全面黒パター
ン，パターンのエッジ部分に相当するものなのかを特徴
抽出して、比較検査時の誤差のしきい値Ｆを特徴毎に変
更する。

【００２０】コーナ丸め回路１２は、図２に示すよう
に、コーナパターン検出ウインド回路２１，マスキング
パターンデータ発生回路２２及び図形合成回路２３から
構成されている。

【００２１】コーナパターン検出ウインド回路２１は、
ストライプデータである基準パターンデータＣが順次入
力される毎に所定のビット構成のコーナパターン検出プ
レートを作用させ、コーナを丸めるべきパターンが含ま
れているか否かを検出する。コーナ丸めすべきパターン
を検出した場合は、コーナパターン検出ウインド回路２
１は、一致検出した図形を示す図形コードＨと共に、特
徴に一致する旨のフラグＩを立てる。

【００２２】マスキングパターンデータ発生回路２２
は、コーナパターン検出ウインド回路２１のフラグＩが
立った場合に、コーナパターン検出ウインド回路２１が
出力した図形コードＨに応じたマスキングパターンＪを
発生する。なお、これらの図形コードＨは、パターンの
コーナの向き，凹凸の別などで区別する。

【００２３】マスキングパターンデータ発生回路２２
は、コーナ丸め処理する前の元図形のうち、白黒反転す
べきビットの位置にデータ“１”を立て、それ以外をデ
ータ“０”としたビットパターンを発生させる。図３
は、コーナパターン検出ウインド回路２１で検出したコ
ーナパターンと、マスキングパターン発生回路２２で発
生する、元図形に対応するマスキングパターンを例示し
たものである。

【００２４】図形合成回路２３は、図３のコーナパター
ン（元図形パターン）と変更ビットパターン（マスキン
グパターン）とをビット毎の排他的論理和演算する。即
ち、元図形パターンはマスキングパターンのビットが
“１”であるビットだけ白黒反転（データの“０”，
“１”を反転）されることになる。元図形パターンが凸
コーナパターンであればコーナを削り取ることに相当
し、凹コーナパターンであればコーナを膨らませること
になる。この図形合成回路２３の出力Ｄをもって、図４
に示すようなコーナ丸め処理結果が得られる。

【００２５】図２の概念に従って、４ビット丸め処理を
する構成の具体例を、図５に示す。図５において、３１
は輪郭用特徴判定回路、３２は内部用特徴判定回路、３
３はコーナ種別判定回路、３４はＡＮＤゲートを示して
いる。

【００２６】完全なコーナーパターン検出ウインドは、
丸め処理するビット数より２ビット分外周のビットパタ
ーンデータまで必要とする。つまり、４ビット丸め処理
を行うときは２次元パターンを６×６＝３６ビットに渡
って検定する必要がある。

【００２７】曲率半径が大きなコーナ丸めを施すために
は、その曲率が矛盾なく当てはまるコーナであることを
予め検定する必要がある。即ち、ビット構成数が大きな
コーナパターン検出ウインド回路２１を用意する必要が
ある。この、大きなビット構成のコーナパターン検出を
行う際にコーナパターンであるか否かや、コーナの向き
の特徴は、コーナ検出ウインド内の全てのビット検定し
なくても、検出ウインドの輪郭の部分のビットのみを調
査するだけでも、概略の判定が可能である。

【００２８】即ち、前述の６×６ビットのウインドを周
辺輪郭２０ビットとその輪郭を除いた内部１６ビットに
分割して、輪郭２０ビットだけと内部１６ビットだけを
独立して検定し、そのうちの輪郭の検定結果だけを使っ
て、コーナに該当するか否かの予備検出ができる。

【００２９】具体的には、図６に示すように、輪郭だけ
の検出ウインド３１′と内部だけの検出ウインド３２′
を用意し、それぞれが独立して、輪郭判定の特徴一致フ
ラグＩ₁と内部判定の特徴一致フラグＩ₂を発生させる
ようにしている。この、それぞれの特徴検出は、例えば
ＲＯＭ（Read Only Memory）を使って実現できる。ＲＯ
Ｍのアドレス入力線それぞれに入力ビットパターンを１
ビットずつ割り当てて、所定のビットの組合せに相当す
るＲＯＭのアドレスに、一致する旨の情報を予め書き込
んでおく。例えば、ＲＯＭのデータビットＤ₀を使うこ
とにして、特徴一致の場合に“１”、不一致の場合に
“０”を書き込んでおけばよい。

【００３０】さらに、ＲＯＭテーブル方式で特徴一致の
図形識別を行うには、ＲＯＭの残りのデータビット：例
えばＤ₁〜Ｄ₃を使って、検出したコーナの特徴毎に個
々の識別コードを出力するようにすればよい。特徴の種
類は、黒が凸状のコーナか、白が凸のコーナかの別、コ
ーナの回転の向きなどがある。

【００３１】図５の実施例では、輪郭だけの検出ウイン
ド３１′と内部だけの検出ウインド３２′のそれぞれ
が、上述のＲＯＭテーブル方式判定回路を備えている。
輪郭用の特徴一致フラグＩ₁用のＤ₀出力は、内部検出
用ＲＯＭのEnable信号としても用いられ、周辺判定が
“偽”ならば内部の判定は行われない。またコーナ種別
判定回路３３は、それぞれのＲＯＭ（判定回路３１，３
２）の特徴抽出情報Ｈ₁，Ｈ₂を論理演算して、図形識
別コードＨを出力する。

【００３２】次に、輪郭ビットの検定を、さらに階層的
に処理できる例を説明する。前記６×６ビットのウイン
ドの輪郭２０ビットを、頂点の４ビットと辺の１６ビッ
トという具合に分割する。つまり、図６に示す輪郭だけ
の検出ウインド３１′のうちの、頂点ビット：ｄ００，
ｄ５０，ｄ０５，ｄ５５だけで、概略の判定を行う。具
体的には、図７で説明するように、以下の処理になる。
ここで“！”は否定（ＮＯＴ），“＊”は論理積（ＡＮ
Ｄ）を示す。図７では“０”を“□”，“１”を“□の
塗り潰し”、注目しないビットを“・”で表示する。

【００３３】図７（ａ）に示すように、頂点の４ビット
とも“１”又は４ビットとも“０”ならば、処理すべき
コーナではないことが分かる。非検出＝（ｄ００＊ｄ０５＊ｄ５０＊ｄ５５）ｏｒ（！ｄ００＊！ｄ０５＊！ｄ５０＊！ｄ５５）

【００３４】また、図７（ｂ）に示すように、頂点の４
ビットのうちの２ビットが“０”、残る２ビットが
“１”の場合にも処理すべきコーナではないことにな
る。この２ビットは並列関係でも対角関係でも該当しな
い。

【００３５】非検出＝（ｄ００＊！ｄ０５＊ｄ５０＊！ｄ５５）ｏｒ（！ｄ００＊ｄ０５＊！ｄ５０＊ｄ５５）ｏｒ（ｄ００＊ｄ０５＊！ｄ５０＊！ｄ５５）ｏｒ（！ｄ００＊！ｄ０５＊ｄ５０＊ｄ５５）ｏｒ（！ｄ００＊ｄ０５＊ｄ５０＊！ｄ５５）ｏｒ（ｄ００＊！ｄ０５＊！ｄ５０＊ｄ５５）

【００３６】一方、図７（ｃ）に示すように、３ビット
が“０”、残る１ビットが“１”の場合、又は３ビット
が“１”、残る１ビットが“０”の場合にはコーナに該
当する可能性がある。これに該当する場合を一次検出と
し、一次検出したものだけをさらに詳細に調査すればよ
い。

【００３７】一次検出＝（！ｄ００＊！ｄ０５＊！ｄ５０＊ｄ５５）ｏｒ（ｄ００＊ｄ０５＊ｄ５０＊！ｄ５５）ｏｒ（！ｄ００＊！ｄ０５＊ｄ５０＊！ｄ５５）ｏｒ（ｄ００＊ｄ０５＊！ｄ５０＊ｄ５５）ｏｒ（！ｄ００＊ｄ０５＊！ｄ５０＊！ｄ５５）ｏｒ（ｄ００＊！ｄ０５＊ｄ５０＊ｄ５５）ｏｒ（ｄ００＊！ｄ０５＊！ｄ５０＊！ｄ５５）ｏｒ（！ｄ００＊ｄ０５＊ｄ５０＊ｄ５５）

【００３８】つまり、図７で（ａ）と（ｂ）はウインド
の頂点ビットを判定した段階で処理すべきコーナでない
ことが判定できる。なお、図７では代表例を示したが、
実際にはこの他に、それぞれを９０度回転させた構成で
も同様の処理を施している。これで１次選別が行えたの
で、さらに図７（ｃ）の頂点が０／１で変化のあった区
間の辺に相当するビットを調査すればよい。即ち、図８
で図中丸印“○”，“●”で示した辺ビットのうちの、
前記の変化のある区間のビット３６である。これらのビ
ットと頂点のビットとの関連で次の判定ができる。

【００３９】つまり、図８（ａ）に示すように、頂点ビ
ットの変化のある区間のビットＱの２辺のそれぞれの４
ビットと、その夾角の全てのビットが同じ値をとるなら
ば、所定のビット構成の大きさのコーナを検出したこと
になる。また、図７（ｃ）の判定に一致しても、図８
（ｂ）に示すように、変化のある区間のビットＱの状態
によってはコーナ検出とは判定しない。

【００４０】ここまでが２次選別になる。図５の例は、
この２次選別の判定結果を輪郭特徴一致フラグＩ₁とし
て出力する。２次選別で丸め処理すべきコーナでないと
判定された場合は、丸め処理することなく、基準パター
ンデータＣをそのまま分布関数演算回路１３に出力す
る。

【００４１】２次選別で丸め処理すべきコーナと判定さ
れた場合、内部検出ウインド３２′の１６ビットを検定
して、本当に丸め処理すべきコーナか否かを判定する。
そして、丸め処理すべきコーナと判定された場合、マス
キングパターンデータ発生回路２２から丸め処理すべき
コーナパターンに応じたマスキングパターンデータＪを
発生し、このデータＪと基準パターンデータＣを図形合
成回路２３により合成処理して、基準パターンデータＣ
のコーナ部を丸め処理する。この丸め処理は、先に示し
た図３から図４のようになる。そして、この丸め処理し
たデータＤを分布関数演算回路１３に出力する。

【００４２】このように本実施例によれば、コーナパタ
ーン検出ウインド回路２１，マスキングパターンデータ
発生回路２２及び図形合成回路２３からなるコーナ丸め
回路１２により、ビット展開回路１１でビット展開され
た基準パターンデータＣに対しコーナの丸め処理を施し
ているので、コーナに丸みを有する現実の検査対象パタ
ーンに基準パターンを近付けることができる。従って、
従来の検査に比べて比較誤差のしきい値を厳しくするこ
とができ、従来検出できなかったコーナ付近に存在する
欠陥をも発見できるようになる。つまり、疑似欠陥の発
生を招くことなく、コーナ付近における欠陥を確実に検
出することができ、これによりパターン検査精度の大幅
な向上をはかることが可能となる。

【００４３】また、本実施例では、コーナパターン検出
回路２１において、コーナパターン検出ウインドの輪郭
部パターンとその輪郭部を除いた内部パターンとを独立
して検定し、輪郭部パターンの検定結果と内部パターン
の検定結果の論理演算でコーナパターン合致の検定判別
を行うことにより、コーナパターン検出に要する処理の
簡略化及び時間の短縮化をはかることができる。特に、
コーナパターンに該当しない場合には、論理探索が深く
ならないうちに、該当しない旨の排除の判定が行えるの
でスループットが向上する。

【００４４】次に、この発明の第２の実施例について説
明する。コーナ丸めの形状は、図１０に示すようにいく
つかのパターンが考えられる。これらは、実際の検査対
象マスクの状態によって最適パターンが異なり、装置と
して一つに確定することは不合理である。従って本実施
例では、図９に示すように、マスキングパターンデータ
発生回路２２を複数個設け、一つのコーナに対していく
つかの丸めパターンをテーブルとして用意し、さらにコ
ーナ丸め形状選択回路２９を設け、テーブル選択方式で
丸めパターンを変更するようにする。

【００４５】最適なテーブルを選択する判定は、マスク
検査において疑似欠陥率が最も低減できる状態を、外部
からの丸め形状指令により選択することになる。なお、
図示しないが、この疑似欠陥率が最小になることを評価
関数として装置自身が取り込み、丸めパターンテーブル
選択を自律化する装置構成も可能である。

【００４６】このような外部から変更可能なテーブルを
構成するには、ハードウェアとして半導体メモリを用い
ることができる。ここではＲＡＭ（Random Access Memo
ry）を使った例を説明する。ＲＡＭを使用すると、コー
ナパターン検出機能とマスキングパターンデータ発生機
能との両方を一度に実現できる。つまり、アドレス線に
ビットパターンを入力し、データ線から出力を得る。目
的のビット組合せに相当するアドレスに、処理結果に相
当するマスキングパターン、又は特徴一致フラグを書き
込んでおけばよい。

【００４７】ＲＡＭはコーナパターン検出するビット構
成数によって必要な容量が決まる。つまり、上述の４ビ
ットコーナ丸め処理のため、６×６ビットでパターンを
検出する場合には、周辺ビット検出用に２０ビットのア
ドレス空間を持ち、コーナ種別情報と特徴一致フラグに
必要なビット数の容量になる。さらに、内部の４×４ビ
ットの処理のために１６ビットのアドレス空間と、コー
ナ種別情報と特徴一致フラグに必要なビット数の容量の
他さらに、４×４ビットのマスキングパターンを発生す
るための１６ビットデータ出力の容量が必要になる。こ
こでのコーナ種別情報はコーナの存在する方向、白コー
ナ・黒コーナの区別などである。

【００４８】通常は、これらのＲＡＭは回路中のルック
アップテーブルとして機能しているが、上位制御回路・
装置から操作・書換えできる構成にして判定に柔軟度を
持たせることができる。

【００４９】なお、本発明は上述した各実施例に限定さ
れるものではない。実施例では一辺が６ビットの場合を
説明したが、これ以上大きなビット構成でも、前述した
頂点ビット＋辺ビットで検定する方式は有効である。ま
た、コーナを削る（膨らませる）ビット数をコーナ辺の
ビット数で表現して４ビット丸め処理のための、６×６
ビットウインドの例で説明したが、１以上の任意のｎビ
ット処理の場合でも、ｎ＋２ビットのマトリックス構成
のウインドを用意することで実現可能である。また、輪
郭部パターンの検定のみで丸め処理すべきコーナ部か否
かを判定できる場合は、内部パターンの検定は省略する
こともできる。図形合成回路として排他的論理和処理を
行ったが、基準パターンデータとマスキングパターンデ
ータとの合成によりコーナ部が丸まるような演算処理で
あればよい。コーナ丸め回路だけで、検査パターンデー
タに十分近い基準パターンデータを得ることができる場
合は、特徴抽出回路によるコーナの抽出を省略してもよ
い。さらに、コーナ以外の全面白パターン，全面黒パタ
ーン，パターンのエッジ部分などの特徴により比較のし
きい値を変えない場合は、特徴抽出回路そのものを省略
することも可能である。

【００５０】また、実施例ではコーナ丸め処理すること
を前提として説明したが、本発明は必ずしもコーナ丸め
処理した装置に限定されるものではなく、コーナ部を検
出して基準パターンデータと検査パターンデータを比較
照合する装置に適用することができる。即ち、実際に形
成されるパターンに丸まりが少ない場合など、図５に示
すコーナ検出回路を特徴抽出回路として用い、その出力
を元に比較判定回路のしきい値レベルを可変するように
してもよい。この場合、丸め処理した場合の効果は得ら
れないが、従来に比して特徴抽出（コーナ部の検出）に
要する処理の簡略化及び時間の短縮化をはかることがで
きる。その他、本発明の要旨を逸脱しない範囲で、種々
変形して実施することができる。

【００５１】

【発明の効果】以上詳述したように本発明によれば、設
計パターンデータから得られる基準パターンデータに丸
め処理を施して検査パターンデータと比較することによ
り、コーナの丸まりに起因する疑似欠陥の発生を防止す
ることができ、且つコーナ付近に存在する本来の欠陥を
確実に検出することができ、パターン検査精度の向上を
はかることが可能となる。

【図面の簡単な説明】

【図１】第１の実施例に係わるパターン検査装置の概略
構成を示すブロック図、

【図２】第１の実施例に用いたコーナ丸め回路の具体的
構成を示すブロック図、

【図３】コーナ丸めのデータの流れを説明するための模
式図、

【図４】ビットパターンをコーナ丸め処理した結果を示
す模式図、

【図５】コーナパターン検出回路の具体的構成を示すブ
ロック図、

【図６】輪郭部パターンと内部パターンの判定を別に行
う様子を示す模式図、

【図７】頂点のビット判定を説明するための模式図、

【図８】輪郭のビット判定を説明するための模式図、

【図９】第２の実施例の要部構成を示すブロック図、

【図１０】マスキングパターンを変化させる例を示す模
式図、

【図１１】従来のパターン検査装置の概略構成を示すブ
ロック図、

【図１２】設計データをビットパターンに展開した様子
を示す模式図、

【図１３】設計データと観測データとの比較を示す模式
図。

【符号の説明】

１…フォトマスク（検査対象物）、２…Ｘ−Ｙテーブル、３…ストライプ、４…光センサ、５…計算機、６…比較判定回路、１０…基準信号発生部、１１…ビット展開回路、１２…コーナ丸め回路、１３…分布関数演算回路、１４…特徴抽出回路、２１…コーナパターン検出ウインド回路、２２…マスキングパターンデータ発生回路、２３…図形合成回路、２９…コーナ丸め形状選択回路、３１…輪郭用特徴判定回路、３２…内部用特徴判定回路、３３…コーナ種別判定回路、３４…ＡＮＤゲート。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ０６Ｆ 11/22 ３１０Ｂ 8323−5Ｂ 15/62 ４０５Ａ 9287−5ＬＨ０１Ｌ 21/027 (72)発明者高梨正雄神奈川県川崎市幸区小向東芝町１番地株式会社東芝総合研究所内 (72)発明者秀島昌行東京都板橋区蓮沼町75の１株式会社トプコン内

Claims

【特許請求の範囲】

【請求項１】検査対象パターンから得られた検査パター
ンデータと、当該パターンの設計パターンデータとを比
較照合して、検査対象パターンに存在する欠陥の有無を
検出するパターン検査装置において、前記設計パターンデータをビットに展開するビット展開
回路と、このビット展開回路によってビット展開して得られた基
準パターンデータに対し、コーナパターン検出ウインド
を走査して該ウインドの輪郭部パターンを抽出し、該抽
出された輪郭部パターンに基づいてコーナ丸め処理すべ
きコーナパターンを検出するコーナパターン検出回路
と、このコーナパターン検出回路により検出されたコーナパ
ターンに応じたマスキングパターンデータを発生するマ
スキングパターンデータ発生回路と、前記基準パターンデータの中で前記検出されたコーナパ
ターンを含む図形パターンデータと該図形パターンデー
タに対応するそれぞれのマスキングパターンデータとを
合成処理して、基準パターンデータにおけるコーナ部を
丸める図形合成回路と、この図形合成回路により合成された基準パターンデータ
と前記検査パターンデータとを比較する比較回路と、を
具備してなることを特徴とするパターン検査装置。
【請求項２】検査対象パターンから得られた検査パター
ンデータと、当該パターンの設計パターンデータとを比
較照合して、検査対象パターンに存在する欠陥の有無を
検出するパターン検査装置において、前記設計パターンデータをビットに展開するビット展開
回路と、このビット展開回路によりビット展開して得ら
れた基準パターンデータに対し、丸め処理すべきコーナ
パターンを検出するコーナパターン検出回路と、このコ
ーナパターン検出回路により検出されたコーナパターン
に応じたマスキングパターンデータを発生するマスキン
グパターンデータ発生回路と、前記基準パターンデータ
の中で前記検出されたコーナパターンを含む図形パター
ンデータと該該図形パターンデータに対応するそれぞれ
のマスキングパターンデータとを合成処理して、基準パ
ターンデータにおけるコーナ部を丸める図形合成回路
と、この図形合成回路により合成された基準パターンデ
ータと前記検査パターンデータとを所定のしきい値レベ
ルで比較判定する比較判定回路とを具備してなり、前記コーナパターン検出回路は、コーナパターン検出ウ
インドを走査して、該ウインドの輪郭部パターンとその
輪郭部を除いた内部パターンとを独立して検定し、輪郭
部パターンの検定結果と内部パターンの検定結果の論理
演算でコーナパターン合致の検定判別を行うことを特徴
とするパターン検査装置。
【請求項３】前記コーナパターン検出回路は、コーナパ
ターン検出ウインドの特定の４隅のビットの判定を行う
４隅判定部と、コーナパターンの辺に相当するビットグ
ループの判定を行う辺判定部と、これらの各判定部の判
定結果に基づきコーナであるか否かを判定するコーナ判
定部とからなることを特徴とする請求項１記載のパター
ン検査装置。
【請求項４】前記マスキングパターンデータ発生回路
は、複数の形状をテーブルとして保持し、任意のテーブ
ルを選択することでコーナ丸め形状を変更可能としたこ
とを特徴とする請求項１又は２に記載のパターン検査装
置。
【請求項５】前記マスキングパターンデータを格納する
テーブルは、上位制御装置からの操作により選択され、
テーブル内のパターン形状を登録変更可能としたことを
特徴とする請求項４記載のパターン検査装置。
【請求項６】検査対象パターンに対応する設計パターン
データをビットに展開し、このビット展開して得られた
基準パターンデータに対しコーナ検出ウインドを走査し
てコーナ部を検出し、検出結果に基づき基準パターンデ
ータと検査対象パターンから得られた検査パターンデー
タとを比較照合して、検査対象パターンに存在する欠陥
の有無を検出するパターン検査装置において、前記コーナ部を検出する手段は、コーナ検出ウインドの
特定の４隅のビットの判定を行う４隅判定部と、コーナ
の辺に相当するビットグループの判定を行う辺判定部
と、これらの各判定部の判定結果に基づきコーナである
か否かを判定するコーナ判定部とからなることを特徴と
するパターン検査装置。