DE2240654A1 - Verfahren in einem herstellungsprozess fuer monolithisch integrierte schaltungen - Google Patents

Verfahren in einem herstellungsprozess fuer monolithisch integrierte schaltungen

Info

Publication number
DE2240654A1
DE2240654A1 DE19722240654 DE2240654A DE2240654A1 DE 2240654 A1 DE2240654 A1 DE 2240654A1 DE 19722240654 DE19722240654 DE 19722240654 DE 2240654 A DE2240654 A DE 2240654A DE 2240654 A1 DE2240654 A1 DE 2240654A1
Authority
DE
Germany
Prior art keywords
errors
circuit
monolithic integrated
integrated circuit
yield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19722240654
Other languages
English (en)
Inventor
Gary Richard Donafrio
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2240654A1 publication Critical patent/DE2240654A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits

Description

  • Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: BU 971 Oil Verfahren in einem Herstellungsprozeß für monolithisch integrierte Schaltungen Die Erfindung betrifft ein Verfahren in einem Herstcllungsprozeß für monolithisch integrierte Schaltungen unter An##endung eines Ausbeutemodells, um kritische ausschußvergrößernde Verfahrensgänge dieses Herste#lungsprozes#es zu bestimmen, indem die Fehleranzahl jedes Schaltkreises der monolithisch integrierten Schaltung -und die Wahrscheinlichkeit für einen bestimmten Fehler einen defekten Schaltkreis zu verursachen, zugrundegelegt wird.
  • In den verschiedensten Veröffentlichungen ist bereits vorgeschlagen worden,-die Ausbeute bei Herstellung von monolithisch integrierten Schaltkreisen vorherzusagen und zwar auf. der Basis der ermittelten Fehlerdichte auf Halbleiterscheibchen.
  • Hierbei ist jedoch davon ausgegangen, daß die Ausbeutenberechnungen nicht zuverlässig genug mit tatsächlich erzielten Ausbeuten bei Herstellung von monolithisch integrierten Schaltkreisen verglichen werden können, da die hierbei benutzten Verfahrensschritl:e und Verfahrensgänge viel zu komplex sind.
  • Um diese Schwierigkeiten zu beheben, ist bereits vorgeschlagen worden, anstelle der zunächst angewendeten Boltzmann-Statistik die Bose-Einstein-Statistik zur Erzielung genauerer Vorhersagen anzuwenden.
  • An anderer Stelle ist bereits zur besseren Vorhersage die Tatsache ausgenutzt worden, daß zur Aufstellung eines Ausbeutenmodells hierzu die (tatsächliche) nicht zufällige Fehlerverteilung in monolithisch integrierten Schaltkreisen zu berlickaichtigen ist, ungeachtet der jeweils angewendeten statistischen Methode; so daß hierin die Hauptschwierigkeit in der Erstellung von brauchbaren Ausbeutenmodellen zu sehen war.
  • Bei den an anderer Stelle angewendeten Methoden zur Auswertung der Wahrscheinlichkeit, daß ein Fehler eines vorgegebenen Typs zu einem fehlerhaften monolithisch integrierten Schaltkreis führt, bestehen darin, daß zunächst das Verhältnis der Fläche des monolithisch integrierten Schaltkreises, in der ein Fehler einen Ausfall dieses Schaltkreises herbeiführt, zu der Fläche, in der ein Fehler nicht zum Ausfall des Schaltkreises führt, bestimmt wird. Diese mathematischen Ermittlungen sind äußerst zeitaufwendig und tragen zu empfindlichen Verzögerungen bei Aufstellung oder Anderung von Ausbeutemodellen bei.
  • Aufgabe der Erfindung ist es deshalb, ein Verfahren bereitzustellen, das unter Beseitigung der oben genannten Nachteile eine ausreichend genaue Ausbeutenvorhersage gestattet, um so schnell wie möglich die Fehler zu beseitigen, bzw. die fehlerhaften Prozeßgänge so abzuändern, daß die Fehler auf ein Minimum beschränkt werden.
  • Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß zur Ermittlung der Wahrscheinlichkeit das Zufallsauftreten dieses vorgegebenen Fehlers in einer Planzeichnung des monolithisch integrierten Schaltkreises simuliert und dann die Anzahl dieser in kritischen Gebieten des monolithisch integrierten Scklaltkreises als Planzelchnuny auftretenden Fehler aufgezählt wird Die Wahrscheinli@hkeit, daß ein Fehler eines vorgegebenen Typs zu einer defekten Schaltungsanordilung eines monolithisch unter grierten Schaltkreises führt1 wird hierbei bestimmt durch das Verhältnis der simulierten Fehler, die in kritischen Gebieten der Planzeichnung auftreten können,' zur Gesamtanzahl von simulierten Fehlern. Ein solches Verfahren wird zwar hier für die Herstellung monolithisch integrierter Schaltkreise beschrieben, es läßt-sich jedoch ebenso gut auch für die Herstellung diskreter Halbleiterbauelemente wie Transistoren, Dioden usw. anwenden.
  • Zusätzlich zum Analysieren von Fehlern, indem HalbleSterplAttchen für Halbleiterplättchen gesondert vorgenommen wird, und anstatt sich auf eine mittlere Fehlerdichte einer Halb leiters cheibe als Ganzes abzustützen, um der Fehlertefldenz eines gegebenen Typs in bezug auf Häufung Rechnung zu tragen, werden die einzelnen Halbleiterscheibc:hen in verschiedene Bereiche angenähert homogener Ausbeute eingeteilt, um auf diese Weise weiterhin die Genauigkeit des Ausbeutenmodells zu steigern. Bei der praktischen Anwendung vorliegender Erfindung wird bei Anwendung der Simulationstechnik von einer starken Vergrößerung der Planzeichnung des monolithisch integrierten Schaltkreises z.B. 1000 : 1, 2000 : 1 oder mehr zur Erstellung des Ausbeutenn#odells ausgegan gen. Entsprechend werden dann Vergrößerungen von Kreisflächen, die 2,5 µm-, 5,0 Fm-, 8,0 Fm-Fehler darstellen, auf diese vergrößerte Planzeichnung in hinreichender Anzahl verstreut, um ein statistisch gültiges Muster bereitzustellen. Hierzu sind zumindest 100 solcher simulierten Fehler erforderlich. Da der Zweck dieser Simulation in der Bestimmung der Wahrscheinlichkeit, daß ein Fehler eines vorgegebenen Typs zu einem Ausfall einer Schaltungsanordnung führt, liegt, ist es nicht erforderlich, daß die Anzahl dieser simulierten Defekte, die auf der Planzeichnung verstreut eingezeichnet sind, der tatsächlichen Fehlerdichte entsprechen, wie es bei Herstellung dieser Schaltungsanordnungen beobachtet wird.
  • Anstatt die simulierten Fehler auf einer vergrößerten Planzeichnung tatsächlich verstreut einzutragen, läßt sich diese Planzeichnung auch durch eine geeignet programmierte Vielzweckrechenanlage darstellen. In diese Rechnerdarstellung der Planzeichnung ist dann die Koordinatenidentifizierung der Gebiete des gesamten Layouts eingeschlossen, in welchen ein Fehler vorgegebenen Typs zu einem fehlerhaften Schaltkreis führt. Die Fehler können dann auf der Planzeichnung durch ein Zufallsgeneratorprogramm simuliert werden. Zur Programmierung dieses Rechners eignen sich die üblichen Programmsprachen.
  • Trotz der nicht zufälligen Verteilung der Fehler auf den Halbleiterscheibchen gibt die vorliegende Simulationstechnik gemäß der Erfindung zur Bestimmung der Wahrscheinlichkeit, daß ein Fehler eines vorgegebenen Typs zu einem defekten Schaltkreis führt, wobei sich auf eine Zufallsverteilung der Fehler innerhalb eines Schaltkreises abgestützt wird, eine genügend hohe Vorhersagegenauigkeit der Wahrscheinlichkeit (A), daß ein Fehler vorgegebenen Typs tatsächlich bei der Produktion zu einer defekten Schaltungsanordnung führt.
  • Die Anwendung dieser Technik gemäß der Erfindung gestattet eine beträchtliche Reduzierung der erforderlichen Zeit, um ein hinreichend genaues Ausbeutenmodell zu erstellen, das eine Identifizierung und Änderung der kritischen, die Ausbeute herabsetzenden Verfahrensgänge und -schritte erlaubt, so daß damit auch eine große Zeitersparnis für die Uberwachung erzielt wird.
  • Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der nachfolgender Beschreibung bevorzugter Ausführungsbeispiele anhand der beigefügten Zeichnungen und aus den Patentanspruchen.
  • Es zeigen; Fig. 1 eine Draufsicht auf ein schematisch dargestelltes Halb leiters cheibchen mit monolithisch integrierten Schaltungen, Flg. 2 eine graphische Darstellung zur Veranschaulichung der Tatsache, daß eine steigende Anzahl von simulierten Fehlern unter Anwendung der Erfindung eine entsprechend zunehmende Genauigkeit in der Vorhersage der Wahrscheinlichkeit X herbeiführt, Fig. 3 eine graphische Darstellung mit Wahrscheinlichkeitskurven, die sich für ein Halbleiterscheibchen mit monolithisch integrierten Schaltkreisen gemäß Fig. 1 ergeben.
  • Zur Herstellung von Halb leiters cheibchen mit den monolithisch integrierten Schaltkreisen gemäß Fig. 1 läßt sich die vorliegende Erfindung heranziehen. Das Halbleiterscheibchen mißt etwa 2,5 mm mal 2,5 mm und besitzt einen Bereich 10 enthaltend eine Speichermatrix. In einem typischen Beispiel für ein solches Halbleiterscheibchen sind 64, 128 oder mehr Speicherzellen enthalten. Das charakteristische dieser Speicherzellen besteht darin, daß sie je vom gleichen Schaltungsaufbau sind und auf dem Halbleiterscheibchen dicht gepackt sind. Der Bereich 12 auf dem Halbleiterscheibchen enthält eine größere Anzahl von Hilfsschaltkreisen, um Betriebsimpulse auf die Matrix im Bereich 10 zu übertragen. Solche Hilfsschaltkreise variieren beträchtlich in ihrem Aufbau und sind wesentlich weniger dicht gepackt als die Speicherzellen im Bereich 10 des Halbleiterscheibchens. Der Bereich 14 des Halblaiterscheibchens enthält eine Anzahl von Decodierschaltkreisen, deren Zweck darin besteht, die von den Hilfsschaltkreisen zugeführten Betriebsimpulse einem bestimmten Speicherzellenschaltkreis bzw. -schaltkreisen der Matrix im Bereich 1Q zuzuführen. Bei diesen Decodierschaltkreisen ergibt es sich, daß sie hinsichtlich der Gleichheit untereinander und der Packungsdichte in der Mitte zwischen Speicherzellenschaltkreisen und Hilfsschaltkreisen Liegen. Diese Unterschiede im Aufbau der Schaltkreise der drei Bereiche 10, 12 und 14 des kialbleiterscheibchens sind bedeutsam zur festlegung der Wahrscheinlichkeit, daß ein Fehler vorgeyebarien rlByps in einem dieser drei Bereiche 10, 12 oder 14 einen defekten monolithisch integrierten Schaltkreis hervorruft.
  • Bei der anfänglichen Auswertung der Wahrscheinlichkeit A, daß ein Defekt eines vorgegebenen Typs einen fehlerhaften Schaltkreis bei der Herstellung des monolithisch integrierten Halbleiterscheibchens herbeiführt, ist es erforderlich, eine Planzeichnung dieser Schaltkreise auszuarbeiten. Da nun aber, wie bereits gesagt, die Bereiche 10, 11 und 14 des in Fig. 1 gezeigten Halbleiterscheibchens drei verschiedene Arten von Schaltkreisen enthalten, ist es erforderlich, dementsprechend drei verschiedene Planzeichnungen für ein gegebenes Halbleiterscheibchen auszuarbeiten. Wenn eine solche Wiedergabe einer Planzeichnung in Anwendung der Erfindung verwendet werden soll, dann sollte dies in einem stark vergrößerten Maßstab geschehen, wie z.B. 1000 ; 1 oder 2000 : 1. Es ist jedoch nicht erforderlich, bei einer solchen Planzeichnung alle Speicherzellenschaltkreise im Bereich 10 im einzelnen auszuführen. Es reicht hierzu völlig aus, drei oder vier Schaltungen der 64 oder i28 Speicherzellenschaltkreise im Bereich 10 im einzelnen auszuführen. Zur Darstellung der Bereiche 12 und 14 sollte ein repräsentativer Ausschnitt der Planzeichnung der darin enthaltenen Schaltkreise dargestellt werden.
  • Wird die Erfindung dadurch angewendet, daß ein Rechner Verwendung findet, dann genügt es auch hierbei wiederum, einen repräsentativen Ausschnitt jedes dieser Bereiche 10, 12 und 14 in Koordinatenform in den Rechner einzugeben, in dem in Xoordinatenwerten die Teile der Planzeichnung angegeben werden, in welchen ein Fehler des auszuwertenden Typs den Ausfall eines Schaltkreises herbeiführt.
  • Anschließend daran werden Darstellungen des auszuwertenden Fehlertyps in Zufallsverteilung auf die PLanze£chnunq überv tragen. Da nine unregelmäßige Form als Fehler cjtetche WahrsckleLnLictlkeit dafür besitzt, ctaß er Lit beLt#>btger orientierug auf dem Halbleiterscheibchen auftritt, lassen sich selbst Fehler aufgrund höchst unregelmäßiger Form durch Kreise ver schiedener Größe wiedergeben, um so Fehler aufgrund unterschiedlicher Größen darzustellen.
  • Fig. 2 zeigt, daß es nicht erforderlich ist, die Fehler entsprechend einer Dichte, wie sie bei der Produktion der auszuwertenden monolithisch integrierten Schaltkreise beobachtet werden, zu verteilen. Es ist lediglich erforderlich, eine statistisch signifikative Anzahl der Fehler zu berückslchtiw gen und dann jeden Eehlertyp festzulegen, ob dieser Fehler einen fehlerhaften Schaltkreis herbeizuführen vermag. Wie sich aus der graphischen Darstellung nach Fig. 2 ergibt, zeigt sich bei einer kleinen Anzahl, wie z.B. 10 oder 20 Fehlern des auszuwertenden Typs, daß der sich ergebende Wert für die Wahrscheinlichkeit A danach strebt, um die wahre WahrscheinlichkeitA zu schwanken; wobei die Wahrscheinlichkeit A ausdrückt, daß ein Fehler eines vorgegebenen Typs zu einem defekten Schaltkreis führt. In Praxis ist festgestellt worden, daß etwa 50 Fehler jeden Typs simuliert werden sollten, um genauere Werte für Ä zu erhalten. Bei der Simulationstechnik jedoch wird es aus Sicherheitsgründen vorgezogen, im allgemeinen etwa 100 Fehler jeden Typs anzuwenden.
  • In gleicher Weise werden bei Benutzung eines Rechners zur Durchführung der Erfindung Kreise jeweils unterschiedlichen Radius zur Darstellung unterschiedlicher Fehlergrößen eines vorgegebenen Typs in die vorher eingespeicherte Koordinatenplanzeichnung eingegeben, indem eine sufallsfunktionsarzeugung routine angewendet wird.
  • um auszuwerten, ob ein vorgegebener, zufällig platzierter simulierter Fehler zu einem defekten monolithisch integrierten Schaltkreis ihren wird, ist es notwendig, die Planzeichnung in nicht kritische Bereiche einzuteilen, d.h., in solche, in denen der in Betracht kommende Fehlertyp keinen schlecht funktionierenden Schaltkreis herbeiführt und in kritische Bereiche, d.h.
  • in solche, in denen der Fehler des auszuwertenden Typs einen schlecht funktionierenden Schaltkreis verursachen wird.
  • Da eine simuliert Planzeichnung mit zufällig verteilten Fehlern Anwendung findet, ergibt sich noch eine dritte Möglichkeit. 1st so z.B. der in Frage kommende Fehlertyp ein Nadelloch, dann ist es gänzlich ausgeschlossen, daß ein solches Nadelioch in einem monolithisch integrierten Schaltkreis an einer Stelle auftritt, wo bereits eine Öffnung im Schichtmaterial existiert. Demzufolge können zufällig verteilte, eimulierte Fehler dieser Art, die in diese Gebiete der Planzeichnung fallen, ignoriert werden.
  • Wird eine Wiedergabe der Schaltungsplanzeichnung zur Anwendung der Erfindung benutzt, dann läßt sich die Kritikalität oder Nichtkritikalität eines Gebietes, in dem ein bestinuater Fehler liegt, durch eine Messung bestimmen, die die Nähe des simulierten Fehlers zu einem Diffusionsgebiet, zu einem Metallisationsmuster oder zu ähnlichen kritischen Gebieten des momonolithisch integrierten Schaltkreises anzeigt. Liegt der Fehler auf oder in einem solchen Gebiet, dann ist er natürlich automatisch kritisch. Es sollte jedoch ein Sicherheitsabstand von z.B. 2,5 pm zulässig sein, da simulierte Fehler durchaus außerhalb von Diffusionsgebieten, Metallisationsmustern und anderen Gebieten der monolithisch integrierten Schaltkreise liegen können. Bei Anwendung eines Rechners läßt sich die Lage simulierter Fehler in kritischen oder nichtkritischen Gebieten durch vorherige Koordinatencharakterisierung der kritischen und nichtkritischen Matrixgebiete bestimmen.
  • Der Wert für die Wahrscheinlichkeit A stellt deshalb einfach die Anzahl simulierter Fehler dar, die in einem kritischen Gebiegt auftreten und deshalb zum Ausfall monolithisch integrierter Schaltkreise führen können, die diese Fehler bis zur Gesamtanzahl der simulierten Fehler enthalten können.
  • Fig. 3 stellt eine Korrelation von A zur Fehlergröße eines Fehlers vorgegebenen Typs in den drei Bereichen 10, 12 und 14 der monolithisch integrierten Schaltkreise dar. Die unterschiedlichen Kurvenverläufe ergeben sich aus dem jeweils verschiedenartigen Aufbau der in den Bereichen 10, 12 und 14 enthaltenen Schaltkreise, wie oben bereits erwähnt. AA stellt die Wahrscheinlichkeit dar, daß ein Fehler vorgegebenen Typs, wie z.B. Ätzungsausweitung, #zü einem defekten Speicherzellenschaltkreis führen wird. Aufgrund der dichten Packung und der Gleichheit der Speicherzellenschaltkreise im Bereich 12 steigt die Kurve für AA in stetiger Funktion mit wachsender Fehlergröße an, bis der Wert AA sich 1,0 nähert. Von diesem Punkt an wird dann die Wahrscheinlichkeit, daß die Speicherzellenschaltkreise schlecht funktionieren, bei dieser Fehlergröße so hoch, daß sich anschließend ein im wesentlichen konstanter Verlauf ergibt. Im Falle der weniger dicht gepackten Hilfsschaltkreise im Gebiet 12 des Halbleiterscheibchens ist die Wahrscheinlichkeit As, daß diese Schaltkreise schlecht funktionieren, für kleine Fehler sehr gering. Es ergibt sich dann ein stärkerer Anstieg als im Falle AA, bis zu einem kleineren, im wesentlichen konstanten Wert der Fehlergrößen, die normalerweise in integrierten Schaltkreisen auftreten können. Im Falle der Wahrscheinlichke#it AD daß ein Decodierschaltkreis schlecht funktionieren wird, bildet die Kurve für' i sozusagen ein ZwischenstUck, das weiterhin ein interessantes Resultat ze#itigt.
  • Bei Fehlergrößen zwischen etwa 6 pm und 10 um wird AD im wesentlichten konstant dank Sättigung einer speziellen Packungsdichte dieses Ausschnittes der monolithisch integrierten Schaltung.
  • Steigt die Fehlergröße weiterhin an, dann wächst AD wiederum und zwar ziemlich steil aufgrund des Einflusses- der größeren Fehlergrößen unterschiedlicher Ausschnitte der Decodierschaltkreise. Dann nähert sich i wiederum einem konstanten Wert für Fehler solcher Größen, die, in der Produktion monolithisch integrierter Schaltkreise auftreten.
  • Ergeben sich Daten des Typs, wie in Fig. 3 gezeigt, für einen bestimmten monolithisch integrierten Schaltkreis und Fehlertyp, dann läßt sich der Einfluß dieses Fehlertyps auf diesen bestimmten monolithisch integrierten Schaltkreis für einen gegebenen Verfahrensschritt auswerten, indem folgende Beziehung angewendet wird: Y = (1" Hierin bedeuten: Y die mögliche Ausbeute an nicht defekten Schaltkreisen bei diesem Verfahrensschritt als Ergebnis des bestimmten, in Frage kommenden Fehlertyps, die Wahrscheinlichkeit, daß ein Fehler dieses Typs zu einem defekten Schaltkreis führen wird und die Anzahl des vorgegebenen Fehlertyps, wie er in einem bestimmten Halb leiters cheibchen beobachtet wird.
  • Um die Gesamtauswirkung auf die Ausbeute für einen in Frage kommenden Fehlertyp bei dem betrachteten Verfahrensschritt zu erhalten, ist es erforderlich, alle Ausbeuten, wie sie sich Halbleiterscheibchen für Halbleiterscheibchen ergeben, auf der Basis oben angegebener Beziehung aufzusummieren. Wie im Falle der Simulation der Fehler bei der Planzeichnungsdarstellung selbst lassen sich diese Berechnungen zweckmä-Bigerweise in einem entsprechend programmierten Rechner durchführen.
  • Wie sich aus dem Vorstehenden ergibt, Liegt hier eine verbesserte Version eines Ausbeutenmodellprozesses für monolithisch integrierte Schaltkreise hinreichender Genauigkeit vor, um Identifizierung und Wechsel kritischer Ausschußgrößen bei Fertigung monolithisch integrierter Schaltkreise zu gestatten.
  • Durch Anwendung der Simulationstecllnik gemäß der Erfindung ergeben sich wesentliche Zeitersparnisse und außerdem eine Aufwandsverringerung in Entwicklung eines solchen Ausbeutenmodells. Wenn sich gezeigt hat, daß das Ausbeutenmodell selbst keine statistische Zufallsverteilung der Fehler voraussetzen kann, so erlaubt doch die zufallsbedingte Simulationstechnik vorliegender Erfindung genügend genaue Wahrscheinlichkeitswerte X dafür, daß ein vorgegebener Fehlertyp einen defekten Schaltkreis herbeiführen wird, um die Anwendung dieser Technik zur Aufstellung eines Ausbeutenmodells zu gestatten.

Claims (4)

  1. P A T E N T A N 5 P R U C li E
    Verfahren in einem Herstellungsprozeß für monolithisch integrierte Schaltungen unter Anwendung eines Ausbeutenmodells, um kritische ausschußvergrößernde Verfahrensgänge dieses llerstellungsprozesses zu bestimmen, indem die Fehleranzahl jedes Schaltkreises der monolithisch integrierten Schaltung und die Wahrscheinlichkeit für einen bestimmten Fehler, einen defekten Schaltkreis zu verursachen, zugrundegelegt wird, dadurch gekennzeichnet, daß zur Ermittlung der Wahrscheinlichkeit das Zufallsauftreten dieses vorgegebenen Fehlers in einer Planzeichnung des monolithisch integrierten Schaltkreises simuliert und dann die Anzahl dieser in kritischen Gebieten des monolithisch integrierten Schaltkreises als Planzeichnung auftretenden Fehler ausgezählt wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Fläche des monolithisch integrierten Schaltkreises in einzelne Gebiete angenähert homogener Ausbeute auf geteilt wird und daß die die Ausbeute jeweils herabsetzenden Verfahrensschritte je besonders für jedes Gebiet aufgrund der Fehlerdaten ermittelt werden.
  3. 3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Fehler durch einen Zufallsgenerator erzeugt und auf der Wiedergabe der Planzeichnung des monolithisch integrierten Schaltkreises verteilt werden.
  4. 4. Verfahren mindestens nach Anspruch 1, dadurch gekennzeichnet, daß Kriterien zur Prozeßüberwachung für jeden charakteristischen Fehlertyp aufgestellt, daß zumindest repräsentative Muster der monolithisch integrierten Schaltkreise nach bei jedem Prozeßschritt auftretenden Fehlern untersuchtwerden, um die tatsächlich auftretende Anzahl der Fehler jedes monolithisch integrierten Schaltkreises zu bestimmen, daß aufgrund der tatsächlichen Fehleranzahl für jeden Schaltkreis und der Wahrscheinlichkeit jedes Fehlers, auch einen defekten Schaltkreis zu verursachen, für die die Ausbeute herabsetzenden kritischen Prozeßschritte ermittelt werden und daß diese zuletzt genannten Prozeßschritte derart abgeändert werden, daß der Ausschuß vermindert wird.
    L e e r s e i t e
DE19722240654 1971-09-22 1972-08-18 Verfahren in einem herstellungsprozess fuer monolithisch integrierte schaltungen Pending DE2240654A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US18277971A 1971-09-22 1971-09-22

Publications (1)

Publication Number Publication Date
DE2240654A1 true DE2240654A1 (de) 1973-03-29

Family

ID=22669992

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722240654 Pending DE2240654A1 (de) 1971-09-22 1972-08-18 Verfahren in einem herstellungsprozess fuer monolithisch integrierte schaltungen

Country Status (2)

Country Link
JP (1) JPS4840376A (de)
DE (1) DE2240654A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52151801A (en) * 1976-06-14 1977-12-16 Hitachi Shipbuilding Eng Co Method of impregnating electric device with insulating varnish
JP3986571B2 (ja) * 1994-12-09 2007-10-03 日本テキサス・インスツルメンツ株式会社 歩留り予測装置とその方法
JP4357134B2 (ja) 2001-03-29 2009-11-04 株式会社日立製作所 検査システムと検査装置と半導体デバイスの製造方法及び検査プログラム
JP4126189B2 (ja) 2002-04-10 2008-07-30 株式会社日立ハイテクノロジーズ 検査条件設定プログラム、検査装置および検査システム
JP5095278B2 (ja) * 2006-08-10 2012-12-12 株式会社日立製作所 半導体デバイス歩留り予測システムおよび方法

Also Published As

Publication number Publication date
JPS4840376A (de) 1973-06-13

Similar Documents

Publication Publication Date Title
DE102006037162B4 (de) Verfahren und Vorrichtung und deren Verwendung zur Prüfung des Layouts einer elektronischen Schaltung
DE2708954C2 (de)
DE19729600B4 (de) Mustervergleichsüberprüfungssystem und -verfahren, die ein Grauwertpunktraster verwenden
DE60116769T2 (de) Verfahren und system zur hierarchischen metallenden-, einschliessungs- und belichtungsprüfung
DE2240653A1 (de) Ausschussratenverringerung bei herstellung monolithisch integrierter schaltkreise
EP0783170B1 (de) Vorrichtung und Verfahren zur Erfassung und Bewertung eines räumlich diskreten Punktmusters
DE2312707A1 (de) Pruefanordnung fuer einen computer
DE3928456A1 (de) Verfahren und schaltungsanordnung zum bilden eines auswertungssignals aus einer mehrzahl redundanter messsignale
DE102015108244A1 (de) Verfahren und system zum generieren eines schaltungsentwurfs, verfahren zum kalibrieren einer inspektionsvorrichtung, und verfahren zur prozesssteuerung und zum ertragsmanagement
DE3702408C2 (de)
DE2550342A1 (de) Matrixanordnung von logischen schaltungen
DE2353999A1 (de) Verfahren zur gleichzeitigen herstellung integrierter schaltungen
DE4031136C2 (de)
DE69725203T2 (de) Verfahren und Apparat zur Gitternetzerzeugung mit einem Konturschutzüberzug
EP3830660B1 (de) Verfahren und assistenzsystem zur parametrisierung eines anomalieerkennungsverfahrens
DE4128568A1 (de) Mehrschichten-verdrahtungsverfahren zur modifikation am chip fuer einen hochintegrierten halbleiterschaltkreis (lsi)
DE2240654A1 (de) Verfahren in einem herstellungsprozess fuer monolithisch integrierte schaltungen
EP1444699B1 (de) Verfahren zur rekonfiguration eines speichers
DE4121453C2 (de) Näherungsschlußfolgerungsvorrichtung
EP1146393B1 (de) Verfahren zur Herstellung von Masken für die Fertigung von Halbleiterstrukturen
DE19906396C2 (de) Verfahren und System zum Bestimmen der Fehlerstrukturen von hergestellten Halbleiterscheiben bei einer automatisierten Halbleiterscheiben-Abnahmeprüfung
DE4110896C2 (de) Verfahren zum Ermitteln eines redundanten Schaltkreises und zum Optimieren eines Logikschaltkreises und Vorrichtungen zum Durchführen der Verfahren sowie Vorrichtung zum Erfassen der Daten eines redundaten Schaltkreises
EP3708945A1 (de) Auswertung von messdaten aus einer vermessung einer mehrzahl von werkstücken
DE10245452A1 (de) Verfahren zum Bestimmen der Anordnung von Kontaktflächen auf der aktiven Oberseite eines Halbleiterchips
DE10014914A1 (de) Verfahren zur Herstellung und Überprüfung von Strukturen elektronischer Schaltungen in einem Halbleitersubstrat

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee