DE2353999A1 - Verfahren zur gleichzeitigen herstellung integrierter schaltungen - Google Patents

Verfahren zur gleichzeitigen herstellung integrierter schaltungen

Info

Publication number
DE2353999A1
DE2353999A1 DE19732353999 DE2353999A DE2353999A1 DE 2353999 A1 DE2353999 A1 DE 2353999A1 DE 19732353999 DE19732353999 DE 19732353999 DE 2353999 A DE2353999 A DE 2353999A DE 2353999 A1 DE2353999 A1 DE 2353999A1
Authority
DE
Germany
Prior art keywords
wafer
circuits
yield
type
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19732353999
Other languages
English (en)
Inventor
Arthur H Depuy
Leonard F Johnson
N Y Poughkeepsie
Stanley Scheinberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2353999A1 publication Critical patent/DE2353999A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dicing (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

Böblingen, den 24. Oktober 1973
gg-sn
Anmelderin: . ; International Bias ines s Machines
■ .-"·"..■■" Corporation, Armonk, N, Y. 10504
Amtliches Aktenzeichen: v "Neuanmeldung Aktenzeichen der Anmelderin: PO 972 039
Verfahren zur gleichzeitigen Herstellung integrierter Schaltungen
Die Erfindung betrifft ein Verfahren zur gleichzeitigen'Herstellung, integrierter Schaltungen; die in großer Typenvielfalt auf einem Wafer untergebracht sind.
Bei der Herstellung hochintergrierter Schaltungen unterschiedlicher Typen geht man in bekannter Weise so vor, daß man für jede Schaltungstype eine Maske fertigt, daß mit dieser Maske auf jeweils einem Wafer eine Vielzahl identischer Schaltungen gebildet werden, daß eine Prüfung der Schaltungen durchgeführt wird, daß die Lage defekter Schaltungen gespeichert wird, daß der Wafer in einzelne Chips zerlegt wird, die jeweils eine Schaltung enthalten, und daß in Abhängigkeit vom Prüfergebnis eine Trennung defekter und defektfreier Schaltungen (Chips) durchgeführt wird. Wesentliches Merkmal des bekannten Verfahrens ist, auf einem Wafer stets nur gleiche Schaltungen zu erzeugen. °
Ein Nachteil dieses Verfahrens besteht darin; daß die Kosten einer auf diese Weise hergestellten,; relativ kleinen Anzahl von Schaltungen, wie sie beispielsweise für spezielle Anwendungen beim Kunden benötigt werden·, kaum geringer sind als die Kosten für eine große Anzahl, da der Kostenanteil der Maskenherstellung und des Prüfverfahrens den größten Anteil an den Gesamtkosten aus-
409824/0683
2363999
machen. Als besonders gravierend erweist sich die Unwirtschaftlichkeit dieser Verfahren dann, wenn aus irgendwelchen Gründen im Herstellungsprozeß Fehler auftreten, die eine niedrige Ausbeute je Wafer ergeben. Weiterhin zeigt sich die Unwirtschaftlichkeit und der unnötig hohe Materialaufwand dann, wenn die Anzahl der von einer bestimmten Schaltung benötigten Exemplare geringer ist als die defektfreie Ausbeutekapazität eines Wafers.
Der Erfindung liegt die Aufgabe zugrunde, die genannten Nachteile zu vermeiden und eine /irtschaftliche Methode zur gleichzeitigen Herstellung und Prüfung unterschiedlichster Typen von mikrominiaturisierten integrierten Schaltungen anzugeben, wobei besonderes Augenmerk auf die Herstellung geringerer Mengen jeder Schaltungstype gerichtet ist.
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß die Ausbeutewahrscheinlichkeit bezogen auf den Wafer bestimmt wird, daß ein Layout für den Wafer festgelegt wird, das den Herstellungserfordernissen unter Berücksichtigung der Ausbeutewahrscheinlichkeit angepaßt ist, daß einer oder mehrere Wafer fertig bearbeitet werden, daß jeder Wafer entsprechend, der diskreten unterschiedlichen Schaltungen zerlegt wird, und daß diese Schaltungen sortiert werden. Das erfindungsgemäße Verfahren gestattet es, eine optimale Ausbeute für jede Schaltungstype sicherzustellen.
Ausgestaltungen des erfindungsgemäßen Verfahrens sind in den Unteransprüchen niedergelegt.
Die Erfindung wird im folgenden anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 ein Ab lauf diagramm des erf indungsgemäßen Ver
fahrens, und
Fig. 2 ein typisches Wafer Layout.
po 972 039 AO 982 A/068 3
Wie aus dem Ablaufdiagramm in Fig. 1 zu ersehen ist, setzt sich das erfindungsgemäße Verfahren aus folgenden Verfahrensschritten zusammen:
Vorabschätzung der wahrscheinlichen Schaltungsausbeute und des wahrscheinlichen Oberflächengradienten der Schaltungsausbeute fur einen Wafer bekannter Größe und Zusammensetzung; . , Festlegung und Anpassung des mengenmäßigen Bedarfs an Schaltungstypen an die Ausbeutepärameter; Festlegung eines Gesamtlayouts für optimale mengenmäßige Ausbeute an sämtlichen Schaltungstypen; Erstellung eines Prüfprogramms oder Prufsystems zur Prüfung der Gesamtanordnung;
Anwendung eines Photoprozesses auf einen oder mehrere Wafer; '
Prüfung der individuellen Schaltungen der Gesamtanordnung mittels des erstellten Prüfprogramms und Speicherung der Schaltungstype, der Lage auf dem Wafer und der Eigenschaft jeder Schaitungstype; .^
Zerlegung des Wafers in die diskreten Schaltungen enthaltenden Teile; '
Ausscheidung defekter Schaltungen entsprechend dem Prüfergebnis;
Sortieren der als gut befundenen Schaltungen nach Type und, falls erwünscht, nach Qualität.
Im folgenden werden die einzelnen Verfahrensschritte näher beschrieben.
Vorabschätzung der gesamten Ausbeutewahrscheinlichkeit und des wahrscheinlichen Flächengradienten der Ausbeute je Wafer
Die Ausbeuteparameter werden für einen Wafer spezifischer Größe und Zusammensetzung anhand von Statistiken über vorangegangene Ausbeutemessungen ermittelt. Diese Statistiken sollten die tat- '
po 972 039 Λ09824/0683
sächliche, auf den gesamten Wafer bezogene Ausbeute und die Ausbeute bezogen auf diskrete Bereiche des Wafers umfassen. Es hat sich gezeigt, daß bei einem scheibenförmigen Wafer der Ausbeutegradient gewöhnlich in radialer Richtung verläuft und im Zentrum am höchsten und an der Peripherie am geringsten ist.
Festlegung und Anpassung des mengenmäßigen Bedarfes bei großer Typenvielfalt an die angenommenen Ausbeuteparameter
Der Bedarf je Schaltungstype hängt von der Type selbst und vom jeweiligen Anwendungsfall ab. Die Anpassung an die angenommenen Ausbeuteparameter schließt eine entsprechende Produktionsentwicklung ein. Das Ziel ist es natürlich, die Waferausnutzung zu optimisieren und die gesamten Produktionsbedürfnisse für alle gleichzeitig erzeugten Schaltungstypen bei minimalem Materialbedarf zu erfüllen.
Herstellung des Layouts
Es werden die besonderen Merkmale aufgelistet, die die Lage der einzelnen Schaltungen jeder Type in bezug auf eine Kennungsmarke auf dem Wafer spezifizieren. Dies geschieht unter Berücksichtigung der oben angegebenen Festlegungen. Eine ausreichende Mischung
von Schaltungen jeder Type ist in die höchste Ausbeute ergebenden Zentrum und in den eine niedrige Ausbeute ergebenden peripheren Ringzonen vorzusehen, um eine ausreichende mengenmäßige Ausbeute an brauchbaren Schaltungen jeder Type bei Annahme der schlechtesten Ausbeutebedingungen sicherzustellen.
PrufVorbereitung
Die Prüfung, automatisch oder manuell, umfaßt eine Reihe von sich schrittweise wiederholenden Prüfoperationen, die mit Speicheroperationen abwechseln. Die verschiedenen Schaltungstypen sind vorzugsweise mit identischen Prüfanschlüssen ansgestattet. Die einzelnen Schaltungen sind auf dem Wafer in bezug auf die berr-i I-·--
vn ι rj. GV) 4US824/Ü&83"
8AD ORIGiNAL
erwähnte Kennungsmarke lagemäßig festgelegt. Ist die Prüfung mittels eines" Programms automatisiert, so sind die zur Abtastung der Schaltung und zur Speicherung seiner Lage, Type und Eigenschaf.t erforderlichen Instruktionen in Übereinstimmung mit dem Layout festgelegt.
Bearbeitung des Wafers
A. Maskenherstellung . . *
Die Herstellungen der Maske durch Steuerung eines Strahls inschrittweiser Wiederholung erfolgt unter Berücksichtigung des Layouts, so daß die Schaltungen jeder Type insgesamt und gleichzeitig in der gewünschten Verteilung erzeugt werden können.
In einem typischen Fall konnte ein Wafer die mengenmäßigen Erfordernisse für acht unterschiedliche Schaltungstypen erfüllen. Die Maske war so ausgelegt, daß mindestens eine defektfreie Schaltung jeder Type, im zentralen, die höchste Ausbeute gewährleistenden zentralen Bereich des Wafers angeordnet war. Die weitere Verteilung war so, daß sich für jede Schaltungstype eine Anzahl von Schaltungen ergab, die proportional dem Produktionsbedarf war. Unter Berücksichtigung des radialen Ausbeutegradienten und der Tatsache, daß von jeder Schaltungstype gleiche Mengen erforderlich waren, wurden Schaltungen jeder Type abwechselnd an aufeinanderfolgenden Positionen.des zentralen und der peripheren Ringzonen des Wafers angeordnet. Ist dagegen, der Bedarf an. Schaltungen unterschiedlicher Type ungleich, dann wird die Verteilung innerhalb jedes Oberfläqhenbereiches dadurgh sinnvoll variiert, daß Mengen n-1 der Type X, n2 der Type 2 usw. nacheinander in jedeni Qberflä.chenbereich vorgesehen werden., so daß jeweils^ mindestens, eine defektfreie Schaltung jeder Type erhalten wird. ■'.-,. ""...-
B. Prüfung - " - - . ' ■ , .
Die Prüfung der- .hergestellten fq^altuncjen erfolgt auf dem unz,er~ legten Wafer, Dabei wird das.erwähnte Testprögramm verwendet in
°39 409824/Q$83~ . ;....'
Verbindung mit einer geeigneten Positionierungseinrichtung. Für jede Schaltung wird ein Prüfbericht erstellt, in dem die Lage in bezug auf die Kennungsmarke, die Eigenschaft (nämlich defektfrei, teilweise defekt, gänzlich defekt usw.) und die Type enthalten sind. .
C. Zerlegung und Sortierung
Der Wafer wird in seine einzelnen diskreten Schaltungen zerlegt. Die diskreten Schaltungen werden nach Type und Zustand entsprechend dem Prüfbericht sortiert. Das Sortieren kann beispielsweise derart durchgeführt werden, daß der Wafer vor dem Zerlegen auf eine lösbar haftende unterlage gebracht wird. Der Wafer wird dann anschließend beispielsweise mit Hilfe eines Laserstrahls auf der Unterlage in die einzelnen Schaltungen zerlegt. Schließlich erfolgt die Sortierung entsprechend/dem Prüfergebnis. Wie schon erwähnt, können die Schaltungen nach Type und auch nach Qualität innerhalb jeder Type sortiert werden. Dabei kann berücksichtigt werden, daß unter Umständen auch teilweise defekte Schaltungen bei interner Redundanz unter Umständen verwendbar sind. Sind dagegen nur defektfreie Schaltungen zugelassen, dann genügt es, nur nach defektfreien Schaltungen jede Type zu sortieren.
Spezifisches Beispiel mit 8 Typen
Fig. 2 zeigt ein Wafer Layout für eine Anordnung mit beispielsweise"* acht■Teilenummern. Die Buchstaben A bis H bezeichnen die Spaltenkoordinaten des Wafers, die in fester Beziehung zu dem Einschnitt stehen. Im betrachteten Beispiel enthält jede Spalte Schaltungen einer Teilenummer nach folgendem Schema:
Spalte ABCDEFGH AB ,
Teilenummer 12345678 12,,..
bei dieser Konfiguration ergibt sich die für jede Spalte angegebene Ausbeute pro Teilenummer, Bei anderen Ausbeuteerfordernissen muß das Layout verändert werden,
4Q982V/0683
PO 972 039

Claims (5)

  1. - ' 23b3999-
    PATEN T A N S P RUCH E
    ©Verfahren zur gleichzeitigen Herstellung integrierter Schaltungen, die in "großer Typenvielfalt auf einem Wafer untergebracht sind, dadurch gekennzeichnet, daß die Ausbeutewahrscheinlichkeit bezogen auf den Wafer bestimmt wird, daß ein Layout für den Wafer festgelegt wird, das den Herstellungserfordernissen unter Berücksichtigung der Ausbeutewahrscheinlichkeit angepaßt ist, daß einer oder mehrere Wafer fertig bearbeitet werden, daß jeder Wafer entsprechend der diskreten unterschiedlichen Schaltungen zerlegt wird und daß diese Schaltungen sortiert werden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Gesamtausbeutewahrscheinlichkeit und der Ausbeutegradient für einen Wafer vorgegebener Größe und Zusammensetzung bestimmt wird, daß das Layout im Hinblick auf optimale mengenmäßige Ausbeute an jeder Schaltungstype in Abhängigkeit von diesen Ausbeuteparametern festgelegt wird, daß ' der mit einer Kennungsmarke zur lagemäßigen Festlegung der Schaltungstypen versehene Wafer bearbeitet wird, daß die einzelnen Schaltungen geprüft werden, daß Lage auf dem
    "Wafer, Type und Eigenschaft jeder geprüften Schaltung gespeichert wird, daß der Wafer entsprechend der diskreten Schaltungen zerlegt wird und daß die Schaltungen entsprechend im Prüfergebnis sortiert werden.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Wafer unter Verwendung einer dem Layout entsprechenden Gesamtmaske einem Photoprozeß unterworfen wird.
  4. 4. Verfahren nach Anspruch·3, dadurch gekennzeichnet, daß zur Bearbeitung des Wafers ein bildmodulierter Energiestrahl in programmierter-, schrittweiser Wiederholung eingesetzt wird.
    039 ' 4098 2 4/Q683
  5. 5. Verfahren nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die diskreten Schaltungen zum Zwecke der Sortierung nach der Zerlegung zunächst in ihrer ursprünglichen Lage festgehalten werden.
    po 972 039 4 0 9824/068
    Leers e i t e
DE19732353999 1972-12-08 1973-10-27 Verfahren zur gleichzeitigen herstellung integrierter schaltungen Pending DE2353999A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00313366A US3842491A (en) 1972-12-08 1972-12-08 Manufacture of assorted types of lsi devices on same wafer

Publications (1)

Publication Number Publication Date
DE2353999A1 true DE2353999A1 (de) 1974-06-12

Family

ID=23215433

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732353999 Pending DE2353999A1 (de) 1972-12-08 1973-10-27 Verfahren zur gleichzeitigen herstellung integrierter schaltungen

Country Status (5)

Country Link
US (1) US3842491A (de)
JP (1) JPS5615577B2 (de)
DE (1) DE2353999A1 (de)
FR (1) FR2210016B1 (de)
GB (1) GB1400315A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3048362A1 (de) * 1980-12-20 1982-07-29 Deutsche Itt Industries Gmbh, 7800 Freiburg "verfahren zur herstellung von halbleiterbauelementen"

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4796194A (en) * 1986-08-20 1989-01-03 Atherton Robert W Real world modeling and control process
JP3309478B2 (ja) * 1993-02-26 2002-07-29 ソニー株式会社 チップ管理システムおよびその入力処理方法とロット処理方法およびチップ管理システムによるチップ製造方法
TW248612B (de) * 1993-03-31 1995-06-01 Siemens Ag
US5773315A (en) * 1996-10-28 1998-06-30 Advanced Micro Devices, Inc. Product wafer yield prediction method employing a unit cell approach
US5719605A (en) * 1996-11-20 1998-02-17 Lexmark International, Inc. Large array heater chips for thermal ink jet printheads
US5916715A (en) * 1997-09-08 1999-06-29 Advanced Micro Devices, Inc. Process of using electrical signals for determining lithographic misalignment of vias relative to electrically active elements
US6118137A (en) * 1997-09-08 2000-09-12 Advanced Micro Devices, Inc. Test structure responsive to electrical signals for determining lithographic misalignment of conductors relative to vias
US6070004A (en) * 1997-09-25 2000-05-30 Siemens Aktiengesellschaft Method of maximizing chip yield for semiconductor wafers
US6359461B1 (en) 1998-02-10 2002-03-19 Advanced Micro Devices, Inc. Test structure for determining the properties of densely packed transistors
US5986283A (en) * 1998-02-25 1999-11-16 Advanced Micro Devices Test structure for determining how lithographic patterning of a gate conductor affects transistor properties
US6380554B1 (en) 1998-06-08 2002-04-30 Advanced Micro Devices, Inc. Test structure for electrically measuring the degree of misalignment between successive layers of conductors
US6226781B1 (en) 1998-08-12 2001-05-01 Advanced Micro Devices, Inc. Modifying a design layer of an integrated circuit using overlying and underlying design layers
US6294397B1 (en) 1999-03-04 2001-09-25 Advanced Micro Devices, Inc. Drop-in test structure and abbreviated integrated circuit process flow for characterizing production integrated circuit process flow, topography, and equipment
US6268717B1 (en) 1999-03-04 2001-07-31 Advanced Micro Devices, Inc. Semiconductor test structure with intentional partial defects and method of use
US6452412B1 (en) 1999-03-04 2002-09-17 Advanced Micro Devices, Inc. Drop-in test structure and methodology for characterizing an integrated circuit process flow and topography
US6297644B1 (en) 1999-03-04 2001-10-02 Advanced Micro Devices, Inc. Multipurpose defect test structure with switchable voltage contrast capability and method of use
US6258437B1 (en) 1999-03-31 2001-07-10 Advanced Micro Devices, Inc. Test structure and methodology for characterizing etching in an integrated circuit fabrication process
US6834262B1 (en) 1999-07-02 2004-12-21 Cypress Semiconductor Corporation Scheme for improving the simulation accuracy of integrated circuit patterns by simulation of the mask
US6429452B1 (en) 1999-08-17 2002-08-06 Advanced Micro Devices, Inc. Test structure and methodology for characterizing ion implantation in an integrated circuit fabrication process
US6681376B1 (en) * 2001-10-17 2004-01-20 Cypress Semiconductor Corporation Integrated scheme for semiconductor device verification
JP4137471B2 (ja) * 2002-03-04 2008-08-20 東京エレクトロン株式会社 ダイシング方法、集積回路チップの検査方法及び基板保持装置
US20040219443A1 (en) * 2003-05-01 2004-11-04 Spears Kurt E. Method for wafer dicing
US7861203B2 (en) * 2006-12-29 2010-12-28 Cadence Design Systems, Inc. Method and system for model-based routing of an integrated circuit
US7698666B2 (en) * 2006-12-29 2010-04-13 Cadence Design Systems, Inc. Method and system for model-based design and layout of an integrated circuit
US8234597B2 (en) * 2008-01-14 2012-07-31 International Business Machines Corporation Tool and method to graphically correlate process and test data with specific chips on a wafer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1001908A (en) * 1962-08-31 1965-08-18 Texas Instruments Inc Semiconductor devices
US3385702A (en) * 1962-10-03 1968-05-28 Ibm Photomechanical method of making metallic patterns
US3702025A (en) * 1969-05-12 1972-11-07 Honeywell Inc Discretionary interconnection process
US3762037A (en) * 1971-03-30 1973-10-02 Ibm Method of testing for the operability of integrated semiconductor circuits having a plurality of separable circuits
US3720309A (en) * 1971-12-07 1973-03-13 Teledyne Inc Method and apparatus for sorting semiconductor dice

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3048362A1 (de) * 1980-12-20 1982-07-29 Deutsche Itt Industries Gmbh, 7800 Freiburg "verfahren zur herstellung von halbleiterbauelementen"

Also Published As

Publication number Publication date
GB1400315A (en) 1975-07-16
FR2210016B1 (de) 1976-10-01
US3842491A (en) 1974-10-22
JPS5615577B2 (de) 1981-04-10
FR2210016A1 (de) 1974-07-05
JPS4990085A (de) 1974-08-28

Similar Documents

Publication Publication Date Title
DE2353999A1 (de) Verfahren zur gleichzeitigen herstellung integrierter schaltungen
DE102018117836B4 (de) Verfahren zum Herstellen von Halbleitern und Verwendung von Ätzeffektvorhersagen
DE3013333C2 (de)
WO1990005344A1 (de) Verfahren zur plazierung von modulen auf einem träger
DE10014492A1 (de) Prüfverfahren für Halbleiterwafer
DE1077904B (de) Verfahren zum Ausrichten bzw. Zentrieren von Zeichen
DE1957788A1 (de) Verfahren zur Erzielung einer optischen Ausbeute bei der Herstellung von integrierten Schaltungen
DE3236860A1 (de) Musterdaten-verarbeitungsanordnung fuer ein elektronenstrahl-bestrahlungssystem
DE10240877A1 (de) Fehlerklassifikations-/Inspektions-System
DE3714203A1 (de) Verfahren zur herstellung integrierter schaltungen
EP0048941A2 (de) Verfahren zum Verkleinern von grafischen Mustern
DE3637336A1 (de) Halbleiterspeichervorrichtung
DE2809359C2 (de) Verfahren zum Markieren von fehlerhaften Stellen in integrierten Schaltkreisen bzw. auf ihrem Träger
DE1762377B1 (de) Farbbild kathodenstrahlroehre mit mehreren elektronenstrahler erzeugern und verfahren zu deren herstellung
DE112007001361T5 (de) Verfahren zur Durchführung einer Cop-Evaluierung an einem Siliciumwafer
DE10205330A1 (de) Verfahren zur Korrektur optischer Nachbarschaftseffekte
DE102009023288A1 (de) System für die Kalibrierung von Betriebsparametern eines Laser-Gravierers
DE2259133C3 (de) Verfahren zum Kontaktieren einer Halbleiteranordnung und Anwendung des Verfahrens
DE112013004844T5 (de) Siliziumcarbidhalbleitersubstrat und Verfahren zur Herstellung hiervon
EP1134801A2 (de) Verfahren zur Herstellung und Überprüfung von Strukturen elektronischer Schaltungen in einem Halbleitersubstrat
DE4439505A1 (de) Verfahren zum Entwurf eines Fuzzy-Reglers
DE102020101422A1 (de) Verfahren zum automatisierten Vermessen von Schweißlinsen eines im Laser-Powder Bed Fusion Prozess hergestellten Bauteils
DE4038723A1 (de) Auf einer platte gemeinsam hergestellte und danach vereinzelte, gleichartige halbleiter-chips mit indizierung
DE3048362A1 (de) "verfahren zur herstellung von halbleiterbauelementen"
DE19703969A1 (de) Lufthaubensystem zur Verzerrungskorrektur bei einem Photolithographieprozesses

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee