DE2809359C2 - Verfahren zum Markieren von fehlerhaften Stellen in integrierten Schaltkreisen bzw. auf ihrem Träger - Google Patents

Verfahren zum Markieren von fehlerhaften Stellen in integrierten Schaltkreisen bzw. auf ihrem Träger

Info

Publication number
DE2809359C2
DE2809359C2 DE2809359A DE2809359A DE2809359C2 DE 2809359 C2 DE2809359 C2 DE 2809359C2 DE 2809359 A DE2809359 A DE 2809359A DE 2809359 A DE2809359 A DE 2809359A DE 2809359 C2 DE2809359 C2 DE 2809359C2
Authority
DE
Germany
Prior art keywords
carrier
grid pattern
cell
integrated circuits
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2809359A
Other languages
English (en)
Other versions
DE2809359A1 (de
Inventor
Marcel Joseph San Jose Calif. Vogel
Siegfried Friedrich Los Gatos Calif. Vogel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2809359A1 publication Critical patent/DE2809359A1/de
Application granted granted Critical
Publication of DE2809359C2 publication Critical patent/DE2809359C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/30—Measuring arrangements characterised by the use of optical techniques for measuring roughness or irregularity of surfaces
    • G01B11/303—Measuring arrangements characterised by the use of optical techniques for measuring roughness or irregularity of surfaces using photoelectric detection means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B3/00—Measuring instruments characterised by the use of mechanical techniques
    • G01B3/02—Rulers with scales or marks for direct reading
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Thin Magnetic Films (AREA)

Description

— wobei die Koordinaten der fehlerhaften Stellen {52, 58, 60) nach asm Testen festgehalten werden.
dadurch gekennzeichnet,
— daß sowohl ein Koordinatensystem (20)
— als auch die Koordinaten der fehlerhaften Stellen (52, 58, 60) in kodierter Form auf dem integrierten Schaltkreis
— oderdessenTrägerilOjaufgebrachtwerden.
2. Verfahren nach Anspruch i, dadurch gekennzeichnet, daß das Koordinatensystem und die Koordinate:« in kodierter Form auf der Oberfl5 ^e des Trägers (10) angebracht sind, die kci.e integrierten Schaltkreise bzw. Speicherzellen trägt.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in bzw. auf den integrierten Schaltkrei- -5 sen bzw. Speicherzellen das Koordinatensystem und die Koordinaten in kodierter Form aufgebracht werden.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Kombination des Koordinatensy- *° stems (20) der einen Seite des Trägers (10) mit dem Kodiersystem (40) auf der anderen Seite des Trägers zur Feststellung bzw. Identifizierung von fehlerhaften Stellen während des weiteren Verfahrens und zum Erzeugen von abspe«che: jaren Verarbeitungsbefehlen verwendet wird.
40
Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Patentanspruchs 1.
' Ein solches Verfahren ist z. B. aus DE-OS 26 19 873 bereits bekannt.
Bei der Herstellung hochintegrierter Speicher oder Schaltkreise mit bekannten Technologien, wie z. B. der modernen Halbleitertechnologie oder der Magnetblasentechnologie oder der Josephson-Elemente-Technologie kommen immer wieder Einschlüsse bzw. Verunreinigungen im Material vor. die die Eigenschaften des Materials so verändern, daß an diesen Stellen angebrachte Schaltkreise bzw. Speicherzellen nicht arbeiten können. Es kann sich hierbei entweder um eine strukturelle oder auch eine magnetische Inhomogenität handeln. Außerdem können während des Herstellungsyprfahrpn« aiifh nnoh hpim Aufbringen weiterer Schichten Fehler entstehen, die das Arbeiten der Schaltkreise bzw. Speicherzellen erschweren bzw. unmöglich machen. Es ist deshalb allgemein bekannt, daß während des Herstellungsprozesses in den einzelnen Stufen die Träger der Schaftkreise bzw. Speicherzellen laufend überwacht und geprüft werden, so daß von vornherein nur solche teilprozessierte Träger im weiteren Herstellungsprozeß Verwendung finden, die z. B. weniger als fünf Defekte pro cm2 aufweisen.65 Dadurch soll sichergestellt werden, daß eine relativ hohe Ausbeute z. B. bei der Herstellung von PLAs1 Halbleiterspeichern oder magnetischen Blasenspeichern erzielt wird.
Die bekannte Methode zur Feststellung einer Anzahl von Fehlern besteht darin, daß mar« z. B. Mikroskope benutzt, um die Oberfläche nach Defekten abzusuchen. Außerdem ist es möglicn, mit Hufe elektronischer Meßschaltungen bei Magnetblasenspeichern Fehlerstellen dadurch festzustellen, daß man Magnetblasen generiert und als Pfadfinder benutz!.
Die mikroskopischen Verfahren haben jedoch alle den Nachteil, daß sie sehr zeitaufwendig sii.d und außerdem bedingt durch die hohe erforderliche Konzentration des Prüfers nicht sicher genug für hochintegrierte Speicher sind. Die mikroskopischen Verfahren eignen sich für eine Integrationsdichte, die weit unter der liegt, die Speicher aufweisen, für die die vorliegende Erfindung dienen soIL Die anderen genannten Verfahren haben den Nachteil, daß sie die Verunreinigungen bzw. Defekte auf der Trägerplatte nicht genau in der gewünschien Kleinheil identifizieren und lokalisieren können.
Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfahren zur Markierung fehlerhafter Steilen, Identifizierung, Registrierung und Indexiening von Fehlerstellen oder anderen Defekten für hochintegrierte Schaltkreise bzw. Speicherzellen auf einer Trägerplatte zu schaffen, die eine einwandfreie Orientierung und Identifizierung sowie Lokalisierung im nachfolgenden Herstellungspro/eß direkt auf dem Halbleiterplättchen ermöglicht
Die erfindungsgemäße Lösung der Aufgabt besteht im Kennzeichendes Patentanspruchs 1.
Durch die Kombination des Aufbringens eines sehr feinen Gittermusters auf den Träger für die Schaltkreise bzw. Speicherzellen einerseits und das Kodiersysteni andererseits ist auch bei höchster Integrationsdichte eine einwandfreie Feststellung von Fehlstellen bzw. Fehlern und Defekten sowohl bei Magnetblasenspeichern. Halbleiterspeichern und Josephson-Elemente-Speichern in hochintegrierter Technik möglich.
Die Erfindung wird nun anlw.d eines in den Zeichnungen dargestellten Ausführungsbeispiels näher beschrieben. In der Zeichnung bedeutet
F i g. 1 ein Querschnitt eines Trägers mit einem Gittermuster:
F i g. 2 ein Querschnitt eines Trägers mit einem Gittermuster und einem Epitaxiaifilm;
Fig.3 eine Draufsicht auf einen Teil des Gittermusters und
F i g. 4 ein Bild einer Speicherzelle.
Die F i g. 1 zeigt tine Seitenansicht eines Trägers 10. auf dem ein permanentes Mikrometer-Gittermuster mit Linien 12 angeordnet ist. und zwar auf einer Seite. Eine Möglichkeit, das Gittermuster auf den Träger aufzubringen, besteht in der Anwendung des konventionellen photolithographischen Prozesses. Bei diesem Prozeß wird zunächst eine Photoiackschicht auf das Substrat aufgebracht, dann eine Maske daraufgelegt und das ganze wird mit ultraviolettem Licht bestrahlt. Wenn auf diese Art und Weise das entsprechende Muster entwickelt ist. kam es entweder chemisch oder durch Sputlern aufgebracht werden. Eine Alternative, einen dünnen Film auf den Träger aufzubringen, besteht darin, entweder Platin oder ein anderes edles Metall auf die Oberfläche des Trägers aufzutragen. Danach wird auf den so entstandenen dünnen Metallfilm eine Maske gelegt und das Gittefmuster durch die Maske in das Metall geätzt.
Da die vorliegende Erfindung insbesondere auch sehr
vorteilhaft bei der Herstellung von Magnetblasenspeichern zu verwenden ist. wird anschließend ein Ausführungsbeispiel der Anordnung zur Indexierung, Lokalisierung und Registrierung anhand der Herstellung eines Magnetblasenspeichers beschrieben.
Der Träger tO besteht aus einem transparenten nicht magnetischem Material, wie z. B. Gadoliniumgalliumgranat. Schichten bzw. Fihne 16Λ und B eines magnetischen Materials, das für Magnetblasenspeicher geeignet ist, werden danach auf den Träger 10 aufgebracht. Einer dieser Filme, nämlich 16B, enthält das Gittermuster 12. Beide Filme 16Λ und 16Ä sind von solchem Material, daß sie für Magnetblasenspeicher geeignet sind. Es soll jedoch erwähnt . *:n daß üblicherweise die Domäneuspeicbcrsc^icht -'ir auf einer Seite des Trägers angeordnet ist. Solle" i. B. die Linien 12 das Gittermuster zwischen dem Substrat bzw. Träger 10 und einem Film 16/4 01 · 16B angeordnet werden, danr? ist es vorteilhaft, ^e^cs Gittermuster auch auf der Seite des Trägers 1C> ai.'nrdnen. auf der keine Speicherelemente angebracht -verden. Es soll jedoch hier erwähnt sein, daß es aucl. möglich ist, das Gittermuster auf der Seite anzuordnen, auf der -. päter die Speicherelemente oder Schaltelemente angeordnet sein werden. Wie aus F i g. 2 hervorgeht, ist die beste Position für Domänenspeicher im Film 16Λ. Die Anordnung des Gittermusters auf der Seite, auf der sich auch die Speicherzellen bzw. Schaltelemente befinden, ist vor allem in der Halbleitertechnologie vorteilhaft
In F i g. 3 ist ein Teil der Gittermustermaske 20 dargestellt, die für die Herstellung des Gittermusters verwendet wird. Die Gittermustermaske 20 besteht aus einer Vielzahl von horizontal verlaufenden parallelen Linien 22 und dazu senkrecht verlaufenden Linien 24, um eine Vielzahl einheitlicher Zellen 26 zu bilden. Die Gittermustermaske 20 hat eine horizontale Orientationslinie 28. die parallel zu den horizontalen Linien 22 verläuft. Eine vertikale Orientierungslinie 30 verläuft außerdem parallel zu den vertikalen Linien 24. Wenn die Gittermuste· naske 20 auf dem Träger plaziert wird, müssen die Orientierungslinien 28 und 30 voll mit den Trägerbereichen übereinstimmen.
Eine vergrößerte Ansicht einer einzigen Zelle 264 ist in F i g. 4 dargestellt. Die Zelle 264 ist vorzugsweise quadratisch mit den Seilen 34 und 36. Die Seiten ?£ und 4> 36 sind in zehn gleiche Teile 38 unterteilt. In diesem Ausführungsb'. ispiel ist die Distani. 58 0,01 cm.
Die Zelle 26.4 hat außerdem ein Kodierungssystem 40, das eine bestimmte Zelle und ihre Lage im Gittermuster angibt. Gemäß dem Ausführungsbeispiel enthält das Kodiersystem 40 eine Spalte 44 von Quadraten, um einen binäien Code zu bilden, der die SpaltenpositicT der Zelle 254 im Gittermuster angibt. Das Zählen erfolgt in diesem Beispiel von oben, d. h. von dem kurzen Balken 46 nach unten. Außerdem enthält «
Quadraten, die die Reihenposition der Zelle 264 irn Gittermuster angeben. Dabei ist zu beachten, daß ein Quadrai mit einem darin eingeschlossenen kleinen Quadrat einer binären Null und ein Quadrat ohne dieses kleine Quadrat eine binare Eins darstellen. Entsprechend zeigt die Information in Kolonne 44 die Spalte der Zelle und die Information in Kolonne 42 die Reihe der Zelle im Gittermuster an.
Im vorliegenden Beispiel sind die Grenzlinien 34 und 36 der Zelle 2SA 20 um breit, während die kurzen Unterteilungslinien 39 nur 10 μπι breit sind. Es ist ohne weiteres möglich, die Breite um den Faktor 10 zu reduzieren, d. h. Linienbreiten von 2 μχη bzw. 1 um zu erzeugen. Solch ein Muster kann z. B. auf ein Originalgittermuster aufgebracht werden, um eine Unterteilung mit einer lOfach höheren Auflösung zu erreichen.
In F i g. 4 ist außerdem ein Einschluß 52 dargestellt, dessen Koordinaten auf dem Träger durch Projektierung der orthogonalen Linien 54 und 56 zu den vertikalen und horizontalen rechts liegenden oberen Zellengrenzlinien ermittelt werden. In diesem Beispiel wird die Stelle des Einschlusses 52 durch die Koordinaten 27.65; 3034 angegeben.
Dabei steht aie 27 für die Reihe, die vom Gittermuster der Zelle von oben herab gezählt wird. L:e Reihennummer, in diesem Fall 27, wird in Spal.e 42 des Kodiersystems 40 gelesen.
Die 65 steht für die vertikale Distanz, die von oben der Reine 27 gemessen wurde. Die letzte Ziffer, in diesem FaIi J, ist durch Interpolation ermittelt.
Die 30 steht für die gezählte Kolonne von der rechten Seite des Gittermusters der Zelle, in der ein Einschluß vorhanden ist Die Kolonnennummer, in diesem Fall 30, ist in der Kolonne 44 des Kodiersystems 40 enthalten. Die 34 steht für die horizontale Distanz, die von der rechten Seite der Kolonne 30 gemessen wurde. In dem vorliegenden Ausführungsbeispiel zeigen die zwei Koordinaten die Distanzen in mm an, und zwar des Einschlusses von zwei Referenzbereichen in der Trägerecke.
Der Einschluß 58. ein relativ zerstörter Bereich, wirJ durch zwei Koordinaten, z. b. 27.77—27.85; 3039—30.48 angegeben. Die Differenz der zwei korrespondierenden Koordinaten zeigt die Ausdehnung des defekten Bereichs in zwei Dimensionen in mm an.
Als Beispiel ist noch ein Kratzer 60 mit den Koordinaten 27.74—27.87; 30.64—30.85 angegeben. Die zwei kurzen Balken 46 und 48, die links im binaren Kodierungssystem 40 in F i g. 4 zu sehen sind, sind zur Registrierung der Zellen mit nachfolgendem Lesen und Interpretieren des binären Code» geschaffen. Eine alternative erfindungsgemäße Methode besteht in der Anwendung von Gittermikrometerlinieii, die durch ein Kommando bzw. durch einen Befehl in die richtige Position gebracht werden. Dies erlaubt ein automatisches Testen von Defekten und die automatische Registrierung der Defekte sowie der Größe usw.
Außeröein enthält die Zelle 264 zwei gekreuzte IJnjpn 50. <i'p Hip 7p1Ip 2fi4 in vier Quadranten unterteilen, wobei die Zelle nochmals in vier kleineren Subzellen zur besseren und genaueren Identifizierung von Fehlern sowie "jr besseren automatischen Behandlung im weiteren Prozeß unterteilt iit.
Hierzu 2 Blatt Zeichnungen

Claims (1)

Patentansprüche: 28 09 35 - 10
1. Verfahren zum Markieren von fehlerhaften Stellen (32,58,60) in integrierten Schaltkreisen (26) bzw. ihrem Träger
DE2809359A 1977-03-24 1978-03-04 Verfahren zum Markieren von fehlerhaften Stellen in integrierten Schaltkreisen bzw. auf ihrem Träger Expired DE2809359C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/780,877 US4134066A (en) 1977-03-24 1977-03-24 Wafer indexing system using a grid pattern and coding and orientation marks in each grid cell

Publications (2)

Publication Number Publication Date
DE2809359A1 DE2809359A1 (de) 1978-09-28
DE2809359C2 true DE2809359C2 (de) 1984-01-26

Family

ID=25120973

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2809359A Expired DE2809359C2 (de) 1977-03-24 1978-03-04 Verfahren zum Markieren von fehlerhaften Stellen in integrierten Schaltkreisen bzw. auf ihrem Träger

Country Status (8)

Country Link
US (1) US4134066A (de)
JP (1) JPS6030896B2 (de)
CA (1) CA1117653A (de)
DE (1) DE2809359C2 (de)
FR (1) FR2385103A1 (de)
GB (1) GB1591002A (de)
IT (1) IT1113165B (de)
NL (1) NL7802571A (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3122984A1 (de) * 1981-06-10 1983-01-27 Siemens AG, 1000 Berlin und 8000 München Verfahren zur kennzeichnung von halbleiterchips und kennzeichenbarer helbleiterchip
US4388386A (en) * 1982-06-07 1983-06-14 International Business Machines Corporation Mask set mismatch
US4814626A (en) * 1985-12-13 1989-03-21 Siemens Aktiengesellschaft Method for high precision position measurement of two-dimensional structures
KR900008384B1 (ko) * 1986-05-20 1990-11-17 후지쓰 가부시끼가이샤 바아 코우드 패턴을 형성시킨 반도체 웨이퍼의 식별방법 및 반도체 장치의 제조방법
CH670592A5 (de) * 1986-09-22 1989-06-30 Lasarray Holding Ag
JP2754609B2 (ja) * 1988-06-08 1998-05-20 日本電気株式会社 半導体装置の製造方法
DE4038723A1 (de) * 1990-12-05 1992-06-11 Bosch Gmbh Robert Auf einer platte gemeinsam hergestellte und danach vereinzelte, gleichartige halbleiter-chips mit indizierung
US5256578A (en) * 1991-12-23 1993-10-26 Motorola, Inc. Integral semiconductor wafer map recording
KR0154158B1 (ko) * 1994-07-14 1998-12-01 김주용 반도체소자의 공정결함 검사방법
JPH10177245A (ja) * 1996-12-18 1998-06-30 Fujitsu Ltd レチクル、半導体基板及び半導体チップ
US6889162B1 (en) * 2000-03-07 2005-05-03 Koninklijke Philips Electronics N.V. Wafer target design and method for determining centroid of wafer target
US7531907B2 (en) * 2005-04-29 2009-05-12 Hitachi Global Storage Technologies Netherlands B.V. System and method for forming serial numbers on HDD wafers
JP4665005B2 (ja) * 2008-02-27 2011-04-06 シャープ株式会社 半導体装置およびその製造方法、電子情報機器
BRPI0921096A8 (pt) * 2008-11-17 2016-05-10 Hoffmann La Roche Composições e métodos para inibir a expressão dos genes de fator vii
FI128447B (en) * 2016-04-26 2020-05-15 Teknologian Tutkimuskeskus Vtt Oy Apparatus associated with analysis of thin film layers and method of making them
CN114046749B (zh) * 2021-10-26 2022-07-08 刘红霞 预制混凝土构件点状凹坑结合面粗糙度检测方法及系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1024961A (en) * 1963-02-21 1966-04-06 Eastman Kodak Co Improvements relating to a method of preparing an index file from recorded information and index patterns
DE1948661A1 (de) * 1968-11-04 1970-05-06 Molekularelektronik Schaltungsanordnung zur Realisierung bestimmter typischer Prozessschritte beim Herstellen und/oder Pruefen von Halbleiterbauelementen,insbesondere zum automatischen Einordnen beliebiger Fremdstrukturen in ein Rasterschema
FR2033713A5 (fr) * 1969-03-19 1970-12-04 Molekularelektronik Procede pour l'obtention de matrices photographiques a motifs recurrents de toute grandeur voulue et disposes dans un champ de caches decales d'une maniere definie par rapport a un point fixe, et disposit
US3607347A (en) * 1969-08-04 1971-09-21 Sprague Electric Co Data reduction and storage
US3645626A (en) * 1970-06-15 1972-02-29 Ibm Apparatus for detecting defects by optical scanning
LU65252A1 (de) * 1971-04-28 1972-07-14
DE2226149A1 (de) * 1971-11-02 1973-05-10 Halbleiterwerk Frankfurt Oder Verfahren zum erkennen der groesse von lage-, winkel- und ueberdeckungsfehlern bei der herstellung und anwendung von schablonen in der halbleitertechnik
US3742229A (en) * 1972-06-29 1973-06-26 Massachusetts Inst Technology Soft x-ray mask alignment system
US3863764A (en) * 1974-02-28 1975-02-04 Western Electric Co Methods and apparatus for identifying nonmagnetic articles
US3998639A (en) * 1974-11-19 1976-12-21 Bell Telephone Laboratories, Incorporated Methods for determining feature-size accuracy of circuit patterns
US3963354A (en) * 1975-05-05 1976-06-15 Bell Telephone Laboratories, Incorporated Inspection of masks and wafers by image dissection
JPS51140199A (en) * 1975-05-30 1976-12-02 Hitachi Metals Ltd Crystal working process

Also Published As

Publication number Publication date
DE2809359A1 (de) 1978-09-28
JPS6030896B2 (ja) 1985-07-19
NL7802571A (nl) 1978-09-26
IT7821408A0 (it) 1978-03-21
IT1113165B (it) 1986-01-20
FR2385103B1 (de) 1980-08-29
CA1117653A (en) 1982-02-02
FR2385103A1 (fr) 1978-10-20
JPS53118797A (en) 1978-10-17
GB1591002A (en) 1981-06-10
US4134066A (en) 1979-01-09

Similar Documents

Publication Publication Date Title
DE2809359C2 (de) Verfahren zum Markieren von fehlerhaften Stellen in integrierten Schaltkreisen bzw. auf ihrem Träger
DE3342564C2 (de)
DE2628099A1 (de) Verfahren zum herstellen einer maske
DE1106368B (de) Verfahren zur Herstellung einer Schaltmatrize
DE3933308A1 (de) Abtast- und wiederholungs-projektionslithographiesystem mit hoher aufloesung
DE2619873A1 (de) Ueberpruefung von masken und (halbleiter-)scheiben mittels bildzerlegung
DE3727453A1 (de) Verfahren zum ausrichten eines musters auf einem chip
DE102009025575A1 (de) Halbleiterchip mit Identifizierungsmarkierungen
DE3714203A1 (de) Verfahren zur herstellung integrierter schaltungen
DE112004000395T5 (de) Halbleiterwafer mit nichtrechteckig geformten Chips
DE202010018088U1 (de) Testvorrichtung
DE2555299A1 (de) Verfahren zur herstellung von vielschichtchips fuer mikroelektrische anordnungen
DE2260229B2 (de)
DE3529966C1 (de) Verfahren zur Herstellung von Masken fuer die Roentgentiefenlithographie
DE3247141A1 (de) Verfahren zum anordnen von aufnahmeflaechen bei einem aufteilungs-druckgeraet
DE112004002561T5 (de) Verfahren, Vorrichtung und Beugungsgitter zum Trennen von Halbleiterelementen, die auf einem Substrat gebildet werden, durch Änderung besagten Beugungsgitters
DE1945247A1 (de) Materialpruefverfahren mittels Roentgenbildaufnahme und -vergleich
DE2047316A1 (de) Verfahren und Einrichtung zum Er zeugen einer Anordnung diskreter Be reiche mit einer Photolackschicht
DE2719902A1 (de) Verfahren zum entfernen isolierter materialbereiche von einer unterlage
DE3337300A1 (de) Verfahren zum herstellen integrierter halbleiterschaltkreise
DE3404673A1 (de) Photolithographische einrichtung und damit hergestellte magnetische oberflaechenspeicher
DE1932926A1 (de) Vorrichtung zur Justierung des Elektronenstrahles einer Mikrosonde
DE2915058C2 (de) Magnetblasen-Speicheranordnung und Verfahren zu ihrer Herstellung
DE3530578A1 (de) Struktur zur qualitaetspruefung einer substratscheibe aus halbleitermaterial
DE1166935B (de) Verfahren zum Erzeugen von Masken auf Halbleiterkoerpern

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee