JP4562126B2 - 欠陥検出装置および欠陥検出方法 - Google Patents

欠陥検出装置および欠陥検出方法 Download PDF

Info

Publication number
JP4562126B2
JP4562126B2 JP2004283122A JP2004283122A JP4562126B2 JP 4562126 B2 JP4562126 B2 JP 4562126B2 JP 2004283122 A JP2004283122 A JP 2004283122A JP 2004283122 A JP2004283122 A JP 2004283122A JP 4562126 B2 JP4562126 B2 JP 4562126B2
Authority
JP
Japan
Prior art keywords
defect
image
area
inspection
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004283122A
Other languages
English (en)
Other versions
JP2006098163A (ja
Inventor
浩之 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Screen Holdings Co Ltd
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd, Dainippon Screen Manufacturing Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP2004283122A priority Critical patent/JP4562126B2/ja
Priority to US11/203,147 priority patent/US7646908B2/en
Priority to TW094128577A priority patent/TWI264793B/zh
Priority to KR1020050087504A priority patent/KR100730051B1/ko
Publication of JP2006098163A publication Critical patent/JP2006098163A/ja
Application granted granted Critical
Publication of JP4562126B2 publication Critical patent/JP4562126B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Description

本発明は、基板上に形成されたパターンの欠陥を検出する技術に関する。
半導体基板、ガラス基板、プリント配線基板（以下、「基板」という。）等に形成されたパターンを検査する分野において、従来より主として比較検査方式が用いられている。例えば、多階調の被検査画像と多階調の参照画像との画素値の差の絶対値を示す差分絶対値画像を求めて各画素を所定のしきい値にて２値化することにより、１画素単位にて特定された領域が欠陥として検出される。
なお、特許文献１では、所定の検査領域毎に階調変換パラメータや画素値に関するしきい値を設定することにより、生成される多階調の差分画像から検査領域に応じた検出感度にて欠陥を精度よく検出する手法が開示されている。
特開平１１−１３５５８３号公報
ところで、基板上には、通常、様々なパターンが形成されており、例えば、非常に細かい配線パターンが密に形成される場合には、被検査画像中において１画素程度の大きさ（面積）の欠陥であっても配線のショートやオープン等を引き起こす重大なものとなる。また、粗いパターンが疎に形成される場合には、１画素程度の大きさの欠陥であれば、その影響は小さいことが多い。このような密なパターンおよび疎なパターンが、１つの被検査画像中に存在する場合に、特許文献１に示すように検出感度を適宜変更したとしても、小さな欠陥のうち不要なものがある程度検出されてしまい、欠陥検出の効率が余り向上されず、操作者や他の装置が欠陥を撮像して確認する（すなわち、レビューする）際に長時間を要してしまう。
本発明は上記課題に鑑みなされたものであり、検査領域に応じて欠陥を効率よく検出することを目的としている。
請求項１に記載の発明は、基板上に形成されたパターンの欠陥を検出する欠陥検出装置であって、基板を撮像して多階調の被検査画像を取得する撮像部と、被検査画像において、予め設定された複数の検査領域に含まれる欠陥を検出する欠陥検出手段と、欠陥の面積または形状に関して検査領域毎に設定される欠陥判定条件に基づいて、前記欠陥検出手段にて検出された欠陥を実質的に限定する欠陥限定手段とを備え、前記欠陥検出手段が、前記被検査画像から欠陥を示す多階調の欠陥画像を生成し、前記欠陥限定手段が、前記欠陥画像の各画素をおよそ中心として、前記各画素が属する検査領域の欠陥判定条件に合わせた要素値の配列の平滑化フィルタを前記欠陥画像に作用させるフィルタ回路と、前記平滑化フィルタを作用させた後の前記欠陥画像を２値化することにより、限定された欠陥の領域を示す欠陥領域画像を生成する２値化回路とを備える。
請求項２に記載の発明は、基板上に形成されたパターンの欠陥を検出する欠陥検出装置であって、基板を撮像して多階調の被検査画像を取得する撮像部と、被検査画像において、予め設定された複数の検査領域に含まれる欠陥を検出する欠陥検出手段と、欠陥の面積または形状に関して検査領域毎に設定される欠陥判定条件に基づいて、前記欠陥検出手段にて検出された欠陥を実質的に限定する欠陥限定手段とを備え、前記欠陥検出手段が、前記被検査画像中の欠陥の領域を示す２値の欠陥領域画像を生成し、前記欠陥限定手段が、前記欠陥領域画像において欠陥判定条件に合わせて変更可能な画素配列を走査しつつ、前記画素配列が前記欠陥の領域に含まれるか否かを判定する演算回路であり、前記演算回路が、前記欠陥領域画像中にて移動する所定の抽出範囲の画素値群を抽出する抽出回路と、複数の論理積回路と、選択回路とを有し、前記複数の論理積回路のそれぞれが、前記画素値群のうち欠陥判定条件に対応する画素配列に含まれる画素の値の論理積を出力し、前記選択回路が、前記抽出範囲中の所定の画素が含まれる検査領域の欠陥判定条件に従って、前記複数の論理積回路からそれぞれ出力される複数の論理積のいずれかを選択する。
請求項３に記載の発明は、請求項１または２に記載の欠陥検出装置であって、前記欠陥検出手段が、前記被検査画像と参照画像とを比較することにより欠陥を検出する。
請求項４に記載の発明は、基板上に形成されたパターンの欠陥を検出する欠陥検出方法であって、ａ）基板を撮像して多階調の被検査画像を取得する工程と、ｂ）前記被検査画像において、予め設定された複数の検査領域に含まれる欠陥を検出する工程と、ｃ）欠陥の面積または形状に関して検査領域毎に設定される欠陥判定条件に基づいて、前記ｂ）工程にて検出された欠陥を実質的に限定する工程とを備え、前記ｂ）工程において、前記被検査画像から欠陥を示す多階調の欠陥画像が生成され、前記ｃ）工程において、前記欠陥画像の各画素をおよそ中心として、前記各画素が属する検査領域の欠陥判定条件に合わせた要素値の配列の平滑化フィルタを前記欠陥画像に作用させ、前記平滑化フィルタを作用させた後の前記欠陥画像を２値化することにより、限定された欠陥の領域を示す欠陥領域画像が生成される。
請求項５に記載の発明は、基板上に形成されたパターンの欠陥を検出する欠陥検出方法であって、ａ）基板を撮像して多階調の被検査画像を取得する工程と、ｂ）前記被検査画像において、予め設定された複数の検査領域に含まれる欠陥を検出する工程と、ｃ）欠陥の面積または形状に関して検査領域毎に設定される欠陥判定条件に基づいて、前記ｂ）工程にて検出された欠陥を限定する工程とを備え、前記ｂ）工程において、前記被検査画像中の欠陥の領域を示す２値の欠陥領域画像が生成され、前記ｃ）工程において、前記欠陥領域画像において欠陥判定条件に合わせて変更可能な画素配列を走査しつつ前記画素配列が前記欠陥の領域に含まれるか否かが判定され、このとき、前記欠陥領域画像中にて移動する所定の抽出範囲の画素値群が順次抽出され、前記画素値群のうち複数の欠陥判定条件のそれぞれに対応する画素配列に含まれる画素の値の論理積が取得され、前記抽出範囲中の所定の画素が含まれる検査領域の欠陥判定条件に従って、前記複数の欠陥判定条件に対応する複数の論理積のいずれかが選択される。
請求項６に記載の発明は、請求項４または５に記載の欠陥検出方法であって、前記ｂ）工程において、前記被検査画像と参照画像とを比較することにより欠陥が検出される。
請求項１ないし６の発明では、検査領域に応じて異なる面積または形状に関する欠陥判定条件を用いることにより、欠陥を効率よく検出することができる。
また、請求項１の発明では、簡単な構成で検査領域に応じた欠陥を検出することができ、請求項２の発明では、検査領域に応じた欠陥を高速に検出することができる。
図１は、本発明の関連技術の実施の形態に係る欠陥検出装置１の構成を示す図である。欠陥検出装置１は、所定の配線パターンが形成された半導体の基板９を保持するステージ２、基板９を撮像して基板９の多階調の画像を取得する撮像部３、および、撮像部３に対してステージ２を相対的に移動するステージ駆動部２１を備える。
撮像部３は、照明光を出射する照明部３１、基板９に照明光を導くとともに基板９からの光が入射する光学系３２、および、光学系３２により結像された基板９の像を電気信号に変換する撮像デバイス３３を有し、撮像デバイス３３から基板９の画像データが出力される。ステージ駆動部２１はステージ２を図１中のＸ方向およびＹ方向に移動する機構を有する。なお、本実施の形態では可視光である照明光を利用して撮像部３にて画像が取得されるが、例えば、電子線やＸ線等を利用して画像が取得されてもよい。
欠陥検出装置１は、検査対象の画像（すなわち、被検査画像）中に設定される複数の検査領域を示す画像を記憶する検査領域メモリ４１、参照画像を記憶する参照画像メモリ４２、被検査画像において複数の検査領域に含まれる欠陥を検出する欠陥検出部４３、被検査画像中の複数の検査領域に含まれる欠陥の領域を示す画像（以下、「欠陥領域画像」という。）を記憶する欠陥領域画像メモリ４４、並びに、各種演算処理を行うＣＰＵや各種情報を記憶するメモリ等により構成されたコンピュータ５をさらに備え、コンピュータ５により欠陥検出装置１の各構成が制御される。
図２は欠陥検出装置１が基板９上に形成されたパターンの欠陥を検出する処理の流れを示す図である。欠陥検出装置１では、まず、操作者がコンピュータ５の入力部を介して基板９上の複数の領域を指定する入力を行うことにより、複数の検査領域が設定される（ステップＳ１１）。なお、コンピュータ５には表示部も設けられており、操作者による検査領域の設定がＧＵＩ（Graphical User Interface）により容易に実現可能とされている。
図３はコンピュータ５の表示部に表示された画像を示す図である。図３に示すように、表示部上のウィンドウ５１には基板９上の所定の大きさの基本領域６１が表示されており（この領域に含まれるパターンも表示されていてもよい。）、設定された複数の検査領域６２が基本領域６１に重ねて特定可能に表示される。コンピュータ５では、図３中の基本領域６１上において、各検査領域６２を規定する矩形の左上の頂点の位置（座標）および右下の頂点の位置を記憶することにより、各検査領域６２の範囲が記憶される。また、操作者により各検査領域６２に対して、欠陥の面積に関するしきい値が欠陥判定条件として設定されてコンピュータ５に記憶される（ステップＳ１２）。
検査領域メモリ４１は、撮像部３により取得される画像中の画素と同様に配列された複数のセル（ただし、複数のセルが実際に配列されている必要はなく、画素の配列と同様に特定可能であればよい。）を有し、２値のビットマップのデータが記憶可能とされる。検査領域メモリ４１では、図４に概念的に示すように、設定された各検査領域６２（図４中にて破線にて示す。）に含まれる画素に対応するセル４１１には値「１」が入力され、他のセル４１１には値「０」が入力される。
続いて、検査対象の基板９と同様のパターンが形成された参照用の基板（以下、「参照基板」という。）９が図１のステージ２上に載置され、撮像部３による撮像位置が、基本領域６１と同じパターンが形成された参照基板９上の領域に合わせられて参照画像が取得される（ステップＳ１３）。このとき、撮像部３はスイッチ４５により参照画像メモリ４２に接続され、参照画像は参照画像メモリ４２に記憶される。
参照画像が取得されると、ステージ２上から参照基板９が取り除かれ、検査対象の基板９がステージ２上に載置される。また、スイッチ４５は欠陥検出部４３へと接続され、基板９上の基本領域６１が撮像されて被検査画像が取得される（ステップＳ１４）。被検査画像の各画素値は欠陥検出部４３へと順次出力され、参照画像メモリ４２中の参照画像の各画素値も欠陥検出部４３へと出力される。なお、検査対象の基板９上の所定の周期（例えば、基板９上に配列形成されるダイのパターンの中心間の距離）だけ離れた２つの領域をそれぞれ撮像することにより被検査画像および参照画像が取得されてもよい。また、参照画像は設計データ（ＣＡＤデータ）から作成されて準備され、参照画像メモリ４２に入力されてもよい。
欠陥検出部４３では、被検査画像の各画素値に対応する参照画像の画素値が特定されて両画素値の差分絶対値が求められる。そして、差分絶対値が所定のしきい値と比較され、しきい値以上の場合に「１」とされ、しきい値未満の場合には「０」とされて２値化される。また、同時に被検査画像の各画素値に対応する検査領域メモリ４１中のセル４１１の値が読み出され（図４参照）、この値と２値化後の値との論理積がさらに算出される。これにより、被検査画像中の複数の検査領域６２に含まれる欠陥（の領域）が検出される（ステップＳ１５）。
欠陥検出部４３における上記処理は、被検査画像と参照画像との位置を合わせ、位置合わせ後の被検査画像と参照画像とを比較して差分絶対値画像を求め、所定のしきい値にて２値化することにより、図５に示すように被検査画像中の欠陥の領域６３１（ただし、実際には微小な領域であるため、図５中では点で示している。）を示す２値の画像６３を生成し、さらに、２値の画像６３中の検査領域６２（図５中にて二点鎖線にて示す。）以外の領域をマスクすることにより、図６に示すように複数の検査領域６２に含まれる欠陥の領域６３１を示す２値の欠陥領域画像６４を生成する処理に相当する。欠陥領域画像６４の各画素値は、欠陥領域画像メモリ４４に入力されて記憶される。なお、差分絶対値を２値化する際のしきい値が欠陥判定条件に含められ、検査領域６２毎に異なるものとされてもよい。
コンピュータ５では、欠陥領域画像メモリ４４から所定の大きさの領域毎に画素値が読み出されてラベリング処理が施され、各欠陥の重心座標および面積が算出される。続いて、各欠陥の重心座標と各検査領域６２の範囲とを比較することにより各欠陥が属する検査領域６２が特定され、各欠陥の面積と、この欠陥が属する検査領域６２に設定された欠陥判定条件が示す面積しきい値との比較が行われる。そして、各欠陥の面積が面積しきい値以上である場合には、この欠陥が検出すべき欠陥であるとして、その重心座標や面積等の情報がコンピュータ５に記憶される。これにより、欠陥領域画像メモリ４４中の欠陥領域画像に含まれる全ての欠陥から、その面積が対応する欠陥判定条件の面積しきい値以上となる欠陥だけが限定される（ステップＳ１６）。
また、限定された欠陥の位置を示す画像（いわゆる、欠陥マップ）が必要に応じて表示部に表示され、これに基づいて欠陥が操作者や他の専用の装置により効率よくレビューされる。そして、欠陥の原因が特定され、半導体製造工程における各プロセスへの迅速なフィードバックが実現される。
以上のように、図１の欠陥検出装置１では、欠陥検出部４３にて被検査画像中の複数の検査領域６２に含まれる欠陥が検出され、コンピュータ５によりソフトウェア的に実現される機能により、欠陥の面積に関して検査領域６２毎に設定される欠陥判定条件に基づいて欠陥検出部４３にて検出された欠陥が限定される。
ここで、１つの被検査画像において、図７．Ａに示すように、非常に細かい配線パターン（図７．Ａ中にて平行斜線を付して示す。）が密に形成される領域では、１つの画素９１程度の大きさの欠陥であっても配線のショートやオープン等の原因となり、図７．Ｂに示すように、比較的粗いパターン（図７．Ｂ中にて平行斜線を付して示す。）が疎に形成される領域では、１つの画素９１程度の大きさの欠陥では重大な影響を与えない。このような場合に、検査領域６２毎に単純に検出感度（すなわち、差分絶対値画像を２値化する際のしきい値）を変えるのみでは検出する必要がない欠陥までもが検出されてしまうが、図１の欠陥検出装置１では、検査領域６２に応じて異なる面積に関する欠陥判定条件を用いることにより検出すべき欠陥を的確に限定し、欠陥を効率よく検出することができる。
図８は本発明の第１の実施の形態に係る欠陥検出装置１ａを示す図である。図８の欠陥検出装置１ａは、図１の欠陥検出装置１と比較して、欠陥検出部４３と欠陥領域画像メモリ４４との間に欠陥限定回路７１が設けられるとともに、検査領域メモリ４１が多値のビットマップのデータを記憶する点で相違する。他の構成は図１の欠陥検出装置１と同様であり、同符号を付している。
図９および図１０は欠陥限定回路７１の一部の構成を示す図であり、図９は抽出回路７２を示し、図１０は複数の（本実施の形態では、４個の）論理積回路７３および１つの選択回路７４を示している。なお、実際には、図９の抽出回路７２と図１０の論理積回路７３および選択回路７４とは電気的に接続している。
図９の抽出回路７２は、欠陥検出部４３から欠陥領域画像の画素値が入力される複数のラインバッファ７２１、および、所定の行方向および列方向に５行４列に配列された複数のＤＦＦ（Ｄフリップフロップ）回路７２２を有する。横方向（行方向）に並ぶＤＦＦ回路７２２の各行においてラインバッファ７２１側の先頭のＤＦＦ回路７２２には、その行番号に応じて遅延された画素値がラインバッファ７２１から入力される。すなわち、欠陥領域画像の一の注目画素値が最上段の行（第１行）の先頭のＤＦＦ回路７２２ａに入力される際には、１つ下の行（第２行）の先頭のＤＦＦ回路７２２には欠陥領域画像において注目画素値より１ライン分だけ先行して入力された画素値が入力され、最下段の行（第５行）の先頭のＤＦＦ回路７２２には注目画素値より４ライン分だけ先行して入力された画素値が入力される。行方向に並ぶ複数のＤＦＦ回路７２２のそれぞれでは、ラインバッファ７２１側に隣接するＤＦＦ回路７２２またはラインバッファ７２１から一の画素値が入力されると、次のクロックのパルスに応じてラインバッファ７２１とは反対の下流側に（すなわち、下流側に隣接するＤＦＦ回路７２２が存在する場合はその回路へと）、この画素値を出力する。
抽出回路７２では先頭のＤＦＦ回路７２２にそれぞれ入力される５個の画素値（図９および図１０中にてそれぞれ符号Ｐ００，Ｐ１０，Ｐ２０，Ｐ３０，Ｐ４０を付す。）、および、複数のＤＦＦ回路７２２からそれぞれ同時に出力される２０個の画素値（図９および図１０中にてそれぞれ符号Ｐ０１〜Ｐ０４，Ｐ１１〜Ｐ１４，Ｐ２１〜Ｐ２４，Ｐ３１〜Ｐ３４，Ｐ４１〜Ｐ４４を付す。）が抽出される。すなわち、抽出回路７２では欠陥領域画像中の５×５画素の範囲（以下、「抽出範囲」という。）の画素値群が抽出され、抽出範囲はクロックのパルスに応じて欠陥領域画像中を移動（走査）する。なお、抽出範囲の大きさは５×５画素の範囲には限定されず、配列されるＤＦＦ回路７２２の個数によって決定される。
抽出範囲の画素値群のうち、中央の画素値Ｐ２２は図１０の選択回路７４に直接入力され、４個の論理積回路７３のそれぞれには、後述するように、所定の組合せの画素値が入力される。選択回路７４では、セレクト信号変換部７４１からの信号に応じて画素値Ｐ２２、および、４個の論理積回路７３からそれぞれ出力される４個の論理積のいずれかが選択される。
図８の欠陥検出装置１ａにてパターンの欠陥が検出される際には、図１の欠陥検出装置１と同様に、検査領域６２が設定されて検査領域メモリ４１の各セルに値が入力される（図２：ステップＳ１１）。このとき、欠陥検出装置１ａでは、図３に示す３個の検査領域６２のそれぞれに異なる値（例えば、「１」、「２」、「３」）が関連付けられ、図１１に概念的に示すように、各検査領域６２（図１１中にて破線にて示す。）中の各画素値に対応する検査領域メモリ４１中のセル４１１には、当該検査領域６２に関連付けられた値「１」、「２」または「３」が入力され、他のセル４１１には値「０」が入力される。また、本実施の形態では、各検査領域６２に対して異なる面積の所定の形状（本実施の形態では正方形）を示す欠陥判定条件（すなわち、欠陥の面積および形状に係る判定条件）が設定される（ステップＳ１２）。
検査領域６２および欠陥判定条件が設定されると、関連技術の実施の形態と同様に参照基板９から参照画像が取得され（ステップＳ１３）、続いて、撮像部３により被検査画像が取得される（ステップＳ１４）。被検査画像の各画素値は欠陥検出部４３に順次出力され、この画素値に対応する参照画像の画素値との差分絶対値が求められ、所定のしきい値にて２値化される。また、検査領域メモリ４１からも対応するセル４１１の値が出力され、２値化後の値と検査領域メモリ４１からの値（ただし、１以上の値は「１」として取り扱われる。）との論理積が求められる（すなわち、２値化後の差分絶対値画像がマスクされる。）。これにより、欠陥検出部４３において被検査画像中の欠陥の領域を示す２値の欠陥領域画像が生成され、複数の検査領域６２に含まれる欠陥が検出される（ステップＳ１５）。
欠陥領域画像の各画素値は欠陥限定回路７１へと順次出力されて図９のラインバッファ７２１に入力され、欠陥領域画像中にて移動する抽出範囲の画素値群が順次抽出される。画素値群は、図１０の論理積回路７３または選択回路７４に出力され、選択回路７４に画素値Ｐ２２および４個の論理積回路７３のそれぞれの論理積が入力される。
ここで、各論理積回路７３に入力される画素値の組合せは、検査領域６２毎に設定される欠陥判定条件によって決定される。前述のように、欠陥判定条件は特定の面積を有する所定の形状を示すものであり、例えば、１×１画素、２×２画素、３×３画素、４×４画素および５×５画素の面積の正方形のいずれかが、欠陥判定条件として検査領域６２毎に設定され、設定された面積の正方形を含む大きさの欠陥が検出すべきものとされる。この場合、４個の論理積回路７３にはそれぞれ、２×２画素の４個の画素値Ｐ１１，Ｐ１２，Ｐ２１，Ｐ２２、３×３画素の９個の画素値Ｐ１１〜Ｐ１３，Ｐ２１〜Ｐ２３，Ｐ３１〜Ｐ３３、４×４画素の１６個の画素値Ｐ００〜Ｐ０３，Ｐ１０〜Ｐ１３，Ｐ２０〜Ｐ２３，Ｐ３０〜Ｐ３３、並びに、５×５画素の２５個の画素値Ｐ００〜Ｐ０４，Ｐ１０〜Ｐ１４，Ｐ２０〜Ｐ２４，Ｐ３０〜Ｐ３４，Ｐ４０〜Ｐ４４が入力される。すなわち、４個の論理積回路７３のそれぞれには、抽出範囲の画素値群のうち欠陥判定条件に対応する画素配列に含まれる画素の画素値が入力される。そして、各論理積回路７３において、入力される全ての画素値が欠陥を示す場合に（すなわち、対応する画素配列が欠陥の領域に含まれる場合に）、論理積「１」が選択回路７４に出力され、他の場合には「０」が出力される。なお、１×１画素の１個の画素値Ｐ２２は、前述のように、選択回路７４に直接入力される。
選択回路７４では、図１１に示す検査領域メモリ４１から画素値Ｐ２２の画素に対応するセル４１１の値が読み出され、セレクト信号変換部７４１にて変換されて選択回路７４に入力される。例えば、画素値Ｐ２２の画素が含まれる検査領域６２の欠陥判定条件が３×３画素の正方形を示す場合には、選択回路７４ではセレクト信号変換部７４１からの信号に基づいて９個の画素値Ｐ１１〜Ｐ１３，Ｐ２１〜Ｐ２３，Ｐ３１〜Ｐ３３が入力される論理積回路７３ａからの出力が選択される。すなわち、選択回路７４では抽出範囲中の中央に位置する画素値Ｐ２２の画素が含まれる検査領域６２の欠陥判定条件に従って、抽出回路７２から直接入力される画素値Ｐ２２、および、４個の論理積回路７３からそれぞれ出力される４個の論理積のいずれかが選択される。これにより、欠陥判定条件に従って限定された欠陥の領域を示す欠陥領域画像が生成され、この画像の各画素値（すなわち、選択された各値）は検査領域メモリ４１へと出力されて記憶される（ステップＳ１６）。なお、選択回路７４における選択は、抽出範囲中の中央の画素値Ｐ２２以外の他の画素値の画素が含まれる検査領域６２の欠陥判定条件に従って行われてもよい。
コンピュータ５では、欠陥領域画像メモリ４４中の所定の領域毎に画素値が読み出され、ラベリング処理を行った後、欠陥の重心座標および面積が算出される。そして、必要に応じてコンピュータ５の表示部に欠陥マップが表示される。なお、欠陥検出装置１ａにて取得される限定後の欠陥領域画像中では、欠陥の面積が欠陥判定条件が示す正方形の面積が大きくなるほど小さくなるが、コンピュータ５では限定後の欠陥領域画像が示すそのままの欠陥の面積が求められてもよく、検査領域６２の欠陥判定条件に合わせて欠陥が膨張された後に面積が取得されてもよい。
以上のように、図８の欠陥検出装置１ａの欠陥限定回路７１では、欠陥領域画像中にて移動する抽出範囲の画素値群が抽出され、抽出範囲中の所定の画素が含まれる検査領域６２の欠陥判定条件に対応する画素配列が、欠陥領域画像中の欠陥の領域に含まれるか否かが演算により判定される。これにより、欠陥検出装置１ａでは検査領域６２に応じて異なる面積の所定の形状に関する欠陥判定条件を用いることにより、検査領域に応じた欠陥を高速にかつ効率よく検出することができる。
なお、検査領域６２毎に設定される欠陥判定条件は、特定の面積の正方形に関するもの以外に、他の形状に関するものであってもよい（以下、同様）。また、全ての実施の形態の説明後に具体的に説明するが、各論理積回路７３に入力される画素値の画素配列は、面積を互いに変更した所定の形状を示すもの以外に、互いに異なる様々な形状を示すものであってもよく、欠陥判定条件に合わせて様々に変更可能である。したがって、欠陥領域画像中を抽出範囲が走査することは、欠陥判定条件に合わせて変更可能な画素配列が走査しているものと捉えることができる。もちろん、欠陥限定回路の設計によっては、欠陥領域画像において実際に欠陥判定条件に合わせて変更される画素配列を走査させ、欠陥領域画像中の欠陥が限定されてもよい。
また、検査領域メモリ４１からの値が「０」である場合には、選択回路７４が常に「０」を出力するように設計することにより、欠陥検出部４３における２値化後の差分絶対値画像をマスクする処理が省略されてもよい。
図１２は本発明の第２の実施の形態に係る欠陥検出装置１ｂの構成を示す図である。図１２の欠陥検出装置１ｂは、図１の欠陥検出装置１と比較して、欠陥検出部４３と欠陥領域画像メモリ４４との間にフィルタ回路７５および２値化回路７６が設けられるとともに、図８の欠陥検出装置１ａと同様に、検査領域メモリ４１が多値のビットマップのデータを記憶する点で相違する。他の構成は図１の欠陥検出装置１と同様であり、同符号を付している。
図１２の欠陥検出装置１ｂがパターンの欠陥を検出する際には、第１の実施の形態と同様に、操作者により検査領域６２が設定され（図２：ステップＳ１１）、各検査領域６２に含まれる画素に対応する検査領域メモリ４１中のセル４１１に、当該検査領域６２に関連付けられた値が入力され、他のセル４１１には値「０」が入力される（図１１参照）。また、検査領域６２毎に特定の面積の所定の形状に関する欠陥判定条件が設定される（ステップＳ１２）。
続いて、参照画像が取得されて参照画像メモリ４２に記憶され（ステップＳ１３）、その後、被検査画像が取得されて被検査画像の各画素値が欠陥検出部４３に順次出力される（ステップＳ１４）。欠陥検出部４３では、被検査画像の各画素値と参照画像の対応する画素値との差分絶対値が算出されるとともに、検査領域メモリ４１からも対応するセル４１１の値が出力される。そして、検査領域メモリ４１からの値が「０」である場合には差分絶対値は「０」とされ、他の値である場合には差分絶対値はそのままとされ（すなわち、差分絶対値画像がマスクされ）、複数の検査領域６２に含まれる欠陥を示す多階調の欠陥画像が生成される（ステップＳ１５）。フィルタ回路７５には欠陥画像の各画素値が順次入力され、欠陥画像に空間フィルタリング処理が施される。
ここで、フィルタ回路７５についての説明を行う。図１３はフィルタ回路７５にて利用されるフィルタ７５１を示す図である。フィルタ７５１中の各要素の要素値（重み係数）Ｗは、コンピュータ５からの入力により変更可能とされる。フィルタ回路７５において、処理対象の画像中の一の注目画素に対して処理を施す際には、この注目画素にフィルタ７５１の中央の要素を合わせるようにして処理対象の画像にフィルタ７５１を重ね合わせ、数１の演算を行うことにより注目画素の画素値Ｉ０，０が新たな画素値Ｏｕｔに変換される。なお、数１中の要素値Ｗｉ，ｊおよび画素値Ｉｉ，ｊのそれぞれにおけるｉは中央の要素である注目画素に対する列方向の位置を示し、ｊは行方向の位置を示し、ｉおよびｊは共に−２〜２の整数とされる。
Figure 0004562126
数１に示すように、フィルタ回路７５は積和型フィルタとされる。フィルタ７５１において中央の要素の要素値Ｗ０，０を「１」とし、他の要素の要素値を「０」とした場合には、フィルタ回路７５では処理対象の画像をそのまま出力することとなる。また、中央の３×３の要素の要素値を「１」として他の要素の要素値を「０」とした場合には、カーネルサイズが３×３画素の移動平均フィルタとなり、５×５の全ての要素の要素値を「１」とした場合にはカーネルサイズが５×５画素の移動平均フィルタが構成される。このような移動平均フィルタは、一般的には平滑化フィルタとして利用され、カーネルサイズ以下のノイズや欠陥の画素値の特徴を低減させることが可能となる。
フィルタ回路７５には、欠陥画像中の各画素に対して検査領域メモリ４１から対応するセル４１１の値が入力され、この値から特定される検査領域６２に設定された欠陥判定条件に合わせてフィルタ７５１の各要素値がコンピュータ５により変更され（ただし、欠陥判定条件に合わせたフィルタ７５１の要素値の配列は予め決定されている。）、この画素に対する新たな画素値が取得される。
例えば、欠陥判定条件が３×３画素の正方形を示す場合には、フィルタ７５１の中央の３×３の要素の要素値を「１」とし、他の要素の要素値を「０」として数１に示す演算を行って新たな画素値が取得され、欠陥判定条件が４×４画素の正方形を示す場合には、フィルタ７５１の中央の要素をおよそ中心とする４×４の要素（すなわち、４×４の要素配列の内側の２×２の要素配列に中央の要素が含まれる。）の要素値を「１」とし、他の要素の要素値を「０」として新たな画素値が取得される。このようなフィルタ回路７５の処理により、欠陥画像の各画素をおよそ中心として、各画素が属する検査領域の欠陥判定条件に従ったフィルタが欠陥画像に作用され、欠陥画像において欠陥判定条件が示す面積の正方形より小さい（正確には、この正方形を含むことができない大きさの）欠陥については、この欠陥の領域に含まれる画素の画素値が全体的に小さくなる。
なお、フィルタ７５１における要素値の分布を２次元ガウス分布とすれば、フィルタ回路７５をいわゆるガウシアンフィルタとして利用することも可能である。また、フィルタ回路７５は積和型フィルタに限定されず、欠陥画像の各画素をおよそ中心として、各画素が属する検査領域６２の欠陥判定条件に従ったフィルタを欠陥画像に作用させることが可能であるならば、他の種類のフィルタであってもよい。
フィルタを作用させた後の欠陥画像の各画素値は、２値化回路７６へと順次出力されて所定のしきい値（検査領域６２毎に変更されてもよい。）と比較され、例えば、画素値がしきい値より大きい場合には値「１」が出力され、画素値がしきい値より小さい場合には値「０」が出力される。すなわち、２値化回路７６によりフィルタを作用させた後の欠陥画像が２値化される。このとき、対応する欠陥判定条件が示す面積の正方形より小さい欠陥では、前述のように画素値が全体的に小さくなるため、値「１」が出力される（すなわち、検出すべき欠陥として選択される）可能性が低くなる。これにより、検査領域６２の欠陥判定条件に応じて限定された欠陥の領域を示す欠陥領域画像が生成され、欠陥領域画像メモリ４４にて記憶される（ステップＳ１６）。コンピュータ５では、欠陥領域画像メモリ４４から画素値が読み出されて限定された欠陥の重心座標および面積が算出され、必要に応じてコンピュータ５の表示部に欠陥マップが表示される。
以上のように、図１２の欠陥検出装置１ｂでは、欠陥を示す多階調の欠陥画像の各画素に対して、フィルタ回路７５により、この画素が属する検査領域６２の欠陥判定条件に従ったフィルタを用いて新たな画素値が求められ、２値化回路７６が新たな画素値を所定のしきい値にて２値化することにより、検査領域６２毎に設定される欠陥判定条件に基づいて欠陥画像の欠陥が実質的に限定される。これにより、欠陥検出装置１ｂでは、簡単な構成で検査領域に応じた欠陥を効率よく検出することができる。
なお、検査領域メモリ４１からの値が「０」である場合には、フィルタ回路７５が常に「０」を出力するように設計することにより、欠陥検出部４３における差分絶対値画像をマスクする処理が省略されてもよい。
図１４は本発明の他の関連技術の実施の形態に係る欠陥検出装置１ｃの構成を示す図である。図１４の欠陥検出装置１ｃは、図１の欠陥検出装置１と比較して、撮像部３からの画像がフィルタ回路７５を介して欠陥検出部４３または参照画像メモリ４２に出力されるとともに、図８および図１２の欠陥検出装置１ａ，１ｂと同様に、検査領域メモリ４１が多値のビットマップのデータを記憶する点で相違する。
図１４の欠陥検出装置１ｃにてパターンの欠陥を検出する際には、第１および第２の実施の形態と同様に、検査領域６２が設定されて検査領域６２毎に欠陥の所定の形状（例えば、正方形）の面積に関する欠陥判定条件が決定され（図２：ステップＳ１１，Ｓ１２）、撮像部３にて参照画像が取得される（ステップＳ１３）。このとき、欠陥検出装置１ｃでは、フィルタ回路７５により第２の実施の形態におけるものと同様のフィルタが参照画像に対して作用される。すなわち、参照画像の各画素をおよそ中心として、各画素が属する検査領域６２の欠陥判定条件に従って各要素値が変更されたフィルタを用いて参照画像にフィルタ処理が施され、処理後の参照画像の各画素値が参照画像メモリ４２に出力されて記憶される。なお、フィルタ回路７５では、検査領域６２に含まれない画素に対しては、処理が施されなくてもよい。
続いて取得される被検査画像に対しても、フィルタ回路７５により被検査画像の各画素をおよそ中心として各画素が属する検査領域６２の欠陥判定条件に従ったフィルタが被検査画像に作用され、処理後の被検査画像の各画素値が欠陥検出部４３に順次出力される（ステップＳ１４）。このとき、フィルタ回路７５による処理により、被検査画像中の欠陥が、これが属する検査領域６２の欠陥判定条件が示す面積の正方形よりも小さい（すなわち、欠陥がこの正方形を含むことができない大きさである）場合には、この欠陥の領域に含まれる画素の画素値は参照画像の対応する画素値に近くなる。
欠陥検出部４３では、フィルタを作用させた後の被検査画像の各画素値と、同様にフィルタを作用させた後の参照画像の対応する画素値との差分絶対値が算出され、所定のしきい値と比較されて２値化される。また、検査領域メモリ４１から対応するセルの値が出力され（図１１参照）、この値（ただし、１以上の値は「１」として取り扱われる。）と２値化後の値との論理積がさらに算出される。これにより、複数の検査領域６２に含まれる欠陥の領域を示す２値の欠陥領域画像が生成され、欠陥検出部４３にて欠陥（の領域）が検出される（ステップＳ１５）。
このとき、被検査画像および参照画像のそれぞれに、各画素が属する検査領域６２の欠陥判定条件に合わせたフィルタが作用されていることから、前述のように、欠陥判定条件が示す面積の正方形より欠陥が小さい場合には、欠陥の領域における被検査画像と参照画像との画素値の差が小さくなり、欠陥として検出されにくくなる。したがって、欠陥検出部４３にて検出される欠陥は、その欠陥が含まれる検査領域６２の欠陥判定条件に基づいたフィルタ回路７５の処理により実質的に限定されたものであるといえ、欠陥の検出と同時に欠陥が限定されることとなる（ステップＳ１６）。限定された欠陥の領域を示す欠陥領域画像の各画素値は欠陥領域画像メモリ４４に出力されて記憶され、コンピュータ５にて欠陥の所定の情報が取得される。
以上のように、図１４の欠陥検出装置１ｃでは、撮像部３から出力される被検査画像および参照画像に対して、各画素をおよそ中心として各画素が属する検査領域６２の欠陥判定条件に従ったフィルタを作用するフィルタ回路７５が設けられ、フィルタを作用させた後の被検査画像および参照画像から、欠陥検出部４３により複数の検査領域６２に含まれるととも対応する欠陥判定条件に合わせて限定された欠陥が検出される。これにより、欠陥検出装置１ｂでは、簡単な構成で検査領域に応じた欠陥を効率よく検出することができる。
以上の第１および第２、並びに、他の関連技術の実施の形態の説明では、欠陥判定条件として特定の面積の所定の形状が検査領域毎に設定されるものとしたが、欠陥検出装置では、様々な形状が欠陥判定条件として検査領域毎に設定されてもよい。
例えば、一の検査領域および他の検査領域において、それぞれ縦方向に細長い形状および横方向に細長い形状（以下、それぞれ「縦長形状」および「横長形状」という。）を含む欠陥を検出する場合には、図８の欠陥検出装置１ａでは、一の論理積回路に画素値Ｐ０２，Ｐ１２，Ｐ２２，Ｐ３２，Ｐ４２が入力され、他の論理積回路に画素値Ｐ２０，Ｐ２１，Ｐ２２，Ｐ２３，Ｐ２４が入力され（図９参照）、選択回路により検査領域毎にいずれかの論理積回路からの出力が選択されることにより、縦長形状または横長形状を含む欠陥を検出することができる。また、図１２または図１４の欠陥検出装置１ｂ，１ｃでは、一の検査領域に対してはフィルタ７５１の要素値Ｗ０，−２，Ｗ０，−１，Ｗ０，０，Ｗ０，１，Ｗ０，２を「１」、他の要素値を「０」とし、他の検査領域に対してはフィルタ７５１の要素値Ｗ−２，０，Ｗ−１，０，Ｗ０，０，Ｗ１，０，Ｗ２，０を「１」、他の要素値を「０」とすることにより、縦長形状または横長形状を含む欠陥を検出することができる。もちろん、欠陥の形状に関する欠陥判定条件は、縦長形状や横長形状以外に、例えば、Ｌ型形状等、様々な形状とすることができる。
また、ハードウェアリソースの許容範囲内において、欠陥検出装置１ａの抽出回路７２のＤＦＦ回路７２２を増やしたり、欠陥検出装置１ｂ，１ｃのフィルタ回路７５のフィルタ７５１の大きさを変更することにより、欠陥の面積または形状に関する欠陥判定条件を多様に変更することができる。
一方で、図１の欠陥検出装置１では、所定の形状に限らない面積に関する欠陥判定条件（面積しきい値）を検査領域毎に設定することが可能であるが、欠陥検出装置１においても様々な形状が欠陥判定条件として検査領域毎に設定されてもよい。例えば、コンピュータ５においてラベリング後の欠陥の外接矩形が求められ、この外接矩形の縦方向および横方向の長さの比によって検査領域毎に縦長形状または横長形状の欠陥を検出することができる。すなわち、図１の欠陥検出装置１では欠陥の面積または（／および）形状に基づきつつ検査領域に応じた条件で欠陥を高度に検出することができる。
以上のように、図１の欠陥検出装置１、並びに、図８、図１２および図１４の欠陥検出装置１ａ〜１ｃでは、検査領域に応じて異なる欠陥の面積または形状に関する欠陥判定条件を用いて、欠陥を効率よく検出することができる。
また、欠陥検出装置では、検査領域および欠陥判定条件を自動的に設定する欠陥判定条件設定部が設けられてもよい。欠陥判定条件設定部では被検査画像または参照画像において、適当な領域毎にエッジ抽出を行ってエッジの密度を求めることにより（または、空間周波数を求めることにより）、エッジの密度が高い（または、周波数が高い）領域には欠陥判定条件の面積が小さく設定され、エッジの密度が低い（または、周波数が低い）領域には欠陥判定条件の面積が大きく設定される。
以上、本発明の実施の形態について説明してきたが、上記実施の形態は様々な変形が可能である。
上記実施の形態では、欠陥検出部４３において、被検査画像と参照画像との互いに対応する画素値を比較することにより欠陥が容易に検出されるが、基板９上のパターンによっては、例えば、被検査画像を２値化し、２値の被検査画像のパターンに膨張処理を施した後、収縮処理を施して得られた画像と、２値の被検査画像のパターンに収縮処理を施した後、膨張処理を施して得られた画像との排他的論理和の画像を求めることにより、参照画像を用いることなく被検査画像中の欠陥の領域が検出されてもよい。
限定された欠陥の検出を高速に行う必要がない場合には、コンピュータ５により上記第２および他の関連技術の実施の形態におけるフィルタ回路７５（および、２値化回路７６）と同様の機能が実現されてもよく、第１の実施の形態における欠陥限定回路７１による処理を２値画像に対するフィルタ処理と捉えて、コンピュータ５により実現させることも可能である。もちろん、コンピュータ５の処理により、複数の検査領域６２に含まれる欠陥が検出されてもよい。
上記実施の形態では、半導体基板上に形成されたパターンに対して欠陥検出が行われるが、欠陥検出装置は、例えばプリント配線基板、あるいは、フラットパネルディスプレイ製造用のガラス基板等に形成されたパターンの欠陥の検出にも利用することができる。
関連技術の実施の形態に係る欠陥検出装置の構成を示す図である。 パターンの欠陥を検出する処理の流れを示す図である。 コンピュータの表示部に表示された画像を示す図である。 検査領域メモリを概念的に示す図である。 被検査画像中の欠陥の領域を示す２値の画像を示す図である。 欠陥領域画像を示す図である。 細かい配線パターンが形成された領域を示す図である。 粗い配線パターンが形成された領域を示す図である。 第１の実施の形態に係る欠陥検出装置の構成を示す図である。 抽出回路を示す図である。 論理積回路および選択回路を示す図である。 検査領域メモリを概念的に示す図である。 第２の実施の形態に係る欠陥検出装置の構成を示す図である。 フィルタ回路にて利用されるフィルタを示す図である。 他の関連技術の実施の形態に係る欠陥検出装置の構成を示す図である。
１，１ａ〜１ｃ 欠陥検出装置
３ 撮像部
５ コンピュータ
９ 基板
４３ 欠陥検出部
６２ 検査領域
６４ 欠陥領域画像
７１ 欠陥限定回路
７２ 抽出回路
７３，７３ａ 論理積回路
７４ 選択回路
７５ フィルタ回路
７６ ２値化回路
６３１ 領域
７５１ フィルタ
Ｓ１４〜Ｓ１６ ステップ

Claims (6)

  1. 基板上に形成されたパターンの欠陥を検出する欠陥検出装置であって、
    基板を撮像して多階調の被検査画像を取得する撮像部と、
    被検査画像において、予め設定された複数の検査領域に含まれる欠陥を検出する欠陥検出手段と、
    欠陥の面積または形状に関して検査領域毎に設定される欠陥判定条件に基づいて、前記欠陥検出手段にて検出された欠陥を実質的に限定する欠陥限定手段と、
    を備え、
    前記欠陥検出手段が、前記被検査画像から欠陥を示す多階調の欠陥画像を生成し、
    前記欠陥限定手段が、
    前記欠陥画像の各画素をおよそ中心として、前記各画素が属する検査領域の欠陥判定条件に合わせた要素値の配列の平滑化フィルタを前記欠陥画像に作用させるフィルタ回路と、
    前記平滑化フィルタを作用させた後の前記欠陥画像を２値化することにより、限定された欠陥の領域を示す欠陥領域画像を生成する２値化回路と、
    を備えることを特徴とする欠陥検出装置。
  2. 基板上に形成されたパターンの欠陥を検出する欠陥検出装置であって、
    基板を撮像して多階調の被検査画像を取得する撮像部と、
    被検査画像において、予め設定された複数の検査領域に含まれる欠陥を検出する欠陥検出手段と、
    欠陥の面積または形状に関して検査領域毎に設定される欠陥判定条件に基づいて、前記欠陥検出手段にて検出された欠陥を実質的に限定する欠陥限定手段と、
    を備え、
    前記欠陥検出手段が、前記被検査画像中の欠陥の領域を示す２値の欠陥領域画像を生成し、
    前記欠陥限定手段が、前記欠陥領域画像において欠陥判定条件に合わせて変更可能な画素配列を走査しつつ、前記画素配列が前記欠陥の領域に含まれるか否かを判定する演算回路であり、
    前記演算回路が、
    前記欠陥領域画像中にて移動する所定の抽出範囲の画素値群を抽出する抽出回路と、
    複数の論理積回路と、
    選択回路と、
    を有し、
    前記複数の論理積回路のそれぞれが、前記画素値群のうち欠陥判定条件に対応する画素配列に含まれる画素の値の論理積を出力し、
    前記選択回路が、前記抽出範囲中の所定の画素が含まれる検査領域の欠陥判定条件に従って、前記複数の論理積回路からそれぞれ出力される複数の論理積のいずれかを選択することを特徴とする欠陥検出装置。
  3. 請求項１または２に記載の欠陥検出装置であって、
    前記欠陥検出手段が、前記被検査画像と参照画像とを比較することにより欠陥を検出することを特徴とする欠陥検出装置。
  4. 基板上に形成されたパターンの欠陥を検出する欠陥検出方法であって、
    ａ）基板を撮像して多階調の被検査画像を取得する工程と、
    ｂ）前記被検査画像において、予め設定された複数の検査領域に含まれる欠陥を検出する工程と、
    ｃ）欠陥の面積または形状に関して検査領域毎に設定される欠陥判定条件に基づいて、前記ｂ）工程にて検出された欠陥を実質的に限定する工程と、
    を備え、
    前記ｂ）工程において、前記被検査画像から欠陥を示す多階調の欠陥画像が生成され、
    前記ｃ）工程において、前記欠陥画像の各画素をおよそ中心として、前記各画素が属する検査領域の欠陥判定条件に合わせた要素値の配列の平滑化フィルタを前記欠陥画像に作用させ、前記平滑化フィルタを作用させた後の前記欠陥画像を２値化することにより、限定された欠陥の領域を示す欠陥領域画像が生成されることを特徴とする欠陥検出方法。
  5. 基板上に形成されたパターンの欠陥を検出する欠陥検出方法であって、
    ａ）基板を撮像して多階調の被検査画像を取得する工程と、
    ｂ）前記被検査画像において、予め設定された複数の検査領域に含まれる欠陥を検出する工程と、
    ｃ）欠陥の面積または形状に関して検査領域毎に設定される欠陥判定条件に基づいて、前記ｂ）工程にて検出された欠陥を限定する工程と、
    を備え、
    前記ｂ）工程において、前記被検査画像中の欠陥の領域を示す２値の欠陥領域画像が生成され、
    前記ｃ）工程において、前記欠陥領域画像において欠陥判定条件に合わせて変更可能な画素配列を走査しつつ前記画素配列が前記欠陥の領域に含まれるか否かが判定され、このとき、前記欠陥領域画像中にて移動する所定の抽出範囲の画素値群が順次抽出され、前記画素値群のうち複数の欠陥判定条件のそれぞれに対応する画素配列に含まれる画素の値の論理積が取得され、前記抽出範囲中の所定の画素が含まれる検査領域の欠陥判定条件に従って、前記複数の欠陥判定条件に対応する複数の論理積のいずれかが選択されることを特徴とする欠陥検出方法。
  6. 請求項４または５に記載の欠陥検出方法であって、
    前記ｂ）工程において、前記被検査画像と参照画像とを比較することにより欠陥が検出されることを特徴とする欠陥検出方法。
JP2004283122A 2004-09-29 2004-09-29 欠陥検出装置および欠陥検出方法 Expired - Fee Related JP4562126B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004283122A JP4562126B2 (ja) 2004-09-29 2004-09-29 欠陥検出装置および欠陥検出方法
US11/203,147 US7646908B2 (en) 2004-09-29 2005-08-15 Defect detection apparatus and defect detection method
TW094128577A TWI264793B (en) 2004-09-29 2005-08-22 Defect detection apparatus and defect detection method
KR1020050087504A KR100730051B1 (ko) 2004-09-29 2005-09-21 결함 검출장치 및 결함 검출방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004283122A JP4562126B2 (ja) 2004-09-29 2004-09-29 欠陥検出装置および欠陥検出方法

Publications (2)

Publication Number Publication Date
JP2006098163A JP2006098163A (ja) 2006-04-13
JP4562126B2 true JP4562126B2 (ja) 2010-10-13

Family

ID=36099143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004283122A Expired - Fee Related JP4562126B2 (ja) 2004-09-29 2004-09-29 欠陥検出装置および欠陥検出方法

Country Status (4)

Country Link
US (1) US7646908B2 (ja)
JP (1) JP4562126B2 (ja)
KR (1) KR100730051B1 (ja)
TW (1) TWI264793B (ja)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006098151A (ja) * 2004-09-29 2006-04-13 Dainippon Screen Mfg Co Ltd パターン検査装置およびパターン検査方法
JP4702953B2 (ja) * 2006-06-01 2011-06-15 大日本スクリーン製造株式会社 ムラ検査方法、ムラ検査装置およびプログラム
JP4702952B2 (ja) * 2006-06-01 2011-06-15 大日本スクリーン製造株式会社 ムラ検査方法、ムラ検査装置およびプログラム
KR100846098B1 (ko) * 2006-10-10 2008-07-14 삼성전자주식회사 결함 검사 조건 설정 방법
CN101201371B (zh) * 2006-12-15 2011-12-21 鸿富锦精密工业（深圳）有限公司 印刷电路检测装置和方法
KR100814410B1 (ko) 2007-01-16 2008-03-18 삼성전자주식회사 반도체 소자가 형성된 기판의 결함 검출방법
US8244036B2 (en) * 2007-01-24 2012-08-14 Bluebeam Software, Inc. Method for emphasizing differences in graphical appearance between an original document and a modified document with annotations
JP4914296B2 (ja) * 2007-06-26 2012-04-11 大日本スクリーン製造株式会社 露光パターンデータ検査装置、方法およびプログラム
JP4906609B2 (ja) * 2007-06-29 2012-03-28 キヤノン株式会社 撮像装置および方法
JP5071782B2 (ja) * 2007-07-02 2012-11-14 東京エレクトロン株式会社 基板の欠陥検査方法及び欠陥検査プログラム
JP5022191B2 (ja) * 2007-11-16 2012-09-12 株式会社日立ハイテクノロジーズ 欠陥検査方法及び欠陥検査装置
JP5141317B2 (ja) * 2008-03-14 2013-02-13 オムロン株式会社 対象画像検出デバイス、制御プログラム、および該プログラムを記録した記録媒体、ならびに対象画像検出デバイスを備えた電子機器
JP5144415B2 (ja) * 2008-07-28 2013-02-13 株式会社日立ハイテクノロジーズ 欠陥レビュー装置、欠陥レビュー方法及び欠陥レビュー実行プログラム
JP5275017B2 (ja) * 2008-12-25 2013-08-28 株式会社日立ハイテクノロジーズ 欠陥検査方法及びその装置
JP4977123B2 (ja) * 2008-12-26 2012-07-18 株式会社東芝 試料検査装置、試料検査方法及びプログラム
JP5413012B2 (ja) * 2009-07-21 2014-02-12 富士ゼロックス株式会社 画像欠陥診断システム、画像形成装置、およびプログラム
JP5536233B2 (ja) * 2010-01-21 2014-07-02 ヒューレット−パッカード・インデイゴ・ビー・ブイ 印刷画像の自動検査
DE102010060375A1 (de) * 2010-11-05 2012-05-10 Hseb Dresden Gmbh Inspektionsverfahren
JP5568456B2 (ja) * 2010-12-06 2014-08-06 株式会社日立ハイテクノロジーズ 荷電粒子線装置
KR20120068128A (ko) * 2010-12-17 2012-06-27 삼성전자주식회사 패턴의 결함 검출 방법 및 이를 수행하기 위한 결함 검출 장치
JP6241120B2 (ja) * 2012-09-14 2017-12-06 株式会社リコー 画像検査装置、画像検査方法及び画像検査装置の制御プログラム
US9747670B2 (en) 2013-06-26 2017-08-29 Kla-Tencor Corporation Method and system for improving wafer surface inspection sensitivity
JP6266360B2 (ja) * 2014-01-27 2018-01-24 株式会社日立ハイテクノロジーズ 画像処理装置および荷電粒子線装置
KR101910069B1 (ko) * 2014-05-09 2018-10-22 한화에어로스페이스 주식회사 영상 분석 기반의 결함 검사 시스템 및 방법
US9390884B2 (en) 2014-05-09 2016-07-12 Globalfoundries Inc. Method of inspecting a semiconductor substrate
US9906742B2 (en) * 2014-07-22 2018-02-27 Bae Systems Information And Electronic Systems Integration Inc. Method and system for UV inoperable pixel compensation
JP6579739B2 (ja) * 2014-09-18 2019-09-25 株式会社Ｓｃｒｅｅｎホールディングス 検査装置および基板処理装置
US9747520B2 (en) * 2015-03-16 2017-08-29 Kla-Tencor Corporation Systems and methods for enhancing inspection sensitivity of an inspection tool
JP6473038B2 (ja) * 2015-04-23 2019-02-20 株式会社Ｓｃｒｅｅｎホールディングス 検査装置および基板処理装置
TWI627588B (zh) 2015-04-23 2018-06-21 日商思可林集團股份有限公司 檢查裝置及基板處理裝置
TWI583941B (zh) * 2015-10-01 2017-05-21 All Ring Tech Co Ltd Grain defect detection method and device
US9747683B2 (en) * 2015-12-21 2017-08-29 General Electric Company Methods and systems for detecting component wear
KR20170082883A (ko) * 2016-01-07 2017-07-17 삼성전자주식회사 열화상 이미지를 제공하는 전자 장치 및 그의 동작 방법
US9846929B2 (en) * 2016-03-24 2017-12-19 Hong Kong Applied Science and Technology Research Institute Company Limited Fast density estimation method for defect inspection application
JP6679538B2 (ja) 2017-06-05 2020-04-15 株式会社Ｓｃｒｅｅｎホールディングス 検査装置および検査方法
EP3444674A1 (en) * 2017-08-14 2019-02-20 ASML Netherlands B.V. Method and apparatus to determine a patterning process parameter
US10402963B2 (en) * 2017-08-24 2019-09-03 Kla-Tencor Corporation Defect detection on transparent or translucent wafers
US10935501B2 (en) 2017-12-01 2021-03-02 Onto Innovation Inc. Sub-resolution defect detection
US10937705B2 (en) 2018-03-30 2021-03-02 Onto Innovation Inc. Sample inspection using topography
KR101982347B1 (ko) * 2018-06-11 2019-05-24 주식회사 에이치비테크놀러지 오토 리페어 시스템의 불량 검출장치 및 방법
US10830709B2 (en) 2018-09-28 2020-11-10 Onto Innovation Inc. Interferometer with pixelated phase shift mask
CN111598825B (zh) * 2019-02-02 2023-04-18 阿里巴巴集团控股有限公司 数据处理方法、瑕疵的检测方法、计算设备及存储介质
CN110335233B (zh) * 2019-04-24 2023-06-30 武汉理工大学 基于图像处理技术的高速公路护栏板缺陷检测系统和方法
US11386539B2 (en) * 2019-05-29 2022-07-12 Applied Materials Israel Ltd. Detecting defects in a semiconductor specimen
US11953448B2 (en) * 2019-09-27 2024-04-09 Taiwan Semiconductor Manufacturing Company Ltd. Method for defect inspection
US20210158223A1 (en) * 2019-11-22 2021-05-27 Kla Corporation Finding Semiconductor Defects Using Convolutional Context Attributes
CN110954544A (zh) * 2019-12-13 2020-04-03 合肥维信诺科技有限公司 阵列母板的异常检测方法、装置以及存储介质
US10976974B1 (en) 2019-12-23 2021-04-13 Ricoh Company, Ltd. Defect size detection mechanism
JP7393737B2 (ja) * 2020-02-27 2023-12-07 オムロン株式会社 画像検査装置及び画像検査方法
CN111402225B (zh) * 2020-03-13 2023-05-26 浙江工业大学 一种布匹折叠误检疵点判别方法
CN111633057B (zh) * 2020-05-14 2022-05-31 太原科技大学 一种左右倾动态矫直方法
CN111879777A (zh) * 2020-06-19 2020-11-03 巨轮(广州)智能装备有限公司 软资材贴合瑕疵检测方法、装置、设备以及存储介质
CN111882541A (zh) * 2020-07-28 2020-11-03 广州柔视智能科技有限公司 缺陷检测方法、装置、设备及计算机可读存储介质
US11373294B2 (en) 2020-09-28 2022-06-28 Ricoh Company, Ltd. Print defect detection mechanism
CN112598647A (zh) * 2020-12-24 2021-04-02 凌云光技术股份有限公司 一种弧形面渐变背景下弱线缺陷的检测方法
CN112581463B (zh) * 2020-12-25 2024-02-27 北京百度网讯科技有限公司 图像缺陷的检测方法、装置、电子设备、存储介质及产品
CN112495840A (zh) * 2021-01-06 2021-03-16 郑州八恭商贸有限公司 一种手机导光板平面度合格品筛选设备
JP7554154B2 (ja) 2021-04-09 2024-09-19 レーザーテック株式会社 欠陥検出装置、欠陥検出方法、画像処理装置及び画像処理プログラム
CN113516619B (zh) * 2021-04-09 2023-03-17 重庆大学 一种基于图像处理技术的产品表面瑕疵识别方法
RU2761863C1 (ru) * 2021-05-25 2021-12-13 Федеральное государственное бюджетное учреждение науки Институт радиотехники и электроники им. В.А. Котельникова Российской академии наук Способ неразрушающей диагностики дефектов сквозного металлизированного отверстия печатной платы
CN113450316B (zh) * 2021-06-09 2022-03-22 广州大学 一种金属表面字符缺陷检测方法、系统、装置及存储介质
CN113469921B (zh) * 2021-09-06 2022-02-08 深圳市创世易明科技有限公司 图像缺陷修复方法、系统、计算机设备及存储介质
CN114705824B (zh) * 2022-03-30 2023-03-17 广州市光铭金属制品有限责任公司 一种金属元件产品缺陷检测方法及系统
CN114820620B (zh) * 2022-06-29 2022-09-13 中冶建筑研究总院（深圳）有限公司 一种螺栓松动缺陷检测方法、系统及装置
CN114842009B (zh) * 2022-07-04 2022-09-16 江苏奥派电气科技有限公司 一种基于灰度游程矩阵的电缆缺陷检测优化方法
CN114862862B (zh) * 2022-07-11 2022-09-16 江苏大田阀门制造有限公司 一种基于图像处理的泵体冷隔缺陷识别方法与系统
CN115222735B (zh) * 2022-09-20 2022-12-27 左成(江苏)新材料技术有限公司 一种基于麻点缺陷的金属模具质量检测方法
CN115294137B (zh) * 2022-10-09 2023-04-18 南通市通州区欢伴纺织品有限公司 一种布料表面渗色的缺陷检测方法
CN115311264B (zh) * 2022-10-10 2022-12-20 韩玉世家(南通)纺织品有限公司 用于纺织生产的织物瑕疵线条缺陷识别方法
CN116258722B (zh) * 2023-05-16 2023-08-11 青岛奥维特智能科技有限公司 基于图像处理的桥梁建筑智能检测方法
CN116703930B (zh) * 2023-08-09 2023-10-31 湖北三环三立汽车后视镜有限公司 一种汽车后视镜模具成型检测方法
CN116805317B (zh) * 2023-08-28 2023-11-14 苏州科尔珀恩机械科技有限公司 基于人工智能的回转炉内壁缺陷检测方法
CN117237330B (zh) * 2023-10-19 2024-02-20 山东鑫润机电安装工程有限公司 基于机器视觉的自动化桥梁缺陷检测方法
CN117115153B (zh) * 2023-10-23 2024-02-02 威海坤科流量仪表股份有限公司 基于视觉辅助的印制线路板质量智能检测方法
CN117252883B (zh) * 2023-11-20 2024-04-02 宁德时代新能源科技股份有限公司 焊接缺陷检测方法、装置和存储介质
CN117495846B (zh) * 2023-12-27 2024-04-16 苏州镁伽科技有限公司 图像检测方法、装置、电子设备及存储介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62231069A (ja) * 1986-03-28 1987-10-09 株式会社日立製作所 検反機の欠点検出方法
JPH04350776A (ja) * 1991-05-28 1992-12-04 Toshiba Corp パターン特徴抽出装置及びパターン検査装置
JPH09178442A (ja) * 1995-12-22 1997-07-11 Matsushita Electric Works Ltd 回路パターンの検査方法及びその検査装置
JPH11214462A (ja) * 1998-01-22 1999-08-06 Hitachi Ltd 回路パターン検査における欠陥致命性判定方法、レビュー対象とする欠陥選択方法、およびそれらに関連する回路パターンの検査システム
JPH11337498A (ja) * 1998-05-26 1999-12-10 Dainippon Screen Mfg Co Ltd プリント基板の検査装置およびプリント基板の検査方法
JP2000283929A (ja) * 1999-03-31 2000-10-13 Fujitsu Ltd 配線パターン検査方法及びその装置
JP2002372502A (ja) * 2001-06-15 2002-12-26 Sumitomo Bakelite Co Ltd プリント回路板の検査方法
JP2004045125A (ja) * 2002-07-10 2004-02-12 Matsushita Electric Ind Co Ltd 欠陥検査方法及び装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62228165A (ja) * 1986-03-29 1987-10-07 Fuji Photo Film Co Ltd 核酸の塩基配列決定のための信号処理方法
US5325443A (en) * 1990-07-06 1994-06-28 Westinghouse Electric Corporation Vision system for inspecting a part having a substantially flat reflective surface
KR950025945A (ko) * 1994-02-07 1995-09-18 김주용 반도체 소자의 패턴 검사방법
KR960005919A (ko) * 1994-07-26 1996-02-23 오노 시게오 패턴 검사 방법 및 장치
US5600073A (en) * 1994-11-02 1997-02-04 Foster-Miller, Inc. Method and system for analyzing a two phase flow
US6154561A (en) * 1997-04-07 2000-11-28 Photon Dynamics, Inc. Method and apparatus for detecting Mura defects
JPH11135583A (ja) 1997-10-27 1999-05-21 Hitachi Ltd チップのパターン検査装置および方法
US6539106B1 (en) 1999-01-08 2003-03-25 Applied Materials, Inc. Feature-based defect detection
US6577757B1 (en) * 1999-07-28 2003-06-10 Intelligent Reasoning Systems, Inc. System and method for dynamic image recognition
KR20010039251A (ko) * 1999-10-29 2001-05-15 윤종용 정상패턴과 칩의 패턴을 비교하므로써 레티클 패턴의 결함을 검사하는 방법
US6950547B2 (en) * 2001-02-12 2005-09-27 3M Innovative Properties Company Web inspection method and device
JP4014379B2 (ja) 2001-02-21 2007-11-28 株式会社日立製作所 欠陥レビュー装置及び方法
AU2002346003A1 (en) * 2001-06-29 2003-03-03 Inductive Signature Technologies, Inc. Inductive signature measurement circuit
US7295695B1 (en) * 2002-03-19 2007-11-13 Kla-Tencor Technologies Corporation Defect detection via multiscale wavelets-based algorithms
JP3648495B2 (ja) 2002-05-21 2005-05-18 株式会社東芝 欠陥検査方法及びその装置
JP2004012779A (ja) * 2002-06-06 2004-01-15 Sony Corp マスクの検査方法およびマスク欠陥検査装置
KR20040054049A (ko) * 2002-12-17 2004-06-25 삼성전자주식회사 반도체 소자의 개구부 검사방법
KR20040055471A (ko) * 2002-12-21 2004-06-26 주식회사 하이닉스반도체 웨이퍼의 결함 검출 방법
US9295444B2 (en) * 2006-11-10 2016-03-29 Siemens Medical Solutions Usa, Inc. Transducer array imaging system

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62231069A (ja) * 1986-03-28 1987-10-09 株式会社日立製作所 検反機の欠点検出方法
JPH04350776A (ja) * 1991-05-28 1992-12-04 Toshiba Corp パターン特徴抽出装置及びパターン検査装置
JPH09178442A (ja) * 1995-12-22 1997-07-11 Matsushita Electric Works Ltd 回路パターンの検査方法及びその検査装置
JPH11214462A (ja) * 1998-01-22 1999-08-06 Hitachi Ltd 回路パターン検査における欠陥致命性判定方法、レビュー対象とする欠陥選択方法、およびそれらに関連する回路パターンの検査システム
JPH11337498A (ja) * 1998-05-26 1999-12-10 Dainippon Screen Mfg Co Ltd プリント基板の検査装置およびプリント基板の検査方法
JP2000283929A (ja) * 1999-03-31 2000-10-13 Fujitsu Ltd 配線パターン検査方法及びその装置
JP2002372502A (ja) * 2001-06-15 2002-12-26 Sumitomo Bakelite Co Ltd プリント回路板の検査方法
JP2004045125A (ja) * 2002-07-10 2004-02-12 Matsushita Electric Ind Co Ltd 欠陥検査方法及び装置

Also Published As

Publication number Publication date
TW200612510A (en) 2006-04-16
JP2006098163A (ja) 2006-04-13
US20060067571A1 (en) 2006-03-30
KR20060051443A (ko) 2006-05-19
TWI264793B (en) 2006-10-21
US7646908B2 (en) 2010-01-12
KR100730051B1 (ko) 2007-06-20

Similar Documents

Publication Publication Date Title
JP4562126B2 (ja) 欠陥検出装置および欠陥検出方法
JP2006098151A (ja) パターン検査装置およびパターン検査方法
JP3435684B2 (ja) 画像情報処理装置
JP2006098152A (ja) 欠陥検出装置および欠陥検出方法
JP2005529388A (ja) パターン検査方法
JPH10508709A (ja) カバースリップ接着剤中の気泡を検出するための装置
CN113781424B (zh) 一种表面缺陷检测方法、装置及设备
JP2006170809A (ja) 欠陥検出装置および欠陥検出方法
JPH11337498A (ja) プリント基板の検査装置およびプリント基板の検査方法
JP2006113073A (ja) パターン欠陥検査装置及びパターン欠陥検査方法
JP3752849B2 (ja) パターン欠陥検査装置及びパターン欠陥検査方法
CN110349133B (zh) 物体表面缺陷检测方法、装置
JP2018091771A (ja) 検査方法、事前画像選別装置及び検査システム
JP2002310937A (ja) 欠陥検査方法及び装置
JP6114559B2 (ja) フラットパネルディスプレイの自動ムラ検出装置
CN116402771A (zh) 缺陷检测方法、装置和模型训练方法、装置
JP4403036B2 (ja) 疵検出方法及び装置
JP2001099625A (ja) パターン検査装置およびパターン検査方法
JP2003203218A (ja) 外観検査装置および方法
Mabrouk et al. Automated statistical and morphological based gridding methods for noisy microarray image processing
CN114441554B (zh) 检测方法
JP2023024148A (ja) 画像処理装置、画像処理方法、および画像処理プログラム
WO2024190191A1 (ja) 画像処理方法
JP2529505B2 (ja) 配線パタ―ン検査装置
JP2018106456A (ja) 画像処理装置、および、画像処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100723

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees