JP2006170809A - 欠陥検出装置および欠陥検出方法 - Google Patents
欠陥検出装置および欠陥検出方法 Download PDFInfo
- Publication number
- JP2006170809A JP2006170809A JP2004363900A JP2004363900A JP2006170809A JP 2006170809 A JP2006170809 A JP 2006170809A JP 2004363900 A JP2004363900 A JP 2004363900A JP 2004363900 A JP2004363900 A JP 2004363900A JP 2006170809 A JP2006170809 A JP 2006170809A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- image
- reference image
- inspection
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
- G06T7/001—Industrial image inspection using an image reference approach
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Abstract
【課題】基板上に繰り返し設けられる単位領域のパターンの欠陥を精度よく検出する。
【解決手段】欠陥検出装置1では、基準画像検査回路42において基板9上の基準とされるダイのパターンを示す基準画像と、それぞれが選択されたダイのパターンを示す複数の選択画像とが比較され、基準画像が有する欠陥が検出される。続いて、被検査画像検査回路44では、他のダイのパターンを示す被検査画像と基準画像とが比較され、被検査画像が有する欠陥候補が検出される。そして、欠陥検出部45にて基準画像が有する欠陥の少なくとも位置情報に基づいて欠陥候補から基準画像が有する欠陥と重複するものが除外される。これにより、欠陥検出装置1では基準とされるダイのパターンの欠陥の影響を除きつつ、他のダイのパターンの欠陥を精度よく検出することができる。
【選択図】図1
【解決手段】欠陥検出装置1では、基準画像検査回路42において基板9上の基準とされるダイのパターンを示す基準画像と、それぞれが選択されたダイのパターンを示す複数の選択画像とが比較され、基準画像が有する欠陥が検出される。続いて、被検査画像検査回路44では、他のダイのパターンを示す被検査画像と基準画像とが比較され、被検査画像が有する欠陥候補が検出される。そして、欠陥検出部45にて基準画像が有する欠陥の少なくとも位置情報に基づいて欠陥候補から基準画像が有する欠陥と重複するものが除外される。これにより、欠陥検出装置1では基準とされるダイのパターンの欠陥の影響を除きつつ、他のダイのパターンの欠陥を精度よく検出することができる。
【選択図】図1
Description
本発明は、対象物上のパターンの欠陥を検出する技術に関する。
半導体基板、プリント配線基板、フォトマスク、あるいは、リードフレーム等の外観を検査する分野において、従来より様々な検査手法が用いられている。例えば、特許文献1では、同一の単位パターンが多面付けされたプリント配線基板において、1つあるいは複数の単位パターンを読み取って基準パターンとして記憶し、基準パターン以外の被検査パターンとの比較を行って欠陥を検出する技術が開示されている。
また、特許文献2では、微細なパターンが形成された半導体メモリ等のパターン検査において、複数の単位パターンの画像データを多値のデジタル信号として順次取得し、信号の遅延により準備される隣接する単位パターンの同様の画像データと順次比較することにより欠陥を検出する欠陥検査装置が提案されている。特許文献3では、半導体基板においてチップとなる部分である複数のダイ(ペレット)について、基準となる1つのダイ全体を撮像して基準パターンとして記憶しておき、半導体基板上の任意の位置の他のダイに形成されたパターンの撮像結果と比較して欠陥を検出する欠陥検査装置が提案されている。
特開平8−189898号公報
特開平5−264464号公報
特開平11−40638号公報
ところで、特許文献2の欠陥検査装置では、配列されたパターンに対して僅かずつ連続的な形状変化が生じている場合には、隣接する単位パターン同士の比較では誤差が微小となってしまい欠陥を検出できないという問題点がある。特許文献3の欠陥検査装置では、このような問題は解決することができるが、基準となるダイに形成されたパターンに欠陥が存在する場合には、検査対象の他のダイにおいてもこの欠陥と同じ位置が欠陥として検出されてしまう。
本発明は上記課題に鑑みなされたものであり、基準とされる単位領域のパターンの欠陥を考慮して他の単位領域のパターンの欠陥を精度よく検出することを目的としている。
請求項1に記載の発明は、対象物上のパターンの欠陥を検出する欠陥検出装置であって、複数の単位領域のそれぞれに所定のパターンが形成された対象物を撮像する撮像部と、対象物上の基準とされる単位領域のパターンを示す基準画像と、それぞれが選択された単位領域のパターンを示す複数の選択画像とを比較して前記基準画像が有する欠陥を検出する基準画像検査部と、他の単位領域のパターンを示す被検査画像と前記基準画像とを比較して前記被検査画像が有する欠陥候補を検出する被検査画像検査部と、前記基準画像が有する欠陥の少なくとも位置情報に基づいて前記欠陥候補から前記基準画像が有する欠陥と重複するものを除外する欠陥検出部とを備える。
請求項2に記載の発明は、請求項1に記載の欠陥検出装置であって、前記欠陥検出部が、前記基準画像が有する欠陥の特徴量と前記欠陥候補の特徴量とにも基づいて前記欠陥候補から前記基準画像が有する欠陥と重複するものを除外する。
請求項3に記載の発明は、請求項1または2に記載の欠陥検出装置であって、前記欠陥検出部において除外された欠陥候補を他の欠陥候補と区別可能に表示する表示部をさらに備える。
請求項4に記載の発明は、請求項1ないし3のいずれかに記載の欠陥検出装置であって、前記基準画像検査部および前記被検査画像検査部が、前記基準画像および前記複数の選択画像と、前記被検査画像および前記基準画像とが順次入力される1つの検査部である。
請求項5に記載の発明は、請求項1ないし4のいずれかに記載の欠陥検出装置であって、前記撮像部により複数の被検査画像が取得され、前記複数の選択画像の少なくとも1つが前記複数の被検査画像に含まれる。
請求項6に記載の発明は、請求項1ないし5のいずれかに記載の欠陥検出装置であって、対象物上の前記複数の単位領域のパターンが、パターン形成時のプロセスパラメータを単位領域の位置に合わせて2次元的に漸次変更しつつ形成されたものであり、前記基準とされる単位領域と、前記複数の選択画像のうちの少なくとも1つに対応する単位領域とが隣接する。
請求項7に記載の発明は、複数の単位領域のそれぞれに所定のパターンが形成された対象物を撮像して前記対象物上のパターンの欠陥を検出する欠陥検出方法であって、対象物上の基準とされる単位領域のパターンを示す基準画像と、それぞれが選択された単位領域のパターンを示す複数の選択画像とを比較して前記基準画像が有する欠陥を検出する工程と、他の単位領域のパターンを示す被検査画像と前記基準画像とを比較して前記被検査画像が有する欠陥候補を検出する工程と、前記基準画像が有する欠陥の少なくとも位置情報に基づいて前記欠陥候補から前記基準画像が有する欠陥と重複するもの除外する工程とを備える。
請求項1ないし7の発明では、基準とされる単位領域のパターンの欠陥を検出することにより他の単位領域のパターンの欠陥を精度よく検出することができる。
また、請求項2の発明では、他の単位領域の欠陥をより精度よく検出することができ、請求項3の発明では、表示部に表示された欠陥候補を確認することにより、欠陥であるにもかかわらず除外された欠陥候補を再確認することができる。
また、請求項4の発明では、欠陥検出装置においてハードウェアリソースの削減を図ることができ、請求項5の発明では、対象物上のパターンの欠陥検出に要する時間を短縮することができる。
また、請求項6の発明では、基準とされる単位領域のパターンの欠陥を精度よく検出することにより、他の単位領域のパターンの欠陥をより精度よく検出することができる。
図1は、本発明の第1の実施の形態に係る欠陥検出装置1の構成を示す図である。欠陥検出装置1は、微細なパターンが形成された半導体基板(以下、「基板」という。)9上のパターンの欠陥を検出する装置である。
欠陥検出装置1は、基板9を保持するステージ2、基板9を撮像して基板9の多階調の画像データを取得する撮像部3、ステージ2上の基板9に対して撮像部3を相対的に移動するステージ駆動部21、各種電気的回路により構成される処理部4、および、各種演算処理を行うCPUや各種情報を記憶するメモリ等により構成されたコンピュータ5を備え、コンピュータ5により欠陥検出装置1の各構成が制御される。
ステージ駆動部21は、ステージ2を図1中のX方向に移動するX方向移動機構22、および、Y方向に移動するY方向移動機構23を備える。X方向移動機構22はモータ221にボールねじ(図示省略)が接続され、モータ221が回転することにより、Y方向移動機構23がガイドレール222に沿って図1中のX方向に移動する。Y方向移動機構23もX方向移動機構22と同様の構成となっており、モータ231が回転するとボールねじ(図示省略)によりステージ2がガイドレール232に沿ってY方向に移動する。
撮像部3は、照明光を出射する照明部31、基板9に照明光を導くとともに基板9からの光が入射する光学系32、および、光学系32により結像された基板9の像を電気信号に変換する撮像デバイス33を有し、撮像デバイス33から基板9の画像データが出力される。なお、本実施の形態では可視光である照明光を利用して撮像部3にて画像が取得されるが、例えば、電子線、紫外線、X線等を利用して画像が取得されてもよい。
図2は、基板9を示す平面図である。基板9は後工程においてダイシングされて半導体チップとなる複数の単位領域(以下、「ダイ」という。)91を上下左右に繰り返し備え、複数のダイ91のそれぞれに所定の配線パターンが形成されている。本実施の形態では、撮像部3によりダイ91毎に画像データが取得され、図1の処理部4へと出力される。
処理部4は、入力される所定のダイ91の画像を記憶する基準画像検査用の第1メモリ41、後述の基準画像の検査を行う基準画像検査回路42、被検査画像検査時に利用される基準画像を記憶する被検査画像検査用の第2メモリ43、検査対象の被検査画像と基準画像とを比較する被検査画像検査回路44、並びに、基準画像検査回路42および被検査画像検査回路44に接続された欠陥検出部45を有する。コンピュータ5は、画像等の各種情報の表示を行うディスプレイ51、各種情報を記憶する記憶部52および演算部を有する。
ここで、本実施の形態において検査対象とされる図2の基板9についてさらに説明を行う。図2の基板9上の複数のダイ91のパターンは、パターン形成時の露光工程において、所定のプロセスパラメータAおよびB(例えば、フォーカス位置および露光時間)をダイ91の位置に合わせて2次元的に漸次変更しつつ形成されたものであり、露光工程のパラメータの許容範囲である、いわゆるプロセスマージンを取得するためのものである。なお、基板9上の複数のダイ91のパターンは、パターン形成時の他の工程におけるプロセスパラメータを変更したものであってよい。
一般的にこのような基板9では、基板9の中央のダイ91のプロセスパラメータは最適値(または、最適値と考えられる値)とされ、この最適値を中心として図2の中央のダイ91から上下および左右にプロセスパラメータを増減させて、プロセスマージン確認用の基板9が準備される。例えば、図2中の符号71を付す破線の矩形にて囲む複数のダイ91では、プロセスパラメータAは一定条件としつつ、プロセスパラメータBは上側のダイ91から順にp1,p2,p3,c,p4,p5,p6に変更されて各ダイ91が形成されており、プロセスパラメータBについては中央のダイ91に対する値cが最適値とされる。以下、単に基板9という場合は、プロセスマージン確認用の基板9を意味するものとする。
図3は欠陥検出装置1が基板9上のパターンの欠陥を検出する処理の流れを示す図である。欠陥検出装置1では、まず、図2の基板9において矩形71にて囲む複数のダイ91が並ぶ列が検査対象の列として選択される(ステップS11)。以下の説明において、検査対象の列に含まれるダイ91を他のダイと区別するため、被検査ダイ91と呼ぶ。
欠陥検出装置1では、検査対象の列に対して基板9の中央近傍の1つのダイ(すなわち、最適値近傍のプロセスパラメータにて形成されるダイであり、図2において符号91aを付すダイ)が検査時の基準とされるダイ(以下、「基準ダイ」という。)として予め関連付けられており、検査対象の列が選択されると、基準ダイ91aのパターンを示す画像(以下、「基準画像」という。)の検査が行われる(ステップS12,S13)。なお、検査対象の列に含まれる1つのダイが基準ダイとされて、他の被検査ダイ91と区別されて取り扱われてもよい。
図4は、基準画像を検査する処理の流れを示す図であり、図3のステップS13にて行われる処理を示している。基準画像検査処理では、基準ダイ91aに隣接する一のダイ(以下、「選択ダイ」という。)91bが操作者により選択され(または、基準ダイ91aに対して予め選択されており)、撮像部3により選択ダイ91bのパターンを示す画像(以下、「第1選択画像」という。)が取得されて処理部4の基準画像検査用の第1メモリ41に記憶される(ステップS21)。
続いて、撮像部3により基準画像が取得され、基準画像の各画素値が基準画像検査回路42および第1メモリ41に順次出力されるとともに、第1メモリ41から第1選択画像の対応する画素値が基準画像検査回路42に出力される。基準画像検査回路42では、基準画像の各画素値と選択画像の対応する画素値との差の絶対値が算出され、この値が所定のしきい値以上である場合には欠陥を示す画素値が生成され、しきい値未満である場合には非欠陥(正常)を示す画素値が生成される。これにより、基準画像を取得しつつ2値の差分画像(以下、「第1差分画像」という。)が取得され、基準画像検査回路42が有するメモリに一時的に記憶される(ステップS22)。このとき、基準画像の各画素値は被検査画像検査用の第2メモリ43にも入力される。
第1差分画像が生成されると、基準ダイ91aに隣接する他の選択ダイ91cが選択され、この選択ダイ91cのパターンを示す選択画像(以下、「第2選択画像」という。)の各画素値が基準画像検査回路42および第1メモリ41に順次入力される。そして、第2選択画像の各画素値と第1メモリ41からの基準画像の対応する画素値との差分絶対値が算出されて所定のしきい値と比較され、欠陥を示す画素値または非欠陥を示す画素値が生成される(ステップS23)。なお、ステップS23は、実質的には第2選択画像を取得しつつ、もう1つの差分画像(以下、「第2差分画像」という。)を生成する処理に相当する。
基準画像検査回路42では、さらに、生成された画素値と基準画像検査回路42のメモリに記憶された第1差分画像の対応する画素値とが比較され、両画素値が欠陥を示す値である場合には基準画像の対応する画素が欠陥画素であるとされ、その他の場合(すなわち、少なくとも一方の画素値が非欠陥を示す値である場合)には非欠陥画素であるとされる。そして、ラベリング処理により互いに連結する欠陥画素の集合が1つの欠陥とされ、基準画像検査回路42にて基準画像が有する欠陥が検出される(ステップS24)。なお、基準画像が有する欠陥は、基準画像が3以上の選択画像と比較され、3以上の差分画像の論理積を求めることにより取得されてもよい。すなわち、基準画像が有する欠陥の検出に際しては、複数の選択画像が取得される。
基準画像が有する欠陥の位置を示す情報(以下、「基準画像欠陥情報」という。)は欠陥検出部45へと出力されて欠陥検出部45が有するメモリにて記憶される(ステップS25)。また、基準画像欠陥情報は基準画像中の欠陥を示す画像(すなわち、欠陥を含む局所的な領域の画像)と共にコンピュータ5にも出力されて記憶部52にて記憶される。そして、基準画像中の欠陥を示す画像が、必要に応じてコンピュータ5のディスプレイ51に表示され、操作者により基準ダイ91aの欠陥が確認される。このとき、ディスプレイ51に表示された基準ダイ91aの欠陥の画像から、この欠陥が偽欠陥であると操作者により判定された場合には、操作者がコンピュータ5の図示省略の入力部を介して入力を行うことにより、欠陥検出部45にて記憶された基準画像欠陥情報が修正されてもよい。なお、検査対象の列に対して関連付けられた基準ダイ91aのパターンの検査が、同じダイを基準ダイとする別の検査対象の列の検査において既に行われており、この検査結果が流用可能である場合には、上記基準画像検査処理は行われず、以下に説明を行う被検査画像の検査が直接行われる(図3:ステップS12)。
基準画像の検査が終了すると(または、基準画像の検査が不要と判断されると)、複数の被検査ダイ91のうち1つの被検査ダイ91のパターンを示す被検査画像が取得され、被検査画像検査回路44に被検査画像の各画素値が順次出力されるとともに、被検査画像検査用の第2メモリ43から被検査画像検査回路44に基準画像の対応する画素値が出力される(ステップS14)。このとき、図4のステップS22の処理に並行して、基準画像が第2メモリ43に予め記憶されるため、被検査画像の検査において基準画像を再度取得する必要がなく、欠陥検査に要する時間の短縮が図られる。
被検査画像検査回路44では、被検査画像の各画素値と基準画像の対応する画素値との差分絶対値が算出され、この値が所定のしきい値以上である場合には被検査画像のこの画素が欠陥候補画素であるとされ、しきい値未満である場合には非欠陥画素であるとされる。そして、ラベリング処理により互いに連結する欠陥候補画素の集合が1つの欠陥候補とされ、被検査画像検査回路44にて被検査画像が有する欠陥候補が検出される(ステップS15)。被検査画像が有する欠陥候補の位置を示す情報(以下、「欠陥候補情報」という。)、および、被検査画像中の欠陥候補を示す画像は欠陥検出部45へと出力される。
欠陥検出部45では、欠陥候補情報が示す被検査画像の各欠陥候補の位置と基準画像欠陥情報が示す基準画像の欠陥の位置とが比較され、被検査画像のある欠陥候補の位置と、基準画像のいずれかの欠陥の位置とが一致する場合(または、双方の間の距離が所定の範囲内にある場合(以下、同様。))には、この欠陥候補が基準画像の欠陥に起因するものとして欠陥候補情報から除外され、除外された欠陥候補を示す画像(すなわち、除外された欠陥候補(偽欠陥)を含む局所的な領域の画像)、および、この位置を示す情報がコンピュータ5に出力されて記憶部52にて記憶される。すなわち、欠陥検出部45では基準画像が有する欠陥の位置情報に基づいて欠陥候補から基準画像が有する欠陥と重複するものが除外される(ステップS16)。欠陥候補情報が示す位置が基準画像のいずれの欠陥の位置とも一致しない欠陥候補は、その情報が欠陥候補情報にそのまま残され、欠陥候補情報および欠陥候補を示す画像(すなわち、除外されなかった欠陥候補を含む局所的な領域の画像)がコンピュータ5に出力されて記憶部52にて記憶される。
欠陥検出装置1では残りの被検査ダイ91のそれぞれに対して上記ステップS14〜S16が繰り返され(ステップS17)、被検査画像が有する欠陥候補が取得されるとともに、欠陥候補から基準画像が有する欠陥と重複するものが除外される。これにより、複数の被検査ダイ91のそれぞれにおいて(この検査における)真の欠陥が検出される。
全ての被検査ダイ91に対する検査が終了すると(ステップS17)、必要に応じて他の検査対象の列が選択され、他の基準ダイ(同じ基準ダイ91aであってもよい。)の基準画像検査および被検査画像の検査が行われる(ただし、図3では他の検査対象の列に対する処理の図示を省略している。)。そして、コンピュータ5のディスプレイ51には、図5に示すように、欠陥検出部45において除外された欠陥候補62(偽欠陥)が他の欠陥候補61(すなわち、この検査における真の欠陥であり、以下、単に「欠陥候補」とも呼ぶ。)と区別可能に表示される(ステップS18)。図5では、除外された欠陥候補62を太線で示すことにより他の欠陥候補61と区別可能に図示しているが、実際には、欠陥候補61および除外された欠陥候補62のそれぞれの領域を示す矩形の色を変えたり、別のウィンドウに表示する等して除外された欠陥候補62が他の欠陥候補61と区別可能とされる。
コンピュータ5では、操作者が図示省略の入力部を介していずれかの欠陥候補61、または、いずれかの除外された欠陥候補62の選択を行うことにより、選択されたものの画像がディスプレイ51に拡大されて表示される。そして、操作者がディスプレイ51に表示された欠陥候補61を確認することにより、例えば、欠陥候補61の種類を特定することができ、また、除外された欠陥候補62を表示により確認することにより、万一、欠陥であるにもかかわらず除外された欠陥候補62が存在する場合であっても、再確認することが可能となる。
また、基板9に対して、欠陥検出装置1における検査結果や、他の装置における各ダイ91の配線パターンの電気的特性等の検査結果に基づいて、各ダイ91の配線パターンの形状や特性が許容範囲内であるか否かが判定されることにより、プロセスマージンをさらに精度よく測定することが実現される。図6では、検査対象の列に含まれる各ダイ91に対して「OK」または「NG」を付すことにより、各ダイ91の配線パターンの特性が許容範囲内であるか否かについての判定結果を示している。
以上のように、図1の欠陥検出装置1では、基準画像と複数の選択画像とを比較することにより基準画像が有する欠陥が検出されるとともに、被検査画像と基準画像とを比較することにより被検査画像が有する欠陥候補が検出され、欠陥候補から基準画像が有する欠陥と重複するものが除外される。これにより、基準ダイ91aのパターンの欠陥の影響を排除しつつ他のダイ91のパターンの欠陥を精度よく検出することができる。
また、欠陥検出装置1では、選択ダイ91b,91cとして基準ダイ91aに隣接するダイが選択されるため、選択ダイ91b,91cは最適値に近いプロセスパラメータにて形成されたものとされる。したがって、選択ダイ91b,91cには、プロセスパラメータの最適値からの変更に起因して生じる欠陥が発生している可能性は低いといえる。これに対して、基準ダイ91aから離れた位置の複数のダイが選択ダイとして選択された場合であって、これらの選択ダイが互いに隣接しているときには、これらの選択ダイにはプロセスパラメータの最適値からの変更に起因する同様の欠陥が生じている可能性がある。この場合には、複数の選択画像と基準画像との間の複数の差分画像の同じ位置に欠陥画素が検出されて基準画像において偽欠陥が検出されてしまい、この基準画像を用いた被検査画像の検査において、偽欠陥が次々と検出されてしまう。このような観点から、基準ダイ91aのパターンの欠陥を精度よく検出するには、複数の選択画像のうちの少なくとも1つの選択画像に対応するダイが基準ダイ91aと隣接していることが好ましく、これにより、被検査ダイのパターンの欠陥もより精度よく検出されることとなる。
なお、基準ダイ91aから離れた位置の複数のダイが選択ダイとして選択された場合であっても、これらの選択ダイが互いに離れているときには、プロセスパラメータに起因して生じる欠陥の特徴も異なるものとなり、基準ダイ91aのパターンの欠陥を精度よく検出することが可能であると考えられる。このような観点からいえば、基準ダイ91aから離れた位置の複数のダイが選択ダイとして選択される場合には、基準ダイ91aの中心と少なくとも2つの選択ダイの中心とが、互いに2つのダイに相当する距離(すなわち、2単位領域)以上離れていることが好ましい。
また、図1の処理部4の欠陥検出部45において、基準画像の欠陥と重複する被検査画像の欠陥候補を特定する際に、欠陥の特徴量がさらに利用されてもよい(後述する図7ないし図9の処理部4a〜4cにおいても同様。)。
具体的には、基準画像検査回路42において基準画像欠陥情報に加えて基準画像の欠陥の特徴量(例えば、欠陥の面積や欠陥の外接矩形等の幾何学的なものや、明るさ等)がさらに求められて基準画像欠陥情報と共に欠陥検出部45のメモリにて記憶される。また、被検査画像を検査する際に、被検査画像検査回路44により欠陥候補情報と共に被検査画像の欠陥候補の同じ特徴量が求められる。そして、欠陥検出部45において、被検査画像のある欠陥候補の位置が基準画像のいずれかの欠陥の位置と一致する場合であって、この欠陥候補の特徴量も、位置が一致する基準画像の欠陥の特徴量と近似する(例えば、特徴量の差が所定の範囲内とされる)ときに欠陥候補情報からこの欠陥候補が除外され、特徴量が近似しないときには欠陥候補は除外されない。すなわち、欠陥検出部45では、基準画像欠陥情報に加えて基準画像が有する欠陥の特徴量と、基準画像の欠陥の位置に対応する被検査画像の欠陥候補の特徴量とにも基づいて被検査画像の欠陥候補から基準画像が有する欠陥と重複するものが除外される。これにより、被検査ダイ91のパターンの欠陥をより精度よく検出することが実現される。なお、欠陥検出部45では少なくとも基準画像欠陥情報に基づいて基準画像の欠陥と重複する被検査画像の欠陥候補を特定することにより、被検査ダイ91のパターンの欠陥を一定の精度にて検出することが実現される。
図7は、欠陥検出装置1の処理部の他の例を示す図である。他の例に係る処理部4aでは、図1の処理部4の被検査画像検査用の第2メモリ43が省略され、基準画像検査用の第1メモリ41が3つのダイ91の画像が記憶可能な記憶領域を有する1つのメモリ41aとされる。図7の処理部4aを有する欠陥検出装置1では、図3のステップS13の基準画像検査処理にて取得される第1選択画像、基準画像および第2選択画像がメモリ41aに記憶される。そして、上記と同様にして基準画像の検査が行われた後、被検査画像の検査においてメモリ41aから基準画像の各画素値が読み出され、被検査画像検査回路44に入力されて被検査画像の対応する画素値と比較される。このように、図7の処理部4aでは基準画像検査および被検査画像検査に利用されるメモリを共有することができる。なお、後述する図8および図9の処理部4b,4cにおいても、処理部4aと同様に第2メモリ43が省略されて比較的容量の大きい1つのメモリ41aが準備されてもよい。
図8は、本発明の第2の実施の形態に係る欠陥検出装置の処理部4bの構成を示す図である。図8の処理部4bでは図1の処理部4と比較して、欠陥検出部45がコンピュータ5に3通りの出力を行う選択回路45aに置き換えられるとともに、基準画像検査回路42および被検査画像検査回路44のそれぞれにおける処理が相違する。他の構成は図1と同様であり、同符号を付しており、図3および図4に準じて図8の処理部4bを有する欠陥検出装置が基板9上のパターンの欠陥を検出する処理の流れについて説明する。
欠陥検出装置では、第1の実施の形態と同様に、検査対象の列が選択されると(ステップS11)、撮像部3により基準ダイ91aに隣接する選択ダイが撮像されて第1選択画像が取得され、基準画像検査用の第1メモリ41に記憶される(ステップS12,S13,S21)。続いて、基準画像を取得しつつ、基準画像検査回路42において基準画像と第1選択画像との互いに対応する画素値の差分絶対値が求められ、この値が所定のしきい値以上である場合には欠陥を示す値「1」が生成され、しきい値未満である場合には非欠陥を示す値「0」が生成されて第1差分画像が生成される(ステップS22)。第1差分画像は基準画像検査回路42が有するメモリに記憶される。また、基準画像の各画素値は被検査画像検査用の第2メモリ43にも出力されて記憶される。
続いて、1つの被検査ダイ91の被検査画像が取得され(ステップS14)、被検査画像検査回路44において被検査画像と基準画像との互いに対応する画素値の差分絶対値が求められる。そして、この値が所定のしきい値以上である場合には欠陥候補を示す値「1」が生成され、しきい値未満である場合には非欠陥を示す値「0」が生成されて選択回路45aに出力される(ステップS15)。このとき、選択回路45aには基準画像検査回路42から第1差分画像の対応する画素値が同時に入力される。なお、後述するように、被検査画像と基準画像との差分画像は基準画像の検査にも利用されるため、本実施の形態における欠陥候補を検出する処理は、第2差分画像を生成する処理にも相当する(ステップS23)。
選択回路45aでは、基準画像検査回路42からの値(画素値)が1であり、被検査画像検査回路44からの値(画素値)も1である場合には、基準画像の対応する画素が欠陥画素であることを示す値がコンピュータ5に出力され、基準画像検査回路42からの値が0であり、被検査画像検査回路44からの値が1である場合には、被検査画像の対応する画素が欠陥候補画素であることを示す値がコンピュータ5に出力される。このようにして、選択回路45aでは基準画像が有する欠陥を検出しつつ、欠陥候補から基準画像が有する欠陥と重複するものが実質的に除外される(ステップS16,S24)。なお、被検査画像検査回路44からの値が0である場合には、基準画像検査回路42からの値を問わず、被検査画像の対応する画素は非欠陥画素であることを示す値が出力される。
欠陥検出装置では残りの被検査ダイ91のそれぞれに対して上記処理(ステップS14〜S16,S23,S24)が繰り返される(ステップS17)。そして、複数の被検査ダイ91のそれぞれにおいて除外された欠陥候補(すなわち、被検査ダイ91において基準ダイ91aの欠陥と同じ位置)が他の欠陥候補と区別可能にディスプレイ51(図1参照)に表示される(ステップS18)。なお、万一、一の被検査ダイ91において除外された欠陥候補と同じ位置に、他の被検査ダイ91において除外されなかった欠陥候補が検出された場合には、複数の被検査ダイ91に対して予め優先順位を決めておくことにより、両方の被検査ダイ91における結果が同じとなるようにされる。
以上のように、図8の処理部4bを有する欠陥検出装置では、撮像部3により複数の被検査画像が取得され、各被検査画像が選択画像の1つとしても取り扱われる。これにより、1つの選択画像を取得する時間を省略して基板9上のパターンの欠陥検出に要する時間を短縮しつつ、基準ダイ91aのパターンの欠陥を考慮した高精度な欠陥検出が実現される。
処理部4bでは、最初の被検査画像の検査において取得された基準画像の欠陥の位置情報(基準画像欠陥情報)を選択回路45aにて記憶しておくことにより、残りの被検査画像の検査において、第1の実施の形態と同様に、既存の基準画像欠陥情報に基づいて欠陥候補から基準画像が有する欠陥と重複するものが除外されてもよい。この場合、2つの選択画像のうちの1つの選択画像が、複数の被検査画像に含まれることとなる。また、基準画像の検査時に、例えば3つの選択画像が取得される場合には、2つの選択画像が複数の被検査画像に含まれて基準画像の欠陥が検出されてもよい。このように、複数の選択画像の少なくとも1つが、撮像部3にて取得される複数の被検査画像に含まれることにより欠陥検出に要する時間を短縮することができる。
図9は、本発明の第3の実施の形態に係る欠陥検出装置の処理部4cの構成を示す図である。図9の処理部4cは、撮像部3および基準画像検査用の第1メモリ41に接続された第1セレクタ461、並びに、撮像部3および被検査画像検査用の第2メモリ43に接続された第2セレクタ462を有し、第1および第2セレクタ461,462は1つの検査回路47に接続される。検査回路47は下流側において切替回路48に接続され、検査回路47からの出力が基準画像欠陥情報メモリ49または欠陥検出部45に切り替えられる。また、処理部4cでは、欠陥検出部45のメモリが基準画像欠陥情報メモリ49として独立して設けられる。
図9の処理部4cを有する欠陥検出装置がパターンの欠陥を検出する際には、まず、検査対象の列が選択され(図3:ステップS11)、基準ダイ91aに隣接する選択ダイが撮像されて第1選択画像が第1メモリ41に記憶される(ステップS12,S13、図4:ステップS21)。続いて、基準画像が取得されて基準画像の各画素値が第1メモリ41、第1セレクタ461、第2メモリ43および第2セレクタ462に順次入力されるとともに、第1メモリ41から第1選択画像の対応する画素値が第1セレクタ461に入力される。このとき、第1セレクタ461では、コンピュータ5からの信号に基づいて第1メモリ41からの出力が選択されて検査回路47に第1選択画像が入力され、第2セレクタ462では撮像部3からの基準画像が選択されて検査回路47に入力される。そして、検査回路47では第1選択画像の各画素値と基準画像の対応する画素値とが比較されて第1差分画像が生成される(ステップS22)。第1差分画像は検査回路47が有するメモリにて記憶される。
第1差分画像が生成されると、第2選択画像が取得されて第2選択画像の各画素値が第1メモリ41、第1セレクタ461および第2セレクタ462に順次入力されるとともに(このとき、第2メモリ43への書き込みは行われない。)、第1メモリ41から基準画像の対応する画素値が第1セレクタ461に入力される。そして、第1セレクタ461では第1メモリ41からの出力が選択され、第2セレクタ462では撮像部3からの第2選択画像が選択されて検査回路47において第2差分画像が生成される(ステップS23)。
検査回路47では、第1差分画像と第2差分画像との互いに対応する画素値を比較することにより基準画像が有する欠陥が検出され(ステップS24)、コンピュータ5からの信号に基づいて切替回路48により検査回路47が基準画像欠陥情報メモリ49に接続されて、基準画像欠陥情報および基準画像中の欠陥を示す画像が記憶される(ステップS25)。
基準画像欠陥情報が記憶されると、1つの被検査ダイ91の被検査画像が取得され(図3:ステップS14)、被検査画像の各画素値が第1セレクタ461および第2セレクタ462に順次入力される(このとき、第2メモリ43および第1メモリ41への書き込みは行われない。)。第1セレクタ461では撮像部3からの出力が選択されて検査回路47に被検査画像の各画素値が出力され、第2セレクタ462では第2メモリ43からの出力が選択されて基準画像の対応する画素値が検査回路47に出力される。検査回路47では被検査画像と基準画像との互いに対応する画素値が比較されて被検査画像の欠陥候補が検出され、欠陥候補情報および被検査画像中の欠陥候補を示す画像が切替回路48を介して欠陥検出部45へと出力される(ステップS15)。
欠陥検出部45では、基準画像欠陥情報メモリ49からの基準画像欠陥情報に基づいて欠陥候補から基準画像が有する欠陥と重複するものが除外される(ステップS16)。そして、選択された検査対象の列に含まれる全ての被検査ダイ91の欠陥候補が検出されるとともに、基準画像が有する欠陥と重複するものが除外されると(ステップS17)、除外された欠陥候補が他の欠陥候補と区別可能にディスプレイ51(図1参照)に表示される(ステップS18)。
以上のように、図9の処理部4cを有する欠陥検出装置では、図1の処理部4の基準画像検査回路42および被検査画像検査回路44が1つの検査回路47とされ、検査回路47に基準画像および複数の選択画像と、被検査画像および基準画像とが順次入力されることにより、基準画像が有する欠陥、および、被検査画像が有する欠陥候補が検出される。これにより、処理部4cを有する欠陥検出装置では、図1の欠陥検出装置1に比べてハードウェアリソースの削減を図りつつ、基準ダイ91aのパターンの欠陥を検出して被検査ダイ91のパターンの欠陥を精度よく検出することができる。
また、図9の処理部4cにおいて、複数の選択画像の少なくとも1つが、撮像部3にて取得される複数の被検査画像に含まれてもよい。例えば、基準画像の検査時に第1選択画像および基準画像のみが取得されて第1差分画像が生成される。そして、被検査画像の検査時に被検査画像と基準画像との差分画像が求められて被検査画像の欠陥候補が検出されるとともに、この差分画像と第1差分画像とが比較されて基準画像の欠陥を検出しつつ、欠陥候補から基準画像の欠陥と重複するものが除外される。その結果、処理部4cにおいても欠陥検出に要する時間が短縮される。
以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく、様々な変形が可能である。
上記実施の形態では、撮像部3によりダイ91毎に画像データが取得されるものとしたが、例えば、撮像部3の撮像デバイス33がラインセンサとされ、基板9がラインセンサの受光素子の配列方向に垂直な方向に移動しつつ、ラインセンサにより撮像が行われて、1つのダイ91を分割して得られる複数の部分的なパターン(以下、「分割パターン」という。)のうち、1つの分割パターンに対応する帯状の領域(いわゆる、スワス)の画像データが取得されてもよい。この場合、スワス毎に画像を取得しつつ基準画像の検査および被検査画像の検査が行われ、処理部にて利用されるメモリの容量を低減しつつ、基板9上のパターンの高精度な欠陥検出が実現される。
また、上記実施の形態では、基準画像の検査の後に被検査画像の検査を行うことにより、簡単にかつ効率よくパターンの欠陥検出が行われるが、被検査画像の欠陥候補の検出後に基準画像の欠陥の検出が行われ、その後、欠陥候補から基準画像が有する欠陥と重複するものが除外されてもよい。
上記実施の形態において基準画像検査回路42および基準画像検査時における検査回路47では、基準画像と複数の選択画像のそれぞれとの互いに対応する画素値の差分絶対値を求めることにより基準画像が有する欠陥が検出されるが、例えば、画素値の差分絶対値を正規化した後に所定のしきい値と比較する等、他の手法により基準画像が有する欠陥が検出されてもよい。すなわち、基準画像検査回路42および基準画像検査時における検査回路47では、基準画像と複数の選択画像とを比較することにより基準画像が有する欠陥が検出されるのであれば、いかなる手法が用いられてもよい。また、被検査画像検査回路44および被検査画像検査時における検査回路47においても同様に、被検査画像と基準画像とを比較することにより被検査画像が有する欠陥候補が検出されるのであれば、他の手法が用いられてもよい。
欠陥検出装置において欠陥の検出を高速に行う必要がない場合には、コンピュータ5により図1並びに図7ないし図9に示す処理部4,4a〜4cの全部または一部と同様の機能がソフトウェア的に実現されてもよい。
基板9はプロセスマージン確認用の基板に限定されず、一定のプロセスパラメータにて製造された半導体基板であってもよい。一般的には、半導体基板では各種プロセスにおける位置依存性により、上記プロセスマージン確認用の基板と同様に、位置に依存してパターンの形状等が変化している。このような基板に対しても、欠陥検出装置では、基準画像の検査を行うことにより、基準とされる単位領域のパターンの欠陥を考慮して他の単位領域のパターンの欠陥を精度よく検出することができる。
基板9は必ずしも半導体基板である必要はなく、繰り返しパターンを有するプリント配線基板、ガラス基板等であってもよい。また、欠陥検出装置による欠陥検出の対象物は基板以外であってもよい。
1 欠陥検出装置
3 撮像部
9 基板
42 基準画像検査回路
44 被検査画像検査回路
45 欠陥検出部
45a 選択回路
47 検査回路
51 ディスプレイ
61,62 欠陥候補
91,91a〜91c ダイ
S13,S15,S16 ステップ
3 撮像部
9 基板
42 基準画像検査回路
44 被検査画像検査回路
45 欠陥検出部
45a 選択回路
47 検査回路
51 ディスプレイ
61,62 欠陥候補
91,91a〜91c ダイ
S13,S15,S16 ステップ
Claims (7)
- 対象物上のパターンの欠陥を検出する欠陥検出装置であって、
複数の単位領域のそれぞれに所定のパターンが形成された対象物を撮像する撮像部と、
対象物上の基準とされる単位領域のパターンを示す基準画像と、それぞれが選択された単位領域のパターンを示す複数の選択画像とを比較して前記基準画像が有する欠陥を検出する基準画像検査部と、
他の単位領域のパターンを示す被検査画像と前記基準画像とを比較して前記被検査画像が有する欠陥候補を検出する被検査画像検査部と、
前記基準画像が有する欠陥の少なくとも位置情報に基づいて前記欠陥候補から前記基準画像が有する欠陥と重複するものを除外する欠陥検出部と、
を備えることを特徴とする欠陥検出装置。 - 請求項1に記載の欠陥検出装置であって、
前記欠陥検出部が、前記基準画像が有する欠陥の特徴量と前記欠陥候補の特徴量とにも基づいて前記欠陥候補から前記基準画像が有する欠陥と重複するものを除外することを特徴とする欠陥検出装置。 - 請求項1または2に記載の欠陥検出装置であって、
前記欠陥検出部において除外された欠陥候補を他の欠陥候補と区別可能に表示する表示部をさらに備えることを特徴とする欠陥検出装置。 - 請求項1ないし3のいずれかに記載の欠陥検出装置であって、
前記基準画像検査部および前記被検査画像検査部が、前記基準画像および前記複数の選択画像と、前記被検査画像および前記基準画像とが順次入力される1つの検査部であることを特徴とする欠陥検出装置。 - 請求項1ないし4のいずれかに記載の欠陥検出装置であって、
前記撮像部により複数の被検査画像が取得され、前記複数の選択画像の少なくとも1つが前記複数の被検査画像に含まれることを特徴とする欠陥検出装置。 - 請求項1ないし5のいずれかに記載の欠陥検出装置であって、
対象物上の前記複数の単位領域のパターンが、パターン形成時のプロセスパラメータを単位領域の位置に合わせて2次元的に漸次変更しつつ形成されたものであり、前記基準とされる単位領域と、前記複数の選択画像のうちの少なくとも1つに対応する単位領域とが隣接することを特徴とする欠陥検出装置。 - 複数の単位領域のそれぞれに所定のパターンが形成された対象物を撮像して前記対象物上のパターンの欠陥を検出する欠陥検出方法であって、
対象物上の基準とされる単位領域のパターンを示す基準画像と、それぞれが選択された単位領域のパターンを示す複数の選択画像とを比較して前記基準画像が有する欠陥を検出する工程と、
他の単位領域のパターンを示す被検査画像と前記基準画像とを比較して前記被検査画像が有する欠陥候補を検出する工程と、
前記基準画像が有する欠陥の少なくとも位置情報に基づいて前記欠陥候補から前記基準画像が有する欠陥と重複するもの除外する工程と、
を備えることを特徴とする欠陥検出方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004363900A JP2006170809A (ja) | 2004-12-16 | 2004-12-16 | 欠陥検出装置および欠陥検出方法 |
US11/289,708 US20060133660A1 (en) | 2004-12-16 | 2005-11-30 | Apparatus and method for detecting defect existing in pattern on object |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004363900A JP2006170809A (ja) | 2004-12-16 | 2004-12-16 | 欠陥検出装置および欠陥検出方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006170809A true JP2006170809A (ja) | 2006-06-29 |
Family
ID=36595808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004363900A Abandoned JP2006170809A (ja) | 2004-12-16 | 2004-12-16 | 欠陥検出装置および欠陥検出方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060133660A1 (ja) |
JP (1) | JP2006170809A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008032505A (ja) * | 2006-07-28 | 2008-02-14 | Shimadzu Corp | 基板検査方法、および基板検査装置 |
JP2009156573A (ja) * | 2007-12-25 | 2009-07-16 | Hitachi High-Technologies Corp | 検査装置及び検査方法 |
JP2009282016A (ja) * | 2008-04-24 | 2009-12-03 | Hitachi High-Technologies Corp | 半導体ウェハの検査方法、及び半導体ウェハの検査装置 |
JPWO2009031612A1 (ja) * | 2007-09-05 | 2010-12-16 | 株式会社ニコン | 観察装置および観察方法、並びに検査装置および検査方法 |
JP2011108726A (ja) * | 2009-11-13 | 2011-06-02 | Renesas Electronics Corp | Euvマスクの欠陥検査方法、euvマスクの製造方法、euvマスク検査装置、および、半導体装置の製造方法 |
US8351683B2 (en) | 2007-12-25 | 2013-01-08 | Hitachi High-Technologies Corporation | Inspection apparatus and inspection method |
CN103500459A (zh) * | 2013-09-24 | 2014-01-08 | 华南理工大学 | 一种基于规则化参数的印刷电路板缺陷检测方法 |
CN104422832A (zh) * | 2013-08-28 | 2015-03-18 | 深圳麦逊电子有限公司 | 一种pcb板的网络分析方法 |
JP2015200658A (ja) * | 2015-04-30 | 2015-11-12 | 株式会社日立ハイテクノロジーズ | 欠陥検査方法及びその装置 |
TWI641827B (zh) * | 2013-08-23 | 2018-11-21 | 美商克萊譚克公司 | 用於區塊對區塊之光罩檢查之系統及方法 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007074770A1 (ja) * | 2005-12-26 | 2007-07-05 | Nikon Corporation | 画像解析によって欠陥検査を行う欠陥検査装置 |
JP2008175686A (ja) * | 2007-01-18 | 2008-07-31 | Tokyo Seimitsu Co Ltd | 外観検査装置及び外観検査方法 |
DE102007024058A1 (de) * | 2007-05-22 | 2008-11-27 | Illinois Tool Works Inc., Glenview | Vorrichtung und Verfahren zur Prüfmittel-Kontrolle |
JP5081590B2 (ja) * | 2007-11-14 | 2012-11-28 | 株式会社日立ハイテクノロジーズ | 欠陥観察分類方法及びその装置 |
JP6241120B2 (ja) * | 2012-09-14 | 2017-12-06 | 株式会社リコー | 画像検査装置、画像検査方法及び画像検査装置の制御プログラム |
KR20140112605A (ko) * | 2013-03-11 | 2014-09-24 | 삼성디스플레이 주식회사 | 유기 패턴 검사 방법 |
US9275437B2 (en) * | 2013-03-14 | 2016-03-01 | Algotec Systems Ltd. | Method for efficient digital subtraction angiography |
US9536299B2 (en) * | 2014-01-16 | 2017-01-03 | Kla-Tencor Corp. | Pattern failure discovery by leveraging nominal characteristics of alternating failure modes |
CN104297254B (zh) * | 2014-10-08 | 2017-04-12 | 华南理工大学 | 一种基于混合法的印刷电路板缺陷检测方法及系统 |
US9286675B1 (en) | 2014-10-23 | 2016-03-15 | Applied Materials Israel Ltd. | Iterative defect filtering process |
TWI627588B (zh) * | 2015-04-23 | 2018-06-21 | 日商思可林集團股份有限公司 | 檢查裝置及基板處理裝置 |
JP6758929B2 (ja) * | 2016-06-03 | 2020-09-23 | 株式会社ニューフレアテクノロジー | 検査方法 |
JP2019053050A (ja) * | 2017-09-13 | 2019-04-04 | キヤノン株式会社 | 情報処理装置、情報処理方法、及びプログラム |
CN107886495B (zh) * | 2017-09-30 | 2020-04-14 | 北京得华机器人技术研究院有限公司 | 一种基于相似度匹配的汽车零配件缺陷识别方法 |
JP7089906B2 (ja) * | 2018-03-07 | 2022-06-23 | 株式会社Screenホールディングス | 基板検査装置、基板処理装置および基板検査方法 |
US10866197B2 (en) * | 2018-09-20 | 2020-12-15 | KLA Corp. | Dispositioning defects detected on extreme ultraviolet photomasks |
KR20210138210A (ko) * | 2020-05-11 | 2021-11-19 | 삼성디스플레이 주식회사 | 마스크 검사 장치 및 이를 이용한 마스크 검사 방법 |
JP2022159652A (ja) * | 2021-04-05 | 2022-10-18 | 信越化学工業株式会社 | 欠陥検査装置、欠陥検査方法及びフォトマスクブランクの製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7602962B2 (en) * | 2003-02-25 | 2009-10-13 | Hitachi High-Technologies Corporation | Method of classifying defects using multiple inspection machines |
-
2004
- 2004-12-16 JP JP2004363900A patent/JP2006170809A/ja not_active Abandoned
-
2005
- 2005-11-30 US US11/289,708 patent/US20060133660A1/en not_active Abandoned
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008032505A (ja) * | 2006-07-28 | 2008-02-14 | Shimadzu Corp | 基板検査方法、および基板検査装置 |
JPWO2009031612A1 (ja) * | 2007-09-05 | 2010-12-16 | 株式会社ニコン | 観察装置および観察方法、並びに検査装置および検査方法 |
US8611640B2 (en) | 2007-12-25 | 2013-12-17 | Hitachi High-Technologies Corporation | Inspection apparatus and inspection method |
US8351683B2 (en) | 2007-12-25 | 2013-01-08 | Hitachi High-Technologies Corporation | Inspection apparatus and inspection method |
JP2009156573A (ja) * | 2007-12-25 | 2009-07-16 | Hitachi High-Technologies Corp | 検査装置及び検査方法 |
JP2009282016A (ja) * | 2008-04-24 | 2009-12-03 | Hitachi High-Technologies Corp | 半導体ウェハの検査方法、及び半導体ウェハの検査装置 |
JP2011108726A (ja) * | 2009-11-13 | 2011-06-02 | Renesas Electronics Corp | Euvマスクの欠陥検査方法、euvマスクの製造方法、euvマスク検査装置、および、半導体装置の製造方法 |
TWI641827B (zh) * | 2013-08-23 | 2018-11-21 | 美商克萊譚克公司 | 用於區塊對區塊之光罩檢查之系統及方法 |
US10539512B2 (en) | 2013-08-23 | 2020-01-21 | Kla-Tencor Corporation | Block-to-block reticle inspection |
CN104422832A (zh) * | 2013-08-28 | 2015-03-18 | 深圳麦逊电子有限公司 | 一种pcb板的网络分析方法 |
CN103500459A (zh) * | 2013-09-24 | 2014-01-08 | 华南理工大学 | 一种基于规则化参数的印刷电路板缺陷检测方法 |
CN103500459B (zh) * | 2013-09-24 | 2017-01-18 | 华南理工大学 | 一种基于规则化参数的印刷电路板缺陷检测方法 |
JP2015200658A (ja) * | 2015-04-30 | 2015-11-12 | 株式会社日立ハイテクノロジーズ | 欠陥検査方法及びその装置 |
Also Published As
Publication number | Publication date |
---|---|
US20060133660A1 (en) | 2006-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006170809A (ja) | 欠陥検出装置および欠陥検出方法 | |
US8274651B2 (en) | Method of inspecting a semiconductor device and an apparatus thereof | |
JP3927353B2 (ja) | 比較検査における画像の位置合せ方法、比較検査方法及び比較検査装置 | |
US20080175466A1 (en) | Inspection apparatus and inspection method | |
JP2004012360A (ja) | パターン検査装置、パターン検査方法およびプログラム | |
US20070172111A1 (en) | Inspection apparatus of object to be inspected | |
JP2004177139A (ja) | 検査条件データ作成支援プログラム及び検査装置及び検査条件データ作成方法 | |
US20080040064A1 (en) | Surface inspection apparatus and surface inspection method | |
JP2006276454A (ja) | 画像補正方法、およびこれを用いたパターン欠陥検査方法 | |
KR100814410B1 (ko) | 반도체 소자가 형성된 기판의 결함 검출방법 | |
WO2004083901A2 (en) | Detection of macro-defects using micro-inspection inputs | |
JP3907874B2 (ja) | 欠陥検査方法 | |
JP2010133744A (ja) | 欠陥検出方法およびその方法を用いた視覚検査装置 | |
JP2006113073A (ja) | パターン欠陥検査装置及びパターン欠陥検査方法 | |
JP4074624B2 (ja) | パターン検査方法 | |
JP2004144610A (ja) | ウェハ欠陥検査装置 | |
JP3944075B2 (ja) | 試料検査方法及び検査装置 | |
JP2009079915A (ja) | 微小寸法測定方法および測定装置 | |
JP2006242681A (ja) | 外観検査装置 | |
JP4357666B2 (ja) | パターン検査方法および装置 | |
JP6280760B2 (ja) | 検査装置および検査方法 | |
JP2005292017A (ja) | 位置ずれ量取得装置および欠陥検出装置 | |
JPH06201603A (ja) | 電子部品の欠品検査における検査データの作成方法および電子部品の欠品検査方法 | |
JP2006078421A (ja) | パターン欠陥検出装置及びその方法 | |
JP2008241298A (ja) | 欠陥検出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090727 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20090824 |