KR20010039251A

KR20010039251A - 정상패턴과 칩의 패턴을 비교하므로써 레티클 패턴의 결함을 검사하는 방법

Info

Publication number: KR20010039251A
Application number: KR1019990047557A
Authority: KR
Inventors: 김장훈
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1999-10-29
Filing date: 1999-10-29
Publication date: 2001-05-15

Abstract

본 발명은 정상패턴을 웨이퍼의 단위 칩의 스캐닝된 패턴과 비교하므로써 레티클의 결함 여부를 검출하는 방법을 개시한다. 우선, 웨이퍼상의 단위 칩에 관한 정상패턴의 제1 이미지데이터를 미리 저장한다. 검사대상 웨이퍼내의 다수개의 칩에 대하여 각 칩마다 가공된 패턴을 스캐닝하여 제2 이미지데이터를 추출한다. 이후, 상기 제1 이미지데이터와 상기 제2 이미지데이터를 비교하여 동일여부를 검사한다. 이러한 검사결과, 상기 제1 이미지데이터와 상기 제2 이미지데이터가 동일하면, 상기 제2 이미지데이터에 대응되는 칩의 패턴은 결함이 없는 것으로 판정한다. 그러나, 상기 제1 이미지데이터와 상기 제2 이미지데이터가 동일하지 않는 경우에는 상기 제2 이미지데이터에 대응되는 칩의 패턴은 결함이 있는 것으로 판정한다.칩의 패턴에 결함이 있으면 그 패턴을 전사한 레티클에도 결함이 있는 것으로 판단할 수 있다. 이 방법에 의하면, 동일위치에 있는 동일한 패턴결함도 찾아낼 수 있어, 새로 입고되는 레티클의 결함을 보다 정확하게 발견할 수 있다.

Description

정상패턴과 칩의 패턴을 비교하므로써 레티클 패턴의 결함을 검사하는 방법 {METHOD OF DETECTING DEFECTS IN RETICLE PATTERN BY COMPARING PATTERN OF CHIP WITH NORMAL PATTERN}

본 발명은 반도체 제조시의 패턴의 결함 유무를 검사하는 방법에 관한 것으로서, 보다 상세하게는 정상패턴을 웨이퍼의 단위 칩의 스캐닝된 패턴과 비교하므로써 레티클의 결함 여부를 검출하는 방법에 관한 것이다.

반도체 디바이스 제조공정에서는 레티클이 이용된다. 레티클상의 패턴은 대량생산을 위해 반도체 웨이퍼에 전사된다. 따라서, 레티클은 그 자체가 결함이 없어야 한다. 그러므로, 결함검출 이나 결함을 검출하기 위한 조사 절차는 레티클을 제조하는데 있어서 매우 중요한 역할을 한다. 그런데, 웨이퍼에 전사된 패턴에는 종종 결함(defect)이 생길 수 있는데, 그 원인 중에 하나가 레티클의 파티클에 의한 오염을 들 수 있다.

웨이퍼 패턴의 결함은 또한, 장비에 의해서도 발생되기도 한다. 포토공정을 위한 신규장비를 도입한 후, 이를 실제 생산라인에 투입하여 셋업할 때 인라인 셈(inline scanning-electron-microscope) 장비로 웨이퍼 패턴을 관찰하면서 일정한 마진을 설정하는데, 이 때 위크포인트(weak point)를 놓쳐 커다란 문제를 유발시키는 경우가 있다.

가령, 새로운 노광장비 A호기를 도입하여 베어 웨이퍼(bare wafer)에 대한 패턴을 전사하고 전사된 패턴을 모니터링하여 원하는 수율이 얻어진다고 판단되면, 이 장비를 확산시키게 된다. 이때, A호기에서는 문제가 없던 포인트가 다른 호기로 확산되면서 문제를 유발하는 경우가 있다. 더욱이 인라인 셈 장비로 넓은 영역을 확인하기란 무척 힘들기 때문에 위크포인트를 놓쳐 버리는 사고가 종종 발생하게 된다.

이와 같은 사고를 예방하기 위해서는 레티클 큐얼처럼 2로트 적용후 수율을 확인 후 적용할 필요가 있지만, 원하는 수율을 기다리는 2개월 동안은 사용을 못하고 있어 손실이 많이 발생하고 또한 현실성이 없다.

레티클이 라인에 입고되면 맨 처음으로 하는 작업은 레티클상의 결함을 검사하는 NJS검사를 실시한다. NJS검사란 기존에 사용하고 있는 레티클과 새로 입고된 레티클의 패턴을 상호 비교 검사하여 이상 유무를 판정하는 검사작업을 말한다. 도 1은 웨이퍼(10)에 레티클(16, 18)의 패턴을 전사하는 것을 설명하기 위한 도면인데, 1회의 샷(shot)을 두 개의 다이(14)를 한꺼번에 노광하여 패턴을 전사하는 경우를 예시하고 있다. 처음으로 입고된 레티클(16, 18)은 레티클 내에 있는 다이(12)를 다이-바이-다이(die by die)로 확인한다. 또한, 이 레티클의 패턴을 웨이퍼(10)에 전사한 후의 웨이퍼 패턴에 관한 이상 유무는 KLA사의 장비를 이용하여 검사한다.

그런데, KLA사의 장비는 웨이퍼의 패턴을 다이-바이-다이로 검사하는 방식을 취한다. 즉, 각 다이에 전사된 패턴은 결함이 없는 정상패턴과 비교하지 않고 레티클(16, 18) 안에 있는 다이의 패턴끼리 비교한다.

이와 같은 비교방식은 레티클(16)과 레티클(18)이 동일 위치에 동일한 결함을 갖고 있는 경우에는 그 결함을 발견하지 못하는 문제점이 있다. 왜냐하면 패턴 결함이 비록 존재하더라도 그 결함이 동일 위치에 존재하면 양자의 패턴 이미지는 같은 것으로 판정되고 그 결과 양 패턴은 정상패턴으로 판정되기 때문이다.

위와 같은 문제점을 해결하기 위해, 본 발명은 각 다이에 전사된 패턴을 결함이 없는 정상패턴과 비교하므로써, 동일위치에 있는 동일한 패턴결함도 찾아낼 수 있는 레티클의 패턴결함 검출방법을 제공하는 것을 그 목적으로 한다.

도 1은 웨이퍼에 레티클의 패턴을 전사하는 것을 설명하기 위한 도면이다.

도 2b는 결함이 없는 웨이퍼 칩의 정상패턴을 예시한다.

도 3은 본 발명에 따른 패턴 결함 검출방법의 실행절차를 개략적으로 도시한 흐름도이다.

＜도면의 주요부분에 대한 부호의 설명＞

10: 웨이퍼 16,18: 레티클

20: 결함있는 패턴 30: 정상패턴

위와 같은 목적을 달성하기 위하여, 다음과 같은 처리과정을 갖는 웨이퍼의 패턴결함 검출방법이 제공된다. 이 방법에 따르면, 우선, 웨이퍼상의 단위 칩에 관한 정상패턴의 제1 이미지데이터를 미리 저장한다. 검사대상 웨이퍼내의 다수개의 칩에 대하여 각 칩마다 가공된 패턴을 스캐닝하여 제2 이미지데이터를 추출한다. 이후, 상기 제1 이미지데이터와 상기 제2 이미지데이터를 비교하여 동일여부를 검사한다. 이러한 검사결과, 상기 제1 이미지데이터와 상기 제2 이미지데이터가 동일하면, 상기 제2 이미지데이터에 대응되는 칩의 패턴은 결함이 없는 것으로 판정한다. 그러나, 상기 제1 이미지데이터와 상기 제2 이미지데이터가 동일하지 않는 경우에는 상기 제2 이미지데이터에 대응되는 칩의 패턴은 결함이 있는 것으로 판정한다.

이하, 첨부한 도면을 참조하여, 본 발명의 실시예를 통해 본 발명을 보다 상세하게 설명하고자 한다.

도 2b는 결함이 없는 웨이퍼 칩(다이)(30)의 정상패턴을 예시한다. 이에 비해 도 2a는 3군데에 결함(22a, 22b, 22c)이 있는 칩(20)의 패턴을 예시하고 있다.

도 3은 본 발명에 따른 패턴 결함 검출방법의 실행절차를 개략적으로 도시한 흐름도이다. 패턴 결함 검출장비(비도시)의 기억수단에는 우선 도 2b의 정상패턴에 관한 이미지데이터를 미리 저장시켜둔다 (S10 단계). 이미지데이터는 정상패턴을 갖는 레티클을 스캐닝하여 디지털 데이터로 저장한다.

다음으로, 웨이퍼상의 특정 칩에 전사된 패턴의 이미지를 이미지 스캐너(비도시)를 이용하여 추출한다 (S12 단계). 이미지 스캐너에서 추출된 이미지데이터 또한 디지털 데이터 형식을 가진다. 추출된 이미지데이터는 상기 패턴결함 검출장비에 로딩된다.

패턴결함 검출장비는 특정 칩의 패턴의 이미지데이터를 로딩받으면, 이 데이터를 미리 저장해둔 정상패턴의 이미지데이터와 비교하면서 상호간에 차이가 있는지 여부를 비교한다(S14 단계).

위의 비교결과, 특정 칩의 패턴에 관한 이미지데이터가 정상패턴의 이미지데이터와 오차한계를 벗어나는 정도의 차이를 가지는 경우에는 상기 특정 칩의 패턴에 결함이 있는 것으로 판정한다(S16 단계). 그러나, 양 이미지데이터가 상기 오차한계 이내로 들어오는 경우에는 상기 특정 칩의 패턴에는 결함이 없는 것으로 판정한다(S18 단계).

만약 특정 칩의 패턴이 결함을 포함하고 있으면 그 패턴을 전사해준 레티클 또한 결함이 있는 것으로 판정할 수 있을 것이다.

한편, 각 공정 스텝별로 패턴의 형태가 다르기 때문에 스텝별 패턴이미지를 저장시켜 두고 각 스텝마다 위와 같은 절차로 패턴의 결함여부를 검사할 수 있다.

이와 같은 절차에 의해 웨이퍼(10)상의 특정 칩(12)을 검사한 다음에는 인접한 다음 칩에 대한 결함여부의 조사를 위와 동일한 절차에 따라 반복적으로 수행한다.

여기서, 상기 패턴 결함 검출장비는 상기 NJS 검사장비나 KLA사의 패턴검사장비가 될 수 있다. 예컨대, NJS 검사장비에 이 방법을 적용할 경우에는 이 장비에 웨이퍼상에 전사된 정상 패턴의 이미지를 미리 로딩하여 두고 설비 확산 및 셋업을 할 때, 위 정상패턴의 이미지와 새로 셋업되는 호기에서 형성된 패턴을 비교 검사하여 이상 유무를 확인하는 데 적용할 수도 있다.

이상에서 설명한 바와 같이 본 발명에 따르면, 레티클 입고시 그 패턴의 결함 유무를 그 레티클을 이용하여 전사한 웨이퍼 상의 패턴으로부터 판정할 수 있다. 이와 같은 개념은 장비를 실제로 운전하면서 패턴의 결함을 모니터링 할 수 있게 해주므로써 원하는 수율을 확인하기까지 걸리는 기간을 단축시킬 수 있다. 또한, 전사된 패턴의 결함이나 레티클 패턴의 결함을 조기에 발견할 수 있으므로 불필요한 후속공정을 더 진행하지 않아 생산성의 향상에 기여할 수 있게 해준다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

웨이퍼상의 단위 칩에 관한 정상패턴의 제1 이미지데이터를 미리 저장하는 단계;

검사대상 웨이퍼내의 다수개의 칩에 대하여 각 칩마다 가공된 패턴을 스캐닝하여 제2 이미지데이터를 추출하는 단계;

상기 제1 이미지데이터와 상기 제2 이미지데이터를 비교하여 동일여부를 검사하는 단계; 및

상기 검사결과, 상기 제1 이미지데이터와 상기 제2 이미지데이터가 동일하면, 상기 제2 이미지데이터에 대응되는 칩의 패턴은 결함이 없는 것으로 판정하고, 동일하지 않는 경우에는 상기 제2 이미지데이터에 대응되는 칩의 패턴은 결함이 있는 것으로 판정하는 단계를 구비하는 것을 특징으로 하는 패턴 결함을 검출하는 방법.